JP4680433B2 - コンタクト形成方法、及び半導体装置の製造方法 - Google Patents
コンタクト形成方法、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4680433B2 JP4680433B2 JP2001203919A JP2001203919A JP4680433B2 JP 4680433 B2 JP4680433 B2 JP 4680433B2 JP 2001203919 A JP2001203919 A JP 2001203919A JP 2001203919 A JP2001203919 A JP 2001203919A JP 4680433 B2 JP4680433 B2 JP 4680433B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- connection hole
- substrate
- forming
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 55
- 238000010438 heat treatment Methods 0.000 claims description 52
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 229910021332 silicide Inorganic materials 0.000 claims description 35
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 35
- 239000003870 refractory metal Substances 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 20
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010408 film Substances 0.000 description 162
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 35
- 238000004544 sputter deposition Methods 0.000 description 20
- 229910008484 TiSi Inorganic materials 0.000 description 14
- 150000002736 metal compounds Chemical class 0.000 description 14
- 230000002776 aggregation Effects 0.000 description 12
- 229910019001 CoSi Inorganic materials 0.000 description 11
- 238000004220 aggregation Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000005054 agglomeration Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、コンタクト構造、コンタクト形成方法、半導体装置及び半導体装置の製造方法に関する。更に具体的には、高温による加熱処理をした場合にも、コンタクト抵抗の上昇を抑えることを可能にしたコンタクト構造と、このコンタクト構造の形成方法及びこれらを利用した半導体装置、半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
この発明は、典型例としては、半導体装置のＳｉ基板の拡散層と、Ｓｉ基板の上の絶縁層上部に形成された金属配線との接続に用いられるコンタクト構造及びその形成方法に関するものであり、以下このような場合を例にとって説明する。
図５及び図６は、従来のコンタクト構造を説明するための断面模式図である。
【０００３】
図５を参照して、このコンタクト構造の形成方法について説明する。
まず、Ｓｉ基板２の上部に、例えばＣＶＤ法等によって絶縁層４を形成する。この絶縁層４に、露光とエッチング処理等を施し、接続孔６を形成する。図５（ａ）に示すように、接続孔６は、絶縁層４を貫通し、底部６Ａには、Ｓｉ基板２が露出する。
【０００４】
次に、接続孔６には、導電部材と、Ｓｉ基板２との間で起こる拡散・反応を防止するためバリア層として、スパッタ法により、ＴｉＮ／Ｔｉ膜１４を形成する。
このＴｉＮ／Ｔｉ膜１４の形成の際、Ｓｉ基板が、高温に保たれた場合は、ＴｉＮ／Ｔｉ膜形成と同時に、図５（ｂ）に示すように、先に積層されるＴｉ膜と、Ｓｉ基板２とが接している接続孔底部６Ａ、即ち、ＴｉＮ／Ｔｉ膜１４とＳｉ基板２との間で、Ｔｉと、Ｓｉとが反応してシリサイド化する。また、Ｓｉ基板２が高温に保たれなかった場合であっても、後工程で、高温の熱処理を受けると、ＴｉＮ／Ｔｉ膜１４とＳｉ基板２との間で、Ｔｉと、Ｓｉとが反応してシリサイド化する。このようにして、接続孔底部６Ａに、ＴｉＳｉ２膜あるいはＴｉＳｉ膜３２が形成される。
【０００５】
次に、図５（ｃ）に示すように、接続孔６に、導電部材１６としてＷを、ＣＶＤ法等により充填する。即ち、接続孔６の内部を含めて、ＴｉＮ／Ｔｉ膜１４表面全体に、Ｗを、堆積、充填する。
以上のようにして、図５（ｃ）に示すようなコンタクト構造が形成される。
【０００６】
ところで、ＴｉＮ／Ｔｉ膜１４形成時に、接続孔６の底部に形成されるＴｉＳｉ２膜あるいはＴｉＳｉ膜３２は、７００℃以上の加熱処理がされると、凝集を起こし、これによって、ＴｉＳｉ２膜あるいはＴｉＳｉ膜３２部分でのコンタクト抵抗が上昇してしまう。更に、ＴｉＳｉ２あるいはＴｉＳｉの凝集が進行すると、この部分にボイドが発生し、電気的な接合まで破壊される場合も考えられる。
【０００７】
このような問題を解決するため、図６に示すように、底部にＴｉＳｉ２膜あるいはＴｉＳｉ膜３２の代わりに、ＴｉＳｉ２より耐熱性に優れるＣｏＳｉ２膜を形成する方法がとられる場合がある。
この方法では、まず、図６（ａ）に示すように、バリア層の成膜に先立って、絶縁膜上部４Ａ、接続孔底部６Ａ及び接続孔側部６Ｂに、スパッタ法等により、Ｃｏ膜３４を形成する。
次に、加熱処理を施し、図６（ｂ）に示すように、Ｃｏ膜３４を、Ｓｉ基板と反応させてシリサイド化し、接続孔底部６Ａに、ＣｏＳｉ膜３６Ａを形成する。その後、図６（ｃ）に示すように、シリサイド化しなかったＣｏ膜３４を除去して、接続孔底部のＣｏＳｉ膜３６Ａを残す。この後再度加熱処理を施し、ＣｏＳｉ膜のシリサイド化を進行させＣｏＳｉ２膜３６を形成する。
次に、図６（ｄ）に示すように、バリア層としてＴｉＮ／Ｔｉ膜１４を形成する。更に、ＴｉＮ／Ｔｉ膜１４の表面に、導電部材１６を堆積、充填する。このようにして、図６（ｅ）に示すようなコンタクト構造が形成される。
【０００８】
しかし、このようにＣｏＳｉ２膜３６を用いても、７５０℃以上の熱処理が行われれば、ＣｏＳｉ２も凝集を起こしてしまう。この結果、ＣｏＳｉ２膜３６でのコンタクト抵抗は上昇し、また、ボイドが発生し、電気的な接合が破壊される場合もある。
【０００９】
【発明が解決しようとする課題】
以上説明したように、従来のコンタクト構造においては、加熱処理の温度が高温になると、接続孔の底部に形成されている金属シリサイド膜の凝集がおきてしまうため、抵抗の上昇や、ボイドの発生などが起こり、問題である。
しかし、半導体製造の工程においては、バリア層の形成の際だけでなく、様々な工程において、加熱処理が行われ、また、この加熱温度が７５０℃以上に達することは、十分考えられる。
【００１０】
従って、この発明は、このような問題を解決して、７００℃以上の高温により加熱処理の場合にも抵抗上昇を抑えることができる安定したコンタクト構造及びこの形成方法を提案するものであり、これによって、接続孔底部におけるコンタクト抵抗の上昇や、電気的な接合の破壊を防止することを目的とするものである。
【００１１】
【課題を解決するための手段】
この発明のコンタクト構造は、シリコン部分を有する基板と、
この基板の上に形成されるとともに前記シリコン部分に達する接続孔が形成された絶縁層と、
少なくとも前記接続孔の内面に形成されたバリア層と、
前記バリア層の内側に埋め込まれた導電部材とを備え、
前記基板と前記バリア層との間に、三元系金属シリサイド層が形成されたものである。
【００１２】
また、この発明のコンタクト構造は、前記三元系金属シリサイド層は、Ｃｏ、Ｗ及びＳｉの化合物からなるものである。
【００１３】
また、この発明のコンタクト構造は、前記三元系金属シリサイド層は、Ｃｏ、Ｍｏ及びＳｉの化合物からなるものである。
【００１４】
また、この発明のコンタクト構造は、前記バリア層は、ＴｉＮ／Ｔｉ薄膜により形成されるものである。
【００１５】
また、この発明のコンタクト構造は、前記導電部材は、Ｗであるものである。
【００１６】
次に、この発明のコンタクト形成方法は、Ｓｉ基板の上に絶縁層を形成する工程と、
前記絶縁層に、前記Ｓｉ基板に達する接続孔を形成する工程と、
前記接続孔底部の前記Ｓｉ基板の表面に、三元系金属シリサイド層を形成する工程と、
少なくとも前記接続孔の内面に、バリア層を形成する工程と、
前記バリア層の内側を導電部材で埋め込む工程とを含むものである。
【００１７】
また、この発明のコンタクト形成方法は、前記三元系金属シリサイド層を形成する工程は、
少なくとも前記接続孔の内面に、少なくともＣｏを含む二元系高融点金属化合物膜を形成する工程と、
第一の加熱処理により、前記二元系高融点金属化合物膜と前記接続孔底部の前記Ｓｉ基板とを反応させてシリサイド化して、三元系金属シリサイドを形成する工程と、
前記二元系高融点金属化合物膜のシリサイド化しなかった部分を除去する工程と、
第二の加熱処理により前記三元系金属シリサイドを安定化する工程と、
を含むものである。
【００１８】
また、この発明のコンタクト形成方法は、前記二元系高融点金属化合物膜として、ＣｏｘＷｙ膜またはＣｏｘＭｏｙ膜を用いるものである。
【００１９】
また、この発明のコンタクト形成方法は、前記二元系高融点金属化合物膜として、ＣｏｘＷｙ膜またはＣｏｘＭｏｙ膜を用いるものにおいて、
前記第一の加熱処理は、４００℃〜４５０℃の温度で行い、
前記第二の加熱処理は、６５０℃〜９００℃の温度で行うものである。
【００２０】
また、この発明のコンタクト形成方法は、前記三元系金属シリサイド層を形成する工程は、
少なくとも前記接続孔の内面にＣｏ膜を形成する工程と、
前記Ｃｏ膜の内側に高融点金属からなる膜を形成する工程と、
第一の加熱処理により、前記Ｃｏ膜と前記高融点金属と前記接続孔底部の前記Ｓｉ基板とを反応させて、少なくともＣｏを含む二元系高融点金属化合物及びこの二元系高融点金属化合物をシリサイド化させた三元系金属シリサイドを同時に形成する工程と、
シリサイド化しなかった二元系高融点金属化合物を除去する工程と、
第二の加熱処理により、前記三元系金属シリサイドを安定化する工程と、
を含むものである。
【００２１】
また、この発明のコンタクト形成方法は、前記三元系金属シリサイド層を形成する工程は、
前記接続孔から、前記接続孔底部の前記Ｓｉ基板に高融点金属を注入する工程と、
少なくとも前記接続孔内面にＣｏ膜を形成する工程と、
第一の加熱処理により、前記高融点金属と、前記Ｃｏ膜と、前記Ｓｉ基板とを反応させて、シリサイド化し、三元系高融点金属シリサイドを形成する工程と、
シリサイド化されなかった部分の前記Ｃｏ膜を除去する工程と、
第二の加熱処理により前記三元系金属シリサイドを安定化する工程と、
を含むものである。
【００２２】
また、この発明のコンタクト形成方法は、前記高融点金属として、ＷまたはＭｏを用いるものである。
【００２３】
また、この発明のコンタクト形成方法は、前記高融点金属として、ＷまたはＭｏを用いるものにおいて、
前記第一の加熱処理は、４００℃〜４５０℃の温度で行い、
前記第二の加熱処理は、６５０℃〜９００℃の温度で行うものである。
【００２４】
また、この発明の半導体装置は、請求項１から５のいずれかに記載のコンタクト構造を有するものである。
【００２５】
また、この発明の半導体装置の製造方法は、請求項６から１３のいずれかに記載のコンタクト形成方法を含むものである。
【００２６】
【発明の実施の形態】
この発明の概要を説明すると、この発明は、絶縁層に形成された接続孔の底部に、三元系金属シリサイド層を形成した後、この接続孔にバリア層を成膜して、導電部材を埋め込むものである。
以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。
【００２７】
実施の形態１．
図１は、この発明の実施の形態１におけるコンタクト構造を説明するための断面模式図である。
【００２８】
図１において、２は、Ｓｉ基板を示し、４は、Ｓｉ基板２の上部に形成された絶縁層を示す。また、６は、絶縁層４に形成された接続孔を示し、接続孔６は、絶縁層４を貫通し、Ｓｉ基板２に達するように形成される。
絶縁層は、必要に応じて適切な膜が選択されればよいが、ここでは、絶縁性に優れ、電気的に安定しているＳｉＯ２を用いる。
【００２９】
１４は、バリア層として、絶縁層上部４Ａ及び接続孔内面に形成されたＴｉＮ／Ｔｉ膜である。また、１６は、ＴｉＮ／Ｔｉ膜１４の表面に堆積し、接続孔６を埋め込む導電部材であり、ここでは、Ｗを用いる。
バリア層としてのＴｉＮ／Ｔｉ膜１４は、埋め込まれる導電部材１６であるＷと、Ｓｉ基板２、あるいは絶縁層４のＳｉＯ２に含まれるＳｉとの間で、拡散、反応等が起きるのを防止するために形成されるものである。
【００３０】
１２は、ＴｉＮ／Ｔｉ膜１４と、Ｓｉ基板２との間に形成された三元系金属シリサイド層である。この三元系金属シリサイド層１２は、高融点金属化合物をシリサイド化して形成するものであり、７５０℃以上の加熱処理が行われても、凝集による抵抗の上昇やボイドの発生等が生じないようにするために形成されるものである。なお、ここでは、高融点金属化合物として、ＣｏｘＷｙを用い、三元系金属シリサイド層としては、このＣｏｘＷｙをシリサイド化したＣｏｘＷｙＳｉｚ膜が用いられる。
【００３１】
図２は、この発明の実施の形態１におけるコンタクトを形成する工程を説明するための断面模式図である。図２を用いて、この実施の形態１におけるコンタクトを形成する方法を説明する。
【００３２】
まず、Ｓｉ基板２の上部に、例えばＣＶＤ法により絶縁層４を形成する。ここでは、絶縁層４として、上述したようにＳｉＯ２を用いるが、これに限るものではない。また、ＣＶＤ法に限らず、他の方法により、形成しても良い。
【００３３】
次に、図２（ａ）に示すように、絶縁層４に、接続孔６を形成する。
まず、絶縁層４の表面に、フォトレジスト（図示せず）を塗布する。その後、フォトレジストに、接続孔６を開口するためのパターンを、投影露光により転写し、接続孔６を開口するパターンが露光により転写される。このようにしてフォトレジストに形成されたレジストパターンをマスクとして、エッチング処理を行い、接続孔６を開口する。
なお、ここでは、投影露光法を用いたが、この方法に限るものではなく、例えば電子線露光法など、他の方法を用いても良い。
【００３４】
ここで形成される接続孔６は、図２（ａ）に示すように、絶縁膜４を貫通するものであり、接続孔底部６Ａにおいては、Ｓｉ基板２が露出している。
【００３５】
次に、図２（ｂ）に示すように、高融点金属化合物であるＣｏｘＷｙ膜１８を形成する。
ここでは、ＣｏｘＷｙのターゲットを用いて、接続孔６を有する絶縁層４の形成された図２（ａ）に示す状態の基板２の表面にスパッタ法により、ＣｏｘＷｙを堆積する。これによって、絶縁層上部４Ａ、接続孔６の底部６Ａ及び接続孔の側部６Ｂ、即ち、表面に露出する部分全体に、ＣｏｘＷｙが堆積され、ＣｏｘＷｙ膜１４が形成される。
【００３６】
更に、図２（ｃ）に示すように、接続孔６の内面に形成された部分も含めてＣｏｘＷｙ膜１８の表面全体に、スパッタ法により、ＴｉＮ膜２０を成膜する。このＴｉＮ膜は、ＣｏｘＷｙ膜１４が酸化するのを防止するために形成するものである。
【００３７】
なお、スパッタ法による、ＣｏｘＷｙ膜１８及びＴｉＮ膜２０の成膜は、ＣｏｘＷｙ膜１８の酸化を防止するため、真空連続処理で行うことが望ましい。また、ＣｏｘＷｙ膜１８及びＴｉＮ膜２０の成膜は、スパッタ法、特に、コンタクトホールの底やゲート酸化膜の溝にＣｏＳｉ２膜を形成する場合は、コリメーションスパッタやロングスロースパッタ法と呼ばれる指向性スパッタ法や、イオン化スパッタ法を用いるのが望ましいが、これに限るものではなく、他の方法により成膜するものでも良い。
【００３８】
次に、ＣｏｘＷｙ膜１８のシリサイド化を行う。
ここでは、４００℃〜４５０℃程度の、第一の加熱処理によって、接続孔底部６ＡのＳｉ基板２に接する部分に形成されたＣｏｘＷｙ膜１８を、接しているＳｉ基板２のＳｉと反応させて、シリサイド化し、三元系金属シリサイド層であるＣｏｘＷｙＳｉｚ膜１２を形成する。
なお、このシリサイド化を行うための４００℃〜４５０℃程度の加熱処理を、この明細書において、第一の加熱処理という。
第一の加熱処理は主にモノシリサイドであるＣｏｘＷｙＳｉ膜を形成するための熱処理であり、これによって、必要なシリサイドであるＣｏｘＷｙＳｉ膜と不要なＣｏｘＷｙ膜とに分けることができ、後に続くエッチングによる除去の際に、不要部分を選択的に除去することが可能になる。
【００３９】
次に、図２（ｄ）に示すように、ＣｏｘＷｙ膜１８の、シリサイド化されなかった部分及び酸化防止用に形成したＴｉＮ膜２０を除去する。ここでは、硫酸過水溶液を用いたエッチングにより除去を行い、これによって、接続孔底部６Ａに形成されたＣｏｘＷｙＳｉｚ膜１２を残す。
【００４０】
更に、この基板に、６５０℃〜９００℃程度の第二の加熱処理を行う。
これによって、接続孔底部６ＡのＳｉ基板と接する部分に形成されたＣｏｘＷｙＳｉｚ膜１２のシリサイド化を進行させ、ＣｏｘＷｙＳｉｚ膜１２を安定化させることができる。
なお、この安定化のための６５０℃〜９００℃程度の加熱処理を、この明細書において,第二の加熱処理という。
第二の加熱処理は、主にモノシリサイドであるＣｏｘＷｙＳｉ膜から安定したダイシリサイドであるＣｏｘＷｙＳｉ２膜を得るためのものである。
【００４１】
次に、図２（ｅ）に示すように、バリア層であるＴｉＮ／Ｔｉ膜１４を形成する。
まず、Ｔｉをターゲットとして用いて、真空中で、絶縁膜上部４Ａ、接続孔側部６Ｂ及びＣｏｘＷｙＳｉｚ膜１２上部に、Ｔｉを、スパッタ法により堆積し、Ｔｉ膜を形成する。その後、窒化ガスに雰囲気を変えて、Ｔｉ膜の表面にスパッタ法により、ＴｉＮを堆積し、ＴｉＮ／Ｔｉ膜１４を形成する。
ここで、ＴｉＮ／Ｔｉ膜形成の際、Ｓｉ基板は高温に保たれるが、Ｓｉ基板２と接する接続孔底部６Ａには、すでに、ＣｏｘＷｙＳｉｚ膜１２が形成されているため、従来のように、接続孔底部６ＡにＴｉＳｉ２膜が形成されることはない。
【００４２】
次に、接続孔６の内面に形成された部分も含めてＴｉＮ／Ｔｉ膜１４の表面全体に、ＣＶＤ法により、導電部材１６としてＷが、堆積、充填され、図１に示すようなコンタクトが形成される。
【００４３】
以上のようにすれば、接続孔底部６Ａの、ＴｉＮ／Ｔｉ膜１４と、Ｓｉ基板２との間に、高融点の三元系金属シリサイド層であるＣｏｘＷｙＳｉｚ膜１２が形成される。従って、半導体製造工程における、様々な加熱処理においても、接続孔底部６Ａにおいて、凝集が起きることなく、安定したコンタクト構造を得ることができる。
【００４４】
なお、この実施の形態では、三元系金属シリサイド層を形成するため、ＣｏｘＷｙ膜を用いて説明した。しかし、これに限るものではなく、ＣｏｘＭｏｙ膜を用いて、これをシリサイド化し、三元系金属シリサイド層を形成する場合など、他の二元系高融点金属化合物をシリサイド化するものであっても良い。
ただし、半導体製造工程における様々の熱処理に対する耐性、安定性や抵抗値を考慮すれば、主成分としてはＣｏが望ましく、用いる二元系高融点金属化合物としては、Ｃｏと、他の高融点金属との組み合わせであることが望ましい。
【００４５】
また、この実施の形態では、ＣｏｘＷｙＳｉｚ膜を形成する際、第一、第二の２度の加熱処理を施した。これは、ＣｏｘＷｙ膜から一度の加熱処理でダイシリサイドであるＣｏｘＷｙＳｉ２膜を得ようとすると、凝集が発生しやすいためである。従って、凝集の発生を防ぐためには、このように第一、第二の２度に分けて加熱処理を行うことが望ましい。しかし、これに限るものではなく、凝集を抑えることができるものであれば、１度の加熱処理によってＣｏｘＷｙＳｉ２膜を形成するものであっても良い。
また、ここで、第一の加熱処理の温度を４００℃〜４５０℃とし、第二の加熱処理の温度を６５０℃〜９００℃としたのは、凝集を防いで、安定したＣｏｘＷｙＳｉ２膜を得るためである。しかし、この温度の範囲外の熱処理であっても、安定した三元系金属シリサイド膜が得られるものであれば良い。
【００４６】
また、この実施の形態では、バリア層として、ＴｉＮ／Ｔｉ膜、また導電部材としてＷを用いたが、これに限るものではなく、他の金属を用いるものであっても良い。
なお、この実施の形態における、使用する金属の説明は、この明細書において、他の実施の形態にも当てはまるものである。
【００４７】
実施の形態２．
図３は、この発明の実施の形態２におけるコンタクトを形成する工程を説明するための断面模式図である。図３を用いて、実施の形態２におけるコンタクトの形成方法を説明する。
【００４８】
まず、Ｓｉ基板２の上部に、図２（ａ）と同様に、接続孔６を有する絶縁層を形成する。
次に、図３（ａ）に示すように、Ｃｏ膜を形成する。
ここでは、Ｃｏターゲットを用いたスパッタ法により、Ｃｏを堆積し、絶縁層上部４Ａ、接続孔底部６Ａ及び接続孔側部６Ｂ、即ち、表面に露出する部分全体に、Ｃｏ膜２２が形成される。
【００４９】
次に、図３（ｂ）に示すように、接続孔６内面に形成された部分も含めてＣｏ膜２２の表面全体に、高融点金属であるＷ膜２４を形成する。
ここでは、Ｃｏ膜の形成と同様に、Ｗターゲットを用いたスパッタ法により、Ｗを堆積し、接続孔６内面に形成されているＣｏ膜２２の表面にまで、Ｗ膜２４は成膜される。
更に、図３（ｃ）に示すように、Ｗ膜２４の表面全体に、酸化防止のために、スパッタ法によりＴｉＮ膜２０を形成する。
【００５０】
なお、Ｃｏ膜２２、Ｗ膜２４及びＴｉＮ膜２０の形成は、酸化の防止等のために、真空連続処理で行うことが望ましい。また、Ｃｏ膜２２、Ｗ膜２４、ＴｉＮ膜２０の形成は、スパッタ法、特に、コリメーションスパッタやロングスロースパッタあるいはイオンスパッタ法を用いるのが望ましいが、これに限るものではない。
【００５１】
次に、Ｃｏ膜２２とＷ膜２４の反応と、シリサイド化を同時に行う。
ここでは、４００℃〜４５０℃の第一の加熱処理を行う。これにより、Ｃｏ膜２２とＷ膜２４とを反応させＣｏｘＷｙ膜を形成する。同時に、Ｃｏ膜２２と、Ｓｉ基板２とが接する接続孔底部６Ａにおいては、Ｓｉ基板２とＣｏ膜２２とＷ膜２４とが反応して、ＣｏｘＷｙＳｉｚ膜１２が形成される。
【００５２】
次に、図３（ｄ）に示すように、シリサイド化されなかったＣｏｘＷｙ膜及び、酸化防止のために用いた、ＴｉＮ膜２０を除去する。
ここでは、硫酸過水溶液を用いたエッチングを行い、これによって、接続孔底部６Ａに形成されたＣｏｘＷｙＳｉｚ膜１２が残される。
【００５３】
更に、この基板に、６５０℃〜９００℃の、第二の加熱処理を行う。
これによって、接続孔底部６ＡのＳｉ基板と接する部分に形成されたＣｏｘＷｙＳｉｚ膜１２を安定化する。
【００５４】
更にこの上に、ＴｉＮ／Ｔｉ膜１４を成膜、導電部材１６としてＷを埋め込み、図１に示すものと同様のコンタクト構造を得る。
その他の部分は、実施の形態１と同様であるから説明を省略する。
【００５５】
この方法によっても、接続孔底部に、三元系金属シリサイド層であるＣｏｘＷｙＳｉｚ膜１２を形成することができる。従って、第一、及び第二の加熱処理、あるいは、他の加熱処理を行った場合でも、接続孔底部で、凝集を起こすことはなく、コンタクト抵抗の上昇を防止することができる。
【００５６】
なお、ここでは、Ｃｏ膜２２の表面にＷ膜２４を形成したが、これに限るものではなく、Ｗ膜の代わりにＭｏ膜を形成する等、他の高融点金属を用いてもよい。ただし、Ｃｏ膜が最初に形成され,かつＣｏが主成分であることが望ましいのは、実施の形態１と同様である。
【００５７】
実施の形態３．
図４は、この発明の実施の形態３におけるコンタクトを形成する工程を説明するための断面模式図である。図４を用いて、この実施の形態におけるコンタクトの形成方法を説明する。
【００５８】
まず、Ｓｉ基板２の上部に、図２（ａ）と同様に、接続孔６を有する絶縁層を形成する。
次に、図４（ａ）に示すように、接続孔６の開口部から、底部６Ａに露出するＳｉ基板２に、Ｗを注入する。
【００５９】
次に、図４（ｂ）に示すように、Ｃｏ膜２２を形成する。
ここでは、実施の形態２と同様に、スパッタ法により、絶縁層上部４Ａ、接続孔底部６Ａ及び接続孔側部６Ｂ、即ち、表面に露出する部分全体に、Ｃｏ膜２２が形成される。
更に、図４（ｃ）に示すように、Ｃｏ膜２２の表面に、酸化防止のためのＴｉＮ膜２０を形成する。
【００６０】
次に、シリサイド化を行い、三元系金属シリサイド層であるＣｏｘＷｙＳｉｚ膜１２を形成する。
ここでは、４００℃〜４５０℃の第一の加熱処理を行うことにより、Ｃｏ膜２２とＳｉ基板が接する接続孔底部６Ａにおいて、Ｃｏ膜２２と、Ｓｉ基板２と、先にＳｉ基板２に注入したＷとを反応させ、ＣｏｘＷｙＳｉｚ膜１２を形成する。
【００６１】
次に、図４（ｄ）に示すように、シリサイド化されなかったＣｏ膜２２を除去して、接続孔底部６Ａに、ＣｏｘＷｙＳｉｚ膜１２を残す。
【００６２】
更に、この基板に６５０℃〜９００℃の第二の加熱処理を施し、安定したＣｏｘＷｙＳｉｚ膜１２を得る。
【００６３】
更にこの上に、ＴｉＮ／Ｔｉ膜１４を成膜、導電部材１６を埋め込み、図１に示すものと同様のコンタクト構造を得る。
その他の部分は、実施の形態１と同様であるから説明を省略する。
【００６４】
この方法によっても、接続孔底部に、三元系金属シリサイド層であるＣｏｘＷｙＳｉｚ膜１２を形成することができる。従って、第一、及び第二の加熱処理、あるいは、他の加熱処理を行った場合でも、接続孔底部で、凝集を起こすことはなく、コンタクト抵抗の上昇を防止することができる。
【００６５】
なお、ここでは、三元系金属シリサイド層を形成するため、Ｓｉ基板に注入する金属として、Ｗを用いたが、例えばＭｏ、Ｎｉ、Ｔａ等、他の高融点金属を用いるものであっても良い。ただし、成膜する膜としては、Ｃｏ膜を用いるのが望ましい。
【００６６】
【発明の効果】
以上説明したように、この発明においては、接続孔の底部、即ち、バリア層と、このバリア層が接するＳｉ基板との間に、三元系金属シリサイド層を形成する。この高融点金属シリサイド層は、ＴｉＳｉ２やＣｏＳｉ２よりも耐熱性にすぐれ、高温においても、安定した状態が保たれる。従って、接続孔底部において凝集が起こるのを抑えることができる。これによって、半導体製造工程において、高温の加熱処理がされても、凝集によるコンタクト抵抗の上昇や、ボイドの発生による電気的接続の破壊を防止することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１におけるコンタクト構造を説明するための断面模式図である。
【図２】 この発明の実施の形態１におけるコンタクトを形成する工程を説明するための断面図である。
【図３】 この発明の実施の形態２におけるコンタクトを形成する工程を説明するための断面模式図である。
【図４】 この発明の実施の形態３におけるコンタクトを形成する工程を説明するための断面模式図である。
【図５】 従来のコンタクト構造を説明するための断面模式図である。
【図６】 従来のコンタクト構造を説明するための断面模式図である。
【符号の説明】
２ Ｓｉ基板、 ４ 絶縁層、 ４Ａ 絶縁層上部、 ６ 接続孔、 ６Ａ 接続孔底部、 ６Ｂ 接続孔測部、 １２ 三元系金属シリサイド層（ＣｏｘＷｙＳｉｚ膜）、 １４ バリア層（ＴｉＮ／Ｔｉ膜）、 １６ 導電部材（Ｗ）、 １８ 二元系高融点金属化合物膜（ＣｏｘＷｙ膜）、 ２０ ＴｉＮ膜、 ２２ Ｃｏ膜、 ２４ 高融点金属膜（Ｗ膜）、 ３２ ＴｉＳｉ２膜、 ３４Ｃｏ膜、 ３６ ＣｏＳｉ２膜。
【発明の属する技術分野】
この発明は、コンタクト構造、コンタクト形成方法、半導体装置及び半導体装置の製造方法に関する。更に具体的には、高温による加熱処理をした場合にも、コンタクト抵抗の上昇を抑えることを可能にしたコンタクト構造と、このコンタクト構造の形成方法及びこれらを利用した半導体装置、半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
この発明は、典型例としては、半導体装置のＳｉ基板の拡散層と、Ｓｉ基板の上の絶縁層上部に形成された金属配線との接続に用いられるコンタクト構造及びその形成方法に関するものであり、以下このような場合を例にとって説明する。
図５及び図６は、従来のコンタクト構造を説明するための断面模式図である。
【０００３】
図５を参照して、このコンタクト構造の形成方法について説明する。
まず、Ｓｉ基板２の上部に、例えばＣＶＤ法等によって絶縁層４を形成する。この絶縁層４に、露光とエッチング処理等を施し、接続孔６を形成する。図５（ａ）に示すように、接続孔６は、絶縁層４を貫通し、底部６Ａには、Ｓｉ基板２が露出する。
【０００４】
次に、接続孔６には、導電部材と、Ｓｉ基板２との間で起こる拡散・反応を防止するためバリア層として、スパッタ法により、ＴｉＮ／Ｔｉ膜１４を形成する。
このＴｉＮ／Ｔｉ膜１４の形成の際、Ｓｉ基板が、高温に保たれた場合は、ＴｉＮ／Ｔｉ膜形成と同時に、図５（ｂ）に示すように、先に積層されるＴｉ膜と、Ｓｉ基板２とが接している接続孔底部６Ａ、即ち、ＴｉＮ／Ｔｉ膜１４とＳｉ基板２との間で、Ｔｉと、Ｓｉとが反応してシリサイド化する。また、Ｓｉ基板２が高温に保たれなかった場合であっても、後工程で、高温の熱処理を受けると、ＴｉＮ／Ｔｉ膜１４とＳｉ基板２との間で、Ｔｉと、Ｓｉとが反応してシリサイド化する。このようにして、接続孔底部６Ａに、ＴｉＳｉ２膜あるいはＴｉＳｉ膜３２が形成される。
【０００５】
次に、図５（ｃ）に示すように、接続孔６に、導電部材１６としてＷを、ＣＶＤ法等により充填する。即ち、接続孔６の内部を含めて、ＴｉＮ／Ｔｉ膜１４表面全体に、Ｗを、堆積、充填する。
以上のようにして、図５（ｃ）に示すようなコンタクト構造が形成される。
【０００６】
ところで、ＴｉＮ／Ｔｉ膜１４形成時に、接続孔６の底部に形成されるＴｉＳｉ２膜あるいはＴｉＳｉ膜３２は、７００℃以上の加熱処理がされると、凝集を起こし、これによって、ＴｉＳｉ２膜あるいはＴｉＳｉ膜３２部分でのコンタクト抵抗が上昇してしまう。更に、ＴｉＳｉ２あるいはＴｉＳｉの凝集が進行すると、この部分にボイドが発生し、電気的な接合まで破壊される場合も考えられる。
【０００７】
このような問題を解決するため、図６に示すように、底部にＴｉＳｉ２膜あるいはＴｉＳｉ膜３２の代わりに、ＴｉＳｉ２より耐熱性に優れるＣｏＳｉ２膜を形成する方法がとられる場合がある。
この方法では、まず、図６（ａ）に示すように、バリア層の成膜に先立って、絶縁膜上部４Ａ、接続孔底部６Ａ及び接続孔側部６Ｂに、スパッタ法等により、Ｃｏ膜３４を形成する。
次に、加熱処理を施し、図６（ｂ）に示すように、Ｃｏ膜３４を、Ｓｉ基板と反応させてシリサイド化し、接続孔底部６Ａに、ＣｏＳｉ膜３６Ａを形成する。その後、図６（ｃ）に示すように、シリサイド化しなかったＣｏ膜３４を除去して、接続孔底部のＣｏＳｉ膜３６Ａを残す。この後再度加熱処理を施し、ＣｏＳｉ膜のシリサイド化を進行させＣｏＳｉ２膜３６を形成する。
次に、図６（ｄ）に示すように、バリア層としてＴｉＮ／Ｔｉ膜１４を形成する。更に、ＴｉＮ／Ｔｉ膜１４の表面に、導電部材１６を堆積、充填する。このようにして、図６（ｅ）に示すようなコンタクト構造が形成される。
【０００８】
しかし、このようにＣｏＳｉ２膜３６を用いても、７５０℃以上の熱処理が行われれば、ＣｏＳｉ２も凝集を起こしてしまう。この結果、ＣｏＳｉ２膜３６でのコンタクト抵抗は上昇し、また、ボイドが発生し、電気的な接合が破壊される場合もある。
【０００９】
【発明が解決しようとする課題】
以上説明したように、従来のコンタクト構造においては、加熱処理の温度が高温になると、接続孔の底部に形成されている金属シリサイド膜の凝集がおきてしまうため、抵抗の上昇や、ボイドの発生などが起こり、問題である。
しかし、半導体製造の工程においては、バリア層の形成の際だけでなく、様々な工程において、加熱処理が行われ、また、この加熱温度が７５０℃以上に達することは、十分考えられる。
【００１０】
従って、この発明は、このような問題を解決して、７００℃以上の高温により加熱処理の場合にも抵抗上昇を抑えることができる安定したコンタクト構造及びこの形成方法を提案するものであり、これによって、接続孔底部におけるコンタクト抵抗の上昇や、電気的な接合の破壊を防止することを目的とするものである。
【００１１】
【課題を解決するための手段】
この発明のコンタクト構造は、シリコン部分を有する基板と、
この基板の上に形成されるとともに前記シリコン部分に達する接続孔が形成された絶縁層と、
少なくとも前記接続孔の内面に形成されたバリア層と、
前記バリア層の内側に埋め込まれた導電部材とを備え、
前記基板と前記バリア層との間に、三元系金属シリサイド層が形成されたものである。
【００１２】
また、この発明のコンタクト構造は、前記三元系金属シリサイド層は、Ｃｏ、Ｗ及びＳｉの化合物からなるものである。
【００１３】
また、この発明のコンタクト構造は、前記三元系金属シリサイド層は、Ｃｏ、Ｍｏ及びＳｉの化合物からなるものである。
【００１４】
また、この発明のコンタクト構造は、前記バリア層は、ＴｉＮ／Ｔｉ薄膜により形成されるものである。
【００１５】
また、この発明のコンタクト構造は、前記導電部材は、Ｗであるものである。
【００１６】
次に、この発明のコンタクト形成方法は、Ｓｉ基板の上に絶縁層を形成する工程と、
前記絶縁層に、前記Ｓｉ基板に達する接続孔を形成する工程と、
前記接続孔底部の前記Ｓｉ基板の表面に、三元系金属シリサイド層を形成する工程と、
少なくとも前記接続孔の内面に、バリア層を形成する工程と、
前記バリア層の内側を導電部材で埋め込む工程とを含むものである。
【００１７】
また、この発明のコンタクト形成方法は、前記三元系金属シリサイド層を形成する工程は、
少なくとも前記接続孔の内面に、少なくともＣｏを含む二元系高融点金属化合物膜を形成する工程と、
第一の加熱処理により、前記二元系高融点金属化合物膜と前記接続孔底部の前記Ｓｉ基板とを反応させてシリサイド化して、三元系金属シリサイドを形成する工程と、
前記二元系高融点金属化合物膜のシリサイド化しなかった部分を除去する工程と、
第二の加熱処理により前記三元系金属シリサイドを安定化する工程と、
を含むものである。
【００１８】
また、この発明のコンタクト形成方法は、前記二元系高融点金属化合物膜として、ＣｏｘＷｙ膜またはＣｏｘＭｏｙ膜を用いるものである。
【００１９】
また、この発明のコンタクト形成方法は、前記二元系高融点金属化合物膜として、ＣｏｘＷｙ膜またはＣｏｘＭｏｙ膜を用いるものにおいて、
前記第一の加熱処理は、４００℃〜４５０℃の温度で行い、
前記第二の加熱処理は、６５０℃〜９００℃の温度で行うものである。
【００２０】
また、この発明のコンタクト形成方法は、前記三元系金属シリサイド層を形成する工程は、
少なくとも前記接続孔の内面にＣｏ膜を形成する工程と、
前記Ｃｏ膜の内側に高融点金属からなる膜を形成する工程と、
第一の加熱処理により、前記Ｃｏ膜と前記高融点金属と前記接続孔底部の前記Ｓｉ基板とを反応させて、少なくともＣｏを含む二元系高融点金属化合物及びこの二元系高融点金属化合物をシリサイド化させた三元系金属シリサイドを同時に形成する工程と、
シリサイド化しなかった二元系高融点金属化合物を除去する工程と、
第二の加熱処理により、前記三元系金属シリサイドを安定化する工程と、
を含むものである。
【００２１】
また、この発明のコンタクト形成方法は、前記三元系金属シリサイド層を形成する工程は、
前記接続孔から、前記接続孔底部の前記Ｓｉ基板に高融点金属を注入する工程と、
少なくとも前記接続孔内面にＣｏ膜を形成する工程と、
第一の加熱処理により、前記高融点金属と、前記Ｃｏ膜と、前記Ｓｉ基板とを反応させて、シリサイド化し、三元系高融点金属シリサイドを形成する工程と、
シリサイド化されなかった部分の前記Ｃｏ膜を除去する工程と、
第二の加熱処理により前記三元系金属シリサイドを安定化する工程と、
を含むものである。
【００２２】
また、この発明のコンタクト形成方法は、前記高融点金属として、ＷまたはＭｏを用いるものである。
【００２３】
また、この発明のコンタクト形成方法は、前記高融点金属として、ＷまたはＭｏを用いるものにおいて、
前記第一の加熱処理は、４００℃〜４５０℃の温度で行い、
前記第二の加熱処理は、６５０℃〜９００℃の温度で行うものである。
【００２４】
また、この発明の半導体装置は、請求項１から５のいずれかに記載のコンタクト構造を有するものである。
【００２５】
また、この発明の半導体装置の製造方法は、請求項６から１３のいずれかに記載のコンタクト形成方法を含むものである。
【００２６】
【発明の実施の形態】
この発明の概要を説明すると、この発明は、絶縁層に形成された接続孔の底部に、三元系金属シリサイド層を形成した後、この接続孔にバリア層を成膜して、導電部材を埋め込むものである。
以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。
【００２７】
実施の形態１．
図１は、この発明の実施の形態１におけるコンタクト構造を説明するための断面模式図である。
【００２８】
図１において、２は、Ｓｉ基板を示し、４は、Ｓｉ基板２の上部に形成された絶縁層を示す。また、６は、絶縁層４に形成された接続孔を示し、接続孔６は、絶縁層４を貫通し、Ｓｉ基板２に達するように形成される。
絶縁層は、必要に応じて適切な膜が選択されればよいが、ここでは、絶縁性に優れ、電気的に安定しているＳｉＯ２を用いる。
【００２９】
１４は、バリア層として、絶縁層上部４Ａ及び接続孔内面に形成されたＴｉＮ／Ｔｉ膜である。また、１６は、ＴｉＮ／Ｔｉ膜１４の表面に堆積し、接続孔６を埋め込む導電部材であり、ここでは、Ｗを用いる。
バリア層としてのＴｉＮ／Ｔｉ膜１４は、埋め込まれる導電部材１６であるＷと、Ｓｉ基板２、あるいは絶縁層４のＳｉＯ２に含まれるＳｉとの間で、拡散、反応等が起きるのを防止するために形成されるものである。
【００３０】
１２は、ＴｉＮ／Ｔｉ膜１４と、Ｓｉ基板２との間に形成された三元系金属シリサイド層である。この三元系金属シリサイド層１２は、高融点金属化合物をシリサイド化して形成するものであり、７５０℃以上の加熱処理が行われても、凝集による抵抗の上昇やボイドの発生等が生じないようにするために形成されるものである。なお、ここでは、高融点金属化合物として、ＣｏｘＷｙを用い、三元系金属シリサイド層としては、このＣｏｘＷｙをシリサイド化したＣｏｘＷｙＳｉｚ膜が用いられる。
【００３１】
図２は、この発明の実施の形態１におけるコンタクトを形成する工程を説明するための断面模式図である。図２を用いて、この実施の形態１におけるコンタクトを形成する方法を説明する。
【００３２】
まず、Ｓｉ基板２の上部に、例えばＣＶＤ法により絶縁層４を形成する。ここでは、絶縁層４として、上述したようにＳｉＯ２を用いるが、これに限るものではない。また、ＣＶＤ法に限らず、他の方法により、形成しても良い。
【００３３】
次に、図２（ａ）に示すように、絶縁層４に、接続孔６を形成する。
まず、絶縁層４の表面に、フォトレジスト（図示せず）を塗布する。その後、フォトレジストに、接続孔６を開口するためのパターンを、投影露光により転写し、接続孔６を開口するパターンが露光により転写される。このようにしてフォトレジストに形成されたレジストパターンをマスクとして、エッチング処理を行い、接続孔６を開口する。
なお、ここでは、投影露光法を用いたが、この方法に限るものではなく、例えば電子線露光法など、他の方法を用いても良い。
【００３４】
ここで形成される接続孔６は、図２（ａ）に示すように、絶縁膜４を貫通するものであり、接続孔底部６Ａにおいては、Ｓｉ基板２が露出している。
【００３５】
次に、図２（ｂ）に示すように、高融点金属化合物であるＣｏｘＷｙ膜１８を形成する。
ここでは、ＣｏｘＷｙのターゲットを用いて、接続孔６を有する絶縁層４の形成された図２（ａ）に示す状態の基板２の表面にスパッタ法により、ＣｏｘＷｙを堆積する。これによって、絶縁層上部４Ａ、接続孔６の底部６Ａ及び接続孔の側部６Ｂ、即ち、表面に露出する部分全体に、ＣｏｘＷｙが堆積され、ＣｏｘＷｙ膜１４が形成される。
【００３６】
更に、図２（ｃ）に示すように、接続孔６の内面に形成された部分も含めてＣｏｘＷｙ膜１８の表面全体に、スパッタ法により、ＴｉＮ膜２０を成膜する。このＴｉＮ膜は、ＣｏｘＷｙ膜１４が酸化するのを防止するために形成するものである。
【００３７】
なお、スパッタ法による、ＣｏｘＷｙ膜１８及びＴｉＮ膜２０の成膜は、ＣｏｘＷｙ膜１８の酸化を防止するため、真空連続処理で行うことが望ましい。また、ＣｏｘＷｙ膜１８及びＴｉＮ膜２０の成膜は、スパッタ法、特に、コンタクトホールの底やゲート酸化膜の溝にＣｏＳｉ２膜を形成する場合は、コリメーションスパッタやロングスロースパッタ法と呼ばれる指向性スパッタ法や、イオン化スパッタ法を用いるのが望ましいが、これに限るものではなく、他の方法により成膜するものでも良い。
【００３８】
次に、ＣｏｘＷｙ膜１８のシリサイド化を行う。
ここでは、４００℃〜４５０℃程度の、第一の加熱処理によって、接続孔底部６ＡのＳｉ基板２に接する部分に形成されたＣｏｘＷｙ膜１８を、接しているＳｉ基板２のＳｉと反応させて、シリサイド化し、三元系金属シリサイド層であるＣｏｘＷｙＳｉｚ膜１２を形成する。
なお、このシリサイド化を行うための４００℃〜４５０℃程度の加熱処理を、この明細書において、第一の加熱処理という。
第一の加熱処理は主にモノシリサイドであるＣｏｘＷｙＳｉ膜を形成するための熱処理であり、これによって、必要なシリサイドであるＣｏｘＷｙＳｉ膜と不要なＣｏｘＷｙ膜とに分けることができ、後に続くエッチングによる除去の際に、不要部分を選択的に除去することが可能になる。
【００３９】
次に、図２（ｄ）に示すように、ＣｏｘＷｙ膜１８の、シリサイド化されなかった部分及び酸化防止用に形成したＴｉＮ膜２０を除去する。ここでは、硫酸過水溶液を用いたエッチングにより除去を行い、これによって、接続孔底部６Ａに形成されたＣｏｘＷｙＳｉｚ膜１２を残す。
【００４０】
更に、この基板に、６５０℃〜９００℃程度の第二の加熱処理を行う。
これによって、接続孔底部６ＡのＳｉ基板と接する部分に形成されたＣｏｘＷｙＳｉｚ膜１２のシリサイド化を進行させ、ＣｏｘＷｙＳｉｚ膜１２を安定化させることができる。
なお、この安定化のための６５０℃〜９００℃程度の加熱処理を、この明細書において,第二の加熱処理という。
第二の加熱処理は、主にモノシリサイドであるＣｏｘＷｙＳｉ膜から安定したダイシリサイドであるＣｏｘＷｙＳｉ２膜を得るためのものである。
【００４１】
次に、図２（ｅ）に示すように、バリア層であるＴｉＮ／Ｔｉ膜１４を形成する。
まず、Ｔｉをターゲットとして用いて、真空中で、絶縁膜上部４Ａ、接続孔側部６Ｂ及びＣｏｘＷｙＳｉｚ膜１２上部に、Ｔｉを、スパッタ法により堆積し、Ｔｉ膜を形成する。その後、窒化ガスに雰囲気を変えて、Ｔｉ膜の表面にスパッタ法により、ＴｉＮを堆積し、ＴｉＮ／Ｔｉ膜１４を形成する。
ここで、ＴｉＮ／Ｔｉ膜形成の際、Ｓｉ基板は高温に保たれるが、Ｓｉ基板２と接する接続孔底部６Ａには、すでに、ＣｏｘＷｙＳｉｚ膜１２が形成されているため、従来のように、接続孔底部６ＡにＴｉＳｉ２膜が形成されることはない。
【００４２】
次に、接続孔６の内面に形成された部分も含めてＴｉＮ／Ｔｉ膜１４の表面全体に、ＣＶＤ法により、導電部材１６としてＷが、堆積、充填され、図１に示すようなコンタクトが形成される。
【００４３】
以上のようにすれば、接続孔底部６Ａの、ＴｉＮ／Ｔｉ膜１４と、Ｓｉ基板２との間に、高融点の三元系金属シリサイド層であるＣｏｘＷｙＳｉｚ膜１２が形成される。従って、半導体製造工程における、様々な加熱処理においても、接続孔底部６Ａにおいて、凝集が起きることなく、安定したコンタクト構造を得ることができる。
【００４４】
なお、この実施の形態では、三元系金属シリサイド層を形成するため、ＣｏｘＷｙ膜を用いて説明した。しかし、これに限るものではなく、ＣｏｘＭｏｙ膜を用いて、これをシリサイド化し、三元系金属シリサイド層を形成する場合など、他の二元系高融点金属化合物をシリサイド化するものであっても良い。
ただし、半導体製造工程における様々の熱処理に対する耐性、安定性や抵抗値を考慮すれば、主成分としてはＣｏが望ましく、用いる二元系高融点金属化合物としては、Ｃｏと、他の高融点金属との組み合わせであることが望ましい。
【００４５】
また、この実施の形態では、ＣｏｘＷｙＳｉｚ膜を形成する際、第一、第二の２度の加熱処理を施した。これは、ＣｏｘＷｙ膜から一度の加熱処理でダイシリサイドであるＣｏｘＷｙＳｉ２膜を得ようとすると、凝集が発生しやすいためである。従って、凝集の発生を防ぐためには、このように第一、第二の２度に分けて加熱処理を行うことが望ましい。しかし、これに限るものではなく、凝集を抑えることができるものであれば、１度の加熱処理によってＣｏｘＷｙＳｉ２膜を形成するものであっても良い。
また、ここで、第一の加熱処理の温度を４００℃〜４５０℃とし、第二の加熱処理の温度を６５０℃〜９００℃としたのは、凝集を防いで、安定したＣｏｘＷｙＳｉ２膜を得るためである。しかし、この温度の範囲外の熱処理であっても、安定した三元系金属シリサイド膜が得られるものであれば良い。
【００４６】
また、この実施の形態では、バリア層として、ＴｉＮ／Ｔｉ膜、また導電部材としてＷを用いたが、これに限るものではなく、他の金属を用いるものであっても良い。
なお、この実施の形態における、使用する金属の説明は、この明細書において、他の実施の形態にも当てはまるものである。
【００４７】
実施の形態２．
図３は、この発明の実施の形態２におけるコンタクトを形成する工程を説明するための断面模式図である。図３を用いて、実施の形態２におけるコンタクトの形成方法を説明する。
【００４８】
まず、Ｓｉ基板２の上部に、図２（ａ）と同様に、接続孔６を有する絶縁層を形成する。
次に、図３（ａ）に示すように、Ｃｏ膜を形成する。
ここでは、Ｃｏターゲットを用いたスパッタ法により、Ｃｏを堆積し、絶縁層上部４Ａ、接続孔底部６Ａ及び接続孔側部６Ｂ、即ち、表面に露出する部分全体に、Ｃｏ膜２２が形成される。
【００４９】
次に、図３（ｂ）に示すように、接続孔６内面に形成された部分も含めてＣｏ膜２２の表面全体に、高融点金属であるＷ膜２４を形成する。
ここでは、Ｃｏ膜の形成と同様に、Ｗターゲットを用いたスパッタ法により、Ｗを堆積し、接続孔６内面に形成されているＣｏ膜２２の表面にまで、Ｗ膜２４は成膜される。
更に、図３（ｃ）に示すように、Ｗ膜２４の表面全体に、酸化防止のために、スパッタ法によりＴｉＮ膜２０を形成する。
【００５０】
なお、Ｃｏ膜２２、Ｗ膜２４及びＴｉＮ膜２０の形成は、酸化の防止等のために、真空連続処理で行うことが望ましい。また、Ｃｏ膜２２、Ｗ膜２４、ＴｉＮ膜２０の形成は、スパッタ法、特に、コリメーションスパッタやロングスロースパッタあるいはイオンスパッタ法を用いるのが望ましいが、これに限るものではない。
【００５１】
次に、Ｃｏ膜２２とＷ膜２４の反応と、シリサイド化を同時に行う。
ここでは、４００℃〜４５０℃の第一の加熱処理を行う。これにより、Ｃｏ膜２２とＷ膜２４とを反応させＣｏｘＷｙ膜を形成する。同時に、Ｃｏ膜２２と、Ｓｉ基板２とが接する接続孔底部６Ａにおいては、Ｓｉ基板２とＣｏ膜２２とＷ膜２４とが反応して、ＣｏｘＷｙＳｉｚ膜１２が形成される。
【００５２】
次に、図３（ｄ）に示すように、シリサイド化されなかったＣｏｘＷｙ膜及び、酸化防止のために用いた、ＴｉＮ膜２０を除去する。
ここでは、硫酸過水溶液を用いたエッチングを行い、これによって、接続孔底部６Ａに形成されたＣｏｘＷｙＳｉｚ膜１２が残される。
【００５３】
更に、この基板に、６５０℃〜９００℃の、第二の加熱処理を行う。
これによって、接続孔底部６ＡのＳｉ基板と接する部分に形成されたＣｏｘＷｙＳｉｚ膜１２を安定化する。
【００５４】
更にこの上に、ＴｉＮ／Ｔｉ膜１４を成膜、導電部材１６としてＷを埋め込み、図１に示すものと同様のコンタクト構造を得る。
その他の部分は、実施の形態１と同様であるから説明を省略する。
【００５５】
この方法によっても、接続孔底部に、三元系金属シリサイド層であるＣｏｘＷｙＳｉｚ膜１２を形成することができる。従って、第一、及び第二の加熱処理、あるいは、他の加熱処理を行った場合でも、接続孔底部で、凝集を起こすことはなく、コンタクト抵抗の上昇を防止することができる。
【００５６】
なお、ここでは、Ｃｏ膜２２の表面にＷ膜２４を形成したが、これに限るものではなく、Ｗ膜の代わりにＭｏ膜を形成する等、他の高融点金属を用いてもよい。ただし、Ｃｏ膜が最初に形成され,かつＣｏが主成分であることが望ましいのは、実施の形態１と同様である。
【００５７】
実施の形態３．
図４は、この発明の実施の形態３におけるコンタクトを形成する工程を説明するための断面模式図である。図４を用いて、この実施の形態におけるコンタクトの形成方法を説明する。
【００５８】
まず、Ｓｉ基板２の上部に、図２（ａ）と同様に、接続孔６を有する絶縁層を形成する。
次に、図４（ａ）に示すように、接続孔６の開口部から、底部６Ａに露出するＳｉ基板２に、Ｗを注入する。
【００５９】
次に、図４（ｂ）に示すように、Ｃｏ膜２２を形成する。
ここでは、実施の形態２と同様に、スパッタ法により、絶縁層上部４Ａ、接続孔底部６Ａ及び接続孔側部６Ｂ、即ち、表面に露出する部分全体に、Ｃｏ膜２２が形成される。
更に、図４（ｃ）に示すように、Ｃｏ膜２２の表面に、酸化防止のためのＴｉＮ膜２０を形成する。
【００６０】
次に、シリサイド化を行い、三元系金属シリサイド層であるＣｏｘＷｙＳｉｚ膜１２を形成する。
ここでは、４００℃〜４５０℃の第一の加熱処理を行うことにより、Ｃｏ膜２２とＳｉ基板が接する接続孔底部６Ａにおいて、Ｃｏ膜２２と、Ｓｉ基板２と、先にＳｉ基板２に注入したＷとを反応させ、ＣｏｘＷｙＳｉｚ膜１２を形成する。
【００６１】
次に、図４（ｄ）に示すように、シリサイド化されなかったＣｏ膜２２を除去して、接続孔底部６Ａに、ＣｏｘＷｙＳｉｚ膜１２を残す。
【００６２】
更に、この基板に６５０℃〜９００℃の第二の加熱処理を施し、安定したＣｏｘＷｙＳｉｚ膜１２を得る。
【００６３】
更にこの上に、ＴｉＮ／Ｔｉ膜１４を成膜、導電部材１６を埋め込み、図１に示すものと同様のコンタクト構造を得る。
その他の部分は、実施の形態１と同様であるから説明を省略する。
【００６４】
この方法によっても、接続孔底部に、三元系金属シリサイド層であるＣｏｘＷｙＳｉｚ膜１２を形成することができる。従って、第一、及び第二の加熱処理、あるいは、他の加熱処理を行った場合でも、接続孔底部で、凝集を起こすことはなく、コンタクト抵抗の上昇を防止することができる。
【００６５】
なお、ここでは、三元系金属シリサイド層を形成するため、Ｓｉ基板に注入する金属として、Ｗを用いたが、例えばＭｏ、Ｎｉ、Ｔａ等、他の高融点金属を用いるものであっても良い。ただし、成膜する膜としては、Ｃｏ膜を用いるのが望ましい。
【００６６】
【発明の効果】
以上説明したように、この発明においては、接続孔の底部、即ち、バリア層と、このバリア層が接するＳｉ基板との間に、三元系金属シリサイド層を形成する。この高融点金属シリサイド層は、ＴｉＳｉ２やＣｏＳｉ２よりも耐熱性にすぐれ、高温においても、安定した状態が保たれる。従って、接続孔底部において凝集が起こるのを抑えることができる。これによって、半導体製造工程において、高温の加熱処理がされても、凝集によるコンタクト抵抗の上昇や、ボイドの発生による電気的接続の破壊を防止することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１におけるコンタクト構造を説明するための断面模式図である。
【図２】 この発明の実施の形態１におけるコンタクトを形成する工程を説明するための断面図である。
【図３】 この発明の実施の形態２におけるコンタクトを形成する工程を説明するための断面模式図である。
【図４】 この発明の実施の形態３におけるコンタクトを形成する工程を説明するための断面模式図である。
【図５】 従来のコンタクト構造を説明するための断面模式図である。
【図６】 従来のコンタクト構造を説明するための断面模式図である。
【符号の説明】
２ Ｓｉ基板、 ４ 絶縁層、 ４Ａ 絶縁層上部、 ６ 接続孔、 ６Ａ 接続孔底部、 ６Ｂ 接続孔測部、 １２ 三元系金属シリサイド層（ＣｏｘＷｙＳｉｚ膜）、 １４ バリア層（ＴｉＮ／Ｔｉ膜）、 １６ 導電部材（Ｗ）、 １８ 二元系高融点金属化合物膜（ＣｏｘＷｙ膜）、 ２０ ＴｉＮ膜、 ２２ Ｃｏ膜、 ２４ 高融点金属膜（Ｗ膜）、 ３２ ＴｉＳｉ２膜、 ３４Ｃｏ膜、 ３６ ＣｏＳｉ２膜。
Claims (4)
- Ｓｉ基板の上に絶縁層を形成する工程と、
前記絶縁層に、前記Ｓｉ基板に達する接続孔を形成する工程と、
前記接続孔底部の前記Ｓｉ基板の表面に、三元系金属シリサイド層を形成する工程と、
少なくとも前記接続孔の内面に、バリア層を形成する工程と、
前記バリア層の内側を導電部材で埋め込む工程と、を備え、
前記三元系金属シリサイド層を形成する工程は、
前記接続孔から、前記接続孔底部の前記Ｓｉ基板に高融点金属を注入する工程と、
少なくとも前記接続孔内面にＣｏ膜を形成する工程と、
第一の加熱処理により、前記高融点金属と、前記Ｃｏ膜と、前記Ｓｉ基板とを反応させて、シリサイド化し、三元系高融点金属シリサイドを形成する工程と、
シリサイド化されなかった部分の前記Ｃｏ膜を除去する工程と、
第二の加熱処理により前記三元系金属シリサイドを安定化する工程と、
を含むことを特徴とするコンタクト形成方法。 - 前記高融点金属として、ＷまたはＭｏを用いることを特徴とする請求項１に記載のコンタクト形成方法。
- 前記第一の加熱処理は、４００℃〜４５０℃の温度で行い、
前記第二の加熱処理は、６５０℃〜９００℃の温度で行うことを特徴とする請求項２に記載のコンタクト形成方法。 - 請求項１から３のいずれかに記載のコンタクト形成方法を含む半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001203919A JP4680433B2 (ja) | 2001-07-04 | 2001-07-04 | コンタクト形成方法、及び半導体装置の製造方法 |
| US10/022,352 US6657301B2 (en) | 2001-07-04 | 2001-12-20 | Contact structure, method of forming the same, semiconductor device, and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001203919A JP4680433B2 (ja) | 2001-07-04 | 2001-07-04 | コンタクト形成方法、及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017440A JP2003017440A (ja) | 2003-01-17 |
| JP4680433B2 true JP4680433B2 (ja) | 2011-05-11 |
Family
ID=19040474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001203919A Expired - Fee Related JP4680433B2 (ja) | 2001-07-04 | 2001-07-04 | コンタクト形成方法、及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6657301B2 (ja) |
| JP (1) | JP4680433B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7388248B2 (en) * | 2004-09-01 | 2008-06-17 | Micron Technology, Inc. | Dielectric relaxation memory |
| US20070120199A1 (en) * | 2005-11-30 | 2007-05-31 | Advanced Micro Devices, Inc. | Low resistivity compound refractory metal silicides with high temperature stability |
| JP5611574B2 (ja) * | 2009-11-30 | 2014-10-22 | 株式会社東芝 | 抵抗変化メモリ及びその製造方法 |
| US7985668B1 (en) * | 2010-11-17 | 2011-07-26 | Globalfoundries Inc. | Method for forming a metal silicide having a lower potential for containing material defects |
| CN106783797A (zh) * | 2016-12-14 | 2017-05-31 | 华进半导体封装先导技术研发中心有限公司 | 一种半导体器件的导通孔结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321069A (ja) * | 1994-05-26 | 1995-12-08 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH1167688A (ja) * | 1997-08-22 | 1999-03-09 | Nec Corp | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 |
| JPH11224863A (ja) * | 1998-02-04 | 1999-08-17 | Nec Corp | 半導体装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61296764A (ja) * | 1985-06-25 | 1986-12-27 | Mitsubishi Electric Corp | 金属電極配線膜を有する半導体装置 |
| US4926237A (en) * | 1988-04-04 | 1990-05-15 | Motorola, Inc. | Device metallization, device and method |
| JP3246208B2 (ja) | 1994-07-13 | 2002-01-15 | ソニー株式会社 | 半導体素子のコンタクトホール形成方法及びコンタクトホール |
| JPH1055982A (ja) | 1996-08-09 | 1998-02-24 | Nkk Corp | 半導体装置における接続部構造およびその形成方法 |
| US6022801A (en) * | 1998-02-18 | 2000-02-08 | International Business Machines Corporation | Method for forming an atomically flat interface for a highly disordered metal-silicon barrier film |
| JP2000223568A (ja) | 1999-02-02 | 2000-08-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6391767B1 (en) * | 2000-02-11 | 2002-05-21 | Advanced Micro Devices, Inc. | Dual silicide process to reduce gate resistance |
-
2001
- 2001-07-04 JP JP2001203919A patent/JP4680433B2/ja not_active Expired - Fee Related
- 2001-12-20 US US10/022,352 patent/US6657301B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321069A (ja) * | 1994-05-26 | 1995-12-08 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH1167688A (ja) * | 1997-08-22 | 1999-03-09 | Nec Corp | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 |
| JPH11224863A (ja) * | 1998-02-04 | 1999-08-17 | Nec Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030006504A1 (en) | 2003-01-09 |
| JP2003017440A (ja) | 2003-01-17 |
| US6657301B2 (en) | 2003-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100441681B1 (ko) | 금속 게이트 형성 방법 | |
| JPH09148268A (ja) | 半導体装置の製造方法 | |
| TW389943B (en) | Fabrication method of semiconductor device equipped with silicide layer | |
| JP2002025944A (ja) | 半導体素子の製造方法 | |
| JP2004128501A (ja) | 表面保護によるニッケルシリサイド−窒化ケイ素の接着性の改良 | |
| JP4680433B2 (ja) | コンタクト形成方法、及び半導体装置の製造方法 | |
| US20070059912A1 (en) | Method of forming metal silicide layer and related method of fabricating semiconductor devices | |
| JP3500707B2 (ja) | 接続構造の形成方法、及び接続構造の設計方法 | |
| JPH1197383A (ja) | 半導体デバイスの電極保護膜の形成方法 | |
| US20070202695A1 (en) | Method for fabricating a semiconductor device | |
| JP2002026021A (ja) | 半導体装置のメタルパターンの形成方法 | |
| KR101019700B1 (ko) | 반도체 소자의 제조 방법 | |
| JP4457884B2 (ja) | 半導体装置 | |
| KR100521051B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100626741B1 (ko) | 반도체 소자의 티타늄 실리사이드 오믹 콘택층 형성 방법 | |
| JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
| JP2003229567A (ja) | ゲート電極及びその製造方法 | |
| JP3646667B2 (ja) | 半導体装置の製造方法 | |
| KR100625814B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20090043985A (ko) | 반도체 소자의 금속배선 제조방법 | |
| JP2007080937A (ja) | 半導体装置およびその製造方法 | |
| JP2007115830A (ja) | 半導体装置およびその製造方法 | |
| KR100290778B1 (ko) | 반도체소자의게이트 형성방법 | |
| KR100291518B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100646984B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080612 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4680433 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |