CN106783797A - 一种半导体器件的导通孔结构 - Google Patents

一种半导体器件的导通孔结构 Download PDF

Info

Publication number
CN106783797A
CN106783797A CN201611152903.7A CN201611152903A CN106783797A CN 106783797 A CN106783797 A CN 106783797A CN 201611152903 A CN201611152903 A CN 201611152903A CN 106783797 A CN106783797 A CN 106783797A
Authority
CN
China
Prior art keywords
hole structure
plated material
semiconductor
organic polymer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611152903.7A
Other languages
English (en)
Inventor
张文奇
戴风伟
李明
张俊红
高兰雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
National Center for Advanced Packaging Co Ltd
Original Assignee
Shanghai Jiaotong University
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University, National Center for Advanced Packaging Co Ltd filed Critical Shanghai Jiaotong University
Priority to CN201611152903.7A priority Critical patent/CN106783797A/zh
Publication of CN106783797A publication Critical patent/CN106783797A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例公开了一种半导体器件的导通孔结构，该结构包括：半导体基体；导通孔，形成在半导体基体中，导通孔中填充有电镀材料，电镀材料覆盖导通孔的底部，以及导通孔的内表面，电镀材料中间形成有空隙，空隙中填充有有机聚合物；依次形成在半导体器件表面的下金属层和种子层，下金属层和种子层覆盖电镀材料和有机聚合物；微凸点，形成在种子层上方，且与导通孔的位置对应。本发明实施例提供的半导体器件的导通孔结构，避免了半导体通孔结构中出现缝隙以及应力集中的问题。

Description

一种半导体器件的导通孔结构
技术领域
本发明实施例涉及微电子封装技术，尤其涉及一种半导体器件的导通孔结构。
背景技术
随着半导体工业的飞速发展，对微系统的小型化、多功能集成化的要求日益迫切，具有高速互连、高密度集成、小型化以及同质和异质功能整合等优点半导体通孔的三维封装，逐步成为半导体封装技术的热门的研究之一。
通过半导体导通孔的镀铜填充来实现3D叠层电子封装是今后重要的电子封装形式。但是现有的半导体器件的导通孔结构一般采用镀铜填充的方式来封装导通孔，存在不能完全填充导通孔从而在导通孔中形成缝隙的问题，这些半导体器件的导通孔结构中的缝隙在后续的封装过程中会造成应力集中问题，容易造成集成电路因应力集中而被破坏。
发明内容
本发明实施例提供一种半导体器件的导通孔结构，以避免半导体通孔结构中出现缝隙以及应力集中的问题。
本发明实施例提供了一种半导体器件的导通孔结构，包括：
半导体基体；
导通孔，形成在所述半导体基体中，所述导通孔中填充有电镀材料，所述电镀材料覆盖所述导通孔的底部，以及所述导通孔的内表面，所述电镀材料中间形成有空隙，所述空隙中填充有有机聚合物；
依次形成在所述半导体器件表面的下金属层和种子层，所述下金属层和所述种子层覆盖所述电镀材料和所述有机聚合物；
微凸点，形成在所述种子层上方，且与所述导通孔的位置对应。
可选地，所述电镀材料为铜。
可选地，所述有机聚合物为通过化学接枝工艺制成。
可选地，所述半导体基体的电阻率小于或等于106Ω·cm。
可选地，所述导通孔的直径小于或等于50μm，所述导通孔的深宽比范围为5:1～20:1。
可选地，所述半导体基体为单质半导体或化合物半导体。
可选地，所述半导体基体p型半导体或n型半导体。
可选地，所述半导体基体的材料为硅。
可选地，所述半导体基体的材料为砷化镓。
可选地，所述导通孔为通孔或盲孔。
本发明实施例中，半导体器件导通孔结构的导通孔中填充有电镀材料，电镀材料未完全填满导通孔并在导通孔中形成空隙，空隙中填充了有机聚合物，一方面，有机聚合物相比于金属来说更易于实现孔径的完全填充，避免了半导体器件导通孔结构中出现缝隙以及应力集中的问题；另一方面，在后续的封装过程中，有机聚合物能够有效地缓冲应力，进一步避免了应力集中的问题。
附图说明
图1为本发明实施例一提供的一种半导体器件的导通孔结构的结构示意图；
图2为本发明实施例二提供的一种半导体器件的导通孔结构的制作方法的流程图；
图3a为本发明实施例二提供的一种半导体器件的导通孔结构的制作方法的剖面结构示意图一；
图3b为本发明实施例二提供的一种半导体器件的导通孔结构的制作方法的剖面结构示意图二；
图3c为本发明实施例二提供的一种半导体器件的导通孔结构的制作方法的剖面结构示意图三；
图3d为本发明实施例二提供的一种半导体器件的导通孔结构的制作方法的剖面结构示意图四。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种半导体器件的导通孔结构的结构示意图，如图1所示，该导通孔结构包括半导体基体10、导通孔11、电镀材料20、有机聚合物30、下金属层41、种子层42以及微凸点50。其中，导通孔11形成在半导体基体10中，导通孔11中填充有电镀材料20，电镀材料20覆盖导通孔11的底部以及导通孔11的内表面，电镀材料20中间形成有空隙21，空隙21中填充有有机聚合物30。下金属层41和种子层42依次形成在半导体器件的表面，下金属层41和种子层42覆盖电镀材料20和有机聚合物30；微凸点50形成在种子层42上方，且与导通孔11的位置对应。
其中，导通孔11可以为通孔或盲孔。电镀材料20为金属材料，常见的为镍、铜、铬和锌等金属材料。可选地，电镀材料20为铜。
下金属层41可以由包含钛或钽等元素的材料组成，种子层42可以由包含铜元素的材料组成。下金属层41的设置是为了增加种子层42和半导体器件表面的结合力，防止种子层42从半导体器件表面脱落，即防止种子层42与半导体基体10剥离。微凸点50可以采用铜锡焊料。需要说明的是，微凸点50通过种子层42和下金属层41与半导体器件导通孔中的电镀材料20相连接。
需要说明的是，半导体基体10上可以设置多个导通孔11，图1中示例性地在半导体基体10上设置一个导通孔11。微凸点50与导通孔11一一对应，微凸点50可以位于与该微凸点50对应的导通孔11的一侧，也可以是微凸点50位于与该微凸点50对应的导通孔11的正上方，此时，微凸点阵列塑性功密度最低，且分布均匀，微凸点的这种设计最为合理。
在上述结构的基础上，可选地，半导体基体10的材料为硅或砷化镓，半导体基体10为p型半导体或n型半导体，半导体基体10为单质半导体或化合物半导体，半导体基体10的电阻率小于或等于106Ω·cm。
在上述结构的基础上，可选地，导通孔11的直径小于或等于50μm，导通孔11的深宽比范围为5:1～20:1。
可选地，有机聚合物30为通过化学接枝工艺制成。在电镀材料中间形成的空隙中填充有机聚合物包括：将半导体器件放入水相溶液中进行化学接枝，以在空隙中填充有机聚合物。化学接枝方法是利用材料表面的反应基团与被接枝的单体或大分子链发生化学反应而实现表面接枝。其中，水相溶液为包含表面活性剂、有机单体、引发剂、络合剂和酸的溶液，pH≤2.5。表面活性剂为十二烷基磺酸钠和/或月桂醇醚磷酸酯；有机单体为含有碳碳双键结构的物质；引发剂为氟硼酸重氮盐、吡唑重氮内盐和三蝶烯重氮盐中的至少一种。化学接枝的温度为5-35℃，反应时间为0.1-10h。
采用化学接枝的方式来达到对导通孔中缝隙填充进而实现导通孔完全填充的目的，而不是采用灌注的方式将有机聚合物灌注到导通孔中是因为有机物聚合物具有一定的黏度，且有机物聚合物对半导体材料的润湿性不好，因而无法实现对导通孔的完全填充。
本发明实施例中，半导体器件导通孔结构的导通孔中填充有电镀材料，电镀材料未完全填满导通孔并在导通孔中形成空隙，空隙中填充了有机聚合物，一方面，有机聚合物相比于金属来说更易于实现孔径的完全填充，避免了半导体器件导通孔结构中出现缝隙以及应力集中的问题；另一方面，在后续的封装过程中，有机聚合物能够有效地缓冲应力，进一步避免了应力集中的问题。
实施例二
图2为本发明实施例二提供的一种半导体器件的导通孔结构的制作方法的流程图，可以用于制造上述的半导体器件的导通孔结构,如图2所示，该方法包括如下步骤：
S110、在所述半导体器件的导通孔中进行不完全电镀处理，以使电镀材料覆盖所述导通孔的底部，以及所述导通孔的内表面，所述电镀材料中间形成有空隙。
其中，导通孔可以为通孔或盲孔。电镀材料为金属材料，常见的为镍、铜、铬和锌等金属材料。可选地，电镀材料为铜。
S120、对所述电镀材料的表面进行表面预处理。
可选地，对电镀材料的表面进行除油处理以去除电镀材料表面的油污等杂质；然后对电镀材料的表面进行酸洗处理，可以是无机酸也可以是有机酸，可以是一种酸也可以是多种酸的混合物，本发明实施例对此不作限定，例如，可以使用硫酸对电镀材料的表面进行酸洗处理，以去除电镀材料表面的氧化层；然后对电镀材料的表面进行水洗处理，本发明实施例对水洗处理过程中使用的水的类型不做限定，可以是去离子水、蒸馏水或纯水。
S130、在所述电镀材料中间形成的空隙中填充有机聚合物。
S140、在所述半导体器件表面依次溅射下金属层和种子层，所述下金属层和所述种子层覆盖所述电镀材料和所述有机聚合物。
下金属层可以由包含钛或钽等元素的材料组成，种子层可以由包含铜元素的材料组成。下金属层的设置是为了增加种子层和半导体器件表面的结合力，防止种子层从半导体器件表面脱落。
S150、在所述种子层上方制作与所述导通孔位置对应的微凸点。
其中，微凸点可以采用铜锡焊料。需要说明的是，微凸点通过种子层和下金属层与半导体器件导通孔中的电镀材料相连接。
在种子层的上方形成微凸点可以采用涂覆光刻胶的方式，具体为：在种子层上方通过旋涂的方式涂覆光刻胶，示例性地本发明实施例使用的是正胶；对光刻胶掩膜曝光使之图形化，再以溶剂浸泡将光刻胶中受到光照的部分溶解掉，以形成设定图形，且漏出部分种子层；然后在光刻胶漏出种子层的部分通过电镀的方式形成微凸点；去除光刻胶。本发明实施例中可以使用正胶或负胶，本发明实施例对此不作限定。
需要说明的是，微凸点与导通孔一一对应，微凸点可以位于与该微凸点对应的导通孔的一侧，也可以是微凸点位于与该微凸点对应的导通孔的正上方，此时，微凸点阵列塑性功密度最低，且分布均匀，微凸点的这种设计最为合理。
在上述制作方法的基础上，可选地，在电镀材料中间形成的空隙中填充有机聚合物包括：将半导体器件放入水相溶液中进行化学接枝，以在空隙中填充有机聚合物。化学接枝方法是利用材料表面的反应基团与被接枝的单体或大分子链发生化学反应而实现表面接枝。其中，水相溶液为包含表面活性剂、有机单体、引发剂、络合剂和酸的溶液，pH≤2.5。表面活性剂为十二烷基磺酸钠和/或月桂醇醚磷酸酯；有机单体为含有碳碳双键结构的物质；引发剂为氟硼酸重氮盐、吡唑重氮内盐和三蝶烯重氮盐中的至少一种。化学接枝的温度为5-35℃，反应时间为0.1-10h。
采用化学接枝的方式来达到对导通孔中缝隙填充进而实现导通孔完全填充的目的，而不是采用灌注的方式将有机聚合物灌注到导通孔中是因为有机物聚合物具有一定的黏度，且有机物聚合物对半导体材料的润湿性不好，因而无法实现对导通孔的完全填充。
在上述制作方法的基础上，可选地，在所述半导体器件表面依次溅射下金属层和种子层之前还包括：对所述半导体器件的表面进行化学机械抛光，以使所述半导体器件的表面平整。
可选地，半导体器件包括半导体基体，半导体基体的材料为硅或砷化镓。
示例性地，本发明实施例以硅器件导通孔结构和砷化镓器件导通孔结构为例来说明半导体器件导通孔结构的制作方法，可以理解的是，半导体导器件的导通孔结构的制作方法包括但不限于硅器件导通孔结构和砷化镓器件导通孔结构的制作方法。
一方面，本实施例提供的一种硅器件导通孔结构的制作方法，如下：
步骤(1)、硅器件采用P型硅，其电阻率为5Ω·cm。参考图3a，该硅器件包括半导体基底10(材料为硅)，在硅器件的导通孔11中进行不完全电镀铜处理，以使电镀材料20覆盖导通孔11的底部，以及导通孔11的内表面，且电镀材料20中间形成有空隙21，电镀材料20可以采用铜，即电镀填铜，但不完全填满。然后将不完全镀铜填充的硅器件放入丙酮、乙醇中进行除油处理，使用酸洗处理方法除去铜表面的氧化物，并对电镀材料的表面使用纯水冲洗干净。
步骤(2)、将经过步骤(1)处理后的硅器件放入配置好的水相溶液中反应。其中，水相溶液的组分为0.01g/mL的十二烷基磺酸钠、6％体积分数的盐酸和丙烯酸、0.002g/mL的吡唑重氮内盐和0.01g/mL的EDTA-2Na(乙二胺四乙酸二钠)。
步骤(3)、于设定时间间隔后，将硅器件从水相溶液中取出。
需要说明的是，有机聚合物的生长是自导通孔结构的底部向导通孔结构的顶部生长的，且有机聚合物的生长随时间的变化关系是线性的。可以理解的是，设定时间间隔越长，有机聚合物在电镀材料形成的空隙中生长的越充分，参考图3b，当达到某一时间间隔时，有机聚合物30完全填充了电镀材料形成的空隙21。
步骤(4)、对硅器件的表面进行化学机械抛光。
参考图3c，对硅器件的表面进行化学机械抛光，以使硅器件的表面变得平整，以便后续工序的进行，保证了硅导通孔结构的质量。
步骤(5)、参考图3d，在硅器件表面依次溅射下金属层41和种子层42，下金属层41和种子层42覆盖电镀材料铜20和有机聚合物30。种子层42可以采用材料铜。
步骤(6)、参考图1，在种子层42的上方形成微凸点50，且微凸点50与硅器件的导通孔11的位置对应。
在种子层42的上方形成微凸点50，具体可以采用涂覆光刻胶的方式，在此不再赘述。
上述硅器件导通孔结构的制作方法为优选方案，可实现有机聚合物优先从导通孔结构的底部生长，即实现有机聚合物自导通孔结构的底部向导通孔结构的顶部生长，若将上述步骤(2)中水相溶液的组分替换为：0.01g/mL的十二烷基磺酸钠，2％体积分数的硫酸，6％体积分数的甲基丙烯酸甲酯，0.002g/mL的吡唑重氮内盐。则发现有机聚合物同时在导通孔的底部和内表面沉积，无法实现底部优先生长，因此填充的有机物聚合物无法实现致密完全的生长。
另一方面，本实施例还提供了一种砷化镓导通孔结构的制作方法，如下：
步骤(1)、砷化镓器件采用n型砷化镓，其电阻率为50Ω·cm。在砷化镓器件的导通孔中进行不完全电镀铜处理，以使电镀材料铜覆盖导通孔的底部，以及导通孔的内表面，且电镀材料铜中间形成有空隙，即电镀填铜，但不完全填满。然后将不完全镀铜填充的砷化镓器件放入丙酮、乙醇中进行除油处理，然后使用酸洗处理方法除去铜表面的氧化物，并对电镀材料的表面使用纯水冲洗干净。
步骤(2)、将经过步骤(1)处理后的砷化镓器件放入配置好的水相溶液中反应。其中，水相溶液的组分为组分为1g/mL的十二烷基磺酸钠，2％体积分数的硫酸，6％体积分数的丙烯酸，0.002g/mL的三蝶烯重氮盐，0.01g/mL的EDTA-2Na(乙二胺四乙酸二钠)。
步骤(3)、于设定时间间隔后，将砷化镓器件从水相溶液中取出。
需要说明的是，有机聚合物的生长是自导通孔结构的底部向导通孔结构的顶部生长的，且有机聚合物的生长随时间的变化关系是线性的。可以理解的是，设定时间间隔越长，有机聚合物在电镀材料形成的空隙中生长的越充分，当达到某一时间间隔时，有机聚合物完全填充了电镀材料形成的空隙。
步骤(4)、对砷化镓器件的表面进行化学机械抛光，以使砷化镓器件的表面变得平整，以便后续工序的进行，保证了砷化镓导通孔结构的质量。
步骤(5)、在砷化镓器件表面依次溅射下金属层和铜种子层，下金属层和铜种子层覆盖电镀材料铜和有机聚合物。
步骤(6)、在铜种子层的上方形成微凸点，且微凸点与砷化镓器件的导通孔的位置对应。
本发明实施例通过对半导体器件的导通孔进行不完全电镀处理和对电镀材料进行表面预处理，并将表面预处理后的半导体器件放入到水相溶液中进行化学接枝，一方面，由于对半导体器件在水相溶液中进行化学接枝时，能够在电镀材料和有机聚合物之间形成结合力好的电镀材料-C化学键，使得半导体器件的导通孔结构中的电镀材料和有机物聚合物的接触面有较强的结合力，另一方面，由于对半导体器件在水相溶液中进行化学接枝时，有机物聚合物自导通孔结构的底部向导通孔结构的顶部生长，实现了半导体器件的导通孔的完全填充，避免了孔内缺陷。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种半导体器件的导通孔结构，其特征在于，包括：
半导体基体；
导通孔，形成在所述半导体基体中，所述导通孔中填充有电镀材料，所述电镀材料覆盖所述导通孔的底部，以及所述导通孔的内表面，所述电镀材料中间形成有空隙，所述空隙中填充有有机聚合物；
依次形成在所述半导体器件表面的下金属层和种子层，所述下金属层和所述种子层覆盖所述电镀材料和所述有机聚合物；
微凸点，形成在所述种子层上方，且与所述导通孔的位置对应。
2.根据权利要求1所述的导通孔结构，其特征在于，所述电镀材料为铜。
3.根据权利要求2所述的导通孔结构，其特征在于，所述有机聚合物为通过化学接枝工艺制成。
4.根据权利要求1所述的导通孔结构，其特征在于，所述半导体基体的电阻率小于或等于106Ω·cm。
5.根据权利要求1所述的导通孔结构，其特征在于，所述导通孔的直径小于或等于50μm，所述导通孔的深宽比范围为5:1～20:1。
6.根据权利要求1所述的导通孔结构，其特征在于，所述半导体基体为单质半导体或化合物半导体。
7.根据权利要求1所述的导通孔结构，其特征在于，所述半导体基体p型半导体或n型半导体。
8.根据权利要求1所述的导通孔结构，其特征在于，所述半导体基体的材料为硅。
9.根据权利要求1所述的导通孔结构，其特征在于，所述半导体基体的材料为砷化镓。
10.根据权利要求1所述的导通孔结构，其特征在于，所述导通孔为通孔或盲孔。
CN201611152903.7A 2016-12-14 2016-12-14 一种半导体器件的导通孔结构 Pending CN106783797A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611152903.7A CN106783797A (zh) 2016-12-14 2016-12-14 一种半导体器件的导通孔结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611152903.7A CN106783797A (zh) 2016-12-14 2016-12-14 一种半导体器件的导通孔结构

Publications (1)

Publication Number Publication Date
CN106783797A true CN106783797A (zh) 2017-05-31

Family

ID=58888523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611152903.7A Pending CN106783797A (zh) 2016-12-14 2016-12-14 一种半导体器件的导通孔结构

Country Status (1)

Country Link
CN (1) CN106783797A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070457A1 (en) * 2000-12-09 2002-06-13 Samsung Electronics Co., Ltd. Metal contact structure in semiconductor device and method for forming the same
US6657301B2 (en) * 2001-07-04 2003-12-02 Mitsubishi Denki Kabushiki Kaisha Contact structure, method of forming the same, semiconductor device, and method of manufacturing the same
CN106128998A (zh) * 2016-07-21 2016-11-16 上海交通大学 半导体垂直铜互连中填充有机聚合物的tsv结构的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070457A1 (en) * 2000-12-09 2002-06-13 Samsung Electronics Co., Ltd. Metal contact structure in semiconductor device and method for forming the same
US6657301B2 (en) * 2001-07-04 2003-12-02 Mitsubishi Denki Kabushiki Kaisha Contact structure, method of forming the same, semiconductor device, and method of manufacturing the same
CN106128998A (zh) * 2016-07-21 2016-11-16 上海交通大学 半导体垂直铜互连中填充有机聚合物的tsv结构的制备方法

Similar Documents

Publication Publication Date Title
KR101784997B1 (ko) 전기화학적 도금 방법들
US20170287728A1 (en) Methods for metalizing vias within a substrate
CN104862750B (zh) 电沉积组合物和使用所述组合物涂覆半导体衬底的方法
TWI594387B (zh) 於層狀半導體結構形成垂直電氣連接的方法
TWI758252B (zh) 微電子中之互連的鈷填充
JP2002506927A (ja) 作業部材の上に金属を電解により沈着させる装置および方法
CN106463361A (zh) 超共形电镀
CN103430287A (zh) 电镀式无铅凸点沉积
CN102246292A (zh) 在用于3d封装的晶片中电镀晶片贯通孔的方法
US20130168255A1 (en) Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
CN105274595A (zh) 用于在反应性金属膜上电化学沉积金属的方法
US10825728B2 (en) Electrically conductive via(s) in a semiconductor substrate and associated production method
CN105633038A (zh) 一种定向生长的铜柱凸点互连结构及其制备方法
CN106206542A (zh) 半导体垂直铜互连中填充有机聚合物的tsv结构及成型方法
CN111968953A (zh) 硅通孔结构及其制备方法
CN103992235A (zh) 用于电沉积的添加剂
CN103325700B (zh) 一种通过自底向上填充实现通孔互联的方法及其产品
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
CN106783797A (zh) 一种半导体器件的导通孔结构
CN106128998A (zh) 半导体垂直铜互连中填充有机聚合物的tsv结构的制备方法
CN107564851B (zh) 双镶嵌填充
CN105280614A (zh) 用于在反应性金属膜上电化学沉积金属的方法
CN106505032A (zh) 一种半导体器件的导通孔结构的制作方法
CN102376629B (zh) 一种借助悬架光刻胶实现硅通孔互连的方法
US9576882B2 (en) Through polymer via (TPV) and method to manufacture such a via

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531

RJ01 Rejection of invention patent application after publication