JP2013524019A - ミクロスケール構造中でのシード層堆積 - Google Patents

ミクロスケール構造中でのシード層堆積 Download PDF

Info

Publication number
JP2013524019A
JP2013524019A JP2013503793A JP2013503793A JP2013524019A JP 2013524019 A JP2013524019 A JP 2013524019A JP 2013503793 A JP2013503793 A JP 2013503793A JP 2013503793 A JP2013503793 A JP 2013503793A JP 2013524019 A JP2013524019 A JP 2013524019A
Authority
JP
Japan
Prior art keywords
sample
coating
microscale
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013503793A
Other languages
English (en)
Inventor
エル グッドマン，ダニエル
キーグラー，アーサー
チウ，ヨハネス
リウ，ゼンキ
Original Assignee
ティーイーエル ネックス，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティーイーエル ネックス，インコーポレイテッド filed Critical ティーイーエル ネックス，インコーポレイテッド
Publication of JP2013524019A publication Critical patent/JP2013524019A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

試料の実質的に平坦な表面に作製されるミクロスケールの穴構造の内面をコーティングする方法及びシステム。当該方法は、実質的に表面反応律速過程により堆積される実質的に均一なバリア金属コーティングを試料に供する工程を有する。前記試料は、該試料の平坦面上に厚い金属層のコーティングを有する。前記金属層のコーティングは、前記バリア金属コーティングと結合し、かつ、前記試料上に設けられるミクロスケールの構造が実質的に均一な電気伝導性を有するように設けられる。前記試料の周辺に電気伝導コーティングには、コンタクト型電流路が供される。前記試料は金属イオンの化学浴中に浸漬される。前記化学浴は、前記ミクロスケールの穴構造の内面に十分接触している。電位が、前記試料の周辺に印加されることで、一の工程で全表面に金属イオンが堆積される。

Description

開示された実施例は、概して試料を流体により処理する方法及び装置に関する。開示された実施例は、より詳細には、高抵抗の金属膜によりコーティングされた試料の表面中のミクロスケールの凹部内に金属を堆積する方法及び装置に関する。開示された実施例は、より詳細には、前記表面がバリア金属によりコーティングされた後に、銅によって貫通シリコンビア(TSV)構造の内面をコーティングする方法及び装置に関する。
貫通シリコンビア(TSV)構造は近年、3次元(3D)エレクトロニクス集積デバイスを作製する方法として開発されてきた。これらのTSV構造は、シリコン又は他の基板材料中の小さな穴の内部に金属プラグを生成することを必要とする。典型的な穴のサイズは、直径が約1〜30μmで、深さは10〜250μmである。TSV構造を作製するためには、最初にシリコン又は基板材料をエッチングすることにより、そのシリコン又は基板材料内に穴が生成され、その穴は絶縁材料−たとえば二酸化シリコン−によりコーティングされ、続いてその絶縁材料はバリア材料−たとえばチタン、タンタル、又はそれらの窒化物（たとえば窒化チタン又は窒化タンタル）−により覆われ、かつ、続いてその穴は、伝導性材料−たとえば銅−によって充填される。TSVを銅で充填する従来手段は、様々な手段のうちの1つを用いて電気メッキを利用することで、穴の底部付近に選択的に銅を堆積させ、かつ、シリコン基板の平坦面又は領域よりもビア内部により多く銅を堆積させる。これは周知のボトムアップ式銅ダマシン充填電気メッキ処理法である。この従来法を可能にするため、電気メッキされた膜を上に成長させるためのメッキシード層を形成する必要があり、典型的にはシード層は、電気メッキされた充填工程で用いられる材料と同一の材料で、典型的には両者とも銅で、かつ、銅メッキシード層は物理気相成長法(PVD)により形成される。（ダマシン構造と比較して）高アスペクト比のTSV構造の場合にPVD金属層を用いる従来法の課題は、物理的に気相成長される金属がTSVの穴の内面をコーティングするとしてもわずかしかコーティングしないので、それらの領域内には、不完全で不適切なバリア金属層及びシード金属層が生成されることである。PVDの輸送特性は弾道的であるため、TSVの直径に対する深さの比（つまりアスペクト比）が増大することで、PVDのこの欠点は増大する。これについては、従来技術を参照しながら以降で詳述する。
米国特許出願公開第2005/0199502号明細書 米国特許出願61/151385号明細書 米国特許第7247223号明細書 米国特許第7115196号明細書 米国特許出願11/050899号明細書 米国特許第6497801号明細書 米国特許第6773571号明細書 米国特許出願12/702860号明細書 米国特許第3684666号明細書
3次元のICを製造する商業上の利点及び信頼性の利点を実現するため、直径に対する深さの比が大きいTSV穴を作製することが有利である。10以上のアスペクト比が有利である。従来のように金属層を高アスペクト比のTSV構造へ堆積する代替手段は、原子層堆積(ALD)又は化学積層成長法(CVD)である。ALDは、表面のミクロスケールの形状に対して事実上独立する一連の表面律速反応によって、1層分の原子層を次々に堆積するので、TSVの内部構造を金属層でコーティングするための技術的に理想的な手段を供する。しかしALD法は、遅いため、多くのTSV作製用途にとって商業上不合理である。CVDは、TiN、TaN、又はWのバリア金属を高アスペクト比の穴に堆積する周知の商業上合理的な手段である。しかし金属−有機物前駆体材料が不安定かつ高価なため、銅又は他のシード層金属にとっては不合理であることがわかっている。従来の湿式プロセス−たとえば電気化学堆積法(ECD)及び無電解金属堆積−は、ミクロスケールの構造の商業上での作製において欠点があることが示された。無電解金属堆積の場合、TSV内面での流体が運ぶ反応物と触媒種の反応によって化学ポテンシャルが生じうる。無電解金属堆積は、バリア金属とシード金属反応物との間での反応ポテンシャルを設定するため、一連の化学的前処理を必要とする。前処理用化学浴と堆積用化学浴の化学成分は厳密に制御されなければならない。その化学成分のすべては、無電解金属処理を高価かつ操作困難にする恐れがある。別の従来の湿式処理法−従来のECD−は、製造の価値を失わせる他の欠点に悩まされている。たとえば、ECD用の従来手段を用いて、高抵抗のバリア金属−たとえば10〜100[Ω/cm2]の抵抗率を有するTiN−によりコーティングされる基板のTSV構造の内面にシード金属を堆積することの重大な課題は、電流が基板周辺から基板中心へ流れることで、バリア金属内部で発生する大きな半径方向の電位の降下である。この大きな電位の降下は、基板の端部領域と中心領域との間での利用可能な駆動電位に意図しない差異を生じさせる。基板への電気的コンタクトが基板端部に形成される。回路は、バリア金属を貫通して電気化学浴へ入り込んで完成する。従って高抵抗の金属層は、基板の端部から中心部までの間で大きな電圧降下を引き起こす。この従来のECDの課題を克服する従来の手段は、特許文献1に記載されている。特許文献1には、堆積を起こす方法は、堆積された銅を先行の伝導層として用いる一方で、化学添加物を用いて銅のシード層上でのさらなる堆積を阻止することで、バリア金属の被覆されていない領域上に選択的に堆積されることによって、基板端部から基板中心部へ進行する。この方法に係る潜在的な課題は、バリア金属と銅の金属表面との間で十分な核化ポテンシャル（nucleation potential）の差異が生じさせるのに適切な範囲内で化学添加物を制御することである。従って従来の方法及び装置は、TSV構造の作製には不適切であることが分かっている。
A-Cは、従来方法における製造の様々な段階でのミクロスケールの構造の断面図を表している。 規格化された堆積過電圧をウエハ又は試料上での位置の関数として表している。 本開示の実施例の断面図を表している。 本開示の実施例の流れを表している。 本開示の実施例での使用に適した電気メッキ処理のセルの概略図である。 抵抗が変化するTiNバリア上に直接メッキされたCuの抵抗のプロファイルを表している。全体の均一性を制御するのが困難なだけでなく、中心−端部間の差異が常に存在して、バリア抵抗が大きくなるにつれてひどくなる。 むき出しのバリアウエハ上にメッキされたCuのテープを引っ張る試験の結果を表す写真である。所与の従来手段の可変な中心−端部過電圧で、接合を確かめるためにテープの引っ張り試験が行われた。（ウエハの一部だけが良好な接合のために最適化されうる。この場合では、中心領域又はウエハ端部領域であり、ウエハ全体ではない。） 伝導性であるCuのPVDにより得られる層を有することなく充填されたビアを表す写真である。（核化は、ビア底部に向かって広がることができなかった） 典型的実施例によるシステムと処理の流れを利用して充填されたビアの結果を表す別の写真である。この場合、このビアは、伝導性であるCuのPVDにより得られる層を利用した結果であり、開示された実施例により生成された。固体の充填体から明らかなように、良好なCuの核化が、ビア全体を通して観測できる。
湿式処理は、TSV構造の内面に反応物を輸送する有力な手段を提供する。その理由は、この構造のスケールでの流体輸送は、基本的には拡散を解するものであるため、PVDと比較して高アスペクト比の幾何学構造による制約をほとんど受けないからである。TSV構造の湿式処理を有効にするため、TSVの内面を完全に濡らす手段を供する−換言すると、バリア金属/空気の界面を、バリア金属/流体の界面に置き換える手段を供する−ことが望ましい。本発明の方法及び装置の有利な実施例は特許文献2に記載されている。流体がTSVの内面の全ての素子と完全に接した後、拡散輸送によって反応物をこれらの表面へ輸送することが可能となる。また適切な電気駆動電位を供することによって、電気化学反応を生じさせ、かつ、流体中の反応物をTSV内面の金属堆積層を構成する金属へ変化させることが可能となる。しかし前述したように、従来のECDを利用して、高抵抗のバリア金属（たとえば10〜100[Ω/cm2]の抵抗率を有するTiN）によりコーティングされた基板のTSV構造の内面にシード金属を堆積することの重大な課題は、電流が基板周辺部から基板中心部へ流れることで、半径方向で大きな電位降下がバリア金属内部で起こることである。その大きな電位の降下は、基板の端部領域と中心領域との間での利用可能な駆動電位に意図しない差異を生じさせる。開示された実施例は、後述するように、TSV内面に適切な電位を供して、適切な金属の電着を行うことで、メッキシード層を局所的に形成することで、従来の堆積手段の問題を克服する。
後続のTSV構造の充填に使用されるシード層すなわち伝導層の望ましい特性は、後述するように、TSV充填プロセス中に平坦面に形成され、かつ、典型的にはTSV充填プロセス後に行われる化学機械研磨の機械的応力に耐えなければならない比較的厚い−1〜5μm−の銅の層により印加される応力に耐えられるように、前記シード層すなわち伝導層が基板の平坦面に対して十分に接合されることである。「バリア上に直接行う」電着又は「シード層を修復する」電着の従来方法（たとえば特許文献3に開示されている）は、基板全体にわたる過電圧の変化を最小にする電着用の高価で複雑な装置を必要とし、かつ、充填工程の前に接合を改善するため、シード層の電着後にアニーリングを行う必要がある可能性がある。従来方法とは対照的に、典型的な実施例は、以降で詳述するように、アニーリング工程に頼ることなく信頼性のあるシード層の接合を実現し、かつ、基板上の全てのTSV間での繰り返し可能な接合及びグレイン構造を実現する経済的な方法を生み出す。
典型的実施例は、後述するように様々な態様において、（複数の）試料の表面上の貫通シリコンビア構造の内面に金属シード層を生成することによって1つ以上の試料を処理する方法、システム、及び、構成の一部を供する。試料は、（実質的に）平坦でよく、かつ、（極）薄くて良い。適切な試料には、半導体ウエハ、シリコン試料、相互接続基板、及びプリント回路基板が含まれるが、これらに限定されない。
最初に、ミクロスケールの穴が周知のエッチング法によって試料中に形成される。適切な分離とバリア膜が、試料の平坦面とミクロスケールのビアの内面の両方に与えられる。具体的には厚さ200〜500Åのタングステン、チタン窒化物、又はタンタル窒化物のバリア層が、化学気相成長法により堆積される。このバリア膜は、表面を10〜200[Ω/□]の伝導率にする。開示された実施例は、物理気相成長(PVD)法によって、厚さ200〜500Åの接合促進膜−たとえばチタン−と、厚さ1000〜3000Åの実質的な伝導層−たとえば銅−（たとえば厚い層と呼んでも良い）とが一つになった層を堆積することによって、複数のミクロスケールのビア構造とウエハ周辺部とを電気的に接続する手段を供する。典型的実施例では、PVD法は、ミクロスケールのビア構造内部にはっきりわかる程度のシード層を堆積するはできない。しかしPVD法は、Ti/Cu層と基板の平坦面との間での信頼性のある接合を実現することで、伝導層とバリア層及び基板表面とを接合する。この十分に接合した実質的な伝導性を有するTi/Cu層は、すべてのミクロスケールのビアの内面に電位を与える電流路を与える。
ミクロスケールのビアを備える基板は、前記ミクロスケールのビア内部で空気−金属表面の界面を完全になくして、かつ、流体−金属表面の界面に置き換えることを保証する手段用いて−たとえば特許文献2に開示される真空プリウエット法を用いることによって−処理流体中に浸漬される。流体は、蒸留水かつ脱気水であってよい。あるいは流体は、0.5質量%のフッ化水素を含む水であっても良い。濡れる流体は、除去され、かつ、銅の電気メッキ溶液に置き換えられて良い。これは、水を実質的に酸素が存在しない環境内に維持しながら実現されうる。これはたとえば、酸素の存在しない気体−たとえば窒素−を用いて真空プリウエット容器から流体を押して、窒素を排気して真空環境を回復することによって新たな流体に置き換えることによって実現されて良い。この点では、ミクロスケールビアは、銅の電気メッキ溶液を含む。ミクロスケールのビアの側壁の最上部は、電源及びウエハ表面に対して実質的に平行に設けられた陽極と接続するPVDによるTi/Cu伝導層を介してウエハ周辺部と電気的に接続する。一連の負電位の短パルスが、相互接続したミクロスケールのビアのアレイと陽極との間に印加されて良い。各パルス期間では、ウエハ表面にすぐ隣接する銅イオンが、ミクロスケールのビア内部で、金属バリア表面上と、PVDによる銅表面上の銅堆積物の平坦領域上とに銅の堆積物の電着を起こす。多量の溶液からの銅イオンの拡散を可能にし、かつ、表面領域付近から除去されたこれらの銅イオンに置き換えるように、パルス間での遅延が与えられて良い。例として、約2:10のオフ/オンの時間比が有利であることが分かった。ただし他の適切なオフ/オン周期の比が用いられても良い。開示された実施例は、−たとえば、従来の極薄の不連続なPVDによる銅のシード層ではなく、相対的に厚く、実質的に均一かつ連続なPVDによる銅の層と呼ぶことのできるものを用いることによって−従来手段の問題を克服する。この実質的に均一で連続な伝導層は、実質的にすべてのミクロスケールのビア（より具体的にはビアの側壁の最上部）と相互接続して良い。銅は、典型的実施例では、ミクロスケールの壁上で露出されたバリア金属上に直接堆積されて良い。これは、PVDによる極薄の銅の層の修復又はウエハ全面を覆うバリア金属上に直接銅を堆積する際に、従来の手段が直面する問題を克服する。本開示の実施例はさらに、高抵抗基板上での電着を（薄膜のシード層を用いて）行う従来手段が直面する課題を克服し、高価な電離PVD堆積装置を不要とし、かつ、基板上のすべてのビアでの気泡の存在しない充填を実現する上での不確実さを抑制する。
さらに詳細に説明すると、本開示の実施例は、試料上の複数のミクロスケールの穴の内面の高抵抗バリア層上に電気メッキシード層を生成する新規なシステム及び方法を供する。具体的には、典型的実施例のシステム及び方法は、高アスペクト比の貫通シリコンビア(TSV)内部にシード層を供し、その後そのTSVを銅で充填(electrofill)する。本開示の実施例は、従来の方法の限界を回避する。その従来の方法の限界とは、前記方法が、高抵抗バリア層上での直接堆積を利用するか、又は、高抵抗バリア層上部で極薄シード層を利用するため、複数の陽極を用いる従来の電解セルの使用を必要とすることで、高抵抗の基板上での堆積を必要とすることである。
特許文献4に記載された従来技術に係る方法について、ミクロスケールの構造−たとえばTSV−の断面を表す図1Aを参照しながら簡単に説明する。複数の穴150は、エッチングによって基板140内に形成される。続いて前記基板と穴は、絶縁膜（図示されていない）によってコーティングされ、その後高抵抗のバリア金属層152によってコーティングされて良い。このコーティングは、気相成長法−たとえばプラズマ気相成長(PVD)法又は化学気相成長(CVD)法−によって堆積されて良い。バリア金属層の従来の目的は、TSV内部から基板140への金属原子−たとえば銅原子−の拡散を抑えるためである。続いて極薄金属シード層154が前記バリア層152上部に堆積される。これは化学反応−たとえば無電解ニッケル堆積−を利用して堆積されて良いし、又は、バリア層の堆積に用いられる装置と同一の装置内でプラズマ気相成長(PVD)法を用いることによって堆積されても良い。最終的に従来技術は一般的に、極薄金属シード層を改善する目的の複雑な電着装置−たとえば特許文献4に記載された装置−を利用する工程を含む。係る装置を用いることによって、従来技術は、後続の電着処理工程中に充填金属−典型的には銅−158を良好に電着させるのに十分な程度連続となるように、前記極薄シード層にさらなるシード層金属を加えることになる。
ここで図1Bを参照すると、エッチングにより基板102内に形成されたミクロスケールの構造100が、500〜2000Åの幅又は直径110、及び、5000〜30000Åの深さ112を有する。300mmのシリコン基板全体にわたる電位差の変動が大きくなるのを回避するため、少なくとも約1000Å−しかし最大約5000Åの範囲でも良い−の厚さの銅のシード層が、約0.20〜0.04[Ω/□]のシート抵抗率に相当するものとして用いられて良い。図1Bに図示されているように、2000Åの幅の構造にPVDを用いて堆積された1000Åのシード層122は、ミクロスケールの構造の内面全体をシード層が覆う前に、穴を「狭めて(pinched-off)」しまう。ここで図1Cを参照すると、これらの種類の用途については、「極薄の」シード層102−わずか100〜250Åの厚さで良い−が堆積されて良い。実現されたように、そのような薄いシード層は、4[Ω/□]の範囲の抵抗率を有する。特許文献5に記載され、かつ、図2の曲線300で示されているように、このレベルの基板抵抗率は、ウエハ周辺部とウエハ中心部との間での堆積過電圧の差異を大きく−周辺部から中心部まで堆積過電圧は1/100に減少する−してしまう。図7は、ウエハ一面を覆うTiNバリア上でメッキされたCuのテープ試験結果を示す写真である。図7から理解できるように、系は、良好な中心部又は端部の接合を維持するように調節されうる。さもなければメッキ装置の構造が、たとえば特許文献6と7に記載されているような複数の陽極セグメントのような手段又は陽極と基板との間に高抵抗の有孔性プレートを設ける手段−たとえば荏原の”EREX”システム−によって、空間的に不均一な過電圧を補償するように不均一な印加電場を供するように調節されても良い。堆積過電圧は、基本的には堆積核生成密度への過電圧の影響に起因して、堆積された膜の接合に強く影響する。特定のシート抵抗率のウエハで均一な堆積が実現可能な場合、バリア抵抗が変化するときに、その均一な堆積は再調節される必要があると考えられる。図6は、2つの異なるバリア抵抗に適用される同一の処理を表している。
再度図2を参照すると、曲線302は本開示の実施例の堆積過電圧を表している。図2は、相対的に厚い金属コーティングを基板の平坦面に堆積する方法によって、過電圧が実質的に均一となることを示している。図3も参照すると、本開示の実施例が、基板201内に作製されたミクロスケール構造の穴200の断面として図示されている。ここで、穴200はたとえば、約1〜10μm（約10000〜100000Å）の直径又は幅210、及び、約10〜100μm（約100000〜1000000Å）の深さ212を有し、かつ、典型的なミクロスケールの構造は、直径が5μmで、深さが約50〜75μm（約500000〜750000Å）の円である。明らかなように、図3に図示されたミクロスケールの構造200は代表例で、かつ、構造200と同様の構造は、基板201上の任意の所望の場所に設けられて良い。基板は、ミクロスケールの構造と共に、絶縁膜（図示されていない）によってコーティングされ、続いてミクロスケールの幾何学形状に対して実質的に独立に被覆する処理によって、金属バリア膜202でコーティングされて良い。典型的な処理は、チタン窒化物、タンタル窒化物、ルテニウム、若しくはタングステンの化学気相成長(CVD)法、又は、ニッケルの無電解化学堆積法である。前記バリア膜はたとえば約1〜200[Ω/□]の抵抗率を有する。典型的な処理は約5〜50[Ω/□]である。
典型的実施例は、後述するように、たとえば約0.1〜0.5μm（約1000〜5000Å）の厚さの銅の物理的気相成長(PVD)法を用いることによって、十分に接合された伝導性コーティング205を供する。PVDによる銅の層は、CVDによるバリアと同一の装置（図示されていない）内で堆積されて良い。ただし前記装置が、銅とバリアとの接合を劣化させるバリア上での酸化物の成長を引き起こすことなく、CVDチャンバからPVDチャンバへ基板を移動させることができることが条件である。他の実施例では、PVDによる銅の層は、既知のプラズマ前洗浄エッチングを行ってバリア層から酸化膜を除去し、かつ、PVDによりスパッタリングされた接合層と、それに続いて厚いPVDによりスパッタリングされた銅の層を供する別の装置内で堆積されて良い（たとえばある実施例では、約1000Åのチタンと約2000Åの銅である）。ただし別の実施例では、バリアと接続層は、他の対応する適切な厚さを有して良い。図3に図示されているように、PVDによる伝導層205は、実質的に均一かつ連続で、高アスペクト比（たとえば5よりも大きな値）のミクロスケール構造200の内面をはっきり分かるようにコーティングしない。典型的実施例では、ミクロスケール構造200は、約5〜15の深さ対直径のアスペクト比を有して良い。従来の電離PVDシステムは、最大で10のアスペクト比のミクロスケール構造の内面をコーティングできるが、これら従来のシステムは動作に非常にコストがかかることに留意して欲しい。対照的に、典型的実施例は、電離PVDに代わる経済的な代替手法を供し、かつ、10よりもかなり大きなアスペクト比のミクロスケール構造を含むように実効的に動作しうる。
ここで図4を参照すると、複数のミクロスケール構造の各々に印加される堆積過電圧をミクロスケールで均一にする伝導層によって、接合シード層207（図3参照）の電着を実行する、本明細書で開示された典型的実施例による方法を表すフローチャートが示されている。従って基板中心部での構造200には、基板周辺部での構造200に対する過電圧と同様の過電圧が供給される。これは、商業上利用可能な単一の陽極電気メッキ装置−たとえばNEXXシステム社から販売されている”Stratus”−によって実現されて良い。図5は、図4のチャートに示された処理の少なくとも一部を実行する典型的な装置の概略的断面図である。この実施例は、たとえば（複数の）二面の試料ホルダ5018によって保持された2つの試料を同時に処理するのに用いられて良い。ただし他の実施例では、当該装置は1つの試料を処理するように構成されても良い。一般的には当該装置は、側壁5224と端部壁5226を含む筐体5200’を有してよく、かつ、振動部材5204a,5204b（たとえば剪断プレート）、プレート5208、及び陽極5212の相対位置が示されている。これらの素子又は距離は正しい縮尺で表されていない。部材5204a,5204bが2つの別個の構造物として表されているが、これらは単一の組立体を構成しても良い。同様の装置が特許文献8に記載されている。
図示された実施例では、流体が、筐体5200’の底部壁5230内の少なくとも1つのポート5228を介して筐体5200’へ入り込む。一部の実施例では、ポート5228は、筐体5200’の底部壁5230の中心部に設けられて良い。一の実施例では、ポート5228は、側壁5224の底部内に設けられて良い。流体は、1つ以上の試料の表面に沿って上方へ向かって流れる。流体は、試料ホルダ5018と各対応する部材5204,5204a,5204bとの間、又は、試料ホルダ5018とプレート5208との間を流れることができる。様々な実施例では、流体は、筐体5200’の上部、側壁5224の上部、又は端部壁5226の上部を介して、筐体5200’から流出する。矢印は流れの大まかな方向を示している。
典型的実施例では、陽極5212は筐体5200’の外壁を構成して良い。一の実施例では、陽極5212は、筐体5200’の外壁を構成する陽極集合体の一構成要素であって良い。様々な実施例では、筐体5200’は外壁を有し、かつ、陽極5212と陽極集合体のいずれかは、壁に対して取り外し可能なように取り付けられるか、又は、壁から間隔を空けて設けられている。
典型的実施例では、陽極5212は銅の環状体であって良い。一の実施例では、陽極5212の露出した表面積は約300cm2である。一の実施例では、陽極5212は、電着（又は銅若しくははんだ堆積のような他の流体処理）中に消費される。陽極5212の一の特徴は、手間をかけずに除去及び置換が可能なことである。その結果、失われる製造時間が抑えられる。
明らかなように、陽極5212を用いる典型的実施例では、試料表面は陽極として機能する。再度図4を参照すると、典型的実施例では、図4の401で特定されているような試料201（図3参照）へのエッチングによる高アスペクト比の穴(TSV)が、電気メッキ装置外部で又は電気メッキ装置内に試料を設置する前に形成されて良い。同様に、前述したバリア層202及び厚い伝導層205は−それぞれ図4の402-403で特定されている−は、電気メッキ装置外部で又は電気メッキ装置内に試料を設置する前に堆積されて良い。前述し、かつ、図3で最もよく分かるように、試料表面上に堆積される厚い伝導層205の厚さは、伝導層205が堆積される試料表面にわたって実質的に均一である。伝導層205はまた、堆積される場所では実質的に連続で、伝導層を中断するような目立った気泡又は不連続性は存在しない（たとえば堆積された伝導層205のはっきり分かる部分のうち、伝導層205他の部分から孤立したものはない）。図3で最もよく分かるように、典型的実施例では、穴の内壁表面の（コーティングの厚さ自体に匹敵するスケールで）小さな部分では、最上部の開口で、穴の壁面が、伝導層によってコーティングされないままである（はっきりわかる伝導層の堆積物を有していない）。図4の404で特定される接合シード層又は仕上げ層207の電着は、前述したように、図5に表された電着装置によって実行されて良い。その結果、試料表面−CuのPVDより得られる伝導層のコーティングすなわち堆積物が不足する（複数の）TSVの内壁を含む−が完全にコーティングされる。前述したように、シード層又は仕上げ層207は、図4の404の工程によって、TSVの内壁上のバリア層202に直接コーティングされる。典型的実施例では、シード層又は仕上げ層207は、実質的に一の（堆積）工程で（シード層が堆積される表面から）シード層の所望の最終厚さとなるまで形成されて良い。図3から分かるように、仕上げコーティング207は、図4の工程405によって、充填処理が行われうる仕上げ表面を供する一の層である。明らかなように、図5に図示された典型的実施例の装置もまた、上述した構成部材と接続し、かつ、その装置を動作させて、図4及び本明細書に記載された処理の対応する部分を実行するように構成された適切な制御装置を有して良い。
前述したように、典型的実施例では、厚い銅の層は、基板の高抵抗特性を除去する。このとき基板は、「バリア上に直接存在する」型の基板又は「極薄シード層を備える」型の基板として存在する。また厚い銅の層は、前記試料全体にわたって設けられ、その試料を貫通するように設けられるミクロスケール構造のすべての伝導特性を、実質的に均一な電気伝導性にする。従って、所謂「ストライク」過程（strike process）と呼ばれうる方法を用いることも可能である。「ストライク」過程では、イオン中での化学浴が高過電圧の印加と併用されることで密な核化が起こる。それにより、密着した堆積物が与えられる。「ストライク」浴の適切な例は特許文献9に開示されている。典型的実施例では、ストライク過程は、約96[g/l]のクエン酸と20[g/l]のCuCO3Cu(OH)2を含むアルカリ溶液を用いて良い。ここでpHは、0.4[A/cm]の電流密度で操作しながらNaOHを加えることによって約11.6に調節される。また図8Aと図8Bを参照すると、CuのPVDにより得られる伝導層が存在する状態で実際にメッキされたビアの断面と、存在しない状態で実際にメッキされたビアの断面の光学顕微鏡像が表されている。試料は、ビアのCu−バリア界面をウエハに曝露するように劈開される。左側の図8Aの像は、TiNバリアのみへの同様の処理をした結果を表している。それに対して右側の図8Bの像は、本明細書に記載された典型的実施例によるCuのPVDにより得られた伝導層の追加を含む。図8Aから分かるように、メッキされたCuは、ビア底部に完全に到達することに失敗した。テープの引っ張り処理を用いた接合試験の結果、図8Aの試料は容易にリフトオフされる一方で、図8Ｂの試料ではそのような問題は起こらないことが明らかになった。
開示された実施例は、従来技術−たとえば特許文献4−に係るシード層の改善方法及び装置に対して重要な利点を供する。なぜなら開示された実施例は、経済的な製造プロセスを容易にする広いプロセス動作条件範囲を与えるからである。図6をも参照すると、特許文献4に記載された多領域電気メッキ構成と同様の構成を用いた従来法による高抵抗基板上に直接メッキされた銅の膜の厚さプロファイルが示されている。厚さの均一性が陽極領域の制御なしで実現される均一性よりも良好であるが、銅の膜の核化とその結果生じる接合においてばらつきが示唆されるような金属の厚さのばらつきが存在する。前述したように、図7は、接合試験のためのテープ引っ張り試験が行われた後のバリア上に直接従来手法によりメッキされたCuウエハを表している。図示されているように、陽極領域の制御を用いる従来のシステムでは、連続かつ均一な接合メッキは、適切な接合を与えた条件での中心領域又は端部領域の堆積を実現することが困難である（同時に図示された基板の他の部分は低接合条件で堆積された）。典型的実施例は、バリア上での銅の核化及び接合に要求される制御を、貫通ビア自体の幾何学形状のスケールに限定することによって、この問題を回避する。換言すると、開示された実施例は、典型的なシリコン基板の300mm表面にわたる電位の制御から、0.1mmの深さのミクロスケール構造の深さにわたる電位の制御へ問題を緩和する。それにより複数の桁で問題が単純化される。
一の仕上げ層又はシード層207が、ミクロスケール構造内部で十分な厚さ−たとえば約200〜500Åの最小厚さ−にまで堆積された後、基板は、従来の「ボトムアップ」型の電気メッキ浴−たとえばエンソン(Enthone)社のDVF200−にまで移動されて良い（図4の405）。銅は、当技術分野において周知の方法によってミクロスケール構造内へ電気化学的に充填される。典型的実施例では、試料はシード層堆積と後続の充填堆積との間ではアニーリングされなくて良い。なぜなら本開示の実施例は、PVDにより堆積された伝導層の周知の接合特性によって、バリア層と基板の平坦面上のシード層との間での信頼性のある接合を有利となるように保証する。バリア層とTSV内部での表面上のシード層との間での接合はたとえば、TSVの充填後のアニーリング中に改善されて良い。基板膨張に対するミクロスケール構造の穴内部での銅の熱膨張により界面にわたって発生する圧縮応力は、ミクロスケールでストライク法により堆積された銅とバリア材料との間での接合を改善する役割を果たす（たとえば基板は、18ppm/℃である銅の熱膨張係数と比較して約4ppm/℃の熱膨張係数を有する）。
（複数の）典型的実施例では、ストライク浴中でのミクロスケール構造内部でのシード層堆積のグレイン構造と接合は、堆積ポテンシャルをパルス状に印加することによって影響されうる。具体的には、正の電圧が、10〜100[ms]間基板又は陰極に印加される。その後20〜1000[ms]のオフ周期−電圧が印加されない状態−となる。たとえばオフ/オンの周期の比は約2:10であってよい。より具体的には1:4のオフ/オンの周期の比が用いられても良い。（複数の）典型的実施例では、一旦連続なCu層がビア底部に完全に形成されると、Cu層のグレイン構造を最適化して、次の工程において電気メッキによりCu充填材料の微細グレイン構造の成長を支援するように、電流が減少する。
一の実施例では、試料の実質的に平坦面に作製されるミクロスケールの穴構造の内面をコーティングする方法が供される。当該方法は：試料にバリア金属コーティングを供する工程であって、前記バリア金属コーティングは前記試料の平坦面及び前記ミクロスケールの穴構造の内面の両方に沿って実質的に連続かつ均一で、前記バリア金属コーティングは実質的に表面反応律速過程により堆積される、工程；前記試料の平坦面上に厚い金属層のコーティングを供する工程であって、前記厚い金属層のコーティングは前記バリア層コーティングに接合して、前記試料にわたって設けられ、かつ前記試料を貫通するように設けられたミクロスケール構造に実質的に均一な伝導性を与える、工程；前記試料の周辺部で伝導性コーティングに電気コンタクト路を供する工程；前記試料を化学浴中に浸漬させて、前記化学浴を、前記ミクロスケール構造の内面と完全に接触させる工程であって、前記化学浴は電着に適した金属イオンを含む、工程；並びに、前記試料の周辺部で電位を印加することで、前記ミクロスケールの穴構造の内面を含む前記試料の全表面に金属イオンを電着させ、一の電着工程において所定の仕上げコーティングを生成する工程、を有する。他の実施例では、試料中にミクロスケールの穴構造を作製する半導体試料処理装置が記載されている。前記試料はバリア層を有する。前記バリア層は、前記試料の平坦面と前記試料のミクロスケールの穴構造の内面に堆積され、かつ、金属層を有する。前記金属層は、前記バリア層全体にわたって堆積され、かつ、前記バリア膜と接合する。当該装置は、前記試料用の処理チャンバを画定する筐体を有する。前記チャンバは、前記試料を処理流体によって事前に濡らすように構成される。前記処理流体は、該処理流体と、前記試料の平坦面及び前記試料の各ミクロスケールの穴構造の内面との間での流体−金属界面を構成する。陽極が前記試料を電気メッキするための前記チャンバ内部に設けられる。前記陽極の配置は、前記試料と陽極との間に生成される電気メッキの過電圧が前記試料にわたって実質的に均一で、前記電気メッキの過電圧は、前記試料の平坦面と前記試料の各ミクロスケールの穴構造の内面での金属の電着に影響し、それにより各ミクロスケールの穴構造の内面は、一の層のコーティングである仕上げコーティングを有するように行われる。

Claims (22)

  1. 試料の実質的に平坦面に作製されるミクロスケールの穴構造の内面をコーティングする方法であって：
    試料にバリア金属コーティングを供する工程であって、前記バリア金属コーティングは前記試料の平坦面及び前記ミクロスケールの穴構造の内面の両方に沿って実質的に連続かつ均一で、前記バリア金属コーティングは実質的に表面反応律速過程により堆積される、工程；
    前記試料の平坦面上に厚い金属層のコーティングを供する工程であって、前記厚い金属層のコーティングは前記バリア層コーティングに接合して、前記試料にわたって設けられ、かつ前記試料を貫通するように設けられた前記ミクロスケール構造に実質的に均一な伝導性を与える、工程；
    前記試料の周辺部で電気伝導性コーティングに電気コンタクト路を供する工程；
    前記試料を化学浴中に浸漬させて、前記化学浴を、前記ミクロスケールの穴構造の内面と完全に接触させる工程であって、前記化学浴は電着に適した金属イオンを含む、工程；並びに、
    前記試料の周辺部で電位を印加することで、前記ミクロスケールの穴構造の内面を含む前記試料の全表面に金属イオンを電着させ、一の電着工程において所定の仕上げコーティングを生成する工程；
    を有する方法。
  2. 前記電気伝導性コーティングが、プラズマ気相成長(PVD)法により堆積される、請求項1に記載の方法。
  3. 前記電気伝導性コーティングが、前記ミクロスケール構造の内面をはっきりわかる程にコーティングしない、請求項1に記載の方法。
  4. 前記電気伝導性コーティングが、厚さ2000Å乃至5000Åの銅の層である、請求項1に記載の方法。
  5. 前記電気伝導性コーティングが、厚さ5000Åの銅の層である、請求項1に記載の方法。
  6. 前記電気伝導性コーティングが、厚さ3000Åの銅の層である、請求項1に記載の方法。
  7. 前記バリア金属コーティングが、厚さ500Å乃至2000Åのチタン又はチタン−タングステン接合層である、請求項1に記載の方法。
  8. 前記バリア金属コーティングが、厚さ1000Åのチタン又はチタン−タングステン接合層である、請求項1に記載の方法。
  9. 前記ミクロスケールの穴構造は、幅1μm乃至20μmで、かつ、深さ10μm乃至250μmである、請求項1に記載の方法。
  10. 前記ミクロスケールの穴構造は、直径5μmの環状の穴で、かつ、深さ50μmである、請求項1に記載の方法。
  11. 前記ミクロスケールの穴構造は、幅1μm乃至20μmの非環状の穴で、かつ、深さ10μm乃至250μmである、請求項1に記載の方法。
  12. 前記バリア金属コーティングが、チタン窒化物、タンタル窒化物、タングステン、ニッケル、チタン、タンタル、又は上記の混合物である、請求項1に記載の方法。
  13. 前記バリア金属コーティングが、気相成長法により堆積される、請求項1に記載の方法。
  14. 前記バリア金属コーティングが、湿式化学処理により堆積される、請求項1に記載の方法。
  15. 堆積のための前記電位の印加が時間的に周期的で、50[ms]の期間電位が印加され、100[ms]の期間電位が印加されない、請求項1に記載の方法。
  16. バリア層を有する試料中にミクロスケールの穴構造を作製する半導体試料処理装置であって、前記バリア層は、前記試料の平坦面と前記試料のミクロスケールの穴構造の内面に堆積され、かつ、金属層を有し、前記金属層は、前記バリア層全体にわたって堆積され、かつ、前記バリア膜と接合し：
    前記試料用の処理チャンバを画定する筐体であって、前記チャンバは、前記試料を処理流体によって事前に濡らすように構成され、前記処理流体は、該処理流体と、前記試料の平坦面及び前記試料の各ミクロスケールの穴構造の内面との間での流体−金属界面を構成し、
    前記試料を電気メッキするための前記チャンバ内部に設けられた陽極であって、前記陽極の配置は、電気メッキの過電圧が前記試料と陽極との間に生成され、前記電気メッキの過電圧は前記試料にわたって実質的に均一で、前記電気メッキの過電圧は、電着流体から、前記試料の平坦面と前記試料の各ミクロスケールの穴構造の内面での金属の電着に影響し、それにより各ミクロスケールの穴構造の内面は、一の層のコーティングである仕上げコーティングを有するように行われる、陽極；
    を有する装置。
  17. 前記バリア膜が、チタン窒化物、タンタル窒化物、タングステン、ニッケル、チタン、タンタル、又は上記の混合物である、請求項16に記載の装置。
  18. 前記金属層が、物理的気相成長法により前記試料上に形成される、請求項16に記載の装置。
  19. 前記事前に濡らす処理が、真空での事前に濡らす処理である、請求項16に記載の装置。
  20. 前記電着流体が銅の電気メッキ溶液を有する、請求項16に記載の装置。
  21. 前記試料にエネルギーを付与するために前記チャンバ内の試料と接続可能なエネルギー源；及び
    前記エネルギー源と接続し、かつ、前記試料と陽極との間に実質的に均一な過電圧を生成するように構成された制御装置；
    をさらに有する、請求項16に記載の装置。
  22. 前記陽極が、前記チャンバ内に保持された前記試料に対して実質的に平行である、請求項16に記載の装置。
JP2013503793A 2010-04-06 2011-03-31 ミクロスケール構造中でのシード層堆積 Pending JP2013524019A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/755,198 US9714474B2 (en) 2010-04-06 2010-04-06 Seed layer deposition in microscale features
US12/755,198 2010-04-06
PCT/US2011/030637 WO2011126914A1 (en) 2010-04-06 2011-03-31 Seed layer deposition in microscale features

Publications (1)

Publication Number Publication Date
JP2013524019A true JP2013524019A (ja) 2013-06-17

Family

ID=44708344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013503793A Pending JP2013524019A (ja) 2010-04-06 2011-03-31 ミクロスケール構造中でのシード層堆積

Country Status (6)

Country Link
US (1) US9714474B2 (ja)
JP (1) JP2013524019A (ja)
KR (1) KR20130093485A (ja)
CN (1) CN103109365B (ja)
TW (1) TW201201322A (ja)
WO (1) WO2011126914A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130249047A1 (en) * 2012-03-26 2013-09-26 Nanya Technology Corporation Through silicon via structure and method for fabricating the same
US8791005B2 (en) 2012-06-18 2014-07-29 International Business Machines Corporation Sidewalls of electroplated copper interconnects
US10157792B2 (en) * 2016-10-27 2018-12-18 Nxp Usa, Inc. Through substrate via (TSV) and method therefor
CN109019504B (zh) * 2018-06-22 2020-02-21 北京时代民芯科技有限公司 一种电阻可调的互联硅通孔的制作方法
US10707151B2 (en) * 2018-11-20 2020-07-07 Nanya Technology Corporation Through silicon via structure and method for manufacturing the same
CN114921821B (zh) * 2022-04-14 2023-05-16 电子科技大学 一种通孔填孔的电镀装置及tgv/tcv孔金属化方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357669A (ja) * 1999-02-19 2000-12-26 Applied Materials Inc 基板の表面フィーチャを銅で充填する方法
JP2001152386A (ja) * 1999-07-12 2001-06-05 Applied Materials Inc 高アスペクト比構造のために電気パルス変調を使用する電気化学堆積方法及びシステム
JP2002506927A (ja) * 1998-03-20 2002-03-05 セミトウール・インコーポレーテツド 作業部材の上に金属を電解により沈着させる装置および方法
JP2003511858A (ja) * 1999-10-02 2003-03-25 コーエン，ユーリ 配線用の種層、並びに、それらの製造方法および製造装置
WO2010094998A1 (en) * 2009-02-17 2010-08-26 Atotech Deutschland Gmbh Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
US20100212694A1 (en) * 2009-02-10 2010-08-26 Nexx Systems, Inc. Wetting a workpiece surface in a fluid-processing system

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3684666A (en) 1970-03-19 1972-08-15 Pfizer & Co C Copper electroplating in a citric acid bath
US5246565A (en) 1992-05-07 1993-09-21 The United States Of America As Represented By The United States Department Of Energy High adherence copper plating process
US5597412A (en) * 1995-02-15 1997-01-28 Fujitsu Limited Apparatus for forcing plating solution into via openings
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6197181B1 (en) 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
US6565729B2 (en) 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
US6497801B1 (en) 1998-07-10 2002-12-24 Semitool Inc Electroplating apparatus with segmented anode array
US6773571B1 (en) 2001-06-28 2004-08-10 Novellus Systems, Inc. Method and apparatus for uniform electroplating of thin metal seeded wafers using multiple segmented virtual anode sources
US6413858B1 (en) 1999-08-27 2002-07-02 Micron Technology, Inc. Barrier and electroplating seed layer
US6136707A (en) * 1999-10-02 2000-10-24 Cohen; Uri Seed layers for interconnects and methods for fabricating such seed layers
WO2001031671A1 (en) 1999-10-26 2001-05-03 Stellar Display Corporation Method of fabricating a field emission device with a lateral thin-film edge emitter
US6660153B2 (en) 2000-10-20 2003-12-09 Shipley Company, L.L.C. Seed layer repair bath
US6881318B2 (en) * 2001-07-26 2005-04-19 Applied Materials, Inc. Dynamic pulse plating for high aspect ratio features
US20060022342A1 (en) * 2001-10-16 2006-02-02 Canon Kabushiki Kaisha Semiconductor device and method for manufacturing the same
WO2003060959A2 (en) * 2002-01-10 2003-07-24 Semitool, Inc. Method for applying metal features onto barrier layers using electrochemical deposition
US6518184B1 (en) * 2002-01-18 2003-02-11 Intel Corporation Enhancement of an interconnect
US6861355B2 (en) * 2002-08-29 2005-03-01 Micron Technology, Inc. Metal plating using seed film
US6974531B2 (en) 2002-10-15 2005-12-13 International Business Machines Corporation Method for electroplating on resistive substrates
DE10314502B4 (de) * 2003-03-31 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum elektrolytischen Beschichten einer Halbleiterstruktur
CN1920105B (zh) 2003-10-22 2010-12-08 内克斯系统公司 用于对工件进行流体处理的方法和设备
US20060163055A1 (en) 2005-01-27 2006-07-27 International Business Machines Corporation Apparatus for direct plating on resistive liners
KR100675280B1 (ko) * 2005-06-22 2007-01-29 삼성전자주식회사 반도체소자의 선택적 구리 합금 배선 및 그 형성방법
JP4738959B2 (ja) * 2005-09-28 2011-08-03 東芝モバイルディスプレイ株式会社 配線構造体の形成方法
US20080111237A1 (en) 2006-11-14 2008-05-15 Texas Instruments Incorporated Semiconductor device manufactured using an electrochemical deposition process for copper interconnects
US20080149490A1 (en) * 2006-12-26 2008-06-26 Bonhote Christian R Electroplating on ultra-thin seed layers
US7928574B2 (en) * 2007-08-22 2011-04-19 Texas Instruments Incorporated Semiconductor package having buss-less substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002506927A (ja) * 1998-03-20 2002-03-05 セミトウール・インコーポレーテツド 作業部材の上に金属を電解により沈着させる装置および方法
JP2000357669A (ja) * 1999-02-19 2000-12-26 Applied Materials Inc 基板の表面フィーチャを銅で充填する方法
JP2001152386A (ja) * 1999-07-12 2001-06-05 Applied Materials Inc 高アスペクト比構造のために電気パルス変調を使用する電気化学堆積方法及びシステム
JP2003511858A (ja) * 1999-10-02 2003-03-25 コーエン，ユーリ 配線用の種層、並びに、それらの製造方法および製造装置
US20100212694A1 (en) * 2009-02-10 2010-08-26 Nexx Systems, Inc. Wetting a workpiece surface in a fluid-processing system
WO2010094998A1 (en) * 2009-02-17 2010-08-26 Atotech Deutschland Gmbh Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)

Also Published As

Publication number Publication date
CN103109365A (zh) 2013-05-15
WO2011126914A1 (en) 2011-10-13
US9714474B2 (en) 2017-07-25
TW201201322A (en) 2012-01-01
KR20130093485A (ko) 2013-08-22
US20110240481A1 (en) 2011-10-06
CN103109365B (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
US7850836B2 (en) Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate
TWI434963B (zh) 藉由電鍍用金屬塗覆基材表面之方法
JP5743907B2 (ja) スルーシリコンビア（ｔｓｖ）内にチップ−チップ間、チップ−ウェハー間及びウェハー−ウェハー間の銅インターコネクトを電着するプロセス
TWI418667B (zh) 用於以金屬塗覆基材表面之電鍍組合物
US9376758B2 (en) Electroplating method
US6294467B1 (en) Process for forming fine wiring
KR20160135771A (ko) 전기화학적 도금 방법들
US8591715B2 (en) Electrodeposition composition and method for coating a semiconductor substrate using the said composition
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
JP2010503216A (ja) 選択的に物質を堆積するために被加工物を表面改質する方法及び装置
US20120145552A1 (en) Electroplating method
US6541379B2 (en) Wiring forming method for semiconductor device
TWI681085B (zh) 用於在反應性金屬膜上電化學沉積金屬的方法（二）
US20130213816A1 (en) Incorporating High-Purity Copper Deposit As Smoothing Step After Direct On-Barrier Plating To Improve Quality Of Deposited Nucleation Metal In Microscale Features
US20140034370A1 (en) Metallization mixtures and electronic devices
US7597787B2 (en) Methods and apparatuses for electrochemical deposition
WO2003085713A1 (en) Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects
TWI314592B (en) Copper plating of semiconductor devices using intermediate immersion step
CN101442022A (zh) 一种可改善质量的铜导线制造方法
KR20050122630A (ko) 전기도금 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160405