JP2000357669A - 基板の表面フィーチャを銅で充填する方法 - Google Patents
基板の表面フィーチャを銅で充填する方法Info
- Publication number
- JP2000357669A JP2000357669A JP2000105633A JP2000105633A JP2000357669A JP 2000357669 A JP2000357669 A JP 2000357669A JP 2000105633 A JP2000105633 A JP 2000105633A JP 2000105633 A JP2000105633 A JP 2000105633A JP 2000357669 A JP2000357669 A JP 2000357669A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- layer
- substrate
- trench
- providing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Mechanical Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】
【課題】基板上の表面フィーチャを銅で充填する好適な
方法を提供すること。 【解決手段】トレンチまたはバイア(３２)を有する基板
(３０)が設けられる。バリア層(４０)が基板の露出した
表面に設けられ、第１の銅層(４８)がこのバリア層に電
気メッキされる。一つの特徴として、第２の銅層(５２)
が第２の銅層上に堆積され、その結果、第１と第２の銅
層は表面フィーチャを満たす。他の特徴として、基板は
電気メッキごに加熱され、第１の銅層を流して表面フィ
ーチャを満たす。
方法を提供すること。 【解決手段】トレンチまたはバイア(３２)を有する基板
(３０)が設けられる。バリア層(４０)が基板の露出した
表面に設けられ、第１の銅層(４８)がこのバリア層に電
気メッキされる。一つの特徴として、第２の銅層(５２)
が第２の銅層上に堆積され、その結果、第１と第２の銅
層は表面フィーチャを満たす。他の特徴として、基板は
電気メッキごに加熱され、第１の銅層を流して表面フィ
ーチャを満たす。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、立ち上っ
た形状を有する基板上に層を堆積する方法に関し、特
に、基板表面のフィーチャを銅で充填するために、電気
メッキを含むコールド／ホット技術の使用に関する。
た形状を有する基板上に層を堆積する方法に関し、特
に、基板表面のフィーチャを銅で充填するために、電気
メッキを含むコールド／ホット技術の使用に関する。
【０００２】０.５ミクロンまたはそれより小さい範囲
のフィーチャサイズを有するマルチレベル集積回路を製
造する代表的なプロセスは：誘電体材料をプラケット堆
積するステップ；かいこうをけいせいするためにこの誘
電体材料をパターニングするステップ；開口を充填する
ために、銅やアルミニウムのような導電性材料を基板上
に充分な厚さに堆積するステップ；及び化学的、機械
的、または化学的−機械的に組み合わされた研磨技術を
用いて、基板表面から余分な導電性材料を除去するステ
ップを有する。近年、銅の使用は、その比較的低い比抵
抗、及び高いエレクトロマイグレーション抵抗のため
に、導電性材料として大きな関心を呼んでいる。
のフィーチャサイズを有するマルチレベル集積回路を製
造する代表的なプロセスは：誘電体材料をプラケット堆
積するステップ；かいこうをけいせいするためにこの誘
電体材料をパターニングするステップ；開口を充填する
ために、銅やアルミニウムのような導電性材料を基板上
に充分な厚さに堆積するステップ；及び化学的、機械
的、または化学的−機械的に組み合わされた研磨技術を
用いて、基板表面から余分な導電性材料を除去するステ
ップを有する。近年、銅の使用は、その比較的低い比抵
抗、及び高いエレクトロマイグレーション抵抗のため
に、導電性材料として大きな関心を呼んでいる。
【０００３】半導体のパターン化された金属のフィーチ
ャサイズはますます薄くなっているので、マルチレベル
の冶金プロセスを提供するために、従来既知の技術を使
用することは特に困難である。これは高いアスペクト比
の表面フィーチャを満たす導電性金属の堆積に対しては
特に正しい。代表的な化学気相堆積（ＣＶＤ），蒸着、
及び物理気相堆積（ＰＶＤ）技術は、高いアスペクト比
の表面フィーチャを満たすために用いられると、空隙を
生成し、好ましくないステップカバレージを提供し、及
び／または他の困難性を示す傾向にある。たとえば、銅
のＣＶＤは高いアスペクト比のトレンチまたはバイアホ
ールにおいて良好な粒状配向を与えない。これは好まし
くないエレクトマイグレーション特性を生じる。さら
に、銅のＣＶＤはコストが高い。
ャサイズはますます薄くなっているので、マルチレベル
の冶金プロセスを提供するために、従来既知の技術を使
用することは特に困難である。これは高いアスペクト比
の表面フィーチャを満たす導電性金属の堆積に対しては
特に正しい。代表的な化学気相堆積（ＣＶＤ），蒸着、
及び物理気相堆積（ＰＶＤ）技術は、高いアスペクト比
の表面フィーチャを満たすために用いられると、空隙を
生成し、好ましくないステップカバレージを提供し、及
び／または他の困難性を示す傾向にある。たとえば、銅
のＣＶＤは高いアスペクト比のトレンチまたはバイアホ
ールにおいて良好な粒状配向を与えない。これは好まし
くないエレクトマイグレーション特性を生じる。さら
に、銅のＣＶＤはコストが高い。
【０００４】高いアスペクト比のフィーチャを充填する
ための、ある程度の成功を収めた１つの技術は、コール
ド／ホットシーケンシャルの銅堆積である。先ず、銅の
コールド層がＣＶＤかＰＶＤ技術の何れかを用いて、次
にホットな銅堆積ステップによって堆積される。しか
し、前述のように、銅のＣＶＤは、比較的高価である。
さらに、コールド層としてのＰＶＤの銅は、不充分なス
テップカバレージにより、部分的に、さらに詳細に説明
されるようにオーバハングの形成により限られた可能性
を有している。
ための、ある程度の成功を収めた１つの技術は、コール
ド／ホットシーケンシャルの銅堆積である。先ず、銅の
コールド層がＣＶＤかＰＶＤ技術の何れかを用いて、次
にホットな銅堆積ステップによって堆積される。しか
し、前述のように、銅のＣＶＤは、比較的高価である。
さらに、コールド層としてのＰＶＤの銅は、不充分なス
テップカバレージにより、部分的に、さらに詳細に説明
されるようにオーバハングの形成により限られた可能性
を有している。
【０００５】従って、表面フィーチャ内での空隙を減少
し、または除去し、及び現存する技術と比較して、比較
的低コストで、高い、基板処理のスループットを可能に
する、高いアスペクト比の表面フィーチャを銅で充填す
る方法を提供することが望まれる。
し、または除去し、及び現存する技術と比較して、比較
的低コストで、高い、基板処理のスループットを可能に
する、高いアスペクト比の表面フィーチャを銅で充填す
る方法を提供することが望まれる。
【０００６】
【発明の概要】本発明は、基板上の表面フィーチャを銅
で充填する好適な方法を提供する。さらに詳しくは、本
発明は、コールド／ホット堆積プロセスのコールド層と
して電気メッキされた銅を使用する方法を提供し、ＣＶ
Ｄと比較して、比較的低いコストで、高いスループット
を得るように基板上の表面フィーチャを満たすことがで
きる。
で充填する好適な方法を提供する。さらに詳しくは、本
発明は、コールド／ホット堆積プロセスのコールド層と
して電気メッキされた銅を使用する方法を提供し、ＣＶ
Ｄと比較して、比較的低いコストで、高いスループット
を得るように基板上の表面フィーチャを満たすことがで
きる。
【０００７】本発明の方法は、単一の物理気相体積技術
を用いて、充填するのが困難な高いアスペクト比を有す
るトレンチを充填するのに特に有用である。用語「トレ
ンチ」の使用は、トレンチ、バイア（ホール）、それら
の組合せ、及び一般に、基板上の立ち上ったフィーチャ
間のスペース等を含むことを意図する。一般に垂直側壁
を有するフィーチャに対して、アスペクト比は、フィー
チャの幅や直径と比較されるフィーチャの深さとして定
義される。本発明は、特に、約１：２と約６：１間のア
スペクト比を有するトレンチを充填するのに有用であ
る。
を用いて、充填するのが困難な高いアスペクト比を有す
るトレンチを充填するのに特に有用である。用語「トレ
ンチ」の使用は、トレンチ、バイア（ホール）、それら
の組合せ、及び一般に、基板上の立ち上ったフィーチャ
間のスペース等を含むことを意図する。一般に垂直側壁
を有するフィーチャに対して、アスペクト比は、フィー
チャの幅や直径と比較されるフィーチャの深さとして定
義される。本発明は、特に、約１：２と約６：１間のア
スペクト比を有するトレンチを充填するのに有用であ
る。
【０００８】本発明の１つの好適な方法において、銅で
充填されるべきトレンチを有する基板、好ましくはシリ
コン酸化物の基板が設けられる。バリア層が基板の露出
した表面に設けられ、第１の層がこのバリア層に電気メ
ッキされる。第２の銅層がホット堆積を用いて第１の銅
層上に堆積され、その結果、第１と第２の銅層はトレン
チを充填する。銅を堆積する好適な方法は、「トレンチ
及びバイアを充填する銅をスパッタする方法」として、
１９９７年５月１３日に出願された米国特許出願08/85
5,059号に記載されている。その完全な開示はレファレ
ンスによってここにとり込まれる。
充填されるべきトレンチを有する基板、好ましくはシリ
コン酸化物の基板が設けられる。バリア層が基板の露出
した表面に設けられ、第１の層がこのバリア層に電気メ
ッキされる。第２の銅層がホット堆積を用いて第１の銅
層上に堆積され、その結果、第１と第２の銅層はトレン
チを充填する。銅を堆積する好適な方法は、「トレンチ
及びバイアを充填する銅をスパッタする方法」として、
１９９７年５月１３日に出願された米国特許出願08/85
5,059号に記載されている。その完全な開示はレファレ
ンスによってここにとり込まれる。
【０００９】バリア層は、チタン、チタン・ナイトライ
ド、チタン・シリコン・ナイトライド、タングステン、
タングステン・ナイトライド、タングステン・シリコン
・ナイトライド、タンタル、タンタル・ナイトライド、
及びタンタル・シリコン・ナイトライドから実質的に成
っている材料のグループから選択された少なくとも１つ
の材料を含む。これらの材料は基板への銅の拡散を妨げ
るのを助ける。バリア層は物理気相堆積プロセスを用い
て設けられるのが好ましい。代わりに、バリア層は化学
気相堆積プロセスを用いて設けてもよい。
ド、チタン・シリコン・ナイトライド、タングステン、
タングステン・ナイトライド、タングステン・シリコン
・ナイトライド、タンタル、タンタル・ナイトライド、
及びタンタル・シリコン・ナイトライドから実質的に成
っている材料のグループから選択された少なくとも１つ
の材料を含む。これらの材料は基板への銅の拡散を妨げ
るのを助ける。バリア層は物理気相堆積プロセスを用い
て設けられるのが好ましい。代わりに、バリア層は化学
気相堆積プロセスを用いて設けてもよい。
【００１０】電気メッキのステップは、好ましくは、商
用的に利用可能な電解質を用いて、ＤＣパルス化された
電気メッキ、或いはＤＣのみの電気メッキを含み、さら
に、好ましくは、基板が約２５℃と約１００℃の間にあ
る温度を有するときに生じる。電気メッキのステップ
は、少なくとも約４０％のステップカバレージ、さらに
は、約１００％のステップカバレージを与えるのが好ま
しい。用語の「ステップカバレージ」は、側壁のステッ
プカバレージと底表面のステップカバレージの両方を呼
ぶ。第１の銅層が特定のトレンチと応用に依存して変化
する厚さを有することは、当業者に理解されるであろ
う。１つの特徴として、第１の銅層は約１０００Åであ
る。第２の銅層を堆積するステップは、さらに約２００
℃と約６００℃間に基板の温度を調節するステップを含
むのが好ましい。
用的に利用可能な電解質を用いて、ＤＣパルス化された
電気メッキ、或いはＤＣのみの電気メッキを含み、さら
に、好ましくは、基板が約２５℃と約１００℃の間にあ
る温度を有するときに生じる。電気メッキのステップ
は、少なくとも約４０％のステップカバレージ、さらに
は、約１００％のステップカバレージを与えるのが好ま
しい。用語の「ステップカバレージ」は、側壁のステッ
プカバレージと底表面のステップカバレージの両方を呼
ぶ。第１の銅層が特定のトレンチと応用に依存して変化
する厚さを有することは、当業者に理解されるであろ
う。１つの特徴として、第１の銅層は約１０００Åであ
る。第２の銅層を堆積するステップは、さらに約２００
℃と約６００℃間に基板の温度を調節するステップを含
むのが好ましい。
【００１１】１つの特徴として、本方法は、さらに、他
の処理技術を本発明の範囲で用いることができるが、Ｐ
ＶＤまたはＣＶＤ技術を用いることによって、銅のシー
ド層をバリア層に適用するステップを含む。好ましく
は、このシード層は、バリア層を与える前に形成された
真空シールを破ることなく、真空の下でバリア層に与え
られる。その後、第１の銅層は、シード層へメッキされ
る。メッキされた第１の銅層は、シード層のプロファイ
ルに基づいて成長する。シード層は、続いて堆積された
層に対して良好な接着及び配向を与えるように働く。
の処理技術を本発明の範囲で用いることができるが、Ｐ
ＶＤまたはＣＶＤ技術を用いることによって、銅のシー
ド層をバリア層に適用するステップを含む。好ましく
は、このシード層は、バリア層を与える前に形成された
真空シールを破ることなく、真空の下でバリア層に与え
られる。その後、第１の銅層は、シード層へメッキされ
る。メッキされた第１の銅層は、シード層のプロファイ
ルに基づいて成長する。シード層は、続いて堆積された
層に対して良好な接着及び配向を与えるように働く。
【００１２】本発明の１つの特別な方法においては、ト
レンチを有する基板が設けられる。バリア及び銅のシー
ド層が前述のように基板に適用され、その後銅層がこの
シード層に電気メッキされる。その後、基板は、約３５
℃と約６００℃の間にある温度まで加熱され、銅層が流
れて、トレンチを充填するようにする。
レンチを有する基板が設けられる。バリア及び銅のシー
ド層が前述のように基板に適用され、その後銅層がこの
シード層に電気メッキされる。その後、基板は、約３５
℃と約６００℃の間にある温度まで加熱され、銅層が流
れて、トレンチを充填するようにする。
【００１３】本発明の他の特徴及び利点は、好適な実施
の形態が添付図面と共に詳細に述べられる以下の説明か
ら明らかになるであろう。
の形態が添付図面と共に詳細に述べられる以下の説明か
ら明らかになるであろう。
【００１４】
【発明の実施の形態】本発明は、図１に示されるフィー
チャ１０Ａ−１０Ｃのような表面フィーチャの広い範囲
を銅で充填するのに特に有用である。特に、本発明は、
フィーチャ１０Ａのような高いアスペクト比の表面フィ
ーチャを充填するのに有用である。用語「トレンチ」の
使用は、フィーチャ１０Ａ−１０Ｃ及び立ち上ったフィ
ーチャ間のあらゆるスペース、たとえば、本発明の方法
による導電性材料で充填されるべきコンタクトのための
開口及びバイア等を含むことを意図している。
チャ１０Ａ−１０Ｃのような表面フィーチャの広い範囲
を銅で充填するのに特に有用である。特に、本発明は、
フィーチャ１０Ａのような高いアスペクト比の表面フィ
ーチャを充填するのに有用である。用語「トレンチ」の
使用は、フィーチャ１０Ａ−１０Ｃ及び立ち上ったフィ
ーチャ間のあらゆるスペース、たとえば、本発明の方法
による導電性材料で充填されるべきコンタクトのための
開口及びバイア等を含むことを意図している。
【００１５】図２(Ａ)−図２(Ｃ)は、高いアスペクト比
を形成する、ほぼ垂直な側壁１８、深さ１２、および幅
すなわち直径１４を有するトレンチ１０を充填しようと
する銅のスパッタリングを示す。深さ１２と幅／直系１
４の比は、トレンチ１０のアスペクト比を規定する。一
般に、トレンチ１０を充填する銅のスパッタリングはオ
ーバハング２０を形成する。オーバハング２０は、トレ
ンチ１０の底部における半径より小さな半径を有するト
レンチ１０の開口を生じる。図２(Ｂ)に示されるよう
に、銅の連続したスパッタリングは、銅の原子及び表面
張力の横方向への拡散によって開口を閉じる。トレンチ
１０の開口が閉じると、銅のバルク拡散が図２(Ｃ)に示
されるように上部から底部へ充填が進むことによってト
レンチ１０を徐々に満たす。バルク拡散の速度は、一般
に基板に対する高い処理のスループットを増進しない。
を形成する、ほぼ垂直な側壁１８、深さ１２、および幅
すなわち直径１４を有するトレンチ１０を充填しようと
する銅のスパッタリングを示す。深さ１２と幅／直系１
４の比は、トレンチ１０のアスペクト比を規定する。一
般に、トレンチ１０を充填する銅のスパッタリングはオ
ーバハング２０を形成する。オーバハング２０は、トレ
ンチ１０の底部における半径より小さな半径を有するト
レンチ１０の開口を生じる。図２(Ｂ)に示されるよう
に、銅の連続したスパッタリングは、銅の原子及び表面
張力の横方向への拡散によって開口を閉じる。トレンチ
１０の開口が閉じると、銅のバルク拡散が図２(Ｃ)に示
されるように上部から底部へ充填が進むことによってト
レンチ１０を徐々に満たす。バルク拡散の速度は、一般
に基板に対する高い処理のスループットを増進しない。
【００１６】本発明は、トレンチまたはバイア（ホー
ル）を銅で充填するための好適な方法を提供する。１つ
の好適な本発明の方法は、図３(Ａ)−図３(Ｄ)と共に説
明される。銅で充填される少なくとも１つのトレンチを
有する基板３０が設けられる。各々のトレンチ３２は底
３４、側壁３６及び開口３８を有している。トレンチ３
２は上面４１によって離間されている。先ず、バリア層
の厚さ４２を有するバリア層４０が設けられる。このバ
リア層４０は、チタン、チタン・ナイトライド、チタン
・シリコン・ナイトライド、タングステン、タングステ
ン・ナイトライド、タングステン・シリコン・ナイトラ
イド、タンタル、タンタル・ナイトライド、及びタンタ
ル・シリコン・ナイトライドから実質的に成っている材
料のグループから選択された材料を有する。バリア層４
０は、基板３０への銅の拡散を妨げるように働く。バリ
ア層４０は、さらに続いて堆積される層に対する接着層
及び配向層として働く。さらに、バアリア層４０は、物
理気相体積プロセス、例えばスパッタリングを用いて与
えられるのが好ましい。基板は、最小のフィーチャサイ
ズ、すなわち約０.１８ミクロンから１.０ミクロンの最
小トレンチ幅／直径を有しているので、バリア層の厚さ
４２は、他の厚さが本発明の範囲内で用いられるけれど
も、一般に約１００Åと約５００Åの間にある。
ル）を銅で充填するための好適な方法を提供する。１つ
の好適な本発明の方法は、図３(Ａ)−図３(Ｄ)と共に説
明される。銅で充填される少なくとも１つのトレンチを
有する基板３０が設けられる。各々のトレンチ３２は底
３４、側壁３６及び開口３８を有している。トレンチ３
２は上面４１によって離間されている。先ず、バリア層
の厚さ４２を有するバリア層４０が設けられる。このバ
リア層４０は、チタン、チタン・ナイトライド、チタン
・シリコン・ナイトライド、タングステン、タングステ
ン・ナイトライド、タングステン・シリコン・ナイトラ
イド、タンタル、タンタル・ナイトライド、及びタンタ
ル・シリコン・ナイトライドから実質的に成っている材
料のグループから選択された材料を有する。バリア層４
０は、基板３０への銅の拡散を妨げるように働く。バリ
ア層４０は、さらに続いて堆積される層に対する接着層
及び配向層として働く。さらに、バアリア層４０は、物
理気相体積プロセス、例えばスパッタリングを用いて与
えられるのが好ましい。基板は、最小のフィーチャサイ
ズ、すなわち約０.１８ミクロンから１.０ミクロンの最
小トレンチ幅／直径を有しているので、バリア層の厚さ
４２は、他の厚さが本発明の範囲内で用いられるけれど
も、一般に約１００Åと約５００Åの間にある。
【００１７】図３に示されるように、銅のシード層４４
がバリア層４０の上に堆積される。シード層４４は、一
般に約０.１８ミクロンと約１.０ミクロンの間にあるフ
ィーチャサイズに対して、好ましくは、約２００Åと約
２０００Åの間にあるシード層の厚さ４６を有する。１
つの実施の形態では、シード層の厚さ４６は約１５００
Åである。シード層４４は、ＣＶＤまたはＰＶＤ技術を
用いて堆積することができる。好適には、シード層４４
は、伝統的なスパッタリング、ロングスロースパッタリ
ング、コヒーレントスパッタリング、ＩＭＰスパッタリ
ング、及び自己維持型スパッタリングから実質的に成る
技術のグループから選択されたスパッタリング技術のよ
うなＰＶＤアプローチを用いて堆積される。シード層４
４は続いて堆積される層に対する改善された接着及び配
向を与える。
がバリア層４０の上に堆積される。シード層４４は、一
般に約０.１８ミクロンと約１.０ミクロンの間にあるフ
ィーチャサイズに対して、好ましくは、約２００Åと約
２０００Åの間にあるシード層の厚さ４６を有する。１
つの実施の形態では、シード層の厚さ４６は約１５００
Åである。シード層４４は、ＣＶＤまたはＰＶＤ技術を
用いて堆積することができる。好適には、シード層４４
は、伝統的なスパッタリング、ロングスロースパッタリ
ング、コヒーレントスパッタリング、ＩＭＰスパッタリ
ング、及び自己維持型スパッタリングから実質的に成る
技術のグループから選択されたスパッタリング技術のよ
うなＰＶＤアプローチを用いて堆積される。シード層４
４は続いて堆積される層に対する改善された接着及び配
向を与える。
【００１８】図３(Ｃ)に示されるように、第１の銅層４
８はシード層４４に電気メッキされる。図４と共にさら
に説明されるように、第１の銅層４８を電気メッキする
ことによって、第１の銅層４８は、(図２(Ａ)に示され
たように)銅のＰＶＤによって多分起こるであろう開口
３８での銅材料のオーバハングを生じない。その結果、
続く１つあるいはそれ以上の銅層の堆積は、トレンチ３
２内に堆積される銅を生じる。さらに、電気メッキする
ステップの使用によって、高い、基板処理のスループッ
トが得られ、ＣＶＤ技術より費用的に少なくてすむ。例
えば、第１の銅層４８に対する高い堆積速度が、ＣＶＤ
と比較して電気メッキを使用することによって達成され
る。さらに、電気メッキは非真空システムにおいて行な
うことができ、それによって、第１の銅相４８の堆積前
に真空環境を形成する必要性がないので、システムのス
ループットを増大することができる。第１の銅層４８
は、一般に約０.１８ミクロンと約１.０の間にあるフィ
ーチャサイズに対して、約５００Åと約２０００Åの間
にある第１の銅層の厚さ５０を有するのが好ましい。１
つの実施の形態では、第１の銅層の厚さ５０は約１００
０Åである。
８はシード層４４に電気メッキされる。図４と共にさら
に説明されるように、第１の銅層４８を電気メッキする
ことによって、第１の銅層４８は、(図２(Ａ)に示され
たように)銅のＰＶＤによって多分起こるであろう開口
３８での銅材料のオーバハングを生じない。その結果、
続く１つあるいはそれ以上の銅層の堆積は、トレンチ３
２内に堆積される銅を生じる。さらに、電気メッキする
ステップの使用によって、高い、基板処理のスループッ
トが得られ、ＣＶＤ技術より費用的に少なくてすむ。例
えば、第１の銅層４８に対する高い堆積速度が、ＣＶＤ
と比較して電気メッキを使用することによって達成され
る。さらに、電気メッキは非真空システムにおいて行な
うことができ、それによって、第１の銅相４８の堆積前
に真空環境を形成する必要性がないので、システムのス
ループットを増大することができる。第１の銅層４８
は、一般に約０.１８ミクロンと約１.０の間にあるフィ
ーチャサイズに対して、約５００Åと約２０００Åの間
にある第１の銅層の厚さ５０を有するのが好ましい。１
つの実施の形態では、第１の銅層の厚さ５０は約１００
０Åである。
【００１９】さらに、電気メッキのステップを使用する
ことによって、好適なステップカバレージが得られる。
例えば、電気メッキのステップは、好ましくは、第１の
銅層４８によって約７０％のステップカバレージを提供
し、より好ましくは、約１００％のステップカバレージ
を提供する。これは、側壁のステップカバレージと底面
のステップカバレージの双方に適用する。側壁のステッ
プカバレージは、上面４１に沿う第１の銅層４８の厚さ
５０と側壁３６に沿う第１の銅層４８の厚さの比であ
る。同様に、底面のステップカバレージは、上面４１に
沿う第１の銅層４８の厚さ５０とトレンチ３２の底３４
沿う第１の銅層４８の厚さの比である。基板３０が約２
５℃と約１００℃の間にある温度を有しているとき、電
気メッキのステップを行なうのが好ましい。
ことによって、好適なステップカバレージが得られる。
例えば、電気メッキのステップは、好ましくは、第１の
銅層４８によって約７０％のステップカバレージを提供
し、より好ましくは、約１００％のステップカバレージ
を提供する。これは、側壁のステップカバレージと底面
のステップカバレージの双方に適用する。側壁のステッ
プカバレージは、上面４１に沿う第１の銅層４８の厚さ
５０と側壁３６に沿う第１の銅層４８の厚さの比であ
る。同様に、底面のステップカバレージは、上面４１に
沿う第１の銅層４８の厚さ５０とトレンチ３２の底３４
沿う第１の銅層４８の厚さの比である。基板３０が約２
５℃と約１００℃の間にある温度を有しているとき、電
気メッキのステップを行なうのが好ましい。
【００２０】図３(Ｄ)に示されるように、第２の銅層５
２はトレンチ３２の充填プロセスを完成するために堆積
される。第２の銅層５２は、ＣＶＤや他の技術も本発明
の範囲内で使用することもできるけれども、ＰＶＤ技術
を使用して堆積される。第２の銅層５２の堆積中、基板
３０は約２００℃と約６００℃の間の温度に保たれ、よ
り好ましくは、約３００℃と約６００℃の間の温度に保
たれる。バリヤ層４０、シード層４４及び第２の銅層５
２を堆積するための好適なシステムは、本発明の譲受人
であるApplied Materials, Inc.に譲渡された米国特許
5,186,718によって得られる。この特許の完全な開示
は、ここにレファレンスによってとり込まれる。第２の
銅層５２は、いろいろなＰＶＤ技術、例えば伝統的なス
パッタリング、ロングスロースパッタリング、コヒーレ
ントスパッタリング、ＩＭＰスパッタリング、及び自己
維持型スパッタリング、を用いて与えられる。
２はトレンチ３２の充填プロセスを完成するために堆積
される。第２の銅層５２は、ＣＶＤや他の技術も本発明
の範囲内で使用することもできるけれども、ＰＶＤ技術
を使用して堆積される。第２の銅層５２の堆積中、基板
３０は約２００℃と約６００℃の間の温度に保たれ、よ
り好ましくは、約３００℃と約６００℃の間の温度に保
たれる。バリヤ層４０、シード層４４及び第２の銅層５
２を堆積するための好適なシステムは、本発明の譲受人
であるApplied Materials, Inc.に譲渡された米国特許
5,186,718によって得られる。この特許の完全な開示
は、ここにレファレンスによってとり込まれる。第２の
銅層５２は、いろいろなＰＶＤ技術、例えば伝統的なス
パッタリング、ロングスロースパッタリング、コヒーレ
ントスパッタリング、ＩＭＰスパッタリング、及び自己
維持型スパッタリング、を用いて与えられる。
【００２１】余分な第２の銅層５２を含む、余分な導電
性材料の除去は、化学的、機械的、または組み合わされ
た化学−機械的研磨(ＣＭＰ)技術を用いて行なわれる。
本発明は、これに限定されることを意図しないけれど
も、ＣＭＰの後、第１と第２の銅層４８,５２は、ほぼ
垂直な側壁３６のあるトレンチ３２を有する基板３０に
対する上面上に広がらない。
性材料の除去は、化学的、機械的、または組み合わされ
た化学−機械的研磨(ＣＭＰ)技術を用いて行なわれる。
本発明は、これに限定されることを意図しないけれど
も、ＣＭＰの後、第１と第２の銅層４８,５２は、ほぼ
垂直な側壁３６のあるトレンチ３２を有する基板３０に
対する上面上に広がらない。
【００２２】層４０、４４、４８及び５２の最適厚さが
フィーチャサイズとアスペクト比に依存することは同業
者に理解されるであろう。特定の実施の形態では、バリ
ア層４０はトレンチ３２の約２％と約５％の間を充填
し、シード層４４はトレンチ３２の約５％と約１０％の
間を充填し、第１の銅層４８はトレンチ３２の約４０％
と約６０％の間を充填し、そして第２の銅層５２はトレ
ンチ３２の約３０％と約５０％の間を充填する。
フィーチャサイズとアスペクト比に依存することは同業
者に理解されるであろう。特定の実施の形態では、バリ
ア層４０はトレンチ３２の約２％と約５％の間を充填
し、シード層４４はトレンチ３２の約５％と約１０％の
間を充填し、第１の銅層４８はトレンチ３２の約４０％
と約６０％の間を充填し、そして第２の銅層５２はトレ
ンチ３２の約３０％と約５０％の間を充填する。
【００２３】図４を参照して、本発明の方法を使用する
ための電気メッキ装置の１つの特定な実施の形態を説明
する。他の電気メッキ層が本発明の範囲内で使用するこ
とができることは当業者に理解されるであろう。電気メ
ッキ装置１００は電解質溶液１０４を含むセル１０２を
有する。パルス化されたＤＣまたはＤＣのみの電源１０
６がアノード１０８とカソード１１０に接続される。カ
ソード１１０は基板を含む。従来の殆どの銅メッキ溶液
を使用することができる。１つの実施の形態では、電気
メッキ溶液は、Ｃｕ2 ++、ＳＯ4及びＨ2Ｏを含む。アノ
ードは、アノードの溶解中に生じる粒状物質による電気
メッキ溶液の汚染を防止するために、一般にフィルター
バッグ(図示せず)に納められている。何れの適した材料
のアノードーを用いることができる。例えば、銅金属を
含むチタンアノードバスケットを用いることができる。
ための電気メッキ装置の１つの特定な実施の形態を説明
する。他の電気メッキ層が本発明の範囲内で使用するこ
とができることは当業者に理解されるであろう。電気メ
ッキ装置１００は電解質溶液１０４を含むセル１０２を
有する。パルス化されたＤＣまたはＤＣのみの電源１０
６がアノード１０８とカソード１１０に接続される。カ
ソード１１０は基板を含む。従来の殆どの銅メッキ溶液
を使用することができる。１つの実施の形態では、電気
メッキ溶液は、Ｃｕ2 ++、ＳＯ4及びＨ2Ｏを含む。アノ
ードは、アノードの溶解中に生じる粒状物質による電気
メッキ溶液の汚染を防止するために、一般にフィルター
バッグ(図示せず)に納められている。何れの適した材料
のアノードーを用いることができる。例えば、銅金属を
含むチタンアノードバスケットを用いることができる。
【００２４】アノード１０８とカソード１１０／基板３
０の間に電位差が発生し、アノード１０８からの銅の溶
解、アノード１０８から基板３０への銅イオンの通過、
及び基板３０の露出した部分への銅の堆積を生じる。例
えば、銅は、トレンチ３２の表面を含む、露出している
シード層４４の一部上の基板へ堆積する。銅の堆積は、
第１の銅層の所望の厚さ５０が得られるまで続く。その
後エッチング、化学−機械的研磨技術等を用いて、基板
３０の不所望な部分から銅を除去する。
０の間に電位差が発生し、アノード１０８からの銅の溶
解、アノード１０８から基板３０への銅イオンの通過、
及び基板３０の露出した部分への銅の堆積を生じる。例
えば、銅は、トレンチ３２の表面を含む、露出している
シード層４４の一部上の基板へ堆積する。銅の堆積は、
第１の銅層の所望の厚さ５０が得られるまで続く。その
後エッチング、化学−機械的研磨技術等を用いて、基板
３０の不所望な部分から銅を除去する。
【００２５】コールド銅層のメッキ、続くホット銅層の
ＰＶＤの使用によって、多くの利点が得られる。第１
に、ＰＶＤと電気メッキの双方ともＣＶＤと比較して安
いプロセスであるから、低コストである。第２に、本発
明の技術は、ＰＶＤと電気メッキの補完的なステップカ
バレージであるために、非常に高いアスペクト比に拡張
することができる。さらに、ＰＶＤと電気メッキの高堆
積速度のために、高い、基板のスループットが得られ
る。
ＰＶＤの使用によって、多くの利点が得られる。第１
に、ＰＶＤと電気メッキの双方ともＣＶＤと比較して安
いプロセスであるから、低コストである。第２に、本発
明の技術は、ＰＶＤと電気メッキの補完的なステップカ
バレージであるために、非常に高いアスペクト比に拡張
することができる。さらに、ＰＶＤと電気メッキの高堆
積速度のために、高い、基板のスループットが得られ
る。
【００２６】図５(Ａ)−図５(Ｄ)を参照して、本発明に
よる他の方法を説明する。図５(Ａ)−図５(Ｄ)に示され
ているように、少なくとも１つのトレンチ３２を有する
基板３０が設けられる。バリア層４０とシード層４４
は、図３と共に前述したように堆積される。電気メッキ
のステップが、図５(Ｃ)に示されたようにシード層４４
上に厚さ６０を有する銅層４８を堆積するために用いら
れる。図５(Ｃ)と図３(Ｃ)を比較することによって判る
ように、銅層４８は、銅層の厚さ６０が図３と共に説明
した方法によって与えらえる銅層の厚さ５０より厚くな
るように堆積される。電気メッキステップが銅層４８を
堆積した後、基板３０は約３５０℃と約６００℃の間に
加熱されて、銅層４８を流し、トレンチ３２を充填す
る。特に、１つの特徴として、流し(フロー)プロセス
は、トレンチ３２の充填を完成するために銅層４８の表
面拡散を含む。
よる他の方法を説明する。図５(Ａ)−図５(Ｄ)に示され
ているように、少なくとも１つのトレンチ３２を有する
基板３０が設けられる。バリア層４０とシード層４４
は、図３と共に前述したように堆積される。電気メッキ
のステップが、図５(Ｃ)に示されたようにシード層４４
上に厚さ６０を有する銅層４８を堆積するために用いら
れる。図５(Ｃ)と図３(Ｃ)を比較することによって判る
ように、銅層４８は、銅層の厚さ６０が図３と共に説明
した方法によって与えらえる銅層の厚さ５０より厚くな
るように堆積される。電気メッキステップが銅層４８を
堆積した後、基板３０は約３５０℃と約６００℃の間に
加熱されて、銅層４８を流し、トレンチ３２を充填す
る。特に、１つの特徴として、流し(フロー)プロセス
は、トレンチ３２の充填を完成するために銅層４８の表
面拡散を含む。
【００２７】本発明は、詳細に説明されたが、ある変更
や変形を行うことができることは理解されるであろう。
従って、本発明の範囲及び内容は、ここに記載されたも
のに限定されない。範囲及び内容は請求項によって定め
られるべきである。
や変形を行うことができることは理解されるであろう。
従って、本発明の範囲及び内容は、ここに記載されたも
のに限定されない。範囲及び内容は請求項によって定め
られるべきである。
【図１】（Ａ）−（Ｃ）は、それぞれ本発明の方法によ
る銅で充填される表面フィーチャの断面図を示す。
る銅で充填される表面フィーチャの断面図を示す。
【図２】（Ａ）−（Ｃ）は、従来のＰＶＤ技術による銅
で充填された表面フィーチャを有する基板の断面図を示
す。
で充填された表面フィーチャを有する基板の断面図を示
す。
【図３】（Ａ）−（Ｄ）は、本発明による銅で充填され
た表面フィーチャを有する基板の断面図を示す。
た表面フィーチャを有する基板の断面図を示す。
【図４】本発明の電気メッキステップに使用するための
好適な電気メッキ装置の概略図を示す。
好適な電気メッキ装置の概略図を示す。
【図５】（Ａ）−（Ｄ）は、本発明の他の方法による銅
で充填された表面フィーチャを有する基板の断面図を示
す。
で充填された表面フィーチャを有する基板の断面図を示
す。
３０ 基板 ３２ トレンチ ４０ バリア層 ４４ シード層 ４８ 第１の銅層 ５２ 第２の銅層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ペイユン ディン アメリカ合衆国 カリフォルニア州 95129 サン ホセ ウェスト リヴァー サイド ウェイ 1020 (72)発明者 イムラン ハシム アメリカ合衆国 カリフォルニア州 95126 サン ホセ ストーク ストリー ト 1800−164 (72)発明者 トニー チアン アメリカ合衆国 カリフォルニア州 95117 サン ホセ ボイントン アベニ ュー 359 (72)発明者 バリー チン アメリカ合衆国 カリフォルニア州 サラ トガ カンバーランド ドライヴ 13174
Claims (20)
- 【請求項１】基板上の表面フィーチャを銅で充填する方
法であって、 トレンチを有する基板を設けるステップと、 前記基板の露出面にバリア層を設けるステップと、 前記バリア層上に第１の銅層をメッキするステップと、 前記第１の銅層上に第２の銅層を堆積するステップとを
有し、前記第１と第２の銅層が前記トレンチを満たすこ
とを特徴とする方法。 - 【請求項２】前記トレンチは約１：２と約６：１の間に
あるアスペクト比を有することを特徴とする請求項１に
記載の方法。 - 【請求項３】前記バリア層は、チタン、チタン・ナイト
ライド、チタン・シリコン・ナイトライド、タングステ
ン、タングステン・ナイトライド、タングステン・シリ
コン・ナイトライド、タンタル、タンタル・ナイトライ
ド、及びタンタル・シリコン・ナイトライドから実質的
に成っている材料のグループから選択された少なくとも
１つの材料を含むことを特徴とする請求項１に記載の方
法。 - 【請求項４】前記バリアを設けるステップは、化学気相
堆積プロセスを用いることを特徴とする請求項３に記載
の方法。 - 【請求項５】前記バリアを設けるステップは、物理気相
堆積プロセスを用いることを特徴とする請求項３に記載
の方法。 - 【請求項６】前記メッキするステップは、パルス化され
たＤＣまたはＤＣのみの電気メッキを有することを特徴
とする請求項１に記載の方法。 - 【請求項７】前記電気メッキするステップは、さらに、
約２５℃と約１００℃の間にある温度まで前記基板を加
熱するステップを有することを特徴とする請求項１に記
載の方法。 - 【請求項８】前記電気メッキするステップは、少なくと
も約４０％のステップカバレージを与えることを特徴と
する請求項１に記載の方法。 - 【請求項９】前記電気メッキするステップは、少なくと
も約９０％のステップカバレージを与えることを特徴と
する請求項１に記載の方法。 - 【請求項１０】前記第１の銅層は、約５００Åと約２０
００Åの間にある厚さを有することを特徴とする請求項
１に記載の方法。 - 【請求項１１】前記堆積するステップは、スパッタリン
グ技術を用いて前記第２の銅層を堆積するステップを有
することを特徴とする請求項１に記載の方法。 - 【請求項１２】前記堆積するステップは、さらに、前記
基板の温度を約２００℃と約６００℃の間に調節するス
テップを有することを特徴とする請求項１に記載の方
法。 - 【請求項１３】さらに、前記バリア層と前記第１の銅層
の間に、前記バリア層上に銅のシード層を堆積するステ
ップを有し、前記電気メッキするステップは、前記第１
の銅層を前記シード層へ電気メッキするステップを有す
ることを特徴とする請求項１に記載の方法。 - 【請求項１４】前記銅のシード層を設けるステップは、
化学気相堆積技術を用いることを特徴とする請求項１３
に記載の方法。 - 【請求項１５】前記銅のシード層を設けるステップは、
物理気相堆積技術を用いることを特徴とする請求項１３
に記載の方法。 - 【請求項１６】前記物理気相堆積は、伝統的なスパッタ
リング、ロングスロースパッタリング、コヒーレントス
パッタリング、ＩＭＰスパッタリング、及び自己維持型
スパッタリングから実質的に成る技術のグループから選
択されたスパッタリング技術を有することを特徴とする
請求項１５に記載の方法。 - 【請求項１７】基板上のトレンチを銅で充填する方法で
あって、 トレンチを有する基板を設けるステップと、 前記基板の露出した表面にバリア層を設けるステップ
と、 前記バリア層上に銅のシード層を堆積するステップと、 前記シード層に第１の銅層を電気メッキするステップ
と、 前記第１の銅層上に第２の銅層を堆積するステップとを
有し、前記第１と第２の銅層が前記トレンチを満たすこ
とを特徴とする方法。 - 【請求項１８】前記トレンチは、約１：２と約６：１の
間にあるアスペクト比を有することを特徴とする請求項
１７に記載の方法。 - 【請求項１９】基板上のトレンチを銅で充填する方法で
あって、 トレンチを有する基板を設けるステップと、 前記基板の露出した表面にバリア層を設けるステップ
と、 前記バリア層に銅のシード層を設けるステップと、 前記シード層に第１の銅層を電気メッキするステップ
と、 約３５０℃と約６００℃の間にある温度まで前記基板を
加熱し、前記銅層を流し、前記トレンチを充填するステ
ップを有することを特徴とする方法。 - 【請求項２０】基板上のトレンチを銅で充填する方法で
あって、 トレンチを有する基板を設けるステップと、 前記基板の露出した表面にバリア層を設けるステップ
と、 物理気相堆積を用いて、前記バリア層に銅のシード層を
設けるステップと、 前記シード層に第１の銅層を電気メッキするステップを
有し、前記第１の銅相は少なくとも約６０％のステップ
カバレージを与え、且つ物理気相堆積を用いて、前記第
１の銅層上に第２の銅層を堆積するステップを有し、前
記第１と第２の銅層が前記トレンチを満たすことを特徴
とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25358599A | 1999-02-19 | 1999-02-19 | |
| US09/253585 | 1999-02-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000357669A true JP2000357669A (ja) | 2000-12-26 |
Family
ID=22960886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000105633A Withdrawn JP2000357669A (ja) | 1999-02-19 | 2000-02-18 | 基板の表面フィーチャを銅で充填する方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1029948A2 (ja) |
| JP (1) | JP2000357669A (ja) |
| KR (1) | KR20000058104A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217204A (ja) * | 1999-12-22 | 2001-08-10 | Hynix Semiconductor Inc | 半導体素子の銅金属配線形成方法 |
| JP2013524019A (ja) * | 2010-04-06 | 2013-06-17 | ティーイーエル ネックス，インコーポレイテッド | ミクロスケール構造中でのシード層堆積 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100200409A1 (en) * | 2009-02-11 | 2010-08-12 | United Solar Ovonic Llc | Solution deposition and method with substrate making |
| US10508357B2 (en) * | 2016-02-15 | 2019-12-17 | Rohm And Haas Electronic Materials Llc | Method of filling through-holes to reduce voids and other defects |
| US11203816B1 (en) * | 2020-10-23 | 2021-12-21 | Applied Materials, Inc. | Electroplating seed layer buildup and repair |
| CN112289760A (zh) * | 2020-10-27 | 2021-01-29 | 北京大学东莞光电研究院 | 内嵌金属基氮化物材料外延衬底及制备方法 |
| US11634830B2 (en) * | 2021-08-25 | 2023-04-25 | Applied Materials, Inc. | Electrochemical depositions of nanotwin copper materials |
-
2000
- 2000-02-09 EP EP00301007A patent/EP1029948A2/en not_active Withdrawn
- 2000-02-18 JP JP2000105633A patent/JP2000357669A/ja not_active Withdrawn
- 2000-02-18 KR KR1020000007812A patent/KR20000058104A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217204A (ja) * | 1999-12-22 | 2001-08-10 | Hynix Semiconductor Inc | 半導体素子の銅金属配線形成方法 |
| JP2013524019A (ja) * | 2010-04-06 | 2013-06-17 | ティーイーエル ネックス，インコーポレイテッド | ミクロスケール構造中でのシード層堆積 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1029948A2 (en) | 2000-08-23 |
| KR20000058104A (ko) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6207222B1 (en) | Dual damascene metallization | |
| US6420258B1 (en) | Selective growth of copper for advanced metallization | |
| KR100339179B1 (ko) | 상호 접속 구조 및 그 형성 방법 | |
| JP2999991B2 (ja) | 連続高伝導金属配線の製法 | |
| US5861344A (en) | Facet etch for improved step coverage of integrated circuit contacts | |
| KR100303873B1 (ko) | 집적회로구조물의하부패턴화된금속층과전기적으로연결되는비아에저저항성알루미늄플러그를형성하는방법 | |
| US6323553B1 (en) | Reduced temperature contact/via filling | |
| US6475903B1 (en) | Copper reflow process | |
| US6306732B1 (en) | Method and apparatus for simultaneously improving the electromigration reliability and resistance of damascene vias using a controlled diffusivity barrier | |
| US20050006769A1 (en) | Semiconductor device with metal fill by treatment of mobility layers | |
| US20070238294A1 (en) | Method to create super secondary grain growth in narrow trenches | |
| US5668055A (en) | Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer | |
| US6489683B1 (en) | Variable grain size in conductors for semiconductor vias and trenches | |
| JP2001516153A (ja) | Ｃｖｄバリア層を有するボーダーレスバイア | |
| US5693564A (en) | Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication | |
| US6331484B1 (en) | Titanium-tantalum barrier layer film and method for forming the same | |
| KR20100130551A (ko) | 무정형 탄탈륨 이리듐 확산 장벽을 갖는 구리 인터커넥트 구조 | |
| JP2004153162A (ja) | 配線構造の形成方法 | |
| JP2000357669A (ja) | 基板の表面フィーチャを銅で充填する方法 | |
| US6093968A (en) | Germanium alloy contact to a silicon substrate | |
| JP3816091B1 (ja) | 半導体装置及びその製造方法 | |
| US6593657B1 (en) | Contact integration article | |
| JP2002526926A (ja) | バリア層形成のための改善した方法 | |
| JP3488586B2 (ja) | 半導体装置の製造方法 | |
| JP2001319930A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070501 |