CN112289760A - 内嵌金属基氮化物材料外延衬底及制备方法 - Google Patents

内嵌金属基氮化物材料外延衬底及制备方法 Download PDF

Info

Publication number
CN112289760A
CN112289760A CN202011163916.0A CN202011163916A CN112289760A CN 112289760 A CN112289760 A CN 112289760A CN 202011163916 A CN202011163916 A CN 202011163916A CN 112289760 A CN112289760 A CN 112289760A
Authority
CN
China
Prior art keywords
substrate
copper layer
pit array
nitride material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011163916.0A
Other languages
English (en)
Inventor
王�琦
梁智文
刘南柳
汪青
张国义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Institute of Opto Electronics Peking University
Original Assignee
Dongguan Institute of Opto Electronics Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Institute of Opto Electronics Peking University filed Critical Dongguan Institute of Opto Electronics Peking University
Priority to CN202011163916.0A priority Critical patent/CN112289760A/zh
Publication of CN112289760A publication Critical patent/CN112289760A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及第三代半导体材料制备技术领域，尤指一种内嵌金属基氮化物材料外延衬底及制备方法，该衬底的一表面制有凹坑阵列，凹坑阵列内生长有复合金属层，该复合金属层生长至覆盖衬底；具体制备方法为：在衬底的一表面上进行图形化处理，以形成延伸进衬底内部的凹坑阵列；在衬底的凹坑阵列一面生长出一层复合金属层，该复合金属层生长至覆盖衬底；对衬底背向凹坑阵列的一面进行减薄。本发明解决第三代氮化物材料及器件散热差的问题，使氮化物材料及器件在工作过程中始终处于较低的结温状态，提高其可靠性及性能。

Description

内嵌金属基氮化物材料外延衬底及制备方法
技术领域
本发明涉及第三代半导体材料制备技术领域，尤指一种内嵌金属基氮化物材料外延衬底及制备方法。
背景技术
目前第三代半导体材料材料基本在常规衬底上生长，例如硅、蓝宝石、碳化硅，氮化铝，氮化镓衬等衬底。常规的传统衬底主要缺点为热导率比较差，在高功率大电流领域应用中，器件的结温比较高导致性能恶化，给可靠性带来了不良的影响。由于散热问题，第三代半导体材料与器件的性能远达不到理论值。为了实现较好的器件性能及较高的可靠性，金刚石材料是自然界中导热率最高的材料，尤其是多晶金刚石，其热导率已达2000W/m·K，但其大尺寸单晶衬底不好制备。目前多晶金刚石通常采用键合方式将GaN单晶材料与多晶金刚石膜层强行绑定在一块，但键合工艺条件下其散热特性与GaN单晶材料的晶体质量都受到一定的影响；其次，其晶格与氮化物有较大的差异，不利于氮化物外延，没有办法用于材料生长与器件制备。
发明内容
为解决上述问题，本发明提供一种内嵌金属基氮化物材料外延衬底及制备方法，解决第三代氮化物材料及器件散热差的问题，使氮化物材料及器件在工作过程中始终处于较低的结温状态，提高其可靠性及性能。
为实现上述目的，本发明采用的技术方案是：一种内嵌金属基氮化物材料外延衬底及制备方法；
其中，一种内嵌金属基氮化物材料外延衬底，包括衬底，所述衬底的一表面制有凹坑阵列，所述凹坑阵列内生长有复合金属层，该复合金属层生长至覆盖所述衬底。
作为一种优选方案，所述复合金属层包括依次生长在凹坑阵列内的第一铜层、第二铜层和第三铜层，所述第一铜层、所述第二铜层及所述第三铜层采用不同方法生长。
作为一种优选方案，所述第一铜层通过物理沉积的方法在凹坑阵列内沉积生长；所述第二铜层通过化学镀的方法在第一铜层上镀出；所述第三铜层通过化学镀的方法在第二铜层上镀出。
作为一种优选方案，所述第一铜层的厚度为0.01μm-3μm。
作为一种优选方案，所述第二铜层的厚度为3μm-30μm。
作为一种优选方案，所述第三铜层的厚度为50μm-1000μm。
其中，一种内嵌金属基氮化物材料外延衬底的制备方法，包括以下步骤：
步骤一、在衬底的一表面上进行图形化处理，以形成延伸进衬底内部的凹坑阵列；
步骤二、在衬底的凹坑阵列一面生长出一层复合金属层，该复合金属层生长至覆盖衬底；
步骤三、对衬底背向凹坑阵列的一面进行减薄。
作为一种优选方案，所述步骤一的在衬底的一表面上进行图形化处理，以形成延伸进衬底内部的凹坑阵列的步骤包括：使用半导体工艺对衬底进行匀胶、显影及蚀刻，使其表面形成深度为3.4μm-34μm的凹坑阵列。
作为一种优选方案，所述步骤二的在衬底的凹坑阵列一面生长出一层复合金属层，该复合金属层生长至覆盖衬底的步骤包括：
a1、利用物理沉积的方法沉积出第一铜层；
a2、利用化学镀的方法在第一铜层上镀出第二铜层；
a3、利用电镀的方法在第二铜层上镀出第三铜层。
作为一种优选方案，所述步骤三的对衬底背向凹坑阵列的一面进行减薄的步骤包括：
b1、对金刚石/硅复合衬底的基础衬底一面进行抛光减薄；
b2、对抛光减薄后的金刚石/硅复合衬底进行高温退火；
不断重复步骤b1和步骤b2，直至步骤b1中抛光减薄后衬底的厚度为3.41μm-34.1μm结束。
本发明的有益效果在于：
本发明制备高散热外延所用衬底利用高导热比金属材料与传统氮化物外延衬底结合，其中，金属材料起到导热支撑的作用，能解决第三代氮化物材料及器件散热差的问题，使氮化物材料及器件在工作过程中始终处于较低的结温状态，提高其可靠性及性能。
附图说明
图1是本发明的内嵌金属基氮化物材料外延衬底的结构示意图。
图2是本发明的内嵌金属基氮化物材料外延衬底的制备方法的流程框图。
图3是本发明的内嵌金属基氮化物材料外延衬底的未减薄时的结构示意图。
附图标号说明：1-衬底；2-凹坑阵列；3-第一铜层；4-第二铜层；5-第三铜层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及实施例对本发明作进一步地详细描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1所示，本发明关于一种内嵌金属基氮化物材料外延衬底，包括衬底1，所述衬底1的一表面制有凹坑阵列2，所述凹坑阵列2内生长有复合金属层，该复合金属层生长至覆盖所述衬底1。本发明利用高导热比金属材料与传统氮化物外延衬底1结合，实现高导热衬底，传统的衬底1起到氮化物成核功能层的作用，金属材料起到导热支撑的作用。
优选地，所述衬底1为硅、蓝宝石、碳化硅、氮化铝或者氮化镓中的一种，其厚度为3.41μm-34.1μm；所述凹坑阵列2的深度为3.4μm-34μm；所述复合金属层包括依次生长在凹坑阵列内的第一铜层3、第二铜层4和第三铜层5，所述第一铜层3、所述第二铜层4及所述第三铜层5采用不同方法生长；其中，所述第一铜层3的厚度为0.01μm-3μm；所述第二铜层4的厚度为3μm-30μm；所述第三铜层5的厚度为50μm-1000μm。
请参阅图2所示，本发明关于一种内嵌金属基氮化物材料外延衬底的制备方法，包括以下步骤：
S10、在衬底的一表面上进行图形化处理，以形成延伸进衬底内部的凹坑阵列；
S20、在衬底的凹坑阵列一面生长出一层复合金属层，该复合金属层生长至覆盖衬底；
S30、对衬底背向凹坑阵列的一面进行减薄。
首先，本发明在衬底上进行图形化，增加后续复合金属层与衬底的接触面积，更接近外延材料器件的功能层，以最大限度增加导热途径，其次能够很好释放金属介质与传统材料的热失配及晶格失配的应力，粗化表面的尺寸可以从纳米级到微米级尺寸；其次，复合金属层在后续抛光衬底过程中起到支撑的作用；最后利用常规衬底的抛光工艺对衬底进行减薄，衬底的减薄剩余部分的厚度根据氮化物生长要求进行调整，以符合氮化物外延所需的要求。
具体地，所述S10步骤包括：使用半导体工艺对衬底进行匀胶、显影及蚀刻，使其表面形成深度为3.4μm-34μm的凹坑阵列。此步骤主要是为了增后续金属介质与常规衬底的接触面积，更接近外延材料器件的功能层，以最大限度增加导热途径，其次能够很好释放金属介质与传统材料的热失配及晶格失配的应力。粗化表面的尺寸可以从纳米级到微米级尺寸。
具体地，所述S20步骤包括：
S21、利用物理沉积的方法沉积出第一铜层；
S22、利用化学镀的方法在第一铜层上镀出第二铜层；
S23、利用电镀的方法在第二铜层上镀出第三铜层；
其中，可以选择利用化学镀方法镀出第二铜层，该第二铜层填满凹坑阵列至齐平；也可以第一铜层和第二铜层并不填满凹坑阵列，将利用电镀的方法镀出第三铜层，第三铜层即填满了凹坑阵列，同时也覆盖整个衬底的表面。
在此步骤中，第一铜层起来化学镀的活化作用，其次扮演后面金属介质与此同传统常衬底的应力释放；第二铜层及第三铜层把衬底的凹坑阵列生长，然后逐步生长覆盖；另外第三铜层具有一定厚度，可以在后续抛光衬底过程中起到支撑的作用。
具体地，所述S30步骤包括：
S31、对金刚石/硅复合衬底的基础衬底一面进行抛光减薄；
S32、对抛光减薄后的金刚石/硅复合衬底进行高温退火；
不断重复步骤S31和步骤S32，直至步骤S31中抛光减薄后衬底的厚度为3.41μm-34.1μm结束。
每次抛光减薄与高温退火都根据实际要求设计，重复的次数根据残余应力进行设计，常规衬底的减薄剩余部分的厚度根据氮化物生长要求进行调整，最终对剩余的常规衬底进行抛光，以符合氮化物外延所需的要求。
下面通过具体实施方式对本发明作进一步说明。
第一实施例
本实施例所选衬底为2英寸氮化铝衬底，其厚度为430μm，晶向为001，电阻率为大于107Ω.cm，通过半导体工艺对氮化铝衬底衬底进行匀胶、显影及蚀刻，使其表面形成深度为5μm的凹坑阵列；接着利用PVD在凹坑阵列上沉积一层0.1μm的第一铜层；之后利用化学镀的方法在凹坑阵列上继续沉积出第二铜层，所述第二铜层将凹坑阵列填满；最后利用电镀的方法电镀出第三铜层，并将第三铜层厚度加厚到150μm；最后把氮化铝衬底背向凹坑阵列的一面进行第一次减薄，减薄至300μm，然后在中温底退火炉中进行600度氮气条件下进行退火时间5个小时；接着进行第二次减薄，减薄至150μm，然后在高温退火炉中进行600度氮气条件下进行退火时间3个小时；接着进行第三次减薄，减薄至5.2μm,然后在高温退火炉中进行600度氮气条件下进行退火时间1个小时；最后进行第三次减薄，减薄至5.02μm，粗糙度小于0.1nm。
经检测，最终获得的内嵌金属基氮化物材料外延衬底的热导率为800W/m·K。
第二实施例
本实施例所选衬底为2英寸氮化铝衬底，其厚度为430μm，晶向为001，电阻率为大于107Ω.cm，通过半导体工艺对氮化铝衬底衬底进行匀胶、显影及蚀刻，使其表面形成深度为5μm的凹坑阵列；接着利用PVD在凹坑阵列上沉积一层0.1μm的第一铜层；之后利用化学镀的方法在凹坑阵列上继续沉积出第二铜层，所述第二铜层将凹坑阵列填满；最后利用电镀的方法电镀出第三铜层，并将第三铜层厚度加厚到150μm；最后把氮化铝衬底背向凹坑阵列的一面进行第一次减薄，减薄至300μm，然后在中温底退火炉中进行600度氮气条件下进行退火时间5个小时；接着进行第二次减薄，减薄至150μm，然后在高温退火炉中进行600度氮气条件下进行退火时间3个小时；接着进行第三次减薄，减薄至5.2μm,然后在高温退火炉中进行600度氮气条件下进行退火时间1个小时；最后进行第三次减薄，减薄至5.07μm，粗糙度小于0.1nm。
经检测，最终获得的内嵌金属基氮化物材料外延衬底的热导率为600W/m·K。
第三实施例
本实施例所选衬底为2英寸氮化铝衬底，其厚度为430μm，晶向为001，电阻率为大于107Ω.cm，通过半导体工艺对氮化铝衬底衬底进行匀胶、显影及蚀刻，使其表面形成深度为5μm的凹坑阵列；接着利用PVD在凹坑阵列上沉积一层0.1μm的第一铜层；之后利用化学镀的方法在凹坑阵列上继续沉积出第二铜层，所述第二铜层将凹坑阵列填满；最后利用电镀的方法电镀出第三铜层，并将第三铜层厚度加厚到150μm；最后把氮化铝衬底背向凹坑阵列的一面进行第一次减薄，减薄至300μm，然后在中温底退火炉中进行600度氮气条件下进行退火时间5个小时；接着进行第二次减薄，减薄至150μm，然后在高温退火炉中进行600度氮气条件下进行退火时间3个小时；接着进行第三次减薄，减薄至6.1μm,然后在高温退火炉中进行600度氮气条件下进行退火时间1个小时；最后进行第三次减薄，减薄至5.9μm，粗糙度小于0.1nm。
经检测，最终获得的内嵌金属基氮化物材料外延衬底的热导率为400W/m·K。
以上实施方式仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通工程技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明的权利要求书确定的保护范围内。

Claims (10)

1.一种内嵌金属基氮化物材料外延衬底，包括衬底，其特征在于：所述衬底的一表面制有凹坑阵列，所述凹坑阵列内生长有复合金属层，该复合金属层生长至覆盖所述衬底。
2.根据权利要求1所述的内嵌金属基氮化物材料外延衬底，其特征在于：所述复合金属层包括依次生长在凹坑阵列内的第一铜层、第二铜层和第三铜层，所述第一铜层、所述第二铜层及所述第三铜层采用不同方法生长。
3.根据权利要求2所述的内嵌金属基氮化物材料外延衬底，其特征在于：所述第一铜层通过物理沉积的方法在凹坑阵列内沉积生长；所述第二铜层通过化学镀的方法在第一铜层上镀出；所述第三铜层通过化学镀的方法在第二铜层上镀出。
4.根据权利要求2所述的内嵌金属基氮化物材料外延衬底，其特征在于：所述第一铜层的厚度为0.01μm-3μm。
5.根据权利要求2所述的内嵌金属基氮化物材料外延衬底，其特征在于：所述第二铜层的厚度为3μm-30μm。
6.根据权利要求2所述的一种内嵌金属基氮化物材料外延衬底，其特征在于：所述第三铜层的厚度为50μm-1000μm。
7.一种内嵌金属基氮化物材料外延衬底的制备方法，其特征在于，包括以下步骤：
步骤一、在衬底的一表面上进行图形化处理，以形成延伸进衬底内部的凹坑阵列；
步骤二、在衬底的凹坑阵列一面生长出一层复合金属层，该复合金属层生长至覆盖衬底；
步骤三、对衬底背向凹坑阵列的一面进行减薄。
8.根据权利要求7所述的内嵌金属基氮化物材料外延衬底的制备方法，其特征在于，所述步骤一的在衬底的一表面上进行图形化处理，以形成延伸进衬底内部的凹坑阵列的步骤包括：使用半导体工艺对衬底进行匀胶、显影及蚀刻，使其表面形成深度为3.4μm-34μm的凹坑阵列。
9.根据权利要求7所述的内嵌金属基氮化物材料外延衬底的制备方法，其特征在于，所述步骤二的在衬底的凹坑阵列一面生长出一层复合金属层，该复合金属层生长至覆盖衬底的步骤包括：
a1、利用物理沉积的方法沉积出第一铜层；
a2、利用化学镀的方法在第一铜层上镀出第二铜层；
a3、利用电镀的方法在第二铜层上镀出第三铜层。
10.根据权利要求7所述的内嵌金属基氮化物材料外延衬底的制备方法，其特征在于，所述步骤三的对衬底背向凹坑阵列的一面进行减薄的步骤包括：
b1、对金刚石/硅复合衬底的基础衬底一面进行抛光减薄；
b2、对抛光减薄后的金刚石/硅复合衬底进行高温退火；
不断重复步骤b1和步骤b2，直至步骤b1中抛光减薄后衬底的厚度为3.41μm-34.1μm结束。
CN202011163916.0A 2020-10-27 2020-10-27 内嵌金属基氮化物材料外延衬底及制备方法 Pending CN112289760A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011163916.0A CN112289760A (zh) 2020-10-27 2020-10-27 内嵌金属基氮化物材料外延衬底及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011163916.0A CN112289760A (zh) 2020-10-27 2020-10-27 内嵌金属基氮化物材料外延衬底及制备方法

Publications (1)

Publication Number Publication Date
CN112289760A true CN112289760A (zh) 2021-01-29

Family

ID=74372259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011163916.0A Pending CN112289760A (zh) 2020-10-27 2020-10-27 内嵌金属基氮化物材料外延衬底及制备方法

Country Status (1)

Country Link
CN (1) CN112289760A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117690780A (zh) * 2023-12-08 2024-03-12 松山湖材料实验室 氮化铝单晶复合衬底的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1029948A2 (en) * 1999-02-19 2000-08-23 Applied Materials, Inc. Using electroplated cu as cold layer for cold/hot deposition
CN101355133A (zh) * 2007-07-26 2009-01-28 夏普株式会社 氮化物基化合物半导体发光器件及其制作方法
CN105140122A (zh) * 2015-08-10 2015-12-09 中国电子科技集团公司第五十五研究所 一种改善GaN HEMT器件散热性能的方法
CN106784197A (zh) * 2017-01-25 2017-05-31 合肥彩虹蓝光科技有限公司 一种图案化衬底及其制作方法和利用其制作外延膜的方法
CN106952876A (zh) * 2017-03-16 2017-07-14 浙江大学 一种金属叠层填沟槽阵列的碳化硅衬底结构
CN111082308A (zh) * 2019-12-31 2020-04-28 长春理工大学 一种免焊料高导热半导体衬底及其制备方法
CN111261759A (zh) * 2020-02-17 2020-06-09 武汉大学 一种氮化铝外延结构及其生长方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1029948A2 (en) * 1999-02-19 2000-08-23 Applied Materials, Inc. Using electroplated cu as cold layer for cold/hot deposition
CN101355133A (zh) * 2007-07-26 2009-01-28 夏普株式会社 氮化物基化合物半导体发光器件及其制作方法
CN105140122A (zh) * 2015-08-10 2015-12-09 中国电子科技集团公司第五十五研究所 一种改善GaN HEMT器件散热性能的方法
CN106784197A (zh) * 2017-01-25 2017-05-31 合肥彩虹蓝光科技有限公司 一种图案化衬底及其制作方法和利用其制作外延膜的方法
CN106952876A (zh) * 2017-03-16 2017-07-14 浙江大学 一种金属叠层填沟槽阵列的碳化硅衬底结构
CN111082308A (zh) * 2019-12-31 2020-04-28 长春理工大学 一种免焊料高导热半导体衬底及其制备方法
CN111261759A (zh) * 2020-02-17 2020-06-09 武汉大学 一种氮化铝外延结构及其生长方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117690780A (zh) * 2023-12-08 2024-03-12 松山湖材料实验室 氮化铝单晶复合衬底的制备方法

Similar Documents

Publication Publication Date Title
CN100580880C (zh) 用于光电子应用的基板的制造方法
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
JP6091530B2 (ja) ＧａＮ成長に使用される複合基板の製造方法
TWI313892B (en) Low 1c screw dislocation 3 inch silicon carbide wafer
CN109585269B (zh) 一种利用二维晶体过渡层制备半导体单晶衬底的方法
CN103400865B (zh) 基于极化掺杂的GaN肖特基二极管
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
TW201723212A (zh) ＳｉＣ複合基板及其製造方法
US20120012169A1 (en) Diamond-Like Carbon Electronic Devices and Methods of Manufacture
CN102449733A (zh) 制造碳化硅衬底的方法、碳化硅衬底和半导体器件
JP2011219337A (ja) 結晶の製造方法、結晶および半導体装置
CN111769036B (zh) 氮化镓单晶衬底的制备方法
JP4552770B2 (ja) 半導体基板への貫通配線の形成方法
CN112289760A (zh) 内嵌金属基氮化物材料外延衬底及制备方法
CN107706086B (zh) 一种碳化硅衬底垂直结构簿膜电子器件及其制作方法
US10720374B2 (en) Semiconductor substrate
CN114420563A (zh) 一种金刚石基氮化物半导体器件及其制备方法
US20190249333A1 (en) Low-dislocation bulk gan crystal and method of fabricating same
WO2012047591A1 (en) Electronic device including a semiconductor layer and a metal-containing layer, and a process of forming the same
JPWO2011092893A1 (ja) 炭化珪素基板の製造方法
CN212967679U (zh) 内嵌金属基氮化物材料外延衬底
WO2021132145A1 (ja) 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
CN116837463B (zh) 一种基于碳化硅的调制器件制备方法及调制器件
TWI838037B (zh) 半導體元件
US11767609B2 (en) Low-dislocation bulk GaN crystal and method of fabricating same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210129