CN109585269B - 一种利用二维晶体过渡层制备半导体单晶衬底的方法 - Google Patents

一种利用二维晶体过渡层制备半导体单晶衬底的方法 Download PDF

Info

Publication number
CN109585269B
CN109585269B CN201811330967.0A CN201811330967A CN109585269B CN 109585269 B CN109585269 B CN 109585269B CN 201811330967 A CN201811330967 A CN 201811330967A CN 109585269 B CN109585269 B CN 109585269B
Authority
CN
China
Prior art keywords
single crystal
semiconductor single
thick film
transition layer
dimensional crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811330967.0A
Other languages
English (en)
Other versions
CN109585269A (zh
Inventor
王新强
刘放
沈波
吴洁君
荣新
郑显通
盛博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201811330967.0A priority Critical patent/CN109585269B/zh
Publication of CN109585269A publication Critical patent/CN109585269A/zh
Application granted granted Critical
Publication of CN109585269B publication Critical patent/CN109585269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02474—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种利用二维晶体过渡层制备半导体单晶衬底的方法。本发明通过在半导体单晶厚膜结构与异质衬底之间引入二维晶体过渡层，利用原子层间分子力结合弱、易于破坏分离的特点，采用剥离方法实现半导体单晶厚膜结构与异质衬底的分离，得到大尺寸、高质量的自支撑半导体单晶衬底；能够根据二维晶体的厚度自主选择自剥离或机械剥离的方式，增加剥离工艺可控性，不会对半导体单晶厚膜结构造成损伤，成品率高，可重复性好；通过二维晶体层间弱分子力键合，部分释放异质衬底和半导体单晶厚膜结构间的失配应力，避免生长及降温时开裂；异质衬底可重复使用，工艺稳定，成本低廉；设备简单，易操作，适合产业化生产。

Description

一种利用二维晶体过渡层制备半导体单晶衬底的方法
技术领域
本发明涉及半导体单晶衬底的制备技术，具体涉及一种利用二维晶体过渡层制备半导体单晶衬底的方法。
背景技术
半导体薄膜光学和电学性质良好，使其在薄膜器件，特别是在高效率发光器件、光电转换器件、功率电子器件、集成电路和传感器件等领域具有极大的应用价值。近年来，半导体薄膜制备技术成为各国高技术产业战略性发展的核心，发展低成本、高质量的薄膜制备技术显得日益重要。
根据所用衬底不同，半导体薄膜制备技术可分为:同质外延和异质外延。异质外延即在异质衬底上外延半导体薄膜，该方法具有成本低、应用广泛、工艺兼容等优点。但是异质衬底和半导体薄膜间存在较大的晶格失配和热失配，使得沉积的半导体薄膜晶体质量较差，严重制约了半导体薄膜光电、电子器件性能。采用半导体单晶衬底同质外延半导体薄膜，具有原子级平整的表面形貌及较高的晶体质量，能够显著提高光电器件的发光效率、改善电子器件的漏电问题。以第三代半导体氮化镓GaN为例，在蓝宝石异质衬底上外延氮化镓GaN薄膜的位错密度高达109cm～2，而采用氮化镓GaN单晶衬底同质外延GaN基薄膜，位错密度可降至105cm-2。因此，低成本、高质量半导体单晶衬底的研发工作具有重要意义。
目前制备半导体薄膜单晶衬底的方法主要包括：熔体生长法和气相沉积法等。但是，前者或者需要高温高压设备，或者需要活性熔融体辅助，能耗和危险性较大。后者则存在半导体厚膜和异质衬底分离技术不成熟、成本较高等问题。
发明内容
针对以上现有技术中存在的问题，本发明提出了一种利用二维晶体过渡层制备半导体单晶衬底的方法，通过对二维晶体过渡层的材料选择和厚度调控，降低气相沉积法制备的半导体单晶厚膜结构的剥离难度并优化半导体单晶厚膜结构的晶体质量，从而获得低成本、高质量的自支撑半导体单晶衬底。
本发明的利用二维晶体过渡层制备半导体单晶衬底的方法，包括以下步骤：
1)根据半导体单晶厚膜结构的对称性选择二维晶体，二维晶体与半导体单晶厚膜结构具有相同的对称性；
2)在异质衬底上采用薄膜沉积法或者转移法沉积二维晶体，根据剥离方法确定二维晶体的沉积厚度，在异质衬底上形成二维晶体过渡层，构成二维晶体过渡层复合衬底；
3)对二维晶体过渡层复合衬底进行化学清洗预处理，使二维晶体过渡层的表面洁净；
4)在二维晶体过渡层复合衬底的上表面采用薄膜沉积法制备半导体单晶薄膜层，半导体单晶薄膜层具有与二维晶体相同的对称性；
5)利用厚膜沉积法在半导体单晶薄膜层上制备半导体单晶厚膜层，通过应力控制方法控制半导体单晶厚膜层的厚度，从而在二维晶体过渡层复合衬底上形成半导体单晶厚膜结构，半导体单晶厚膜结构具有与二维晶体相同的对称性；
6)根据步骤2)中二维晶体过渡层的厚度，采用相应的剥离方法，将半导体单晶厚膜结构与异质衬底分离；
7)化学清洗处理后获得自支撑半导体单晶衬底。
其中，在步骤1)中，二维晶体是指：晶体原子层内的原子间采用共价键结合，不易断裂；原子层间采用分子力(范德华力)结合，易于断裂，并且二维晶体在大尺度上原子的有序排列，更有利于提高半导体单晶厚膜结构的质量。二维晶体采用具有三方或六方晶格对称性的材料，采用六方氮化硼h-BN、石墨烯Graphene和过渡金属硫化物TMDs中的一种。
在步骤2)中，二维晶体过渡层的厚度为1～100nm；根据步骤6)中采用的剥离方法确定，如果采用自剥离，则厚度小于3nm，利用热应力破坏二维晶体过渡层，剥离半导体单晶厚薄；如果采用机械剥离，则厚度为3～100nm，通过外加机械力破坏二维晶体过渡层，剥离半导体单晶厚薄。薄膜沉积法采用分子束外延法MBE、化学气相沉积法CVD、磁控溅射、脉冲激光沉积PLD和金属有机物化学气相沉积MOCVD中的一种；转移法是指将制备的二维晶体过渡层从其他衬底转移到异质衬底上。异质衬底采用蓝宝石、硅和金属中的一种。
在步骤3)中，化学清洗预处理化学清洗和高温烘烤，除去二维晶体过渡层表面的杂质原子，使二维晶体过渡层的表面洁净。
在步骤4)中，半导体单晶薄膜层为半导体单晶薄膜、半导体低温缓冲层或者超晶格结构；当异质衬底和半导体单晶薄膜层之间的晶格失配大于10％，外延10～100nm的半导体低温缓冲层或者超晶格结构，能够部分释放半导体单晶薄膜层和异质衬底之间的失配应力，提高半导体单晶薄膜层的晶体质量。
在步骤5)中，厚膜沉积法采用氢化物气相外延HVPE、物理气相输运PVT和化学气相输运CVT中的一种。厚膜沉积法在半导体单晶薄膜层上制备的半导体单晶厚膜层的厚度为异质衬底的0.2～1.5倍。为了防止半导体单晶厚膜层制备过程中开裂，采用渐变调制或周期调制的方法降低半导体单晶厚膜层中的应力。
在步骤6)中，剥离方法采用自剥离或机械剥离；当二维晶体过渡层的厚度小于3nm时，采用基于二维晶体过渡层的自剥离：在气相外延法降温过程中利用局域热应力自发破坏二维晶体过渡层，实现异质衬底与半导体单晶厚膜结构的分离；当二维晶体过渡层的厚度在3～100nm之间时，采用基于二维晶体过渡层的机械剥离：将半导体单晶厚膜结构的上表面与异质衬底的下表面通过粘结剂固定在固体硬物上，然后施加方向相反的水平作用力，通过破坏二维晶体过渡层的方式实现异质衬底与半导体单晶厚膜结构的分离。固体硬物采用玻璃、金属、陶瓷和塑料中的一种或多种；粘接剂采用石蜡、金属或胶。
在步骤7)中，化学清洗处理包括有机清洗和超声，除去残留在半导体单晶厚膜结构表面的二维晶体过渡层，或者除去残留在半导体单晶厚膜结构表面的二维晶体过渡层和粘结剂。本发明的优点：
本发明通过在半导体单晶厚膜结构与异质衬底之间引入二维晶体过渡层，利用二维晶体过渡层原子层间分子力结合弱、易于破坏分离的特点，采用剥离方法实现半导体单晶厚膜结构与异质衬底的分离，得到大尺寸、高质量的自支撑半导体单晶衬底；通过对二维晶体过渡层厚度的合理设计，能够自主选择自剥离或机械剥离的方式，增加剥离工艺可控性；通过破坏二维晶体过渡层的方式实现异质衬底与半导体单晶厚膜结构分离，不会对半导体单晶厚膜结构造成损伤，成品率高，可重复性好；预沉积的二维晶过渡层能够通过层间弱分子力键合，部分释放异质衬底和半导体单晶厚膜结构间的失配应力，避免半导体单晶厚膜结构生长及降温时开裂；异质衬底可重复使用，无需复杂的激光剥离或者光刻，工艺稳定，成本低廉；设备简单，不需要在反应室中增加原位刻蚀等部件，易操作，适合产业化生产。
附图说明
图1至图6为本发明的利用二维晶体过渡层制备半导体单晶衬底的方法的实施例的流程图。
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
实施例一
在本实施例中，二维晶体过渡层2为二硫化钼MoS2薄膜，制备方法为化学气相沉积CVD，异质衬底1为c面蓝宝石；半导体单晶薄膜层为氮化镓GaN单晶薄膜，制备方法为分子束外延MBE；半导体单晶厚膜层为氮化镓GaN厚膜，制备方法为氢化物气相外延HVPE，剥离方法为自剥离。
本实施例的利用二维晶体过渡层制备半导体氮化镓GaN单晶衬底的方法，包括以下步骤：
1)根据半导体单晶厚膜层的氮化镓GaN的对称性，选择二维晶体为二硫化钼MoS2；
2)采用化学气相沉积CVD在c面蓝宝石的异质衬底1的上表面预沉积二硫化钼MoS2的二维晶体过渡层2：首先用丙酮、酒精和去离子水清洗蓝宝石衬底，将清洗过的蓝宝石衬底放入化学气相沉积CVD反应室中，在蓝宝石的上表面生长二硫化钼MoS2薄膜，厚度在1-3nm之间，生长温度在700～1000℃之间，获得二维晶体过渡层复合衬底，如图1所示；
3)将二维晶体过渡层复合衬底放入分子束外延MBE反应室中生长氮化镓GaN薄膜，形成氮化镓GaN单晶薄膜的半导体单晶薄膜层3：首先在450～600℃低温区沉积2-30nm的低温缓冲层，然后在900～1100℃高温区间沉积200～1000nm的高温外延层，最终形成氮化镓GaN单晶薄膜，如图2所示；
4)对含有氮化镓GaN单晶薄膜的二维晶体过渡层复合衬底进行化学清洗预处理，包括有机清洗和氧化层的去除；
5)在氢化物气相外延HVPE反应室中进行氮化镓GaN厚膜生长，形成氮化镓GaN厚膜的半导体单晶厚膜层4：生长过程中需采用渐变调制加周期调制的方法的应力控制技术防止氮化镓GaN单晶厚膜中裂纹的产生，同时保证高的晶体质量和表面质量，氮化镓GaN单晶厚膜的厚度为100～600μm，氮化镓GaN单晶薄膜的半导体单晶薄膜层3和氮化镓GaN厚膜的半导体单晶厚膜层4构成半导体单晶厚膜结构，如图3所示；
6)通过氢化物气相外延HVPE快速降温技术，利用异质衬底、二维晶体过渡层和氮化镓GaN厚膜间热膨胀系数不同，将热应力局域在二维晶体过渡层二硫化钼MoS2薄膜中，利用局域热应力破坏二维晶体过渡层二硫化钼MoS2层间弱的分子力连接，实现异质衬底和氮化镓GaN厚膜的分离，获得自支撑的GaN厚膜。如图4所示；
7)将获得的氮化镓GaN厚膜，进行化学清洗和超声，除去残留在半导体单晶厚膜结构表面的二维晶体过渡层，获得2英寸的自支撑氮化镓GaN单晶衬底，如图5所示。
在本实施例中，二维晶体过渡层采用二硫化钼MoS2薄膜，由于二维晶体过渡层二硫化钼MoS2原子层间分子力结合弱，易于破坏并实现衬底和氮化镓GaN厚膜的分离，测试发现自剥离氮化镓GaN厚膜的尺寸控制能力和成品率显著提高。
实施例二
本实施例中，二维晶体过渡层2为六方氮化硼h-BN，制备方法为分子束外延MBE，异质衬底1采用硅衬底Si(111)；半导体单晶薄膜层3为氮化铝AlN薄膜，制备方法为金属有机物化学气相沉积MOCVD；半导体单晶厚膜层4为氮化铝AlN，制备方法为物理气相输运PVT，剥离方法为机械剥离。
本实施例的利用二维晶体过渡层制备半导体氮化铝AlN单晶衬底的制备方法，包括以下步骤：
1)根据半导体单晶厚膜层的氮化铝AlN的对称性，选择二维晶体为六方氮化硼h-BN；
2)采用分子束外延MBE在Si(111)的异质衬底1的上表面预沉积六方氮化硼h-BN薄膜的二维晶体过渡层2：首先用丙酮、酒精和去离子水清洗硅衬底Si(111)的上表面，将清洗过的硅衬底Si(111)放入分子束外延MBE中，在硅衬底Si(111)的表面沉积六方氮化硼h-BN薄膜，厚度在10～30nm之间，生长温度在800～1000℃之间，获得二维晶体过渡层复合衬底，如图1所示；
3)将二维晶体过渡层复合衬底放入金属有机物气相外延MOCVD反应室中生长氮化铝AlN薄膜，形成氮化铝AlN薄膜的半导体单晶薄膜层3：升温到900～1100℃之间高温生长氮化铝AlN薄膜，厚度为1μm，如图2所示；
4)对含有氮化铝AlN薄膜的二维晶体过渡层复合衬底进行表面处理，包括有机清洗和氧化层的去除；
5)在物理气相输运PVT反应室中进行氮化铝AlN厚膜生长，形成氮化铝AlN厚膜的半导体单晶厚膜层4：生长过程中需采用渐变调制加周期调制的方法的应力控制技术，防止氮化铝AlN单晶厚膜中裂纹的产生，同时保证高的晶体质量和表面质量。氮化铝AlN单晶厚膜的厚度达到100～600μm，氮化铝AlN薄膜的半导体单晶薄膜层3和氮化铝AlN厚膜的半导体单晶厚膜层4构成半导体单晶厚膜结构，如图3所示；
6)通过机械剥离技术实现氮化铝AlN厚膜与硅衬底的分离：将氮化镓厚膜和硅下表面用粘结剂5固定到固体硬物6上，通过在固体硬物上施加方向相反水平作用力实现硅衬底和氮化铝AlN厚膜的分离，如图6所示；
7)将获得的氮化铝AlN单晶衬底，进行化学清洗和超声，除去残留在半导体单晶厚膜结构表面的二维晶体过渡层和粘结剂，获得2英寸的自支撑氮化铝AlN单晶衬底，如图5所示。
在本实施例中，二维晶体过渡层采用六方氮化硼h-BN薄膜。由于二维晶体过渡层层间分子力弱，极大降低了机械剥离难度。在二维晶体过渡层上制备氮化铝AlN单晶衬底，由于硅衬底和氮化铝AlN厚膜间晶格失配和热失配得到抑制，X射线衍射XRD测试发现氮化铝AlN厚膜的晶体质量得到显著提高。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (10)

1.一种利用二维晶体过渡层制备半导体单晶衬底的方法，其特征在于，所述方法包括以下步骤：
1)根据半导体单晶厚膜结构的对称性选择二维晶体，二维晶体与半导体单晶厚膜结构具有相同的对称性；
2)在异质衬底上采用薄膜沉积法或者转移法沉积二维晶体，根据剥离方法确定二维晶体的沉积厚度，在异质衬底上形成二维晶体过渡层，构成二维晶体过渡层复合衬底；
3)对二维晶体过渡层复合衬底进行化学清洗预处理，使二维晶体过渡层的表面洁净；
4)在二维晶体过渡层复合衬底的上表面采用薄膜沉积法制备半导体单晶薄膜层，半导体单晶薄膜层具有与二维晶体相同的对称性；
5)利用厚膜沉积法在半导体单晶薄膜层上制备半导体单晶厚膜层，通过应力控制方法控制半导体单晶厚膜层的厚度，从而在二维晶体过渡层复合衬底上形成半导体单晶厚膜结构，半导体单晶厚膜结构具有与二维晶体相同的对称性；
6)根据步骤2)中二维晶体过渡层的厚度，采用相应的自剥离或机械剥离的剥离方法，将半导体单晶厚膜结构与异质衬底分离；
7)化学清洗处理后获得自支撑半导体单晶衬底。
2.如权利要求1所述的方法，其特征在于，在步骤1)中，二维晶体采用具有三方或六方晶格对称性的材料。
3.如权利要求2所述的方法，其特征在于，在步骤1)中，二维晶体采用六方氮化硼、石墨烯和过渡金属硫化物中的一种。
4.如权利要求1所述的方法，其特征在于，在步骤2)中，二维晶体过渡层的厚度为1～100nm；根据步骤6)中采用的剥离方法确定，如果采用自剥离，则厚度小于3nm；如果采用机械剥离，则厚度为3～100nm。
5.如权利要求1所述的方法，其特征在于，在步骤2)中，薄膜沉积法采用分子束外延法MBE、化学气相沉积法CVD、磁控溅射、脉冲激光沉积PLD和金属有机物化学气相沉积MOCVD中的一种；转移法是指将制备的二维晶体过渡层从其他衬底转移到异质衬底上。
6.如权利要求1所述的方法，其特征在于，在步骤2)中，异质衬底采用蓝宝石、硅和金属中的一种。
7.如权利要求1所述的方法，其特征在于，在步骤5)中，厚膜沉积法采用氢化物气相外延HVPE、物理气相输运PVT和化学气相输运CVT中的一种。
8.如权利要求1所述的方法，其特征在于，在步骤5)中，厚膜沉积法在半导体单晶薄膜层上制备的半导体单晶厚膜层的厚度为异质衬底的0.2～1.5倍。
9.如权利要求1所述的方法，其特征在于，在步骤6)中，剥离方法采用自剥离或机械剥离；当二维晶体过渡层的厚度小于3nm时，采用基于二维晶体过渡层的自剥离：在气相外延法降温过程中利用局域热应力自发破坏二维晶体过渡层，实现异质衬底与半导体单晶厚膜结构的分离；当二维晶体过渡层的厚度在3～100nm之间时，采用基于二维晶体过渡层的机械剥离：将半导体单晶厚膜结构的上表面与异质衬底的下表面通过粘结剂固定在固体硬物上，然后施加方向相反的水平作用力，通过破坏二维晶体过渡层的方式实现异质衬底与半导体单晶厚膜结构的分离。
10.如权利要求1所述的方法，其特征在于，在步骤7)中，化学清洗处理包括有机清洗和超声，除去残留在半导体单晶厚膜结构表面的二维晶体过渡层，或者除去残留在半导体单晶厚膜结构表面的二维晶体过渡层和粘结剂。
CN201811330967.0A 2018-11-09 2018-11-09 一种利用二维晶体过渡层制备半导体单晶衬底的方法 Active CN109585269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811330967.0A CN109585269B (zh) 2018-11-09 2018-11-09 一种利用二维晶体过渡层制备半导体单晶衬底的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811330967.0A CN109585269B (zh) 2018-11-09 2018-11-09 一种利用二维晶体过渡层制备半导体单晶衬底的方法

Publications (2)

Publication Number Publication Date
CN109585269A CN109585269A (zh) 2019-04-05
CN109585269B true CN109585269B (zh) 2020-06-26

Family

ID=65921830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811330967.0A Active CN109585269B (zh) 2018-11-09 2018-11-09 一种利用二维晶体过渡层制备半导体单晶衬底的方法

Country Status (1)

Country Link
CN (1) CN109585269B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211869A (zh) * 2019-05-28 2019-09-06 北京大学 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法
CN110707002B (zh) * 2019-10-08 2022-07-05 苏州纳维科技有限公司 一种高质量自支撑GaN衬底的制备方法及生长结构
CN110729182A (zh) * 2019-10-08 2020-01-24 苏州纳维科技有限公司 一种高质量自支撑氮化物衬底的制备方法及生长结构
CN110938869B (zh) * 2019-11-15 2020-12-15 深圳第三代半导体研究院 一种在蓝宝石上外延GaN层的方法
CN111883648B (zh) * 2020-07-23 2021-05-25 中国科学院上海微系统与信息技术研究所 一种压电薄膜的制备方法、压电薄膜及带通滤波器
CN112670160B (zh) * 2020-12-22 2022-12-09 中国科学院半导体研究所 分子束外延兼容的二维材料衬底的制备方法
CN113394306B (zh) * 2021-05-18 2022-09-27 浙江大学 一种基于石墨烯的可重复使用ZnO单晶衬底及制备ZnO薄膜的方法
CN113817982A (zh) * 2021-07-22 2021-12-21 西安电子科技大学 一种易剥离高结晶质量的氮化铝薄膜的制备方法
CN115579280B (zh) * 2021-11-19 2023-05-16 北京大学 一种利用多层二维晶体掩膜制备氮化镓单晶衬底的方法
CN115663078B (zh) * 2021-11-19 2023-04-21 北京大学 一种基于二维晶体过渡层的氮化铝复合结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1965416A2 (en) * 2005-12-22 2008-09-03 Freiberger Compound Materials GmbH Free-Standing III-N layers or devices obtained by selective masking of III-N layers during III-N layer growth
CN101378008A (zh) * 2008-09-19 2009-03-04 苏州纳维科技有限公司 分离外延层与衬底的方法
CN101962804A (zh) * 2010-10-30 2011-02-02 北京大学 基于外延材料应力控制的GaN厚膜自分离方法
CN103021946A (zh) * 2012-12-05 2013-04-03 北京大学 一种通过机械去除法制备氮化镓单晶衬底的方法
CN103779185A (zh) * 2014-01-29 2014-05-07 中国科学院半导体研究所 一种生长GaN厚膜的自剥离方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102226985B (zh) * 2011-05-08 2013-11-27 北京大学 一种GaN衬底的制备方法
CN102201332B (zh) * 2011-05-08 2012-11-14 北京燕园中镓半导体工程研发中心有限公司 一种GaN衬底的制备方法
CN104637852B (zh) * 2013-11-08 2018-10-19 昆山工研院新型平板显示技术中心有限公司 一种柔性基板的剥离方法
CN107134406B (zh) * 2017-05-08 2020-06-05 东莞市中镓半导体科技有限公司 一种制备氮化物自支撑衬底的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1965416A2 (en) * 2005-12-22 2008-09-03 Freiberger Compound Materials GmbH Free-Standing III-N layers or devices obtained by selective masking of III-N layers during III-N layer growth
CN101378008A (zh) * 2008-09-19 2009-03-04 苏州纳维科技有限公司 分离外延层与衬底的方法
CN101962804A (zh) * 2010-10-30 2011-02-02 北京大学 基于外延材料应力控制的GaN厚膜自分离方法
CN103021946A (zh) * 2012-12-05 2013-04-03 北京大学 一种通过机械去除法制备氮化镓单晶衬底的方法
CN103779185A (zh) * 2014-01-29 2014-05-07 中国科学院半导体研究所 一种生长GaN厚膜的自剥离方法

Also Published As

Publication number Publication date
CN109585269A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
CN109585269B (zh) 一种利用二维晶体过渡层制备半导体单晶衬底的方法
US10347794B2 (en) Gallium nitride wafer substrate for solid state lighting devices and associated systems
CN113206003B (zh) 一种在任意自支撑衬底上生长单晶氮化镓薄膜的方法
EP2151856A1 (en) Relaxation of strained layers
US20060189020A1 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
JP2020500424A (ja) 層転写のための転位フィルタ処理のためのシステムおよび方法
TWI481027B (zh) 高品質ＧａＮ高電壓矽異質結構場效電晶體
US8956952B2 (en) Multilayer substrate structure and method of manufacturing the same
US20230056417A1 (en) Nanorod production method and nanorod produced thereby
JP2021536673A (ja) ダイヤモンド基板上の半導体、ダイヤモンド基板上の半導体の調製に使用する前駆体、およびその製造方法
TWI388000B (zh) 磊晶生長方法及使用該方法所形成之磊晶層結構
JP2009067658A (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法
CN101901759A (zh) 基于r面Al2O3衬底上非极性a面GaN薄膜的MOCVD生长方法
CN116497455B (zh) 一种调控铁电畴尺寸的氮化物铁电半导体的制备方法
CN116590795A (zh) 一种利用陶瓷衬底生长单晶GaN自支撑衬底的方法
CN116575123A (zh) 一种在陶瓷衬底上生长单晶iii族氮化物厚膜外延层的方法
CN111128688B (zh) n型氮化镓自支撑衬底的制作方法
CN117587513A (zh) 一种制备高质量单晶iii族氮化物自支撑衬底的方法
WO2024091933A2 (en) Low temperature epitaxy of polar semiconductors
CN116403888A (zh) 含ⅲ族氮化物的半导体结构及制备方法
KR20230080475A (ko) 갈륨계 ⅲ-n 합금층의 에피택셜 성장을 위한 기판 제조 방법
TWM634692U (zh) 接合基板
CN117888189A (zh) 自支撑单晶衬底的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant