CN110211869A - 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法 - Google Patents

利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法 Download PDF

Info

Publication number
CN110211869A
CN110211869A CN201910449858.9A CN201910449858A CN110211869A CN 110211869 A CN110211869 A CN 110211869A CN 201910449858 A CN201910449858 A CN 201910449858A CN 110211869 A CN110211869 A CN 110211869A
Authority
CN
China
Prior art keywords
nitride
boron nitride
epitaxial structure
insert layer
dimentional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910449858.9A
Other languages
English (en)
Inventor
王新强
刘放
沈波
吴洁君
荣新
郑显通
盛博文
盛珊珊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201910449858.9A priority Critical patent/CN110211869A/zh
Publication of CN110211869A publication Critical patent/CN110211869A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法。本发明通过在氮化物外延结构与异质衬底间引入二维氮化硼BN插入层的方法，利用二维氮化硼BN插入层中原子层间弱分子键连接、易于释放应力等特点，实现氮化物外延结构中应力的可控调制，得到高晶体质量、高性能的氮化物外延结构；制备出的氮化物外延结构易于成核成长、缺陷密度低、晶体质量高；有效弛豫氮化物外延结构生长过程中的应力积聚和降温过程中的热应力积聚，避免氮化物外延结构生长及降温过程开裂，提高成品率；通过对二维氮化硼BN插入层结晶度、厚度和表面形貌的选择，在保证氮化物外延结构晶体质量的基础上实现对氮化物外延结构中应力的调制，重复性好。

Description

利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法
技术领域
本发明涉及氮化物外延应力调节技术，具体涉及一种利用二维氮化硼插入层调制氮化物外延结构中应力的方法。
背景技术
氮化镓GaN基III～V族氮化物半导体是重要的直接带隙宽禁带半导体材料，光学和电学性质良好，在可见光发光二极管LED、短波长激光二极管LD、红外-紫外光电探测器、微波功率器件和电力电子器件等领域具有广阔的应用前景。
由于同质衬底匮乏，基于蓝宝石或碳化硅等异质衬底的异质外延技术成为制备氮化物外延结构的主要技术。该技术具有成本低、应用广泛等优点，在氮化镓GaN基半导体光电器件和电子器件领域中广泛应用。但是异质衬底和氮化物外延结构间存在较大的晶格失配和热膨胀系数失配(热失配)，进而在氮化物外延结构中引入较大的失配应力，可能导致以下问题：1.氮化物外延结构中通过形成高密度的失配位错弛豫失配应力，严重降低氮化物外延结构的晶体质量，制约光电器件结构中的载流子复合效率，恶化电子器件结构中的漏电问题；2.随着氮化物外延结构厚度增加，外延结构中失配应力不断积聚，可能在生长或降温过程中导致氮化物外延结构开裂，降低成品率；3.失配应力的存在可能在后续的芯片制造过程中引入可靠性问题，降低氮化物外延结构的使用寿命，限制其进一步器件化应用发展。因此，氮化物外延结构中应力调制技术的研究工作具有重要意义。
目前氮化物外延结构中应力调制技术主要包括：低温氮化镓/氮化铝插入层、氮化镓/氮化铝超晶格结构和图形掩模等。前两种技术失配应力释放不充分，存在晶体质量不高、厚膜开裂等问题；图形掩模技术则需要采用复杂的刻蚀、掩模等工艺，成本较高。
发明内容
针对以上现有技术中存在的问题，本发明提出了一种利用二维氮化硼插入层调制氮化物外延结构中应力的方法。
本发明的利用二维氮化硼插入层调制氮化物外延结构中应力的方法，包括以下步骤：
1)根据所需要的氮化物外延结构，选择选择具有三重或者六重对称性的并与氮化物外延结构晶格失配和热失配均小于40％的材料作为异质衬底；
2)根据氮化物外延结构与异质衬底间晶格失配和热失配程度，设计相应的二维氮化硼BN插入层的形貌、结晶度和厚度，其中，二维氮化硼插入层的形貌为表面具有褶皱，并且二维氮化硼插入层具有高度结晶度；
3)采用薄膜沉积技术在三重或者六重对称性的异质衬底上控制生长温度，沉积形成二维氮化硼，通过控制二维氮化硼的沉积时间来控制二维氮化硼的厚度；
4)通过高温热退火技术，通过控制退火时间和温度，在异质衬底上获得具有褶皱形貌和高度结晶度的二维氮化硼插入层；
5)对二维氮化硼BN插入层表面进行洁净，并形成B-O悬挂键；
6)采用薄膜沉积技术或者气相外延技术，在二维氮化硼BN插入层的表面制备氮化物外延结构。
其中，在步骤1)中，氮化物外延结构与异质衬底的晶格失配和热失配按照以下方法计算，晶格失配：异质衬底的面内晶格常数为a，氮化物外延结构最下层结构的面内晶格常数为b，则晶格失配Δ晶格的计算公式为Δ晶格＝0.5×|a-b|/(a+b)；热失配：异质衬底的面内热膨胀系数为c，氮化物外延结构最下层结构的面内热膨胀系数为d，则热失配Δ热的计算公式为Δ热＝0.5×|c-d|/(c+d)。由于氮化物具有六重晶体结构对称性，需要选择具有三重或者六重对称性的、和氮化物外延结构晶格失配和热失配均小于40％的异质衬底。
在步骤1)中，异质衬底采用单晶非金属衬底或单晶金属衬底，单晶非金属衬底采用硅Si、碳化硅SiC、蓝宝石Al2O3和氧化镁MgO中的一种；单晶金属衬底采用钼Mo、铜Cu和镍Ni中的一种。
在步骤2)中，二维材料是层内原子间采用共价键连接，层间采用范德华力连接的材料。三维材料是层内和层间的原子间均采用共价键连接。与其它二维材料相比，二维氮化硼BN是传统III族氮化物半导体的一员，和氮化物外延结构具有很好的外延兼容性，制备氮化物外延结构具有更好的晶体质量和器件性能。此外，二维氮化硼BN具有更成熟的制备技术，在结晶度、厚度、形貌等参数调控上具有独到优势；与其它三维材料相比，二维氮化硼BN内部层间采用范德瓦尔斯力连接，层内采用共价键连接，而非层内层外都采用共价键连接。二维氮化硼BN和氮化物外延结构界面处采用准范德瓦尔斯力连接，与传统三维材料过渡层和氮化物外延结构的共价键连接相比，结合力弱，可以有效弛豫界面处的晶格失配。同时，二维氮化硼BN具有和氮化物外延结构相反的热膨胀系数，在升降温过程中可以有效弛豫氮化物外延结构和异质衬底间引入的热失配。
在步骤2)中，二维氮化硼BN插入层的形貌、结晶度和厚度均影响氮化物外延结构与异质衬底间晶格失配和热失配程度。形貌为表面具有褶皱是指二维氮化硼插入层的表面由凸起分为多个区域，每个区域的面积为平方微米级，每个区域内的表面平坦，相邻的区域之间具有凸起，凸起的高度为1～10nm，从而使得二维氮化硼插入层的形貌为表面具有褶皱。薄膜在降温过程中，因与衬底的热失配而受到力的作用导致薄膜发生一系列波状的弯曲变形，就叫褶皱。与平坦的氮化硼BN插入层表面相比，褶皱凸起处具有更高的化学能，容易形成B-O悬挂键，能够为氮化物外延结构提供更多的成核位点，克服在氮化硼BN等二维材料上氮化物外延结构成核密度低的问题。结晶度是指二维氮化硼插入层的结晶质量，在X射线单晶衍射中能够获得二维氮化硼的单晶信号，在电子衍射测试中能观察到二维氮化硼的单晶衍射图样，满足这两个条件即证明二维氮化硼具有高度结晶度。如果结晶度不够高，只能在X射线单晶衍射中观察到单晶信号，不能在电子衍射测试中观察到二维氮化硼的单晶衍射图样。如果结晶度极差，则在X射线单晶衍射中不能观察到二维氮化硼的单晶信号以及在电子衍射测试不能观察到二维氮化硼的单晶衍射图样。二维氮化硼BN插入层结晶度越高，引入氮化物外延结构中缺陷密度越低，氮化物外延结构的晶体质量越高。
对于厚度大于5μm的氮化物外延结构，主要考虑异质衬底与氮化物外延结构之间的热失配，异质衬底与氮化物外延结构的热失配≥15％时，氮化硼BN插入层的厚度为10～100nm，能够充分弛豫氮化物外延结构中失配应力，将失配应力降至插入二维氮化硼BN前失配应力的10％以内；异质衬底与氮化物外延结构的热失配＜15％时，氮化硼BN插入层的厚度为1～10nm，能够充分弛豫氮化物外延结构中失配应力，并且随着二维氮化硼BN插入层厚度增加，能够将氮化物外延结构中失配应力弛豫到原应力值的80％～10％区间。氮化硼BN插入层的厚度是指平坦表面的厚度，不包括褶皱即凸起的厚度。
对于厚度小于5μm的氮化物外延结构，主要考虑异质衬底与氮化物外延结构之间的晶格失配，异质衬底与氮化物外延结构的晶格失配≥15％时，氮化硼BN插入层的厚度为10～100nm，能够充分弛豫氮化物外延结构中失配应力，将失配应力降至插入二维氮化硼BN前失配应力的10％以内；异质衬底与氮化物外延结构的晶格失配＜15％时，氮化硼BN插入层的厚度为1～10nm，能够充分弛豫氮化物外延结构中失配应力，并且随着二维氮化硼BN插入层厚度增加，能够将氮化物外延结构中失配应力弛豫到原应力值的80％～10％区间。
在步骤3)中，薄膜沉积技术采用分子束外延法MBE、化学气相沉积法CVD、磁控溅射、脉冲激光沉积PLD和金属有机物化学气相沉积MOCVD中的一种。薄膜沉积技术对不同材料具有不同的沉积速率，通过控制二维氮化硼BN的沉积时间来控制二维氮化硼BN的厚度。沉积过程中，由于异质衬底具有三重或六重晶体对称性，控制生长温度在800～1500℃之间，更倾向于生成具有三重或者六重对称性的二维氮化硼，而不是具有四重对称性的三维氮化硼结构，从而生长二维氮化硼。
在步骤4)中，本发明采用高温热退火技术处理沉积的二维氮化硼，通过高温固相热反应获得高结晶度并且具有褶皱的二维氮化硼BN插入层。高温热退火技术即将沉积的二维氮化硼，采用面对面结构在1500～1700℃范围内常压氮气氛围退火1～8个小时，从而获得1～100nm厚度区间的、具有褶皱形貌的、高度结晶度的二维氮化硼插入层。高温热退火技术，能够通过高温重结晶过程，提高二维氮化硼BN的结晶度；能够通过轻微表面热分解和高温重结晶过程的竞争机制，降温过程中在二维氮化硼BN插入层内引入的张应力，形成褶皱状的表面形貌。
在步骤5)中，对二维氮化硼BN插入层进行表面清洁依次采用：酸刻蚀、化学清洗和氧等离子体轰击，使得二维氮化硼BN插入层的表面形成B-O悬挂键。
酸刻蚀是采用盐酸或氢氟酸等试剂清洗二维氮化硼插入层；化学清洗采用丙酮或乙醇等试剂超声清洗和高温烘烤；氧等离子体轰击是在真空环境采用活性氧原子轰击二维氮化硼BN插入层的表面。酸刻蚀和化学清洗可以除去二维氮化硼BN插入层的表面可能存在的附着物，使二维氮化硼BN插入层的表面洁净。氧等离子体轰击能够在二维氮化硼BN表面形成B-O悬挂键，有利于提高氮化物外延结构最底层结构的成核密度，提高整个氮化物外延结构晶体质量。
在步骤6)中，气相外延技术采用氢化物气相外延HVPE、物理气相输运PVT和化学气相输运CVT中的一种。氮化物外延结构为氮化镓GaN、氮化铝AlN、氮化铟InN、三元合金、四元合金薄膜、氮化镓GaN基异质结、超晶格及量子结构、氮化物纳米线、纳米盘和纳米墙等纳米结构中的一种。
本发明的优点：
本发明通过在氮化物外延结构与异质衬底间引入二维氮化硼BN插入层的方法，利用二维氮化硼BN插入层中原子层间弱分子键连接、易于释放应力等特点，实现氮化物外延结构中应力的可控调制，得到高晶体质量、高性能的氮化物外延结构。
(1)相比其他二维材料，二维氮化硼BN是氮化物材料的一种，制备出的氮化物外延结构易于成核成长、缺陷密度低、晶体质量高；
(2)相比其他三维插入层材料，二维氮化硼BN层与氮化物外延结构间采用准范德瓦尔斯力连接，结合力弱，且二维氮化硼BN具有和异质衬底和氮化物外延结构相反的热膨胀系数，可以有效弛豫异质衬底和氮化物外延结构间的晶格失配应力和热失配应力；
(3)二维氮化硼插入层的引入，可以有效弛豫氮化物外延结构生长过程中的应力积聚和降温过程中的热应力积聚，避免氮化物外延结构生长及降温过程开裂，提高成品率；
(4)与传统的高温外延二维氮化硼BN技术相比，常规薄膜沉积技术和高温热退火技术的结合，具有产能高、易于调控、与传统半导体技术兼容等优势；
(5)通过对二维氮化硼BN插入层结晶度、厚度和表面形貌的选择，在保证氮化物外延结构晶体质量的基础上实现对氮化物外延结构中应力的调制，重复性好；
(6)整体流程具有设备简单，工艺简化，生产成本低，适合大规模产业化应用等优势。
附图说明
图1为根据本发明的利用二维氮化硼插入层调制氮化物外延结构中应力的方法的得到二维氮化硼BN的特征示意图；
图2为根据本发明的利用二维氮化硼插入层调制氮化物外延结构中应力的方法的实施例一得到的二维氮化硼BN插入层的剖面图；
图3为根据本发明的利用二维氮化硼插入层调制氮化物外延结构中应力的方法的实施例一得到的二维氮化硼BN插入层的原子力显微镜图；
图4为根据本发明的利用二维氮化硼插入层调制氮化物外延结构中应力的方法的实施例一得到的氮化镓GaN薄膜的剖面图；
图5为根据本发明的利用二维氮化硼插入层调制氮化物外延结构中应力的方法的实施例二得到的氮化物量子阱结构的剖面图。
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
实施例一
本实施例中，二维氮化硼BN插入层制备方法为磁控溅射，衬底为碳化硅6H-SiC；氮化物外延结构为氮化镓GaN薄膜，制备方法为金属有机物化学气相沉积MOCVD。
本实施例的调制氮化物外延结构中应力的制备方法，包括以下步骤：
1)根据氮化物外延结构为氮化镓GaN薄膜，选择碳化硅6H-SiC，面内晶格常数为0.3081nm，面内热膨胀系数为4.46×10-6K-1；氮化镓GaN的面内晶格常数为0.3189nm，面内热膨胀系数为3.95×10-6K-1；两者的面内晶格失配Δ晶格＝3.4％，热失配Δ热＝11.4％，整体失配较小。对碳化硅6H-SiC的异质衬底进行化学清洗预处理，除去衬底表面上有机物、灰尘等附着物，获得洁净的碳化硅6H-SiC的异质衬底1上表面。
2)根据氮化物外延结构与异质衬底间晶格失配和热失配程度，设计相应的二维氮化硼BN插入层2的形貌、结晶度和厚度，具有褶皱和高结晶度，氮化镓GaN薄膜厚度为3μm，考虑到晶格失配<10％，所以二维氮化硼插入层厚度为3～5nm即可。考虑到氮化物外延结构成核成长和晶体质量问题，采用高度结晶度、具有表面褶皱形貌的高温热退火二维氮化硼BN。该插入层能够释放氮化镓GaN薄膜中的失配应力，弛豫氮化镓GaN薄膜中50％以上的失配应力。
3)采用磁控溅射技术，在碳化硅6H-SiC的异质衬底1的上表面预沉积二维氮化硼BN薄膜：利用磁控溅射负偏压技术清洗蓝宝石表面，然后加热至900℃生长3～5nm二维氮化硼BN薄膜，如图2所示。
4)在氮气氛围1700℃温度区间高温退火，改善二维氮化硼BN表面形貌和结晶质量，，在异质衬底上获得具有褶皱形貌和高度结晶度的二维氮化硼插入层，如图3所示，获得二维氮化硼BN插入层2。
5)对二维氮化硼BN插入层模板进行常温盐酸清洗，化学清洗处理，氧等离子体辐照2分钟等处理，获得洁净的、具有一定数目B-O悬挂键的二维氮化硼BN插入层的上表面。
6)采用金属有机物化学气相沉积MOCVD技术在二维氮化硼BN插入层的上表面进行氮化镓GaN单晶薄膜生长，形成氮化镓GaN薄膜：生长过程采用反射率监测系统调节氮化镓GaN生长过程中的化学计量比和温度等参数，获得一定厚度的(～3μm)、表面粗糙度小于0.5nm的氮化镓GaN薄膜，如图4所示。
在本实施例中，由于二维氮化硼BN插入层中分子力结合弱，能够有效弛豫氮化镓GaN薄膜与碳化硅6H-SiC间的失配应力。X射线衍射XRD测试发现氮化镓GaN薄膜晶体质量显著提高，氮化镓GaN薄膜中应力减小为未插入氮化硼BN插入层条件下的20％左右。
实施例二
本实施例中，二维氮化硼BN插入层制备方法为分子束外延MBE，异质衬底为蓝宝石；氮化物外延结构为氮化镓GaN-氮化铟InN-氮化镓GaN量子阱，制备方法为分子束外延MBE。
本实施例的调制氮化物外延结构中应力的制备方法，包括以下步骤：
1)蓝宝石的面内晶格常数为0.4765nm，面内热膨胀系数为5.0×10-6K-1；氮化镓GaN的面内晶格常数为0.3189nm，面内热膨胀系数为3.95×10-6K-1；两者的面内晶格失配Δ晶格＝39.6％，热失配Δ热＝23.5％，整体失配较大。对蓝宝石的异质衬底进行化学清洗预处理，除去蓝宝石的异质衬底表面上有机物、灰尘等附着物，获得洁净的蓝宝石的异质衬底上表面。
2)氮化镓GaN-氮化铟InN-氮化镓GaN量子阱厚度为4μm，考虑到晶格失配>10％，所以二维氮化硼插入层厚度为10-20nm即可。考虑到氮化物外延结构成核成长和晶体质量问题，采用高结晶度、具有表面褶皱形貌的高温热退火二维氮化硼BN。该插入层可以释放氮化镓GaN薄膜中的失配应力，弛豫氮化镓GaN薄膜中50％以上的失配应力，如图2所示。
3)采用分子束外延MBE，在蓝宝石的异质衬底1的上表面预沉积二维氮化硼BN薄膜：首先加热蓝宝石衬底至800摄氏度以上热处理，然后在850℃区间生长10-20nm二维氮化硼BN薄膜，然后在氮气氛围1700℃温度区间退火，改善二维氮化硼BN表面形貌和结晶质量，如图3所示，获得二维氮化硼BN插入层2。
4)对二维氮化硼BN插入层进行常温盐酸清洗，化学清洗处理，氧等离子体辐照5分钟等处理，获得洁净的、具有一定数目B-O悬挂键的二维氮化硼BN插入层的上表面。
5)采用分子束外延MBE技术在二维氮化硼BN插入层上表面外延氮化镓GaN-氮化铟InN-氮化镓GaN量子阱，形成氮化镓GaN-氮化铟InN-氮化镓GaN量子阱：首先外延氮化镓GaN薄膜3，生长温度在800℃，厚度为2μm；然后外延氮化镓GaN 4-氮化铟InN 5-氮化镓GaN 6量子阱结构，生长温度在700℃，获得一定厚度的(～4μm)、表面粗糙度小于0.5nm的氮化物外延量子阱结构，如图5所示。
在本实施例中，由于二维氮化硼BN插入层原子层间分子力弱，使得氮化镓GaN-氮化铟InN-氮化镓GaN量子阱中的应力大部分弛豫。在二维氮化硼BN插入层上制备氮化镓GaN-氮化铟InN-氮化镓GaN量子阱结构，X射线衍射XRD测试发现其晶体质量得到显著提高。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (10)

1.一种利用二维氮化硼插入层调制氮化物外延结构中应力的方法，其特征在于，所述方法包括以下步骤：
1)根据所需要的氮化物外延结构，选择选择具有三重或者六重对称性的并与氮化物外延结构晶格失配和热失配均小于40％的材料作为异质衬底；
2)根据氮化物外延结构与异质衬底间晶格失配和热失配程度，设计相应的二维氮化硼BN插入层的形貌、结晶度和厚度，其中，二维氮化硼插入层的形貌为表面具有褶皱，并且二维氮化硼插入层具有高度结晶度；
3)采用薄膜沉积技术在三重或者六重对称性的异质衬底上控制生长温度，沉积形成二维氮化硼，通过控制二维氮化硼的沉积时间来控制二维氮化硼的厚度；
4)通过高温热退火技术，通过控制退火时间和温度，在异质衬底上获得具有褶皱形貌和高度结晶度的二维氮化硼插入层；
5)对二维氮化硼BN插入层表面进行洁净，并形成B-O悬挂键；
6)采用薄膜沉积技术或者气相外延技术，在二维氮化硼BN插入层的表面制备氮化物外延结构。
2.如权利要求1所述的方法，其特征在于，在步骤1)中，氮化物外延结构与异质衬底的晶格失配和热失配按照以下方法计算，晶格失配：异质衬底的面内晶格常数为a，氮化物外延结构最下层结构的面内晶格常数为b，则晶格失配Δ晶格的计算公式为Δ晶格＝0.5×|a-b|/(a+b)；热失配：异质衬底的面内热膨胀系数为c，氮化物外延结构最下层结构的面内热膨胀系数为d，则热失配Δ热的计算公式为Δ热＝0.5×|c-d|/(c+d)。
3.如权利要求1所述的方法，其特征在于，在步骤2)中，形貌为表面具有褶皱是指是指二维氮化硼插入层的表面由凸起分为多个区域，每个区域的面积为平方微米级，每个区域内的表面平坦，相邻的区域之间具有凸起，凸起的高度为1～10nm，从而使得二维氮化硼插入层的形貌为表面具有褶皱。
4.如权利要求1所述的方法，其特征在于，在步骤2)中，结晶度是指二维氮化硼插入层的结晶质量，在X射线单晶衍射中能够获得二维氮化硼的单晶信号，在电子衍射测试中能观察到二维氮化硼的单晶衍射图样，满足这两个条件即证明二维氮化硼具有高度结晶度。
5.如权利要求1所述的方法，其特征在于，在步骤2)中，对于厚度大于5μm的氮化物外延结构，考虑异质衬底与氮化物外延结构之间的热失配，异质衬底与氮化物外延结构的热失配≥15％时，氮化硼BN插入层的厚度为10～100nm；异质衬底与氮化物外延结构的热失配＜15％时，氮化硼BN插入层的厚度为1～10nm。
6.如权利要求1所述的方法，其特征在于，在步骤2)中，对于厚度小于5μm的氮化物外延结构，考虑异质衬底与氮化物外延结构之间的晶格失配，异质衬底与氮化物外延结构的晶格失配≥15％时，氮化硼BN插入层的厚度为10～100nm；异质衬底与氮化物外延结构的晶格失配＜15％时，氮化硼BN插入层的厚度为1～10nm。
7.如权利要求1所述的方法，其特征在于，在步骤3)中，采用薄膜沉积技术，异质衬底具有三重或六重晶体对称性，控制生长温度在800～1500℃之间，从而生长二维氮化硼。
8.如权利要求1所述的方法，其特征在于，在步骤4)中，高温热退火技术即将沉积的二维氮化硼，采用面对面结构在1500～1700℃范围内常压氮气氛围退火1～8个小时，从而获得具有褶皱形貌和高度结晶度的二维氮化硼插入层。
9.如权利要求1所述的方法，其特征在于，在步骤5)中，对二维氮化硼BN插入层进行表面清洁依次采用：酸刻蚀、化学清洗和氧等离子体轰击，使得二维氮化硼BN插入层的表面形成B-O悬挂键。
10.如权利要求9所述的方法，其特征在于，在步骤5)中，酸刻蚀是采用试剂清洗二维氮化硼插入层；化学清洗采用试剂超声清洗和高温烘烤；氧等离子体轰击是在真空环境采用活性氧原子轰击二维氮化硼BN插入层的表面。
CN201910449858.9A 2019-05-28 2019-05-28 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法 Pending CN110211869A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910449858.9A CN110211869A (zh) 2019-05-28 2019-05-28 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910449858.9A CN110211869A (zh) 2019-05-28 2019-05-28 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法

Publications (1)

Publication Number Publication Date
CN110211869A true CN110211869A (zh) 2019-09-06

Family

ID=67788974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910449858.9A Pending CN110211869A (zh) 2019-05-28 2019-05-28 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法

Country Status (1)

Country Link
CN (1) CN110211869A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111334781A (zh) * 2020-04-20 2020-06-26 哈尔滨科友半导体产业装备与技术研究院有限公司 一种氮化铝晶体生长所用的大尺寸复合籽晶及其制备方法
CN111986987A (zh) * 2020-09-02 2020-11-24 西安电子科技大学 基于p型掺杂的六方氮化硼外延薄膜制备方法
CN113130296A (zh) * 2021-03-22 2021-07-16 苏州大学 一种六方氮化硼上生长氮化镓的方法
CN114292087A (zh) * 2021-12-28 2022-04-08 北京大学东莞光电研究院 一种无需封装的白光led外延材料制备方法
CN116497455A (zh) * 2023-06-29 2023-07-28 北京大学 一种调控铁电畴尺寸的氮化物铁电半导体的制备方法
CN117637954A (zh) * 2024-01-25 2024-03-01 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117650174A (zh) * 2024-01-30 2024-03-05 江西兆驰半导体有限公司 一种Si基GaN HEMT外延层及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794425A (zh) * 2005-11-17 2006-06-28 金芃 改进的侧向外延法
US20150099348A1 (en) * 2013-10-07 2015-04-09 Samsung Electronics Co., Ltd. Method of growing nitride semiconductor layer and nitride semiconductor formed by the same
KR20150126784A (ko) * 2014-04-30 2015-11-13 어플라이드 머티어리얼스, 인코포레이티드 선택적 에피택셜 실리콘 트렌치 충전 방법
CN109585269A (zh) * 2018-11-09 2019-04-05 北京大学 一种利用二维晶体过渡层制备半导体单晶衬底的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794425A (zh) * 2005-11-17 2006-06-28 金芃 改进的侧向外延法
US20150099348A1 (en) * 2013-10-07 2015-04-09 Samsung Electronics Co., Ltd. Method of growing nitride semiconductor layer and nitride semiconductor formed by the same
KR20150126784A (ko) * 2014-04-30 2015-11-13 어플라이드 머티어리얼스, 인코포레이티드 선택적 에피택셜 실리콘 트렌치 충전 방법
CN109585269A (zh) * 2018-11-09 2019-04-05 北京大学 一种利用二维晶体过渡层制备半导体单晶衬底的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
季锦杰: "化学气相沉积制备二维氮化硼晶体及其性质的研究", 《中国优秀硕士学位论文全文数据库》 *
杨云畅: "化学气相沉积法制备h-BN", 《科学通报》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111334781A (zh) * 2020-04-20 2020-06-26 哈尔滨科友半导体产业装备与技术研究院有限公司 一种氮化铝晶体生长所用的大尺寸复合籽晶及其制备方法
CN111986987A (zh) * 2020-09-02 2020-11-24 西安电子科技大学 基于p型掺杂的六方氮化硼外延薄膜制备方法
CN113130296A (zh) * 2021-03-22 2021-07-16 苏州大学 一种六方氮化硼上生长氮化镓的方法
CN113130296B (zh) * 2021-03-22 2024-04-12 苏州大学 一种六方氮化硼上生长氮化镓的方法
CN114292087A (zh) * 2021-12-28 2022-04-08 北京大学东莞光电研究院 一种无需封装的白光led外延材料制备方法
CN116497455A (zh) * 2023-06-29 2023-07-28 北京大学 一种调控铁电畴尺寸的氮化物铁电半导体的制备方法
CN116497455B (zh) * 2023-06-29 2023-08-22 北京大学 一种调控铁电畴尺寸的氮化物铁电半导体的制备方法
CN117637954A (zh) * 2024-01-25 2024-03-01 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117637954B (zh) * 2024-01-25 2024-04-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117650174A (zh) * 2024-01-30 2024-03-05 江西兆驰半导体有限公司 一种Si基GaN HEMT外延层及其制备方法

Similar Documents

Publication Publication Date Title
CN110211869A (zh) 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法
CN109585269B (zh) 一种利用二维晶体过渡层制备半导体单晶衬底的方法
CN113206003B (zh) 一种在任意自支撑衬底上生长单晶氮化镓薄膜的方法
CN108206130B (zh) 生长在铝箔衬底上的氮化铟纳米柱外延片及其制备方法
CN101378015B (zh) Ⅲ族氮化物半导体和其制造方法
CN101599466B (zh) 一种外延生长用的图形衬底及其制作方法
CN109103070B (zh) 基于纳米图形硅衬底制备高质量厚膜AlN的方法
CN210120127U (zh) 一种复合硅衬底
CN111188090A (zh) 一种高质量氮化铝薄膜的同质外延生长方法
CN101381891B (zh) 一种制备MgZnO单晶薄膜的方法
WO2023082540A1 (zh) 发光器件、氮化铝制品、氮化铝单晶及其制作方法、应用
Zhang et al. Fast growth of high quality AlN films on sapphire using a dislocation filtering layer for ultraviolet light-emitting diodes
CN100545314C (zh) 用于制备高质量氧化锌薄膜的蓝宝石衬底原位处理方法
CN114093753B (zh) 氮化铝单晶衬底的表面处理方法及紫外发光二极管的制备方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
CN111243942A (zh) 利用过渡金属或合金作为缓冲层提高六方氮化硼结晶质量的方法
KR20130122727A (ko) 광학 소자의 제조 방법
CN111477534A (zh) 氮化铝模板及其制备方法
CN106206888B (zh) 生长在铝酸镁钪衬底上的InGaN/GaN量子阱及其制备方法
KR100959290B1 (ko) 질화물 반도체 및 그 제조 방법
JP2004063834A (ja) 電磁鋼基板上への単結晶薄膜生成方法及びその単結晶薄膜装置
CN110323308B (zh) 一种利用石墨烯阻挡层制备氮化物垂直结构led的方法
CN108039321A (zh) 以SiC为衬底GaN基HEMT器件外延生长方法
CN105349953B (zh) 热氧化Zn3N2：III族元素制备p-型氧化锌的方法
CN106536794B (zh) 氮化镓衬底

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190906

WD01 Invention patent application deemed withdrawn after publication