CN1794425A - 改进的侧向外延法 - Google Patents
改进的侧向外延法 Download PDFInfo
- Publication number
- CN1794425A CN1794425A CNA200510125516XA CN200510125516A CN1794425A CN 1794425 A CN1794425 A CN 1794425A CN A200510125516X A CNA200510125516X A CN A200510125516XA CN 200510125516 A CN200510125516 A CN 200510125516A CN 1794425 A CN1794425 A CN 1794425A
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- layer
- epitaxial layer
- epitaxial
- limited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明揭示改进的ELO方法,克服ELO方法的缺点。改进的ELO方法的一个具体实施实例的主要工艺步骤如下:在生长衬底上,生长第一氮化镓外延层。在第一氮化镓外延层上层叠掩膜层,蚀刻第一掩膜层形成第一氮化镓窗口和第一掩膜层条。生长第二氮化镓外延层,覆盖第一掩膜层条,在第二氮化镓外延层上层叠反射/欧姆/应力缓冲层或导电反射/欧姆/应力缓冲层,键合绝缘或导电支持衬底(导电支持衬底的暴露的一面上层叠电极),剥离上述生长衬底、第一氮化镓外延层、第一掩膜层条、和第二氮化镓外延层中带有空洞的部分,没有空洞的第二氮化镓外延层暴露,进行热处理。生长氮化镓外延层并在其上层叠掩膜层和蚀刻掩膜层的工艺步骤可以重复多次。
Description
技术领域
本发明揭示改进的侧向外延法(Epitaxy Lateral Overgrowth,缩写为ELO、LEO、或LEOG),属于半导体电子技术领域。
背景技术
目前,工业上,氮化镓基LED生长在蓝宝石衬底上。但是,存在以下不足之处,氮化镓基外延层和蓝宝石之间的晶格常数有极大的失配,该失配造成氮化镓外延层内的缺陷,因而降低外延层的质量。为了降低缺陷密度,提高生长在蓝宝石衬底上的氮化镓外延层的质量,ELO方法被采用。
在先的ELO方法的工艺步骤包括:利用金属有机物化学气相淀积(MOCVD)、液相外延(LPE)、分子束外延(MBE)、低压分子束外延(LPMBE)、PECVD、和HVPE,等,在生长衬底上层叠氮化镓外延层,在氮化镓外延层上层叠掩膜层,蚀刻掩膜层以形成氮化镓窗口和掩膜层条,继续生长氮化镓外延层,直到覆盖掩膜层条。如此得到的氮化镓外延层的缺陷密度降低了几个数量级。
虽然ELO方法提高了生长于其上的氮化镓外延层的质量,但是,在先的ELO方法的不足之处在于,在氮化镓外延层中存在空洞(voids),高温下易变形,造成器件击穿,等。
因此,需要改进在先的ELO方法,克服上述提到的在先的ELO方法的缺点。
发明内容
本发明揭示改进的ELO方法,克服上述提到的ELO方法的缺点。改进的ELO方法的一个具体实施实例的主要工艺步骤如下:在生长衬底上,生长第一氮化镓外延层。在第一氮化镓外延层上层叠掩膜层,蚀刻掩膜层形成氮化镓窗口和掩膜层条。生长第二氮化镓外延层,覆盖掩膜层条,在第二氮化镓外延层上层叠反射/欧姆/应力缓冲层或导电的反射/欧姆/应力缓冲层,键合绝缘或导电支持衬底(导电支持衬底的暴露的一面上层叠电极),剥离上述生长衬底、第一氮化镓外延层、掩膜层条、和第二氮化镓外延层中带有空洞的部分,第二氮化镓外延层中没有空洞的部分暴露,进行热处理。
生长氮化镓外延层并在其上层叠掩膜层和蚀刻掩膜层的工艺步骤可以重复多次[R.Liu,等,2005中国(厦门)国际半导体照明论坛,112页],见图3。
当采用低熔点金属键合支持衬底时,不需要应力缓冲层。导电硅晶片和金属(包括合金)薄膜或其它导电材料可以被选用作为导电支持衬底。硅晶片的导热性能优于蓝宝石,可以用于大功率氮化镓基LED。硅晶片和氮化铝陶瓷可以被选用作为绝缘支持衬底。选用氮化铝陶瓷作为绝缘支持衬底的好处是:(1)与氮化镓基层的热涨系数的失配小,无需应力缓冲层;(2)氮化铝陶瓷的导热率优于硅晶片。
本发明的目的和能达到的各项效果如下:
(1)本发明的目的是提供改进的ELO方法,克服上述提到的现有的ELO方法的缺点(例如,存在空洞,易变形,易被击穿,等)。
(2)由于下面的原因,改进的ELO方法提供的氮化镓基外延层具有高质量:
生长衬底、第一氮化镓外延层、掩膜层、和第二氮化镓外延层中带有空洞的部分被剥离,在随后进行热处理时,由于对第二氮化镓外延层中没有空洞的部分的晶格的外界束缚力不再存在,氮化镓外延层回复到正常晶体结构,晶格缺陷进一步降低。
(3)层叠反射/欧姆/应力缓冲层以减轻后续生长氮化镓基器件(包括LED)时热涨系数的失配的应力,还可以增加氮化镓基LED的光取出效率。
(4)本发明使用具有高导热率的硅晶片或其它材料作为支持衬底,热传导效率高。
本发明和它的特征及效益将在下面的详细描述中更好的展示。
附图说明
图1a和图1b展示在先的ELO工艺的第一个具体实施实例的示意图。
图2a展示本发明的改进的ELO工艺流程的第一个具体实施实例。
图2b展示图2a的工艺流程的示意图。
图2c到图2e展示采用图2a的工艺流程生产的层叠在支持衬底上的氮化镓外延层的三个具体实施实例。
图3a和图3b展示在先的ELO工艺的第二个具体实施实例的示意图。
图4a展示本发明的改进的ELO工艺流程的第二个具体实施实例。
图4b展示图4a的工艺流程的示意图。
图4c到图4e展示采用图4a的工艺流程生产的层叠在支持衬底上的氮化镓外延层的三个具体实施实例。
具体实施实例和发明的详细描述
虽然本发明的具体化实施实例将会在下面被描述,但下列各项描述只是说明本发明的原理,而不是局限本发明于下列各项具体化实施实例的描述。
注意下列各项:在本发明中,
(1)在图中和描述中,相同的数字代表相同的工艺流程或相同的结构。
(2)生长衬底的材料是从一组材料中选出,该组材料包括,但不限于:蓝宝石,硅,氧化锌,碳化硅,氮化镓,氮化铝,锂铝氧(LiAlO2),锂镓氧(LiGaO2),氮化硼,等。其中,生长衬底的晶格面包括,但不限于:c-平面,a-平面,m-平面,r-平面,等。
(3)层叠氮化镓外延层的方法是从一组方法中选出,该组方法包括,但不限于:MOCVD,MBE,LPMBE,HVPE,LPE,PECVD,等。
(4)掩膜层的材料是从一组金属和电介质材料中选出,该组材料包括,但不限于:二氧化硅(SiO2),氮化硅(SiNx),钨(W),等。
(5)蚀刻掩膜层以形成氮化镓窗口和掩膜层条。氮化镓窗口和掩膜层条的形状,包括,但不限于,条型,环型,等。氮化镓窗口的宽度可以是,但不限于,1微米到50微米。掩膜层条的宽度可以是,但不限于,1微米到50微米。掩膜层条的厚度可以是,但不限于,0.1微米到0.5微米。
(6)反射/欧姆/应力缓冲层的结构包括单层或多层结构,每层的材料是从一组材料中选出,该组材料包括,但不限于:分布布拉格反射器(DBR);金,铑,镍,铂,钯,等高反射率的金属及其组合,组合包括,但不限于,镍/金(Ni/Au),钯/金(Pd/Au),钯/镍(Pd/Ni);铟,锡,银,镉,金锡等金属或合金。层叠反射/欧姆/应力缓冲层的方法包括,但不限于,真空蒸镀,真空溅镀,化学镀,电镀,外延生长,等。
(7)导电支持衬底的材料包括,但不限于:导电硅晶片,导电金属或合金薄膜,导电薄膜。键合的方法包括,但不限于:金属键合,真空蒸镀,真空溅镀,化学镀,电镀,等。
(8)绝缘支持衬底的材料包括,但不限于,硅晶片,氮化铝陶瓷,等。键合的方法包括,金属键合,等。
(9)剥离生长衬底的方法包括,但不限于,精密机械研磨/抛光,选择性湿法或干法蚀刻,加热熔化分离,激光剥离,及它们的组合(例如,精密机械研磨生长衬底到一定的厚度,例如10微米,然后采用湿法或干法蚀刻剩余部分)。
(11)剥离生长衬底、第一氮化镓外延层、掩膜层、和第二氮化镓外延层带有空洞的部分,等,直到第二氮化镓外延层的没有空洞的部分暴露
(12)热处理。此时造成缺陷的第一氮化镓外延层、掩膜层、和第二氮化镓外延层带有空洞的部分已被剥离,造成缺陷的外力已不存在,第二氮化镓外延层中没有空洞的部分回复到正常晶体结构,晶格缺陷密度进一步降低。
图1a和图1b展示在先的ELO方法的第一个具体实施实例的工艺流程的示意图。在先的ELO方法是成熟的工艺。
图1a中,第一氮化镓外延层102层叠在生长衬底101上。第一掩膜层层叠在第一氮化镓外延层102上。蚀刻第一掩膜层以形成第一氮化镓窗口104和第一掩膜层条103。在第一氮化镓窗口104,第二氮化镓外延层105垂直向上生长,长到与第一掩膜层条103相平时,除继续垂直向上生长,开始水平生长。
图1b中,第二氮化镓外延层继续向上生长,并从第一掩膜层条103的两边相向水平生长,直到在第一掩膜层条103的上方相遇,继续向上生长,形成空洞107和第二氮化镓外延层顶部层106。
图2a展示本发明的改进的ELO方法的第一个具体实施实例的工艺流程图。
工艺流程201:准备生长衬底。生长衬底的材料是从一组材料中选出,该组材料包括,但不限于:蓝宝石,硅,氧化锌,碳化硅,氮化镓,氮化铝,锂铝氧(LiAlO2),锂镓氧(LiGaO2),氮化硼,等。其中,生长衬底的晶格面包括,但不限于:c-平面,a-平面,m-平面,r-平面,等。
工艺流程202:层叠第一氮化镓外延层在生长衬底的一面上。
工艺流程203:层叠第一掩膜层,蚀刻第一掩膜层以形成第一氮化镓窗口和第一掩膜层条。第一掩膜层的材料包括,但不限于,二氧化硅(SiO2),氮化硅(SiNx),钨(W),等。第一氮化镓窗口和第一掩膜层条的形状,包括,但不限于,条型,环型,等。第一氮化镓窗口的宽度可以是,但不限于,1微米到50微米。第一掩膜层条的宽度可以是,但不限于,1微米到50微米。第一掩膜层条的厚度可以是,但不限于,0.1微米到0.5微米。
工艺流程204:层叠第二氮化镓外延层或导电氮化镓外延层在第一氮化镓窗口和第一掩膜层条上,直到覆盖第一掩膜层条,并且第二氮化镓外延层或导电氮化镓外延层的顶部中没有空洞。
工艺流程201到工艺流程204与在先的ELO方法的工艺流程相同。
工艺流程205:层叠反射/欧姆/应力缓冲层或导电反射/欧姆/应力缓冲层在第二氮化镓外延层或导电氮化镓外延层上。反射/欧姆/应力缓冲层的结构包括单层或多层结构,每层的材料是从一组材料中选出,该组材料包括,但不限于:分布布拉格反射器(DBR);金,铑,镍,铂,钯,等高反射率的金属及其组合,组合包括,但不限于,镍/金(Ni/Au),钯/金(Pd/Au),钯/镍(Pd/Ni);铟,锡,银,镉,金锡等金属或合金。层叠反射/欧姆/应力缓冲层的方法包括,但不限于,真空蒸镀,真空溅镀,化学镀,电镀,外延生长,等。
工艺流程206:键合导电或绝缘的支持衬底在反射/欧姆/应力缓冲层上。绝缘的支持衬底的材料包括,但不限于,硅晶片,氮化铝陶瓷,等。层叠的方法包括,但不限于,晶片键合,等。当选用热涨系数与氮化镓类似的材料为支持衬底时,例如,氮化铝陶瓷,不需要应力缓冲层。导电的支持衬底的材料包括,但不限于,导电硅晶片,导电金属或合金薄膜,导电薄膜。键合的方法包括,金属薄膜/晶片键合,真空蒸镀,真空溅镀,化学镀,电镀,等。
工艺流程207:剥离生长衬底、第一氮化镓外延层、第一掩膜层条、和第二氮化镓外延层或导电氮化镓外延层中的带有空洞的部分。第二氮化镓外延层或导电氮化镓外延层中的没有空洞的部分暴露。剥离生长衬底的方法包括,但不限于,精密机械研磨/抛光,选择性湿法或干法蚀刻,加热熔化分离,激光剥离,及它们的组合
工艺流程208。热处理。进行热处理时,因为造成第二氮化镓外延层或导电氮化镓外延层中没有空洞的部分的缺陷的第一氮化镓外延层、第一掩膜层条、和第二氮化镓外延层或导电氮化镓外延层中的带有空洞的部分已被剥离,在第二氮化镓外延层内造成缺陷的外力已不存在,因此,第二氮化镓外延层或导电氮化镓外延层中没有空洞的部分的缺陷密度进一步降低。
图2b展示本发明的改进的ELO方法的工艺流程201到工艺流程206所生产的层叠在支持衬底上的第二氮化镓外延层或导电氮化镓外延层的示意图。第一氮化镓外延层212层叠在生长衬底211上,第一氮化镓窗口和第一掩膜层条213形成在第一氮化镓外延层212上,第二氮化镓外延层214层叠在第一氮化镓窗口和第一掩膜层条213上,反射/欧姆/应力缓冲层215层叠在第二氮化镓外延层214上,支持衬底216层叠在反射/欧姆/应力缓冲层215上。
然后,进行工艺流程207,剥离生长衬底211、第一氮化镓外延层212、第一氮化镓窗口和第一掩膜层条213、和第二氮化镓外延层214的带有空洞的部分。第二氮化镓外延层214的没有空洞的部分暴露。进行工艺流程208。
注意,(1)支持衬底可以是导电的或绝缘的。(3)反射/欧姆/应力缓冲层可以是导电的或绝缘的。(4)第二氮化镓外延层可以是导电的或绝缘的。
图2c展示利用图2a的改进的ELO方法所制造的产品的第一个具体实施实例。该具体实施实例由工艺流程201到208制造。在此例子中,反射/欧姆/应力缓冲层215层叠在绝缘支持衬底217和第二氮化镓外延层的没有空洞的部分218之间。
图2d展示利用图2a的改进的ELO方法所制造的产品的第二个具体实施实例。该具体实施实例由工艺流程201到208制造。在此例子中,反射/欧姆/应力缓冲层219是导电的,第二氮化镓外延层的没有空洞的部分220是导电的。导电反射/欧姆/应力缓冲层219层叠在绝缘支持衬底217和导电第二氮化镓外延层的没有空洞的部分220之间。
图2e展示利用图2a的改进的ELO方法所制造的产品的第三个具体实施实例。该具体实施实例由工艺流程201到208制造。在此例子中,反射/欧姆/应力缓冲层219是导电的,第二氮化镓外延层220是导电的。导电反射/欧姆/应力缓冲层219层叠在导电支持衬底221和导电第二氮化镓外延层的没有空洞的部分220之间。
图3a和图3b展示在先的ELO方法的第二个具体实施实例的工艺流程的示意图。在先的EL0方法是成熟的工艺。
图3a中,第一氮化镓外延层212层叠在生长衬底211上。第一掩膜层层叠在第一氮化镓外延层212上。蚀刻第一掩膜层以形成第一氮化镓窗口和第一掩膜层条213。在第一氮化镓窗口,第二氮化镓外延层214垂直向上生长,长到与第一掩膜层条213相平时,除继续垂直向上生长,开始水平生长。第二氮化镓外延层继续向上生长,并从第一掩膜层条213的两边相向水平生长,直到在第一掩膜层条213的上方相遇,继续向上生长,形成空洞和第二氮化镓外延层顶部层301。
层叠第二掩膜层在第二氮化镓外延层顶部层301上。蚀刻第二掩膜层以形成第二氮化镓窗口和第二掩膜层条303。
图3b展示在第二氮化镓窗口,第三氮化镓外延层302垂直向上生长,长到与第二掩膜层条303相平时,除继续垂直向上生长,开始水平生长。第三氮化镓外延层继续向上生长,并从第二掩膜层条303的两边相向水平生长,直到在第二掩膜层条303的上方相遇,继续向上生长,形成空洞和第三氮化镓外延层顶部层304。
图4a展示本发明的改进的ELO方法的第二个具体实施实例的工艺流程图。
工艺流程401到403与改进的ELO方法的第一个具体实施实例的工艺流程201到203相同。
工艺流程404与工艺流程204基本相同,不同之处是工艺流程404只层叠第二氮化镓外延层,没有层叠导电第二氮化镓外延层。
工艺流程405和406重复工艺流程403和404。
工艺流程401到406与在先的ELO方法的第二个具体实施实例的工艺流程相同。
工艺流程407到410与改进的ELO方法的第一个具体实施实例的工艺流程205到208相同。
图4b展示本发明的利用改进的ELO方法的工艺流程401到工艺流程410(图4a)所生产的层叠在支持衬底上的第三氮化镓外延层或导电氮化镓外延层的示意图。第一氮化镓外延层212层叠在生长衬底211上,第一氮化镓窗口和第一掩膜层条411形成在第一氮化镓外延层212上,第二氮化镓外延层412层叠在第一氮化镓窗口和第一掩膜层条411上,第二氮化镓窗口和第二掩膜层条413形成在第二氮化镓外延层412上,第三氮化镓外延层414层叠在第二氮化镓窗口和第二掩膜层条413上。反射/欧姆/应力缓冲层215层叠在第三氮化镓外延层414上,支持衬底216层叠在反射/欧姆/应力缓冲层215上。
然后,进行工艺流程409,剥离生长衬底211、第一氮化镓外延层212、第一氮化镓窗口和第一掩膜层条411、第二氮化镓外延层412,第二氮化镓窗口和第二掩膜层条413、第三氮化镓外延层414的带有空洞的部分。第三氮化镓外延层的没有空洞的部分暴露。进行工艺流程410。
注意,(1)支持衬底可以是导电的或绝缘的。(2)反射/欧姆/应力缓冲层可以是导电的或绝缘的。(4)第三氮化镓外延层可以是导电的或绝缘的。
图4c展示利用图4a的改进的ELO方法所制造的产品的第一个具体实施实例。该具体实施实例由图4a的工艺流程401到410制造。在此例子中,反射/欧姆/应力缓冲层215层叠在绝缘支持衬底217和第三氮化镓外延层的没有空洞的部分415之间。
图4d展示利用图4a的改进的ELO方法所制造的产品的第二个具体实施实例。该具体实施实例由图4a的工艺流程401到410制造。在此例子中,反射/欧姆/应力缓冲层是导电的,第三氮化镓外延层是导电的。导电反射/欧姆/应力缓冲层219层叠在绝缘支持衬底217和导电第三氮化镓外延层的没有空洞的部分416之间。
图4e展示利用图4a的改进的ELO方法所制造的产品的第三个具体实施实例。该具体实施实例由图4a的工艺流程401到410制造。在此例子中,反射/欧姆/应力缓冲层是导电的,第三氮化镓外延层是导电的。导电反射/欧姆/应力缓冲层219层叠在导电支持衬底221和导电第三氮化镓外延层的没有空洞的部分416之间。
上面的具体的描述并不限制本发明的范围,而只是提供一些本发明的具体化的例证。因此本发明的涵盖范围应该由权利要求和它们的合法等同物决定,而不是由上述具体化的详细描述和实施实例决定。
Claims (10)
1.一种改进的侧向外延方法,其工艺步骤包括,但不限于:
(a)层叠第一氮化镓外延层于生长衬底上;
(b)层叠第一掩膜层于所述的第一氮化镓外延层上;
(c)蚀刻所述的第一掩膜层以形成第一氮化镓窗口和第一掩膜层条;
(d)层叠第二氮化镓外延层于所述的第一氮化镓窗口和第一掩膜层条上;
(e)层叠反射/欧姆/应力缓冲层于所述的第二氮化镓外延层上;其中,层叠所述的反射/欧姆/应力缓冲层的方法包括,但不限于:真空蒸镀,真空溅镀,化学镀,电镀,外延生长,等;
(f)键合支持衬底于所述的反射/欧姆/应力缓冲层上;所述的键合的方法包括,但不限于:真空蒸镀,真空溅镀,化学镀,电镀,金属键合,等;
(g)剥离所述的生长衬底、所述的第一氮化镓外延层、所述的第一掩膜层条、和所述的第二氮化镓外延层中带有空洞的部分;第二氮化镓外延层中的没有空洞的部分暴露;
(h)热处理。
2.权利要求1的改进的侧向外延方法,进一步包括,层叠中间媒介层在所述的生长衬底和所述的第一氮化镓外延层之间。
3.权利要求1的改进的侧向外延方法,在工艺步骤(d)之后,依次进行下述工艺步骤(1)、(2)、(3):
(1)层叠第二掩膜层于所述的第二氮化镓外延层上;
(2)蚀刻第二掩膜层以形成第二氮化镓窗口和第二掩膜层条;
(3)层叠第三氮化镓外延层于所述的第二氮化镓窗口和第二掩膜层条上;进而,工艺步骤(e)成为:层叠反射/欧姆/应力缓冲层于所述的第三氮化镓外延层上;其中,层叠所述的反射/欧姆/应力缓冲层的方法包括,但不限于:真空蒸镀,真空溅镀,化学镀,电镀,外延生长,等;
工艺步骤(g)成为:剥离所述的生长衬底、所述的第一氮化镓外延层、所述的第一掩膜层条、所述的第二氮化镓外延层、所述的第二掩膜层条、和所述的第三氮化镓外延层中带有空洞的部分,使得第三氮化镓外延层中的没有空洞的部分暴露。
4.权利要求1的改进的侧向外延方法,其中,所述的生长衬底的材料是从一组材料中选出,该组材料包括,但不限于:蓝宝石,硅,氧化锌,碳化硅,氮化镓,氮化铝,锂铝氧(LiAlO2),锂镓氧(LiGaO2),氮化硼,等;其中,所述的生长衬底的晶格面包括,但不限于:c-平面,a-平面,m-平面,r-平面,等。
5.权利要求1的改进的侧向外延方法,其中,所述的层叠第一氮化镓外延层、层叠第二氮化镓外延层、和层叠第三氮化镓外延层的方法是分别从一组方法中选出,该组方法包括,但不限于:金属有机物化学气相淀积(MOCVD)、液相外延(LPE)、分子束外延(MBE)、HVPE、低压分子束外延(LPMBE),PECVD,等。
6.权利要求1的改进的侧向外延方法,其中,所述的反射/欧姆/应力缓冲层的结构包括单层或多层结构,每层的材料是从一组材料中选出,该组材料包括,但不限于:分布布拉格反射器(DBR);金,铑,镍,铂,钯,等高反射率的金属及其组合,组合包括,但不限于,镍/金(Ni/Au),钯/金(Pd/Au),钯/镍(Pd/Ni);铟,锡,银,镉,金锡等金属或合金。
7.权利要求1的改进的侧向外延方法,其中,所述的第一和第二掩膜层的材料是分别从一组材料中选出,该组材料包括,但不限于:金属材料和电介质材料;所述的金属材料和电介质材料是从一组材料中选出,该组材料包括,但不限于:二氧化硅(SiO2),氮化硅(SiNx),钨(W),等。
8.权利要求1的改进的侧向外延方法,其中,所述的第一和第二氮化镓窗口和掩膜层条的形状,包括,但不限于:条型,环型,等;其中,所述的第一和第二氮化镓窗口的宽度可以是,但不限于,1微米到100微米;所述的第一和第二掩膜层条的宽度可以是,但不限于,1微米到100微米。
9.权利要求1的改进的侧向外延方法,其中,所述的支持衬底的材料是从一组材料中选出,该组材料包括,但不限于:硅晶片,导电硅晶片,金属或合金薄膜,导电薄膜,氮化铝陶瓷片。
10.权利要求1的改进的侧向外延方法,其中,所述的剥离的方法包括,但不限于:精密机械研磨/抛光,选择性蚀刻,加热熔化分离,激光剥离,及它们的组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA200510125516XA CN1794425A (zh) | 2005-11-17 | 2005-11-17 | 改进的侧向外延法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA200510125516XA CN1794425A (zh) | 2005-11-17 | 2005-11-17 | 改进的侧向外延法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1794425A true CN1794425A (zh) | 2006-06-28 |
Family
ID=36805790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA200510125516XA Pending CN1794425A (zh) | 2005-11-17 | 2005-11-17 | 改进的侧向外延法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1794425A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101599522B (zh) * | 2009-06-30 | 2011-05-25 | 厦门市三安光电科技有限公司 | 一种采用绝缘介质阻挡层的垂直发光二极管及其制备方法 |
CN102456721A (zh) * | 2010-10-17 | 2012-05-16 | 金木子 | 陶瓷衬底的氮化镓基芯片及制造方法 |
CN103871906A (zh) * | 2012-12-17 | 2014-06-18 | 英特尔公司 | 通过组合工艺形成的电互连 |
CN109328242A (zh) * | 2016-06-28 | 2019-02-12 | 大日本印刷株式会社 | 蒸镀掩膜、有机半导体元件的制造方法以及有机el显示屏的制造方法 |
CN110211869A (zh) * | 2019-05-28 | 2019-09-06 | 北京大学 | 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法 |
CN111326536A (zh) * | 2018-12-14 | 2020-06-23 | 云谷(固安)科技有限公司 | 导电模组结构、显示装置及导电模组结构制备方法 |
CN112071964A (zh) * | 2020-08-28 | 2020-12-11 | 东莞市中麒光电技术有限公司 | Micro LED芯片的制备方法 |
EP4049306A4 (en) * | 2019-10-23 | 2023-06-14 | The Regents of the University of California | METHOD OF FABRICATION OF A RESONANCE CAVITY AND DISTRIBUTED BRAGG REFLECTOR MIRROR FOR A VERTICAL CAVITY SURFACE EMITTING LASER ON A WINCH OF AN EPITAXIAL LATERAL SECURITY REGION |
-
2005
- 2005-11-17 CN CNA200510125516XA patent/CN1794425A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101599522B (zh) * | 2009-06-30 | 2011-05-25 | 厦门市三安光电科技有限公司 | 一种采用绝缘介质阻挡层的垂直发光二极管及其制备方法 |
CN102456721A (zh) * | 2010-10-17 | 2012-05-16 | 金木子 | 陶瓷衬底的氮化镓基芯片及制造方法 |
CN103871906A (zh) * | 2012-12-17 | 2014-06-18 | 英特尔公司 | 通过组合工艺形成的电互连 |
US10028394B2 (en) | 2012-12-17 | 2018-07-17 | Intel Corporation | Electrical interconnect formed through buildup process |
CN109328242A (zh) * | 2016-06-28 | 2019-02-12 | 大日本印刷株式会社 | 蒸镀掩膜、有机半导体元件的制造方法以及有机el显示屏的制造方法 |
CN109328242B (zh) * | 2016-06-28 | 2021-04-06 | 大日本印刷株式会社 | 蒸镀掩膜、有机半导体元件的制造方法以及有机el显示屏的制造方法 |
CN111326536A (zh) * | 2018-12-14 | 2020-06-23 | 云谷(固安)科技有限公司 | 导电模组结构、显示装置及导电模组结构制备方法 |
CN110211869A (zh) * | 2019-05-28 | 2019-09-06 | 北京大学 | 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法 |
EP4049306A4 (en) * | 2019-10-23 | 2023-06-14 | The Regents of the University of California | METHOD OF FABRICATION OF A RESONANCE CAVITY AND DISTRIBUTED BRAGG REFLECTOR MIRROR FOR A VERTICAL CAVITY SURFACE EMITTING LASER ON A WINCH OF AN EPITAXIAL LATERAL SECURITY REGION |
CN112071964A (zh) * | 2020-08-28 | 2020-12-11 | 东莞市中麒光电技术有限公司 | Micro LED芯片的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1794425A (zh) | 改进的侧向外延法 | |
JP5312797B2 (ja) | オプトエレクトロニクス用基板の作製方法 | |
EP2262012B1 (en) | Light-emitting diode and a method of manufacturing thereof | |
CN1604409A (zh) | 半导体发光元件 | |
CN1905224A (zh) | 通孔垂直结构的半导体芯片或器件 | |
JP2010056458A (ja) | 発光素子の製造方法 | |
CN1933196A (zh) | 发光器件及其制造方法 | |
TW201118946A (en) | Method for manufacturing free-standing substrate and free-standing light-emitting device | |
CN1801498A (zh) | 分立晶粒垂直结构的led芯片制备方法 | |
CN1667846A (zh) | 发光元件及其制造方法 | |
CN1933205A (zh) | 生长半导体衬底的方法、氮化物基发光器件及其制造方法 | |
CN1447485A (zh) | 氮化物系半导体元件及其制造方法 | |
CN1670916A (zh) | 第ⅲ族氮化物晶体衬底、其制造方法及第ⅲ族氮化物半导体器件 | |
CN1934720A (zh) | 半导体发光元件及照明装置 | |
CN1839470A (zh) | 半导体器件上导电金属层的制作 | |
CN101997068B (zh) | 一种制备GaN基LED的方法 | |
CN1688030A (zh) | 生长于硅衬底上的垂直结构的半导体芯片或器件 | |
CN1630111A (zh) | 垂直结构的半导体芯片或器件(包括高亮度led)及其批量生产方法 | |
JP2013517621A (ja) | 基板の熱膨張を補償する層を備える半導体発光装置 | |
CN1722482A (zh) | 导电和绝缘准氧化锌衬底及垂直结构的半导体发光二极管 | |
TW201241876A (en) | A epitaxialstructure and method for making the same | |
EP2802002B1 (en) | Method for the manufacturing of a substrate having a hetero-structure | |
CN111771256B (zh) | 半导体元件的制造方法 | |
CN1674312A (zh) | 垂直结构的半导体芯片或器件(包括高亮度led) | |
KR102075994B1 (ko) | 기판 분리 장치 및 기판 분리 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |