CN111326536A - 导电模组结构、显示装置及导电模组结构制备方法 - Google Patents
导电模组结构、显示装置及导电模组结构制备方法 Download PDFInfo
- Publication number
- CN111326536A CN111326536A CN201811536978.4A CN201811536978A CN111326536A CN 111326536 A CN111326536 A CN 111326536A CN 201811536978 A CN201811536978 A CN 201811536978A CN 111326536 A CN111326536 A CN 111326536A
- Authority
- CN
- China
- Prior art keywords
- conductive
- layer
- film layer
- conductive film
- module structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000000151 deposition Methods 0.000 claims description 72
- 230000008021 deposition Effects 0.000 claims description 58
- 239000004020 conductor Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 150000004767 nitrides Chemical group 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910002601 GaN Inorganic materials 0.000 description 9
- 230000035882 stress Effects 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
Abstract
本发明提供一种导电模组结构、显示装置及导电模组结构制备方法，该导电模组结构包括第一导电层，第一导电层包括层叠设置的第一导电膜层、第二导电膜层和第三导电膜层，其中，第一导电膜层包括间隔排布的凹槽，在凹槽内，第二导电膜层和第三导电膜层之间设置有空间间隙。本发明提供的导电模组结构，借助于导电层中设置的空间间隙，实现了缓冲导电模组结构受到的外力应力的目的，充分避免了导电模组结构在外力作用下出现裂纹甚至失效的情况。尤其当凹槽的高宽比大于或等于1时，有利于第二导电膜层和第三导电膜层之间的空间间隙的形成。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种导电模组结构、显示装置及导电模组结构制备方法。
背景技术
在现有显示装置的制备过程中，显示装置中的导电模组结构极易在外力作用下产生裂纹，甚至失效。比如，在制造蓝宝石衬底的发光二极管时，通常利用激光剥离的方法将导电模组结构(比如GaN层)与蓝宝石衬底基板分离，但是，当激光辐照导电膜组结构中的外延层(比如μ-GaN层)界面时，外延层吸收激光能量分解，并在分解同时产生较大的应力释放和高压氮气冲击，产生的冲击波导致外延层出现裂纹，甚至使发光二极管彻底失效。
发明内容
有鉴于此，本发明致力于提供一种导电模组结构、显示装置及导电模组结构制备方法，以解决现有导电模组结构极易在外力作用下出现裂纹甚至失效的问题。
第一方面，本发明提供一种导电模组结构，该导电模组结构包括第一导电层，第一导电层包括层叠设置的第一导电膜层、第二导电膜层和第三导电膜层，其中，第一导电膜层包括间隔排布的凹槽，在凹槽内，第二导电膜层和第三导电膜层之间设置有空间间隙。
可选地，该导电模组结构进一步包括第二导电层，第二导电层层叠设置于第一导电层上。
可选地，第二导电层的膜层结构与第一导电层的膜层结构相同。
可选地，第一导电层为氮化系外延层，第二导电层为氮化系半导体层。
可选地，凹槽的高宽比大于或等于1。
可选地，凹槽的高宽比大于或等于3。
第二方面，本发明还提供一种显示装置，该显示装置包括上述任一实施例所提及的导电模组结构。
第三方面，本发明还提供一种导电模组结构制备方法，该导电模组结构制备方法包括在衬底基板上沉积导电材料形成间隔排布的导电柱，形成第一导电膜层，其中，相邻导电柱之间包括凹槽；在第一导电膜层上以第一沉积速率沉积导电材料，形成第二导电膜层；在第二导电膜层上以第二沉积速率沉积导电材料，形成第三导电膜层，其中，第二沉积速率大于第一沉积速率，不同的沉积速率使凹槽内的第二导电膜层和第三导电膜层之间产生空间间隙。
可选地，第一沉积速率小于1000nm/min；和/或第二沉积速率大于2000nm/min。
可选地，第一导电膜层通过在包括预设镂空区域的掩模板上沉积导电材料制备而成。
本发明实施例提供的导电模组结构，通过在第一导电膜层上设置间隔排布的凹槽，将第二导电膜层和第三导电膜层依次层叠设置到第一导电膜层上，并使第二导电膜层和第三导电膜层之间留存有空间间隙的方式，借助于导电层中设置的空间间隙，实现了缓冲导电模组结构受到的外力应力的目的，充分避免了导电模组结构在外力作用下出现裂纹甚至失效的情况。尤其当凹槽的高宽比大于或等于1时，有利于第二导电膜层和第三导电膜层之间的空间间隙的形成。
此外，当衬底基板为蓝宝石衬底基板，导电模组结构中的第一导电层为氮化系外延层时，在采用激光剥离手段将导电模组结构剥离蓝宝石衬底基板的过程中，第一导电层(即氮化系外延层)中的空间间隙能够充分缓冲应力和氮气冲击，从而避免第一导电层裂纹的出现。
附图说明
图1所示为本发明一实施例提供的导电模组结构的结构示意图。
图2a至图2d所示为本发明另一实施例提供的导电模组结构的主要制备状态的结构示意图。
图3所示为本发明一实施例提供的导电模组结构制备方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
针对于现有导电模组结构极易在外力作用下出现裂纹甚至失效的问题，本发明提供了一种导电模组结构及导电模组结构制备方法，以使导电模组结构具备缓冲外力应力的能力，进而避免导电模组结构在外力作用下出现裂纹甚至失效的情况。
本发明提供的导电模组结构包括第一导电层，第一导电层包括层叠设置的第一导电膜层、第二导电膜层和第三导电膜层，其中，第一导电膜层包括间隔排布的凹槽，在凹槽内，第二导电膜层和第三导电膜层之间设置有空间间隙。
图1所示为本发明一实施例提供的导电模组结构的结构示意图。如图1所示，本发明实施例提供的导电模组结构设置于衬底基板1上，本发明实施例提供的导电模组结构包括第一导电层2，第一导电层2包括层叠设置的第一导电膜层21、第二导电膜层22和第三导电膜层23，其中，第一导电膜层21包括若干间隔排布的导电柱211，即相邻导电柱211之间包括凹槽212，若干凹槽212亦间隔排布，第二导电膜层22层叠沉积于第一导电膜层21上，第三导电膜层23层叠沉积于第二导电膜层22上，并且，在相邻导电柱211之间的凹槽212内，第二导电膜层22和第三导电膜层23之间设置有空间间隙。
优选地，为了保证第二导电膜层22和第三导电膜层23之间的空间间隙的存在，则至少保证凹槽212的高宽比大于或等于1，其中，凹槽212的高为图1所示方位的凹槽212的上下方向的长度，凹槽212的宽为图1所示方位的凹槽212的左右方向的长度。
需要说明的是，如果凹槽212具有足够大的高宽比(比如高宽比大于或等于1)，那么在第二导电膜层22沉积到第一导电膜层21上的过程中，在凹槽212上方沉积的第二导电膜层22的导电材料会落入凹槽212内，当利用较低的沉积速率将第二导电膜层22的导电材料沉积到第一导电膜层21上时，由于沉积速率较低，则凹槽212内的第二导电膜层22的导电材料会有提前“收口”的趋势。基于此，在第三导电膜层23沉积到第二导电膜层22上的过程中，当利用较高的沉积速率将第三导电膜层23的导电材料沉积到第二导电膜层22上时，借助于凹槽212内的第二导电膜层22的“收口”结构和较高的沉积速率，第三导电膜层23的导电材料会在沉积到凹槽212内的第二导电膜层22上时，与凹槽212内的第二导电膜层22之间形成空间间隙，因此，在凹槽212内，第二导电膜层22和第三导电膜层之间的空间间隙得以形成。
优选地，为了进一步保证第二导电膜层22和第三导电膜层23之间的空间间隙的存在，则至少保证凹槽212的高宽比大于或等于3。
应当理解，第二导电膜层22和第三导电膜层23之间设置的空间间隙能够起到缓冲外力应力的作用，进而增强了导电模组结构的稳定性和可靠性。
本发明实施例提供的导电模组结构，借助于导电层中设置的空间间隙，实现了缓冲导电模组结构受到的外力应力的目的，充分避免了导电模组结构在外力作用下出现裂纹甚至失效的情况。
需要说明的是，第二导电膜层22亦可以只设置于第一导电膜层21的凹槽内，只要保证第二导电膜层22和第三导电膜层23之间有空间间隙存在即可。
在本发明一实施例中，导电模组结构进一步包括第二导电层，该第二导电层层叠设置于图1所示实施例的第一导电层2上。应当理解，在第一导电层上层叠设置第二导电层的设置方式，能够进一步提高本发明实施例提供的导电模组结构的适应能力和应用广泛性。
优选地，第二导电层的膜层结构与第一导电层的膜层结构相同。也就是说，第二导电层同样具备三层导电膜层，并且三层导电膜层之间包括有空间间隙。应当理解，将第二导电层同样设置成具有空间间隙的膜层结构，能够进一步提高本发明实施例提供的导电模组结构的应力缓冲能力，进一步避免导电模组结构在外力作用下出现裂纹甚至失效的情况。
注意，导电模组结构所包括的层叠设置的导电层的具体数量可根据实际情况自行设定，包括但不限于本发明实施例所提及的两层。比如，在本发明另一实施例中，导电模组结构所包括的导电层的数量为三层。
图2a至图2d所示为本发明另一实施例提供的导电模组结构的主要制备状态的结构示意图。在本发明实施例中，导电模组结构包括依次层叠设置到衬底基板1的三层导电层，其中，第一导电层31包括有空间间隙。
如图2a所示，首先在衬底基板1上利用掩模板4沉积若干间隔排布的导电柱3111，相邻导电柱3111之间包括凹槽3112，间隔排布的导电柱3111形成第一导电层31的第一导电膜层311。
优选地，凹槽3112的高宽比大于或等于1。更优选地，凹槽3112的高宽比大于或等于3。
需要说明的是，只有当凹槽3112的高宽比足够大(比如大于或等于1)时，才能为后续空间间隙的形成提供前提。
如图2b所示，在相邻导电柱3111的凹槽3112内以第一沉积速率沉积导电材料，以形成第二导电膜层312，其中，第一沉积速率为较低的沉积速率。
应当理解，结合导电材料较低的沉积速率和凹槽3112较大的高宽比，才会在填充凹槽3112的过程中，使填充的导电材料有提前“收口”的趋势(即在凹槽内形成间隙)。
优选地，第一沉积速率小于1000nm/min。应当理解，当第一沉积速率小于1000nm/min时，才能充分保证所填充的导电材料的提前“收口”趋势，进而为后续空间间隙的形成提供前提条件。
需要说明的是，以第一沉积速率沉积的导电材料亦可以直接覆盖沉积第一导电层，也就是说，以第一沉积速率沉积的导电材料不仅沉积到凹槽3112内，而且沉积到导电柱3111上。应当理解，只要保证所沉积的第二导电膜层312和第三导电膜层之间留存有空间间隙即可，本发明实施例对此不进行统一限定。
如图2c所示，在如图2b所示的结构上方以第二沉积速率沉积导电材料，以形成第三导电膜层313，其中，第二沉积速率为大于第一沉积速率的较高的沉积速率。
应当理解，由于沉积速率高，所以所沉积的导电材料不会完全充满第二导电膜层312形成的空间间隙，而是会直接形成对应的空间间隙的封口。
优选地，第二沉积速率大于2000nm/min。应当理解，当第一沉积速率大于2000nm/min时，才能充分保证所填充的导电材料能够在具有提前“收口”趋势的第二导电膜层312上形成封口，进而形成空间间隙。
如图2d所示，在制备完毕第一导电层31的基础上，继续层叠设置第二导电层32和第三导电层33，进而形成如图2d所示的导电模组结构。
应当理解，制备各个导电层所用到的导电材料均可根据各个导电层的具体情况自行设定，本发明实施例并非是将导电材料限定为同一种。比如，如果第二导电层32为N-GaN层，则所对应的导电材料为N-GaN；如果第三导电层33为P-GaN层，则所对应的导电材料为P-GaN。
在本发明一实施例中，衬底基板1为蓝宝石衬底基板，第一导电层31为氮化系外延层，第二导电层32和第三导电层33为氮化系半导体层。
优选地，氮化系外延层采用氮化铝(AlN)或氮化镓(GaN)材料制备。
优选地，氮化系半导体层采用氮化铝(AlN)或氮化镓(GaN)材料制备。
由于氮化铝(AlN)、氮化镓(GaN)等氮化系导电材料具有热膨胀系数小、抗侵蚀能力强、耐热性高及稳定性强等诸多优势，因此，采用氮化铝(AlN)、氮化镓(GaN)等材料作为导电层材料能够极大提高导电层的导电能力和应力缓冲能力。尤其是采用激光剥离手段将导电模组结构剥离蓝宝石衬底基板的过程中，第一导电层31(即氮化系外延层)中的空间间隙能够缓冲应力和氮气冲击，从而避免第一导电层31裂纹的出现。
优选地，第一导电层31为μ-GaN层，第二导电层32为N-GaN层，第三导电层33为P-GaN层。
在本发明一实施例中，第一沉积速率和第二沉积速率根据导电材料决定。也就是说，第一沉积速率和第二沉积速率的具体值根据具体的导电材料来决定，不同的导电材料沉积时采用的最佳第一沉积速率、第二沉积速率不同，在本发明实施例中，只要保证导电材料的第一沉积速率小于第二沉积速率即可。
在本发明一实施例中，还提供一种显示装置，该显示装置包括上述任一实施例所提及的导电模组结构。
图3所示为本发明一实施例提供的导电模组结构制备方法的流程示意图。如图3所示，本发明实施例提供的导电模组结构制备方法包括：
步骤S10:在衬底基板上沉积导电材料形成间隔排布的导电柱，形成第一导电膜层，其中，相邻导电柱之间包括凹槽。
优选地，通过在包括预设镂空区域的掩模板上沉积导电材料形成导电柱，即形成第一导电膜层。需要说明的是，借助于包括预设镂空区域的掩模板形成导电柱，能够精准控制导电柱的设置位置及设置高度，进而实现简化第一导电膜层的制备工艺过程的目的。
步骤S20:在第一导电膜层上以第一沉积速率沉积导电材料，形成第二导电膜层。
步骤S30:在第二导电膜层上以第二沉积速率沉积导电材料，形成第三导电膜层，其中，第二沉积速率大于第一沉积速率，不同的沉积速率使凹槽内的第二导电膜层和第三导电膜层之间产生空间间隙。
在实际应用过程中，首先在衬底基板上沉积导电材料以形成间隔排布的导电柱，进而若干导电柱形成第一导电膜层，其中，相邻导电柱之间包括凹槽，然后在第一导电膜层上以第一沉积速率(即较低的沉积速率)沉积导电材料，以形成第二导电膜层，最后在第二导电膜层上以第二沉积速率(即较高的沉积速率)沉积导电材料，以形成第三导电膜层，其中，第二沉积速率大于第一沉积速率。
本发明实施例提供的导电模组结构制备方法，通过首先沉积若干间隔排布的导电柱，形成第一导电膜层，并在第一导电膜层上分别以第一沉积速率和第二沉积速率沉积第二导电膜层和第三导电膜层，并设定第一沉积速率小于第二沉积速率的方式，使第二导电膜层和第三导电膜层之间留存有空间间隙，借助于留存的空间间隙，实现了缓冲导电模组结构受到的外力应力的目的，充分避免了导电模组结构在外力作用下出现裂纹甚至失效的情况。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种导电模组结构，包括第一导电层，其特征在于，所述第一导电层包括层叠设置的第一导电膜层、第二导电膜层和第三导电膜层，所述第一导电膜层包括间隔排布的凹槽，在所述凹槽内，所述第二导电膜层和所述第三导电膜层之间设置有空间间隙。
2.如权利要求1所述的导电模组结构，其特征在于，进一步包括第二导电层，所述第二导电层层叠设置于所述第一导电层上。
3.如权利要求2所述的导电模组结构，其特征在于，所述第二导电层的膜层结构与所述第一导电层的膜层结构相同。
4.如权利要求2所述的导电模组结构，其特征在于，所述第一导电层为氮化系外延层，所述第二导电层为氮化系半导体层。
5.如权利要求1所述的导电模组结构，其特征在于，所述凹槽的高宽比大于或等于1。
6.如权利要求5所述的导电模组结构，其特征在于，所述凹槽的高宽比大于或等于3。
7.一种显示装置，其特征在于，包括如权利要求1至6任一所述的导电模组结构。
8.一种导电模组结构制备方法，其特征在于，包括：
在衬底基板上沉积导电材料形成间隔排布的导电柱，形成第一导电膜层，其中，相邻所述导电柱之间包括凹槽；
在所述第一导电膜层上以第一沉积速率沉积导电材料，形成第二导电膜层；
在所述第二导电膜层上以第二沉积速率沉积导电材料，形成第三导电膜层，其中，第二沉积速率大于第一沉积速率，不同的沉积速率使所述凹槽内的所述第二导电膜层和所述第三导电膜层之间产生空间间隙。
9.如权利要求8所述的导电模组结构制备方法，其特征在于，所述第一沉积速率小于1000nm/min；和/或所述第二沉积速率大于2000nm/min。
10.如权利要求8所述的导电模组结构制备方法，其特征在于，所述第一导电膜层通过在包括预设镂空区域的掩模板上沉积导电材料制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811536978.4A CN111326536A (zh) | 2018-12-14 | 2018-12-14 | 导电模组结构、显示装置及导电模组结构制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811536978.4A CN111326536A (zh) | 2018-12-14 | 2018-12-14 | 导电模组结构、显示装置及导电模组结构制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111326536A true CN111326536A (zh) | 2020-06-23 |
Family
ID=71166635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811536978.4A Pending CN111326536A (zh) | 2018-12-14 | 2018-12-14 | 导电模组结构、显示装置及导电模组结构制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111326536A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112331714A (zh) * | 2021-01-04 | 2021-02-05 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1246233A2 (en) * | 2001-03-27 | 2002-10-02 | Nec Corporation | Semiconductor substrate made of group III nitride, and process for manufacture thereof |
| US20040123796A1 (en) * | 2001-02-14 | 2004-07-01 | Seiji Nagai | Production method for semiconductor crystal and semiconductor luminous element |
| CN1794425A (zh) * | 2005-11-17 | 2006-06-28 | 金芃 | 改进的侧向外延法 |
| US20060266281A1 (en) * | 2004-05-18 | 2006-11-30 | Bernard Beaumont | Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof |
| JP2012009483A (ja) * | 2010-06-22 | 2012-01-12 | Stanley Electric Co Ltd | 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。 |
| US20130200391A1 (en) * | 2010-09-28 | 2013-08-08 | North Carolina State University | Gallium nitride based structures with embedded voids and methods for their fabrication |
| CN103872201A (zh) * | 2012-12-14 | 2014-06-18 | 首尔伟傲世有限公司 | 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法 |
| US20140217357A1 (en) * | 2013-02-05 | 2014-08-07 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
-
2018
- 2018-12-14 CN CN201811536978.4A patent/CN111326536A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040123796A1 (en) * | 2001-02-14 | 2004-07-01 | Seiji Nagai | Production method for semiconductor crystal and semiconductor luminous element |
| EP1246233A2 (en) * | 2001-03-27 | 2002-10-02 | Nec Corporation | Semiconductor substrate made of group III nitride, and process for manufacture thereof |
| US20060266281A1 (en) * | 2004-05-18 | 2006-11-30 | Bernard Beaumont | Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof |
| CN1794425A (zh) * | 2005-11-17 | 2006-06-28 | 金芃 | 改进的侧向外延法 |
| JP2012009483A (ja) * | 2010-06-22 | 2012-01-12 | Stanley Electric Co Ltd | 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。 |
| US20130200391A1 (en) * | 2010-09-28 | 2013-08-08 | North Carolina State University | Gallium nitride based structures with embedded voids and methods for their fabrication |
| CN103872201A (zh) * | 2012-12-14 | 2014-06-18 | 首尔伟傲世有限公司 | 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法 |
| US20140217357A1 (en) * | 2013-02-05 | 2014-08-07 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112331714A (zh) * | 2021-01-04 | 2021-02-05 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN112331714B (zh) * | 2021-01-04 | 2021-04-23 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5091233B2 (ja) | 垂直型発光素子及びその製造方法 | |
| KR102135352B1 (ko) | 표시장치 | |
| JP4177097B2 (ja) | Ｉｉｉ−ｖ窒化物半導体ベースの放射線を発する半導体チップを製造する方法および放射線を発する半導体チップ | |
| KR100856089B1 (ko) | 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법 | |
| KR100769727B1 (ko) | 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법 | |
| US8871544B2 (en) | Vertical light-emitting devices having patterned emitting unit and methods of manufacturing the same | |
| TWI619265B (zh) | 具有經選擇之熱膨脹及／或表面特性之固態照明裝置及相關方法 | |
| KR101735670B1 (ko) | 발광 소자 | |
| KR101537330B1 (ko) | 질화물 반도체 발광 소자 제조 방법 | |
| CN101794849B (zh) | 一种SiC衬底GaN基LED的湿法腐蚀剥离方法 | |
| US8912551B2 (en) | Substrate assembly for crystal growth and fabricating method for light emitting device using the same | |
| CN107210341A (zh) | 高效led以及制造方法 | |
| US20090101886A1 (en) | Semiconductor light-emitting device and method of fabricating the same | |
| CN102738342A (zh) | 发光器件及其制造方法 | |
| CN102593316A (zh) | 晶片级发光装置封装件及其制造方法 | |
| KR101737981B1 (ko) | 마이크로 어레이 형태의 질화물 발광 소자 및 그 제조 방법 | |
| CN103928582A (zh) | 一种化合物半导体元件及其制备方法 | |
| CN106653968A (zh) | Iii‑v族氮化物生长用复合衬底、器件结构及制备方法 | |
| KR20140132524A (ko) | 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법 | |
| CN111326536A (zh) | 导电模组结构、显示装置及导电模组结构制备方法 | |
| KR20190133417A (ko) | 발광 소자 및 이의 제조 방법 | |
| JP5739118B2 (ja) | 発光素子パッケージ及びその製造方法 | |
| KR100889569B1 (ko) | 질화물계 발광소자 및 그 제조방법 | |
| KR100757802B1 (ko) | 수직형 발광 다이오드 및 그 제조방법 | |
| CN106784217A (zh) | 复合衬底、半导体器件结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200623 |