CN112331714B - 显示基板及显示装置 - Google Patents

Abstract

一种显示基板及显示装置。该显示基板包括第一导电结构，该第一导电结构包括相对的第一表面和第三表面以及相对的第二表面和第四表面，该第一表面与第二表面的材料相同，该第一表面和第二表面分别与衬底基板的板面形成不同的夹角；该第一表面上设置有第一表面微结构，该第二表面上设置有第二表面微结构；该第一表面微结构具有与衬底基板垂直的第一截面，该第一截面在该第三表面具有第一正投影；该第一正投影的长度小于该第一表面微结构在该第一截面上的长度；该第二表面微结构具有与衬底基板垂直的第二截面，该第二截面在该第四表面上具有第二正投影，该第二正投影的长度小于该第二表面微结构在该第二截面上的长度。该显示基板可以有效提高良率。

Description

显示基板及显示装置

技术领域

本公开实施例涉及一种显示基板及显示装置。

背景技术

在显示领域，有机发光二极管（OLED）显示面板具有自发光、对比度高、能耗低、视角广、响应速度快、可用于挠曲性面板、使用温度范围广、制造简单等特点，具有广阔的发展前景。

发明内容

本公开至少一实施例提供一种显示基板，包括：衬底基板及位于所述衬底基板上的第一导电结构。所述第一导电结构包括背离所述衬底基板的第一表面和第二表面，所述第一表面和所述第二表面的材料相同；所述第一表面与所述衬底基板的板面具有第一夹角，所述第二表面与所述衬底基板的板面具有第二夹角，所述第一夹角与所述第二夹角不同；所述第一表面上设置有第一表面微结构，所述第二表面上设置有第二表面微结构；所述第一导电结构还包括靠近所述衬底基板的第三表面和第四表面，所述第三表面与所述第一表面相对，所述第四表面与所述第二表面相对；所述第一表面微结构具有与所述衬底基板垂直的第一截面，所述第一截面在所述第三表面具有第一正投影；所述第一正投影的长度小于所述第一表面微结构在所述第一截面上的长度；所述第二表面微结构具有与所述衬底基板垂直的第二截面，所述第二截面在所述第四表面上具有第二正投影，所述第二正投影的长度小于所述第二表面微结构在所述第二截面上的长度。

在一些示例中，所述第一截面的两端之间的距离和所述第二截面的两端的距离分别大于0.1微米小于1微米。

在一些示例中，在垂直于所述衬底基板的方向上，所述第一表面微结构与所述第三表面至少部分重叠，所述第二表面微结构与所述第四表面至少部分重叠。

在一些示例中，所述第三表面和所述第四表面的至少之一为平坦表面。

在一些示例中，所述第一表面微结构在所述第三表面上的正投影的面积小于所述第一表面微结构的表面积；所述第二表面微结构在所述第四表面上的正投影的面积小于所述第二表面微结构的表面积。

在一些示例中，所述第一导电结构在所述第一表面微结构处的最小厚度小于所述第一导电结构的平均厚度且大于所述第一导电结构的平均厚度的3/5。

在一些示例中，所述第一表面微结构在所述第一截面具有第一端点、第一中间点和第二端点，所述第二表面微结构在所述第二表面微结构具有第三端点、第二中间点和第四端点；所述第一中间点与所述第三表面的距离和所述第一端点及第二端点与所述第三表面的距离均不相等，所述第二中间点与所述第四表面的距离和所述第三端点及所述第四端点与所述第四表面的距离均不相等。

在一些示例中，所述第一夹角大于0度，所述第二夹角等于0度。

在一些示例中，所述第一表面微结构在所述第一截面具有第一端点和第二端点，所述第二表面微结构在所述第二截面具有第三端点和第四端点；所述第一端点和所述第二端点构成的线段的中点与所述第三端点和所述第四端点的构成的线段的中点相对于所述衬底基板的板面的距离不同。

在一些示例中，所述第一端点与所述第二端点之间的距离大于所述第三端点与所述第四端点之间的距离。

在一些示例中，所述显示基板还包括位于所述第一导电结构靠近所述衬底基板一侧的第一绝缘层，所述第一绝缘层包括分别与所述第一导电结构的第三表面和第四表面分别直接接触的第一部分和第二部分，所述第一部分的最小厚度小于所述第二部分的最小厚度。

在一些示例中，所述显示基板还包括位于所述第一绝缘层靠近所述衬底基板一侧的第二导电结构，所述第一绝缘层的第一部分包覆所述第二导电结构的至少部分。

在一些示例中，在垂直于衬底基板的方向上，所述第一表面微结构与所述第二导电结构不重叠。

在一些示例中，所述第一导电结构通过贯穿所述第一绝缘层的第一过孔与所述第二导电结构电连接；在垂直于所述衬底基板的方向上，所述第一表面微结构与所述第一过孔的至少部分重叠。

在一些示例中，所述第一绝缘层包括层叠设置的第一子层和第二子层，所述第二子层相较于所述第一子层远离所述衬底基板；所述第一子层包括被所述第一过孔暴露的第一侧面，所述第二子层包括被所述第一过孔暴露的第二侧面，所述第一侧面与所述第二侧面中的至少之一与所述第一导电结构的第三表面直接接触。

在一些示例中，所述第一侧面与所述衬底基板的夹角大于所述第二侧面与所述衬底基板的夹角。

在一些示例中，所述第二子层的致密度高于所述第一子层。

在一些示例中，所述第一表面的氧含量高于所述第三表面的氧含量。

在一些示例中，所述第一表面微结构在所述第一截面具有第一端点和第二端点，所述第一截面距离所述第三表面最近的点与所述第一端点和所述第二端点的距离不相等。

在一些示例中，所述第一表面微结构包括第一凹面结构，所述第二表面微结构包括第二凹面结构。

在一些示例中，所述显示基板还包括位于所述衬底基板上的多个子像素，所述多个子像素沿第一方向和第二方向布置为多个像素列和多个像素行，所述第一方向与所述第二方向交叉；所述多个子像素中的每个包括在所述衬底基板上的第一晶体管、第二晶体管、第三晶体管和存储电容，所述第二晶体管的第一极与所述存储电容的第一电容电极和所述第一晶体管的栅极电连接，所述第二晶体管的第二极配置为接收数据信号，所述第二晶体管的栅极配置为接收第一控制信号，所述第二晶体管配置为响应于所述第一控制信号将所述数据信号写入所述第一晶体管的栅极和所述存储电容，所述第一晶体管的第一极与所述存储电容的第二电容电极电连接，并配置为与发光元件的第一电极电连接，所述第一晶体管的第二极配置为接收第一电源电压，所述第一晶体管配置为在所述第一晶体管的栅极的电压的控制下控制用于驱动所述发光元件的电流，所述第三晶体管的第一极与所述第一晶体管的第一极以及所述存储电容的第二电容电极电连接，所述第三晶体管的第二极配置为与检测电路连接。

在一些示例中，所述第一表面微结构在所述衬底基板上的正投影与所述第二表面微结构在所述衬底基板上的正投影之间的中心距离在所述第一方向和所述第二方向的分量分别小于所述多个子像素的每个在所述第一方向和所述第二方向的平均尺寸。

在一些示例中，每个像素列的子像素发相同颜色的光。

在一些示例中，所述第一表面微结构包括第一凹面结构，所述第二表面微结构包括第二凹面结构；所述第一凹面结构和所述第二凹面结构沿所述第一导电结构的延伸方向排列，且朝向颜色相同的子像素。

在一些示例中，所述显示基板还包括从所述第一晶体管的栅极突出的延伸部，所述延伸部从所述第一晶体管的栅极沿所述第二方向延伸并与所述第二晶体管的第一极在垂直于所述衬底基板的方向上至少部分重叠且电连接。

在一些示例中，所述第二晶体管的有源层包括第一极接触区、第二极接触区以及位于所述第一极接触区和所述第二极接触区之间的沟道区，所述第二晶体管的第一极通过第二过孔分别与所述第一极接触区、所述延伸部以及所述第一电容电极电连接。

在一些示例中，所述第二过孔沿所述第一方向延伸并暴露出所述延伸部的表面以及在所述第一方向上相对的两个侧面的至少部分。

在一些示例中，所述延伸部将所述第二过孔间隔为第一凹槽和第二凹槽，所述第二晶体管的第一极填充所述第一凹槽和所述第二凹槽并包覆所述延伸部的所述两个侧面；所述第二晶体管的第一极包括第一部分、第二部分以及第三部分，所述第二部分覆盖所述延伸部的所述表面，所述第一部分覆盖所述第一凹槽，所述第三部分覆盖所述第二凹槽；所述第一部分和所述第三部分还分别覆盖所述延伸部的所述两个侧面。

在一些示例中，所述第一导电结构为所述第二晶体管的第一极，所述第一表面微结构和所述第二表面微结构均位于所述第二晶体管的第一极的第三部分。

在一些示例中，所述第一表面微结构在所述第一方向上的尺寸小于所述第三部分沿所述第一方向的最大尺寸的十分之一。

在一些示例中，所述第一表面微结构在所述第一方向上的尺寸小于所述第二过孔在所述衬底基板上的正投影在所述第一方向上的最大尺寸的十分之一。

在一些示例中，所述多个子像素的每个还包括所述发光元件，所述发光元件包括依次层叠设置的第一电极、发光层和第二电极，所述第一电极相较于所述第二电极更靠近所述衬底基板，所述发光元件的第一电极通过第三过孔与所述发光元件所属的子像素的第一晶体管的第一极电连接。

在一些示例中，所述发光元件的第一电极包括在所述第一方向上依次连接的第一电极部、第二电极部和第三电极部，所述第一电极部用于与对应的第一晶体管的第一极电连接且在垂直于所述衬底基板的方向上与所述对应的第一晶体管的第一极重叠；所述发光元件的第三电极部与所述发光元件的开口区在垂直于所述衬底基板的方向上至少部分重叠。

在一些示例中，所述第一电极部沿所述第一方向的最大尺寸和沿所述第二方向的最大尺寸之和小于所述第三电极部沿所述第一方向的最大尺寸和沿所述第二方向的最大尺寸之和；所述第二电极部沿所述第一方向的最大尺寸和沿所述第二方向的最大尺寸之和小于所述第三电极部沿所述第一方向的最大尺寸和沿所述第二方向的最大尺寸之和。

在一些示例中，所述显示基板包括多个第一表面微结构和多个第二表面微结构，所述多个第一表面微结构和多个第二表面微结构中的一部分与所述第一电极部在垂直于衬底基板的方向上重叠，所述多个第一表面微结构和多个第二表面微结构的另一部分与所述第三电极部在垂直于所述衬底基板的方向上重叠；与所述第一电极部重叠的第一表面微结构和第二表面微结构的分布密度大于与所述第三电极部的重叠的第一表面微结构和第二表面微结构的分布密度。

在一些示例中，所述发光元件的第一电极的第二电极部在所述第二方向的平均尺寸小于所述第一电极部在所述第二方向的平均尺寸，也小于所述第三电极部在所述第二方向的平均尺寸。

在一些示例中，所述多个像素行包括第一像素行，所述第一像素行划分为多个像素单元，每个像素单元包括沿所述第二方向依次布置的第一子像素、第二子像素和第三子像素，所述第一子像素、所述第二子像素和所述第三子像素分别配置为发出三种基本色的光；所述显示基板还包括沿所述第二方向延伸的第一扫描线，所述第一扫描线与所述第一子像素、第二子像素及第三子像素中的第二晶体管的栅极电连接以提供所述第一控制信号。

在一些示例中，所述第一扫描线与所述第一子像素的发光元件的第一电极的第二电极部在垂直于所述衬底基板的方向上重叠。

在一些示例中，所述显示基板还包括彩膜层，所述彩膜层位于所述发光元件的第一电极靠近所述衬底基板的一侧；所述彩膜层包括分别对应于所述第一子像素、所述第二子像素和所述第三子像素的多个彩膜部，所述第一子像素、所述第二子像素和所述第三子像素发出的光分别经所对应的彩膜部射出显示基板形成显示光。

在一些示例中，在垂直于所述衬底基板的方向上，所述第一子像素对应的彩膜部、所述第二子像素对应的彩膜部和所述第二表面微结构在垂直于衬底基板的方向上均重叠。

在一些示例中，在垂直于所述衬底基板的方向上，所述多个彩膜部的每个与对应的子像素的发光元件的第一电极的第三电极部重叠，并与所述对应的子像素的发光元件的第一电极的第一电极部不重叠。

在一些示例中，所述第一扫描线位于所述彩膜层靠近所述衬底基板的一侧；在垂直于所述衬底基板的方向上，所述第一子像素的发光元件的第一电极的第二电极部与所述第一扫描线重叠的部分还与所述第一子像素所对应的彩膜部重叠。

在一些示例中，所述第一扫描线包括交替连接的第一部分和第二部分，所述第二部分为环状结构。

在一些示例中，在垂直于所述衬底基板的方向上，所述第一子像素的发光元件的第一电极与所述第一扫描线的第一部分重叠并与所述第一扫描线的第二部分不重叠。

在一些示例中，所述显示基板还包括沿所述第一方向延伸的多条第一信号线，在垂直于所述衬底基板的方向上，所述多条第一信号线与所述第一扫描线的第二部分重叠从而定义出沿所述第二方向布置的多个第一镂空区。

在一些示例中，每个像素单元中所对应的多个第一镂空区的几何中心不在一条直线上。

在一些示例中，在垂直于所述衬底基板的方向上，所述第一子像素对应的彩膜部与所述多个第一镂空区中的至少一个重叠，所述第二子像素对应的彩膜部与所述多个第一镂空区均不重叠。

在一些示例中，在垂直于所述衬底基板的方向上，所述第一子像素对应的彩膜部与所述多个第一镂空区中的一个重叠且具有第一重叠面积，所述第二子像素对应的彩膜部与所述多个第一镂空区中的另一个重叠且具有第二重叠面积；所述第一重叠面积与所述第二重叠面积不同。

在一些示例中，所述第一重叠面积与所述第二重叠面积差值的绝对值大于（n*λ）²，λ为所述第一子像素和第二子像素发出光的波长中的较大值。

在一些示例中，所述显示基板包括多个第一表面微结构和多个第二表面微结构，所述多个第一表面微结构和多个第二表面微结构中的一部分与所述第一扫描线的第一部分在垂直于衬底基板的方向上重叠，所述多个第一表面微结构和多个第二表面微结构的另一部分与所述第一扫描线的第二部分在垂直于所述衬底基板的方向上重叠；在垂直于衬底基板的方向上，与所述第一扫描线的第二部分重叠的第一表面微结构和第二表面微结构的分布密度大于与所述第一扫描线的第一部分的重叠的第一表面微结构和第二表面微结构的分布密度。

在一些示例中，所述第一重叠面积大于所述多个第一表面微结构或所述第二表面微结构中的每个在所述衬底基板的正投影的面积；所述第二重叠面积大于所述多个第一表面微结构或所述第二表面微结构中的每个在所述衬底基板的正投影的面积。

在一些示例中，所述像素单元还包括第四子像素，所述第四子像素配置为发白光，所述多个第一镂空区中靠近所述第四子像素的第一镂空区均与所述彩膜层在垂直于所述衬底基板的方向上不重叠。

在一些示例中，所述多条第一信号线包括多条数据线，所述多条数据线与所述多个像素列一一对应连接；对于所述第一像素行，多条数据线被划分为与所述多个像素单元一一对应的多个数据线组，每个数据线组包括分别与所述第一子像素、第二子像素和第三子像素连接的第一数据线、第二数据线和第三数据线；对于每一个所述像素单元，与所述像素单元对应连接的所述第一数据线、所述第二数据线及所述第三数据线均位于所述第一子像素和所述第三子像素之间。

在一些示例中，所述显示基板还包括沿所述第一方向延伸的多条电源线，所述多条电源线配置为为所述多个子像素提供所述第一电源电压，所述多条电源线的每条与所述多条数据线中的任意一条之间间隔有至少一个像素列。

在一些示例中，所述显示基板包括多个第一表面微结构和多个第二表面微结构，所述多个第一表面微结构和多个第二表面微结构中的一部分分布在所述多条数据线上，所述多个第一表面微结构和多个第二表面微结构的另一部分分布在所述多条电源线上；所述多个第一表面微结构和所述多个第二表面微结构在所述多条数据线上的分布密度大于所述多个第一表面微结构和所述多个第二表面微结构在所述多条电源线上的分布密度。

在一些示例中，所述第二子像素与所述第三子像素直接相邻，所述第三子像素具有在所述第二方向上相对的第一侧与第二侧，所述第二数据线和所述第三数据线位于所述第三子像素的第一侧且位于所述第二子像素与所述第三子像素之间。

在一些示例中，所述第三子像素的发光元件的第一电极的第二电极部相对于其第一电极部和其第三电极部向远离所述第三子像素的第二侧的方向凹入。

在一些示例中，在垂直于所述衬底的方向上，所述第二数据线、所述第三数据线分别与所述彩膜层至少部分重叠。

在一些示例中，所述像素单元还包括第四子像素，所述第四子像素配置为发白光，所述每个数据线组还包括与所述第四子像素连接的第四数据线；

在垂直于衬底基板的方向上，所述第四数据线与所述彩膜层不重叠。

在一些示例中，所述多个像素行还包括第二像素行，所述第二像素行与所述第一像素行在所述第一方向上直接相邻，所述第二像素行包括沿所述第二方向依次排列的第五子像素、第六子像素和第七子像素，所述第五子像素与所述第一子像素位于同一像素列，所述第六子像素与所述第二子像素位于同一像素列，所述第七子像素与所述第三子像素位于同一像素列。

在一些示例中，所述第一子像素对应的彩膜部具有靠近所述第五子像素的侧边，所述侧边与所述第二方向平行。

在一些示例中，所述显示基板还包括沿所述第二方向延伸的第二扫描线，所述第二扫描线与所述第五子像素、第六子像素及第七子像素中的第三晶体管的栅极电连接以提供所述第二控制信号。

在一些示例中，所述第二扫描线包括交替连接的第一部分和第二部分，所述第二部分为环状结构。

在一些示例中，在垂直于所述衬底基板的方向上，所述多条第一信号线与所述第二扫描线的第二部分重叠从而定义出沿所述第二方向依次布置的多个第二镂空区。

在一些示例中，所述第一导电结构为所述多条第一信号线之一，所述第一表面微结构和所述第二表面微结构位于所述第一信号线上，且所述第一表面微结构与所述第一信号线所对应的第二镂空区在垂直于所述衬底基板的方向上至少部分重叠。

在一些示例中，在垂直于所述衬底基板的方向上，所述第一子像素对应的彩膜部与所述多个第二镂空区中的一个第二镂空区重叠且具有第三重叠面积，所述第二子像素对应的彩膜部与所述多个第二镂空区中的另一个第二镂空区重叠且具有第四重叠面积，所述第三子像素对应的彩膜部与所述多个第二镂空区中的又一个第二镂空区重叠且具有第五重叠面积；所述第三重叠面积、所述第四重叠面积和所述第五重叠面积均不相同。

在一些示例中，所述第三晶体管的第二极通过第四过孔与沿所述第二方向延伸的检测部电连接，所述检测部与沿所述第一方向延伸的检测线电连接，从而所述第三晶体管的第二极通过所述检测部和所述所述检测线与所述检测电路连接。

在一些示例中，所述第一导电结构为所述第三晶体管的第二极，所述第一表面微结构和所述第二表面微结构位于所述第三晶体管的第二极上，且所述第一表面微结构与所述第四过孔在垂直于所述衬底基板的方向上至少部分重叠。

在一些示例中，所述第三晶体管的有源层包括第一极接触区、第二极接触区以及位于所述第一极接触区和所述第二极接触区之间的沟道区，所述第三晶体管的第一极通过第五过孔与所述第三晶体管的第一极接触区电连接。

在一些示例中，所述第一导电结构为所述第三晶体管的第一极，所述第一表面微结构和所述第二表面微结构位于所述第三晶体管的第一极上，且所述第一表面微结构与所述第五过孔在垂直于所述衬底基板的方向上至少部分重叠。

本公开至少一实施例还提供一种显示基板，包括衬底基板和位于所述衬底基板上的第一导电结构，所述第一导电结构包括背离所述衬底基板的第一表面和第二表面，所述第一表面和所述第二表面的材料相同；所述第一表面上设置有第一表面微结构，所述第二表面上设置有第二表面微结构；所述第一表面微结构具有与所述衬底基板垂直的第一截面，所述第二表面微结构具有与所述衬底基板垂直的第二截面；所述第一表面微结构在所述第一截面上具有第一端点和第二端点，所述第二表面微结构在所述第二截面上具有第三端点和第四端点；所述第一端点和所述第二端点的连线的中点与所述第三端点和所述第四端点的连线的中点相对于所述衬底基板的板面的距离不同。

在一些示例中，所述第一导电结构在所述第一表面微结构处的最小厚度小于所述第一导电结构的平均厚度且大于所述第一导电结构的平均厚度的3/5。

在一些示例中，所述第一导电结构还包括靠近所述衬底基板的第三表面和第四表面，在垂直于所述衬底基板的方向上，所述第一表面微结构与所述第三表面至少部分重叠，所述第二表面微结构与所述第四表面至少部分重叠。

在一些示例中，所述第三表面和所述第四表面的至少之一为平坦表面。

在一些示例中，所述第一表面微结构在所述第三表面上的正投影的面积小于所述第一表面微结构的表面积；所述第二表面微结构在所述第四表面上的正投影的面积小于所述第二表面微结构的表面积。

在一些示例中，所述第一表面微结构在所述第一截面上还具有位于所述第一端点和所述第二端点之间的第一中间点，所述第二表面微结构在所述第二截面上还具有位于所述第三端点和所述第四端点之间的第二中间点；所述第一中间点与所述第三表面的距离和所述第一端点及第二端点与所述第三表面的距离均不相等，所述第二中间点与所述第四表面的距离和所述第三端点及所述第四端点与所述第四表面的距离均不相等。

在一些示例中，所述第一表面与所述衬底基板的板面具有第一夹角，所述第二表面与所述衬底基板的板面具有第二夹角，所述第一夹角与所述第二夹角不同。

在一些示例中，所述第一夹角大于0度，所述第二夹角等于0。

在一些示例中，所述显示基板还包括位于所述第一导电结构靠近所述衬底基板一侧的第一绝缘层，所述第一绝缘层包括分别与所述第一导电结构的第三表面和第四表面分别直接接触的第一部分和第二部分，所述第一部分的最小厚度小于所述第二部分的最小厚度。

在一些示例中，所述显示基板还包括位于所述第一绝缘层靠近所述衬底基板一侧的第二导电结构，所述第一绝缘层的第一部分包覆所述第二导电结构的至少部分。

在一些示例中，在垂直于衬底基板的方向上，所述第一表面微结构与所述第二导电结构不重叠。

在一些示例中，所述第一导电结构通过贯穿所述第一绝缘层的第一过孔与所述第二导电结构电连接；在垂直于所述衬底基板的方向上，所述第一表面微结构与所述第一过孔的至少部分重叠。

在一些示例中，所述第一绝缘层包括层叠设置的第一子层和第二子层，所述第二子层相较于所述第一子层远离所述衬底基板；所述第一子层包括被所述第一过孔暴露的第一侧面，所述第二子层包括被所述第一过孔暴露的第二侧面，所述第一侧面与所述第二侧面中的至少之一与所述第一导电结构的第三表面直接接触。

在一些示例中，所述第一侧面与所述衬底基板的夹角大于所述第二侧面与所述衬底基板的夹角。

在一些示例中，所述第二子层的致密度高于所述第一子层。

在一些示例中，所述第一表面的氧含量高于所述第三表面的氧含量。

本公开至少一实施例还提供一种显示装置，包括如上任一实施例提供的显示基板。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，并非对本公开的限制。

图1A为本公开至少一实施例提供的显示基板的示意图之一；

图1B为本公开至少一实施例提供的显示基板的示意图之二；

图2A为本公开至少一实施例提供的显示基板的示意图之三；

图2B为本公开至少一实施例提供的显示基板中的像素电路图之一；

图2C为本公开至少一实施例提供的显示基板中的像素电路图之二；

图2D-图2F为本公开实施例提供的像素电路的驱动方法的信号时序图；

图3A为本公开至少一实施例提供的一种显示基板的示意图之四；

图3B为图3A沿剖面线I-I’的剖视图；

图3C-3E为本公开另一些实施例提供的显示基板的示意图；

图4A为本公开至少一实施例提供的显示基板中的第一导电层的平面示意图；

图4B为本公开至少一实施例提供的显示基板中的半导体层的平面示意图；

图4C为本公开至少一实施例提供的显示基板中的第二导电层的平面示意图；

图4D为本公开至少一实施例提供的显示基板中的第三导电层的平面示意图；

图5A为本公开至少一实施例提供的显示面板的示意图之一；

图5B为本公开至少一实施例提供的显示面板的示意图之二；以及

图6为本公开至少一实施例提供的显示装置的示意图。

具体实施方式

下面将结合附图，对本公开实施例中的技术方案进行清楚、完整地描述参考在附图中示出并在以下描述中详述的非限制性示例实施例，更加全面地说明本公开的示例实施例和它们的多种特征及有利细节。应注意的是，图中示出的特征不是必须按照比例绘制。本公开省略了已知材料、组件和工艺技术的描述，从而不使本公开的示例实施例模糊。所给出的示例仅旨在有利于理解本公开示例实施例的实施，以及进一步使本领域技术人员能够实施示例实施例。因而，这些示例不应被理解为对本公开的实施例的范围的限制。

除非另外特别定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。此外，在本公开各个实施例中，相同或类似的参考标号表示相同或类似的构件。

随着显示面板的朝向轻薄化发展，尤其是应用于大尺寸显示应用中，显示面板容易因外界应力而发生不良，例如在制作或使用过程中，显示面板中的信号线容易在外界应力作用下发生断裂，造成面板失效。

本公开至少一实施例提供一种显示基板，包括衬底基板及位于所述衬底基板上的第一导电结构，所述第一导电结构包括背离所述衬底基板的第一表面和第二表面，所述第一表面和所述第二表面的材料相同；所述第一表面与所述衬底基板的板面具有第一夹角，所述第二表面与所述衬底基板的板面具有第二夹角，所述第一夹角与所述第二夹角不同；所述第一表面上设置有第一表面微结构，所述第二表面上设置有第二表面微结构；所述第一导电结构还包括靠近所述衬底基板的第三表面和第四表面，所述第三表面与所述第一表面相对，所述第四表面与所述第二表面相对；所述第一表面微结构在第一投影面上具有第一截面，所述第一投影面垂直于所述衬底基板的板面；所述第一截面在所述第三表面具有第一正投影，所述第一正投影的长度小于所述第一截面的长度；所述第二表面微结构在所述第一投影面上具有第二截面，所述第二截面在所述第四表面上具有第二正投影，所述第二正投影的长度小于所述第二截面的长度。

本公开实施例提供的显示基板通过在第一导电结构的第一表面和第二表面分别设置第一表面微结构和第二表面微结构，从而可以使得该第一导电结构在不同的角度或不同的方向上得到应力的释放，避免应力集中而导致面板失效。

本公开实施例中的第一表面微结构和第二表面微结构可以实现为多种具体结构，本公开对此不作限制。例如该第一应力结构和第二表面微结构为凹槽、凸起或者贯穿孔，这些结构可以有效增大该导电结构的表面积，从而有助于释放应力。

图1A示出了本公开至少一实施例提供的显示基板10的示意图，如图1A所示，该显示基板10包括位于衬底基板101上的第一导电结构110，该第一导电结构110包括背离衬底基板101的第一表面111和第二表面112，该第一表面111与衬底基板101的板面具有第一夹角α，该第二表面112与衬底基板101的板面具有第二夹角，该第一夹角与第二夹角不同。例如，该第一夹角α大于0，也即第一表面111为斜面；例如，该第二夹角为0，也即该第二表面112与衬底基板的板面平行。该第一表面111上设置有第一表面微结构11，该第二表面112上设置有第二表面微结构12。

例如，该第一表面微结构11在该第一表面111上的正投影的最大尺寸大于该第二表面微结构12在该第二表面112上的正投影的最大尺寸。例如，该第一表面微结构11在垂直于该第一表面111的方向上的最大尺寸大于该第二表面微结构12在垂直于第二表面112的方向上的最大尺寸。由于第一表面111较第二表面112相对于衬底基板更为倾斜，应力更为集中，因此将该第一表面微结构11的尺寸设置得较大有助于应力释放更加均匀。

例如，该第一表面微结构11在该第一表面111上的正投影的最大尺寸为0.15-0.35微米，例如为0.22-0.28微米；在垂直于该第一表面111的方向上，该第一表面微结构11的最大尺寸范围为0.03-0.1微米，例如为0.05-0.08微米。例如，该第一导电结构的线宽范围为5-30微米。例如，该第一表面微结构11在垂直于该第一表面111的方向上的最大尺寸为该第一导电结构的平均厚度的5%-20%。

例如，该第二表面微结构12在该第二表面112上的正投影的最大尺寸为0.1-0.2微米，例如为0.12-0.15微米；在垂直于第二表面112的方向上，该第二表面微结构12的最大尺寸范围为0.02-0.08微米，例如为0.03-0.07微米。该第一导电结构的线宽范围为5-30微米。例如，该第二表面微结构12在垂直于该第二表面112的方向上的最大尺寸为该第一导电结构的平均厚度的5%-20%。

这种设置可以使得该表面微结构可以有效释放应力的同时防止该第一导电结构由于该表面微结构的设置而出现不良。如图1A所示，该第一导电结构110还包括靠近衬底基板101的第三表面113和第四表面114，第三表面113与第一表面111相对，第四表面114与第二表面112相对。

该第一表面微结构11具有垂直于衬底基板的第一截面11a，该第二表面微结构具有垂直于衬底基板的第二截面12a。例如，如图1A所示，该第一截面11a和第二截面12a均位于纸面内。该第一截面11a在第三表面113具有第一正投影（C1C2），该第一正投影的长度小于该第一表面微结构11在该第一截面11a上的长度，也即曲线A1A2的长度。该第二表面微结构12在第一投影面上具有第二截面12a，第二截面12a在第四表面114上具有第二正投影（D1D2），该第二正投影的长度小于该第二表面微结构12在该第二截面12a上的长度，也即曲线B1B2的长度。

该曲线A1A2或B1B2可以有效增大该第一表面微结构11或第二表面微结构12的表面积，从而提高该第一表面微结构11和第二表面微结构12的应力释放能力。例如，该曲线A1A2和/或曲线B1B2包括弧线，从而使得应力释放更加均匀。

第一截面11a和第二截面12a均投影为线形结构（一维结构），该线形结构与第三表面和第四表面的形状有关。当该第三表面和第四表面为平坦表面时，该第一正投影和第二正投影分别为直线，如图1A所示；当该第三表面和第四表面为曲面时，该第一正投影和第二正投影分别为曲线。

例如，需要说明的是，当投影面为曲面时，某结构在该投影面上的正投影为该结构沿该投影面上的每一点的法线的方向形成在该投影面上的投影。

例如，该第三表面113和第四表面114的至少之一为平坦表面。如图1A所示，该第三表面113和第四表面114均为平坦表面。在垂直于衬底基板101的方向上，该第一表面微结构11与所述第三表面113至少部分重叠，该第二表面微结构12与该第四表面114至少部分重叠。

需要说明的是，该第三表面113和第四表面114的平坦性是相对于该第一表面微结构11或第二表面微结构12的尺度而言的，该第三表面113和第四表面114的平坦性的判断尺度应该与该第一表面微结构11或第二表面微结构12的尺度在同一量级。例如，在与该第三表面113或第四表面114平行的方向上的判断尺度在0.1微米量级，在与该第三表面113或第四表面114垂直的方向上的判断尺度在0.01微米量级。例如，当该第三表面113/第四表面114中存在平行方向上尺寸达到0.1微米量级、垂直方向上尺寸达到0.01微米量级的凹陷或凸起结构，则判断该第三表面113/第四表面114为非平坦表面。

例如，该第一表面微结构11在第三表面113上的正投影的面积小于该第一表面微结构的表面积；该第二表面微结构12在该第四表面114上的正投影的面积小于该第二表面微结构的表面积。通过这种设置增大了该第一导电结构的表面积，从而有助于应力释放。

例如，沿第一导电结构的延伸方向，第一表面微结构具有第一端点、第一中间点和第二端点，第二表面微结构具有第三端点、第二中间点和第四中间点；所述第一中间点与所述第三表面的距离和所述第一端点及第二端点与所述第三表面的距离均不相等，所述第二中间点与所述第四表面的距离和所述第三端点及所述第四端点与所述第四表面的距离均不相等。

例如，如图1A所示，该第一表面微结构11和第二表面微结构12分别包括第一凹面结构和第二凹面结构，该第一凹面结构相对于该第一表面111所在的基准平面凹入，该第二凹面结构相对于该第二表面112所在的基准平面凹入。该凹面结构增大了该第一导电结构110的表面积，从而有助于应力的释放，降低该第一导电结构110受到应力断裂的风险。

如图1A所示，该第一凹面结构与第二凹面结构分别朝向不同的方向，例如该第一凹面结构的朝向可以定义为与该第一表面111垂直的方向，该第二凹面结构的朝向可以定义为与该第二表面112垂直的方向。这有助于分散该第一导电结构110上的应力，进一步降低不良风险。例如，该凹面结构的最大深度为该第一导电结构在该凹面结构所处的厚度的十分之一到五分之二。

例如，该第一导电结构在该第一表面微结构处的最小厚度小于该第一导电结构的平均厚度且大于该第一导电结构的平均厚度的3/5。

例如，如图1A所示，该第一表面微结构11在该第一截面11a上具有第一端点A1和第二端点A2，该第二表面微结构12在该第二截面12a具有第三端点B1和第四端点B2。该第一端点A1与第二端点A2的线段的中点（未示出）与该第三端点B1和该第四端点B2的线段的中点（未示出）相对于衬底基板101的板面的距离不同。这种设置使得第一表面微结构11和第二表面微结构12相对于衬底基板具有不同的高度，有助于进一步分散第一导电结构110上的应力，降低不良风险。

例如，该第一端点A1与第二端点A2之间的距离L1大于该第三端点B1与该第四端点B2之间的距离L2。例如，该第一凹面结构在垂直于该第一表面111的方向上的最大尺寸大于该第二凹面结构在垂直于第二表面112的方向上的最大尺寸。

例如，该第一端点A1与第二端点A2之间的距离L1和该第三端点B1与该第四端点B2之间的距离L2分别大于0.1微米小于1微米。

例如，该第一端点A1与第二端点A2之间的距离L1大于该第三端点B1与该第四端点B2之间的距离L2；也即，位于斜面上的第一表面微结构长度更长。

例如，该第一端点A1与第二端点A2之间的距离L1为0.15-0.35微米，例如为0.22-0.28微米；例如，该第一凹面结构在垂直于该第一表面111的方向上的最大尺寸为0.03-0.1微米，例如为0.05-0.08微米。在该尺寸范围内，既保证了导电结构不至于断裂，又可以充分释放应力。

例如，该第三端点B1与该第四端点B2之间的距离L2为0.1-0.2微米，例如为0.12-0.15微米；例如，该第二凹面结构在垂直于第二表面112的方向上的最大尺寸范围为0.02-0.08微米，例如为0.03-0.07微米。

由于第一表面111较第二表面112相对于衬底基板更为倾斜，应力更为集中，因此将该第一凹陷结构的尺寸设置得较大有助于应力释放更加均匀。此外没通过将第一凹面结构和第二凹面结构进行上述尺寸的设置，既保证了导电结构不至于断裂，又可以充分释放应力。

在至少一实施例中，如图1A所示，该第一表面微结构11在该第一截面11a上具有第一端点A1和第二端点A2，该第二表面微结构12在该第二截面12a上具有第三端点B1和第四端点B2；该第一端点A1和第二端点A2的连线的中点与该第三端点B1和第四端点B2的连线的中点相对于该衬底基板101的板面的距离不同。

这种设置使得第一表面微结构11和第二表面微结构12相对于衬底基板具有不同的高度，有助于进一步分散第一导电结构110上的应力，降低不良风险。例如，第一表面111的粗糙度高于第三表面113的粗糙度，第二表面112的粗糙度高于第四表面114的粗糙度。这种设置可以提高该第一导电结构110与位于其上的绝缘层直接的粘附性，避免绝缘层的脱落。例如，可以通过在制作过程中对第一导电结构110远离衬底基板一侧的表面进行轻微的氧化处理来提高该表面的粗糙度，从而提高该第一表面和第二表面的粗糙度。例如，第一表面111的含氧量高于第三表面113，第二表面112的含氧量高于第四表面114。

例如，如图1A所示，该显示基板10还包括位于该第一导电结构110靠近该衬底基板101一侧的第一绝缘层103，该第一绝缘层103包括分别与该第一导电结构110的第三表面113和第四表面114分别直接接触的第一部分103a和第二部分103b，该第一部分103a的最小厚度d1小于该第二部分103b的最小厚度d2。需要说明的是，如图1A所示，此处的厚度是指该第一绝缘层103在垂直于膜层表面方向上的的尺寸。由于第三表面113为斜面，这种设置将第一绝缘层103的第一部分103进行了减薄，有助于降低第一绝缘层103的第一部分103a的爬坡难度，从而降低第一导电结构110的断裂风险。

例如，所述第一表面微结构距离所述第三表面最近的点不是该第一端点或第二端点，且与所述第一端点和所述第二端点的距离不相等。

例如，如图1A所示，该第一凹面结构包括平滑的曲面，也即该曲面的切线与衬底基板101的夹角连续变化；在远离衬底基板101的方向上，该曲面的切线与衬底基板101的夹角变化率逐渐增大，也即该第一凹面结构是不对称的，在上游（远离衬底基板一侧）的坡度角小于下游（靠近衬底基板的一侧）的坡度角。

由于上游的凹面更容易反射上方来的光线，这种设置使得该第一导电结构可以更好地反射位于该第一导电结构远离衬底基板一侧的发光元件所发出的光线，从而提高光线的利用利用率。后文会结合显示基板的具体结构对此详细描述。

例如，如图1A所示，该第二凹面结构包括平滑的曲面，该曲面例如为对称结构，也即该曲面的切线与衬底基板101的夹角连续变化且变化率保持不变。这种设置有助于平面上应力的均匀释放。

如图1A所示，该显示基板10还包括位于第一绝缘层103靠近衬底基板一侧的第二导电结构120，例如该第一绝缘层103将该第一导电结构110与第二导电结构120间隔。例如，该第一绝缘层103形成于该第二导电结构102上，该第一绝缘层103的第一表面111因该第二导电结构102的存在而形成为斜面。

例如，在垂直于衬底基板101的方向上，该第一表面微结构11与该第二导电结构120不重叠。由于第一表面微结构11处应力较为集中，尤其集中在该第一表面微结构11的最深处，将该第一表面微结构11设置为与该第二导电结构120不重叠，降低由该第一表面微结构11处发生断裂导致的该第一导电结构110与该第二导电结构120之间的短路风险。

例如，如图1A所示，该显示基板10还包括位于第二导电结构120靠近衬底基板一侧的缓冲层102，例如该缓冲层102与衬底基板101直接接触。该缓冲层102有助于提高衬底基板101的平坦度，以及提高第二导电结构120对衬底基板101的粘附性。在衬底基板101为有机柔性基板时，该缓冲层102还可以有效隔离外界的氧气或水分从而对基板上的电路结构形成保护。

图1B为本公开另一实施例提供的显示基板的示意图，图中仅示出了第一表面微结构11。如图1B所示，第一导电结构110通过绝缘层103中的过孔130与第二导电结构120电连接，该过孔130与第一表面微结构11在垂直于衬底基板101的方向上至少部分重叠。

由于过孔处的应力较为集中，将该表面微结构11对应于该过孔130设置，可以有助于缓解过孔处的应力，降低断线风险。

如图1B所示，该第一绝缘层103包括层叠设置的第一子层131和第二子层132，第二子层132相较于第一子层131远离衬底基板101。过孔130贯穿该第一子层131和第二子层132。该第一子层131包括被该过孔130暴露的第一侧面131a，该第二子层132包括被该过孔130暴露的第二侧面132a，该第一侧面131a与该第二侧面132a中的至少之一与该第一导电结构130的第三表面133直接接触。如图1B所示，该第一侧面131a与该第一导电结构130的第三表面133直接接触。

如图1B所示，该第一侧面131a与该衬底基板101的夹角（坡度角）为β1，该第二侧面132a与衬底基板101的夹角为β2，β1小于β2。

通过这种设置，一方面可以减缓第一绝缘层103在过孔130处的坡度，从而防止过孔过于陡直所带来的断线风险，另一方面可以防止过孔过于平缓而导致过孔占用的空间过大。

例如，在制作过程中，可以采用高温沉积工艺形成该第一子层131，并采用低温沉积工艺形成该第二子层132，如此该第二子层132的致密度高于第一子层131的致密度；然后采用干法刻蚀工艺刻蚀该第一绝缘层，从而使得第一子层131的坡度角小于第二子层132的坡度角。

图2A是本公开至少一实施例提供的显示基板的框图。如图2A所示，显示基板10包括呈阵列排布的多个子像素100，例如，每个子像素100包括发光元件以及驱动该发光元件发光的像素电路。例如，该显示基板是有机发光二极管（OLED）显示基板，该发光元件为OLED。该显示基板还可以包括多条扫描线、多条数据线以用于为该多个子像素提供扫描信号（控制信号）和数据信号，从而驱动该多个子像素。根据需要，该显示基板还可以进一步包括电源线、检测线等。

该像素电路包括用于驱动发光元件发光的驱动子电路和用于检测该子像素电特性以实现外部补偿的检测子电路。本公开实施例对于该像素电路的具体结构不作限制。

图2B示出了一种用于该显示基板的一种3T1C像素电路的示意图。根据需要，该像素电路还可以进一步包括补偿电路、复位电路等，本公开的实施例对此不作限制。

请一并参照图2A和图2B，该像素电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容Cst。第二晶体管T2的第一极与存储电容Cst的第一电容电极和第一晶体管T1的栅极电连接，第二晶体管T2的第二极配置为接收数据信号GT，第二晶体管T2配置为响应于第一控制信号G1将该数据信号DT写入第一晶体管T1的栅极和存储电容Cst；第一晶体管T1的第一极与存储电容Cst的第二电容电极电连接，并配置为与发光元件的第一电极电连接，第一晶体管T1的第二极配置为接收第一电源电压V1（例如为高电源电压VDD），第一晶体管T1配置为在第一晶体管T1的栅极的电压的控制下控制用于驱动发光元件的电流；第三晶体管T3的第一极与第一晶体管T1的第一极以及存储电容Cst的第二电容电极电连接，第三晶体管T3的第二极配置为与检测线230连接以连到外部检测电路21，第三晶体管T3配置为响应于第二控制信号G2检测所属的子像素的电特性以实现外部补偿；该电特性例如包括第一晶体管T1的阈值电压和/或载流子迁移率，或者发光元件的阈值电压、驱动电流等。该外部检测电路21例如为包括数模转换器（DAC）和模数转换器（ADC）等的常规电路，本公开的实施例对此不作赘述。

本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压（例如，0V、-5V、-10V或其他合适的电压），关闭电压为高电平电压（例如，5V、10V或其他合适的电压）；当晶体管为N型晶体管时，开启电压为高电平电压（例如，5V、10V或其他合适的电压），关闭电压为低电平电压（例如，0V、-5V、-10V或其他合适的电压）。需要说明的是，在下面的描述中均以图2B中的晶体管为N型晶体管为例进行说明，然而不作为对本公开的限制。

下面结合图2D-图2F所示的信号时序图对图2B所示的像素电路的工作原理进行说明，其中图2D示出了该像素电路在显示过程的信号时序图，图2E和图2F示出了该像素电路在检测过程的信号时序图。

例如，如图2D所示，每一帧图像的显示过程包括数据写入和复位阶段1以及发光阶段2。图2C示出了每个阶段中各个信号的时序波形。该3T1C像素电路的一种工作过程包括：在数据写入和复位阶段1，第一控制信号G1和第二控制信号G2均为开启信号，第二晶体管T2和第三晶体管T3导通，数据信号DT经第二晶体管T2传输至第一晶体管T1的栅极，第一开关K1关闭，模数转换器通过检测线230及第三晶体管T3向发光元件的第一电极（例如OLED的阳极）写入复位信号，第一晶体管T1导通并产生驱动电流将发光元件的第一电极充电至工作电压；在发光阶段2，第一控制信号G1和第二控制信号G2均为关闭信号，由于存储电容Cst的自举效应，存储电容Cst两端的电压保持不变，第一晶体管T1工作在饱和状态且电流不变，并驱动发光元件发光。

例如，图2E示出了该像素电路在进行阈值电压的检测时的信号时序图。该3T1C像素电路的一种工作过程包括：第一控制信号G1和第二控制信号G2均为开启信号，第二晶体管T2和第三晶体管T3导通，数据信号DT经第二晶体管T2传输至第一晶体管T1的栅极；第一开关K1关闭，模数转换器通过检测线230及第三晶体管T3向发光元件的第一电极（节点S）写入复位信号，第一晶体管T1导通并对节点S进行充电直至第一晶体管截止，数模转换器对检测线230上的电压取样即可得到第一晶体管T1的阈值电压。该过程例如可以在显示装置关机时进行。

例如，图2F示出了该像素电路在进行载流子迁移率的检测时的信号时序图。该3T1C像素电路的一种工作过程包括：在第一阶段，第一控制信号G1和第二控制信号G2均为开启信号，第二晶体管T2和第三晶体管T3导通，数据信号DT经第二晶体管T2传输至第一晶体管T1的栅极；第一开关K1关闭，模数转换器通过检测线230及第三晶体管T3向发光元件的第一电极（节点S）写入复位信号；在第二阶段，第一控制信号G1为关闭信号，第二控制信号G1为开启信号，第二晶体管T2关断，第三晶体管T3导通，并将第一开关K1、第二开关K2断开以将检测线230浮置；由于存储电容Cst的自举效应，存储电容Cst两端的电压保持不变，第一晶体管T1工作在饱和状态且电流不变并驱动发光元件发光，然后数模转换器对检测线230上的电压取样，并结合发光电流的大小和持续时间可以计算出第一晶体管T1中的载流子迁移率。例如，该过程可以在显示阶段之间的消隐阶段进行。

通过上述检测可以得到第一晶体管T1的电特性并实现相应的补偿算法。

例如，如图2A所示，显示基板10还可以包括数据驱动电路23和扫描驱动电路24。数据驱动电路23配置为根据需要（例如输入显示装置的图像信号）可发出数据信号，例如上述数据信号DT；每个子像素的像素电路还配置为接收该数据信号并将该数据信号施加至该第一晶体管的栅极。扫描驱动电路24配置为输出各种扫描信号，例如包括上述第一控制信号G1和第二控制信号G2，其例如为集成电路芯片（IC）或者为直接制备在显示基板上的栅驱动电路（GOA）。

例如，显示基板10还包括控制电路22。例如，控制电路22配置为控制数据驱动电路23施加数据信号，以及控制栅极驱动电路施加扫描信号。该控制电路22的一个示例为时序控制电路（T-con）。控制电路22可以为各种形式，例如包括处理器121和存储器127，存储器121包括可执行代码，处理器121运行该可执行代码以执行上述检测方法。

例如，处理器121可以是中央处理单元（CPU）或者具有数据处理能力和/或指令执行能力的其它形式的处理装置，例如可以包括微处理器、可编程逻辑控制器（PLC）等。

例如，存储器127可以包括一个或多个计算机程序产品，所述计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器（RAM）和/或高速缓冲存储器（cache）等。非易失性存储器例如可以包括只读存储器（ROM）、硬盘、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序指令，处理器121可以运行该程序指令期望的功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据，例如在上述检测方法中获取的电特性参数等。

图3A为本公开至少一个实施例提供的显示基板10的子像素的示意图，如图3A所示，该显示基板10包括衬底基板101，多个子像素100位于该衬底基板101上。多个子像素100沿第一方向D1和第二方向D2分布为像素阵列，该像素阵列包括多个像素列和多个像素行，该像素阵列的列方向为第一方向D1，行方向为第二方向D2，第一方向D1与第二方向D2交叉，例如正交。

例如，每个像素行的子像素被划分为多个像素单元，每个像素单元配置为发出全彩光。图3A中示例性地示出了一个像素单元，本公开的实施不限于此布局；图3B示出了图3A沿剖面线I-I’的剖视图。如图3A所示，该像素单元包括沿第二方向D2依次布置的第一子像素P1、第二子像素P2和第三子像素P3，该第一子像素P1、第二子像素P2和第三子像素P3分别用于发出三种基本色（RGB）的光；例如，第一子像素P1为红色子像素，第二子像素P2为蓝色子像素，第三子像素P3为绿色子像素。

例如，该像素单元还可以包括第四子像素P4，该第四子像素P4用于发白光。例如，该第四子像素P4位于该第一子像素P1和第二子像素P2之间，然而本公开实施例对于第四子像素P4的位置不作限制。

结合参考图3A和图3B，该显示基板10包括依次设置在衬底基板101上的第一导电层501、第一绝缘层201、半导体层104、第二绝缘层202、第二导电层502、第三绝缘层203和第三导电层503。

以下将对图3A所示的显示基板10中子像素的具体结构进行说明。为了方便说明，在以下的描述中用T1g、T1s、T1d、T1a分别表示第一晶体管T1的栅极、第一极、第二极和有源层，用T2g、T2s、T2d、T2a分别表示第二晶体管T2的栅极、第一极、第二极和有源层，用T3g、T3s、T3d、T3a分别表示第三晶体管T3的栅极、第一极、第二极和有源层，用Ca、Cb和Cc分别表示存储电容Cst的第一电容电极、第二电容电极和第三电容电极。

需要说明的是，本公开中所称的“同层设置”是指两种（或两种以上）结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的结构，它们的材料可以相同或不同。本公开中的“一体的结构”是指两种（或两种以上）结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的彼此连接的结构，它们的材料可以相同或不同。

例如，结合参考图3A和图3B，该第一导电层501包括屏蔽层170，该屏蔽层170在衬底基板101上的正投影覆盖第一晶体管T1的有源层T1a在衬底基板101上的正投影。第一晶体管T1作为像素电路的驱动晶体管，其电特性的稳定对于发光元件的发光特性非常重要。该屏蔽层170为不透光层，可以避免光线从衬底基板101的背面射入第一晶体管T1的有源层而引起第一晶体管T1的阈值电压的漂移，从而避免影响与之连接的对应的发光元件的发光特性。

例如，该屏蔽层170为不透光的导电材料，例如为金属或金属合金材料。这种设置可以缓解衬底基板101由于捕获电荷所导致的背沟道现象。

例如，该半导体层104包括第一晶体管T1的有源层T1a、第二晶体管T2的有源层T2a和第三晶体管T3的有源层T3a。

例如，该半导体层104还包括该存储电容Cst的第一电容电极Ca，该第一电容电极Ca由该半导体层104经导体化处理得到；也即第一电容电极Ca与第一晶体管T1的有源层T1a、第二晶体管的有源层T2a及所述第三晶体管的有源层T3a同层设置。

例如，该第二导电层502包括第一晶体管T1的栅极T1g、第二晶体管T2的栅极T2g和第三晶体管T3的栅极T3g。

例如，该显示基板10采用自对准工艺，利用第二导电层502作为掩膜对该半导体层104进行导体化处理（例如掺杂处理），使得该半导体层104未被该第二导电层502覆盖的部分被导体化，从而得到该第一电容电极Ca，并使得各晶体管的有源层位于沟道区两侧的部分被导体化而形成分别第一极接触区及第二极接触区，该第一极接触区和第二极接触区分别用于与该晶体管的第一极和第二极电连接。

例如，该第三导电层503包括第一晶体管T1的第一极T1s和第二极T1d、第二晶体管T2的第一极T2s和第二极T2d以及第三晶体管T3的第一极T3s和第二极T3d。

例如，该第三导电层503还包括存储电容Cst的第二电容电极Cb。例如，如图3B所示，该第二电容电极Cb与第一晶体管T1的第二极T1d同层设置且彼此连接为一体的结构。如图3B所示，该第一电容电极Ca和第二电容电极Cb在垂直于衬底基板101的方向上彼此重叠形成存储电容Cst。

图2C示出了本公开另一实施例提供的显示基板中的像素电路图。例如，该存储电容Cst还包括第三电容电极Cc，该第三电容电极位于第一电容电极Ca远离第二电容电极Cb的一侧且与第二电容电极Cb通过图3A所示的7号过孔彼此电连接从而形成并联电容的结构，增大存储电容Cst的电容值。例如，在垂直于衬底基板101的方向上，该第三电容电极Cc、第二电容电极Cb、第一电容电极Ca三者均彼此重叠。

例如，如图3B所示，该第三电容电极Cc位于第一导电层501。例如，该屏蔽层170与该存储电容Cst的第二电容电极Cb同层设置且材料相同。例如，该屏蔽层170与该存储电容Cst的第二电容电极Cb为同一电极块。在这种情形，该屏蔽层170连接到第三晶体管T3的第一极T3s从而避免该屏蔽层因浮置而在显示操作中发生电位变化而影响晶体管的阈值电压。

例如，结合参考图3A-3B，对于每个子像素，第一晶体管T1与第二晶体管T2沿第二方向D2排列，在该第二方向D2上并列设置。例如，在第一方向D1上，第一晶体管T1与第二晶体管T2位于第二电容电极Cb的同一侧，并与第三晶管T3位于第二电容电极Cb的相对两侧。

例如，该显示基板10还包括从第一晶体管T1的栅极T1g突出的延伸部180，该延伸部180从该第一晶体管T1的栅极T1g沿第二方向D2延伸并与该第二晶体管T2的第一极T2s在垂直于衬底基板101的方向上至少部分重叠且电连接。

如图3B所示，第二晶体管T2的第一极T2s通过过孔800（本公开第二过孔的一个示例）与其第一极接触区Ta1、该延伸部180（也即该第一晶体管T1的栅极T1g）以及该第一电容电极Ca电连接。该第二晶体管T2的第一极T2s通过一个过孔与该三部分电连接，比起通过多个过孔与该三部分分别进行电连接，可以减小占用的版图空间，提高布线密度，从而提高像素密度。如图3B所示，该过孔800形成于该第三绝缘层203中，该延伸部180与第二绝缘层202位于该延伸部180下方的部分位于该过孔800中将该过孔800间隔为两个凹槽部分，即第一凹槽V1和第二凹槽V2，该第二凹槽V2相对于第一凹槽V1更靠近第三晶体管T3。该第二晶体管T2的第一极T2s填充在该过孔800中并覆盖该第一凹槽V1和第二凹槽V2且具有相对于衬底基板平行或倾斜的表面。

结合参照图3A-3B，该第二晶体管T2的第一极T2s沿第一方向D1延伸，跨越该延伸部180（与该延伸部180交叉）并通过该过孔800（也即图3A中的2号过孔）与第一电容电极Ca电连接。例如，该延伸部180具有在第一方向上相对的第一侧面和第二侧面；例如，该过孔800沿第一方向D1延伸，并暴露出该延伸部180的表面以及该第一侧面和第二侧面的至少部分。该第二晶体管T2的第一极T2s包括第一部分S1、第二部分S2和第三部分S3，该第一部分S1、第二部分S2和第三部分S3在第一方向D1上依次连接。该第二部分S2与该延伸部180重叠，该第一部分S1和第三部分S3在第一方向D1上分别位于该第二部分S2的两侧，该第三部分S3位于该第二部分S2靠近该第三晶体管T3的一侧；该第一部分S1填充该第一凹槽V1，该第三部分S3填充该第二凹槽V2。例如，通过该过孔800，该第一部分S1与第二晶体管T2的有源层T2a的第一极接触区T2a1电连接，该第二部分S2与该延伸部180直接接触电连接，这有助于增大接触面积降低电阻；该第三部分S3与第一电容电极Ca电连接。

例如，第二晶体管T2的第一极T2s沿第一方向延伸，并通过该过孔800包覆该延伸部180的两个侧面，例如，该第一部分S1覆盖第一侧面，该第三部分S3覆盖该第二侧面。这样使得第二晶体管T2的第一极T2s与该延伸部180具有较大的接触面积，从而降低二者的接触电阻。

例如，如图3B所示，该显示基板10还可以包括连接部720，该连接部720与该延伸部180在垂直于衬底基板101的方向重叠且与该第一电容电极Ca同层的连接部720，该连接部720将该第一电容电极Ca与第二晶体管T2的第一极接触区T2a1连接为一体的结构。该连接部720由于被该延伸部180遮挡而为未被导体化的部分。当该第二晶体管T2导通，将数据信号从该第二晶体管T2的第二极T2d传输至其第一极T2s及第一晶体管T1的栅极T1g时，该连接部720在其上方的延伸部180及该第二晶体管T2的第一极T2s中的数据信号的作用下导通，从而可以将该第二晶体管T2的第一极T2s与该第一电容电极Ca电连接。这样就在该第二晶体管T2的第一极T2s与该第一电容电极Ca之间形成了双通道结构，有助于降低通道电阻。

此外，如图3B所示，该连接部720将该第一电容电极Ca与该第二晶体管T2的第一极接触区T2a1连接为一体的结构，从而将该第二晶体管T2的第一极接触区T2a1也纳入该第一电容电极Ca范围内。这样可以使得该第一电容电极Ca具有较大的面积，并且与该第三电容电极Cc具有较大的重叠面积，从而增大该存储电容Cst的容值。

例如，如3B所示，该第三电容电极Cc可以与该第二晶体管T2的第一极接触区T2a1在垂直于衬底基板的方向至少部分重叠，以与该第一电容电极具有更大的重叠面积从而提高存储电容Cst的容值。例如，该第三电容电极Cc与该第二晶体管T2的沟道区T2a0在垂直于衬底基板101的方向上不重叠。这是为了避免该第三电容电极Cc上的电位对于该第二晶体管T2的工作造成不利影响，例如防止该第三电容电极Cc上的电位对该第二晶体管T2的沟道区T2a0进行作用而导致该第二晶体管T2不能正常关闭、漏电流较大等问题。

例如，如图3A所示，该显示基板10还可以包括与每个像素行对应连接的第一扫描线150和第二扫描线160。例如，该第一扫描线150和第二扫描线160位于第二导电层502中且沿第二方向D2延伸。

例如，该第一扫描线150与对应的一行子像素的第二晶体管T2的栅极T2g为一体的结构，该第二扫描线160分别与对应的一行子像素的第三晶体管T3的栅极T3g为一体的结构。

例如，如图3A所示，对于每行子像素，沿第一方向D1，所对应的第一扫描线150与第二扫描线160分别位于该行子像素中的第一晶体管T1的两侧。

例如，每条第一扫描线150包括交替连接的第一部分151和第二部分152，第二部分152为环状结构，且在第一方向上D1，该第二部分152的尺寸大于第一部分151。类似地，每条第二扫描线160包括交替连接的第一部分161和第二部分162，第二部分162为环状结构，且在第一方向上D1，该第二部分162的尺寸大于第一部分161。

例如，所述显示基板包括多个第一表面微结构和多个第二表面微结构，所述多个第一表面微结构和多个第二表面微结构中的一部分与所述第一扫描线的第一部分在垂直于衬底基板的方向上重叠，所述多个第一表面微结构和多个第二表面微结构的另一部分与所述第一扫描线的第二部分在垂直于所述衬底基板的方向上重叠；在垂直于衬底基板的方向上，与所述第一扫描线的第二部分重叠的第一表面微结构和第二表面微结构的分布密度大于与所述第一扫描线的第一部分的重叠的第一表面微结构和第二表面微结构的分布密度。

由于具有环状结构的第二部分的应力较具有条状结构的第一部分的应力更集中，通过上述设置可以提高应力释放效果。

例如，所述第一重叠面积大于所述多个第一表面微结构或所述第二表面微结构中的每个在所述衬底基板的正投影的面积；所述第二重叠面积大于所述多个第一表面微结构或所述第二表面微结构中的每个在所述衬底基板的正投影的面积。

释放结构面积太大，容易出现应力的过释放，导致面板不良，当表面微结构的面积小于该重叠面积的时候，可以使得在该区域内的应力得到充分释放，保证该区域面板的稳定性。

需要说明的是，本公开中表面微结构的分布密度是指基板的单位面积内所分布的表面微结构的个数。

例如，该显示基板10还包括沿第一方向D1延伸的多条信号线，例如，该信号线可以是数据线、电源线或辅助电极线等。如图3A所示，每个第二部分152均与至少一条数据线在垂直于衬底基板101的方向上交叉，从而定义出沿第二方向D2布置的多个第一镂空区H1；每个第二部分162均与至少一条数据线在垂直于衬底基板101的方向上交叉，从而定义出沿第二方向D2布置的多个第二镂空区H2。

通过将扫描线与信号线交叉的部分设置为环状结构，也即双通道结构，可以有效提高器件的良率。例如，信号线交叉的位置容易因寄生电容发生静电击穿而导致短路不良，在检测过程中当检测到该环状结构的一个通道发生短路不良，可以将该通道切除（例如通过激光切割），电路结构仍可以通过另一个通道进行正常工作。

例如，如图3A所示，该多条信号线包括多条数据线DL，该多条数据线DL与该子像素阵列中的每一列子像素一一对应连接以为子像素提供数据信号。对于一个像素行，该多条数据线被划分为与该像素行中的多个像素单元一一对应的多个数据线组，如图3A所示，每个数据线组包括与第一子像素P1连接的第一数据线DL1、与第二子像素P2连接的第二数据线DL2、与第三子像素P3连接的第三数据线DL3以及与第四子像素P4连接的第四数据线DL4。对于每个像素单元，与该像素单元对应连接的数据线DL1-DL4均位于第一子像素P1与第三子像素P3之间。这种设置可以为检测线和电源线的设置提供空间。

例如，如图2A所示，显示基板10还包括沿第一方向D1延伸的多条检测线230，该检测线230用于与子像素100中检测子电路（如第三晶体管T3）连接，并将该检测子电路连接到外部检测电路。例如，每条检测线230与多条数据线DL中的任意一条之间间隔有至少一列所述子像素；也即，该检测线230不与任一数据线DL直接相邻。例如，如图2A所示，对于每个像素单元，第一数据线DL1与第四数据线DL4位于第一子像素P1与第四子像素P4之间，第二数据线DL2与第三数据线DL3位于第二子像素P2与第三子像素P3之间，检测线230位于第四子像素P4与第二子像素P2之间。

通过这种设置，避免数据线因与该检测线直接相邻而引起阻容负载造成数据线上的信号延迟，进一步避免了该延迟导致的显示不均等不良问题。此外，由于数据线DL上传输的信号通常为高频信号，将检测线230与数据线DL设置为不直接相邻可以避免检测线230在外部补偿充电采样过程中收到高频信号串扰从而影响采样精度。

例如，如图3A所示，该像素单元中的四个子像素共用一条检测线230，该检测线230通过沿第二方向D2延伸的检测部231分别与四个子像素中的第三晶体管T3的第二极T3d电连接。该检测线230通过过孔与检测部231电连接，该检测部231通过10号过孔与第三晶体管T3的第二极T3d电连接。该第三晶体管T3的第一极T3s通过6号过孔与第三晶体管T3的第一极接触区T3a1电连接，第三晶体管T3的第二极T3d通过5号过孔与第三晶体管T3的第二极接触区T3a2电连接。

例如，该第三晶体管T3与第二电容电极Cb同层设置且连接为一体的结构。

例如，如图3A所示，该显示基板10还包括沿第一方向D1延伸的多条电源线240，该多条电源线240配置为为多个子像素提供第一电源电压，该电源电压例如为高电源电压VDD。该电源线240例如位于第三导电层503中。如图3A所示，该多条电源线240的每条与多条数据线中的任意一条之间间隔有至少一个像素列；也即，电源线240不与任一数据线DL直接相邻。通过这种设置，避免数据线因与电源线直接相邻而引起阻容负载造成数据线上的信号延迟，进一步避免了该延迟导致的色偏、显示不均等不良问题。

例如，任一电源线240与检测部231在垂直于衬底基板101的方向上不交叠，也即该电源线240对应于相邻的检测部231的间隔处设置。这种设置方式降低了信号线的交叠从而有效降低信号线之间的寄生电容以及由此引起的信号延迟。

例如，如图3B所示，该电源线240通过3号过孔与直接相邻的子像素（例如第一子像素P1）的第一晶体管T1的第二极T1d电连接，例如该电源线与该第一晶体管T1的第二极T1d为一体的结构。例如，该电源线240通过连接电极241与和该电源线240不直接相邻的子像素的第一晶体管T1的第二极T1d电连接。例如，该连接电极241通过11号过孔与第二子像素或第四子像素的第一晶体管T1的第二极T1d电连接。

例如，所述显示基板包括多个第一表面微结构11和多个第二表面微结构12，所述多个第一表面微结构和多个第二表面微结构中的一部分分布在所述多条数据线DL上，所述多个第一表面微结构和多个第二表面微结构的另一部分分布在所述多条电源线上；所述多个第一表面微结构和所述多个第二表面微结构在所述多条数据线上的分布密度大于所述多个第一表面微结构和所述多个第二表面微结构在所述多条电源线上的分布密度。

由于数据线上加载的动态电压，对应力的敏感性更高，因此将数据线上的表面微结构的分布密度设置得更高，有助于提高面板的稳定性。

例如，该连接电极241与检测部231均位于第一导电层501中。

例如，在垂直于衬底基板的方向上，连接电极241与检测线230不重叠。如图3B所示，该连接电极241在对应检测线230的位置断开从而不与检测线230重叠，这样可以降低寄生电容。

例如，本公开中的第一表面微结构和第二表面微结构可以设置在上述本公开提供的显示基板中的任意信号线或任意导电结构中，例如，设置在该信号线或导电结构对应过孔处的部分，以帮助释放该信号线或导电结构在该过孔处的应力，从而降低断线风险。

例如，该第一表面微结构和第二表面微结构之间的距离小于一个子像素的尺寸的1/10。这种设置可以有效释放像素尺寸范围内的应力。

例如，所述第一表面微结构在所述衬底基板上的正投影与所述第二表面微结构在所述衬底基板上的正投影之间的中心距离在所述第一方向和所述第二方向的分量分别小于所述多个子像素的每个在所述第一方向和所述第二方向的平均尺寸。

例如，一个子像素的大小由与其直接相邻且分别位于两侧的信号线所限定。例如，如图3B所示，每个子像素在第一方向上的平均尺寸（长度）为与其对应的第一扫描线150和第二扫描线160的平均间距，每个子像素在第二方向上的平均尺寸（宽度）为其对应的数据线DL和检测线230/电源线240的平均间距。

例如，一个子像素的长度和宽度分别为100-500微米，该第一表面微结构11和第二表面微结构12在所述衬底基板上的正投影之间的中心距离为5-20微米。

例如，该第一表面微结构11与第二表面微结构12沿第一方向D1排列，例如位于沿第一方向D1延伸的信号线（如数据线、电源线、检测线等）上。例如，如图3A所示，第一表面微结构11和第二表面微结构12位于同一电源线240上，第一表面微结构11包括第一凹面结构，第二表面微结构12包括第二凹面结构，该第一凹面结构与第二凹面结构朝向颜色相同的子像素，例如，该第一凹面结构和该第二凹面结构的法线在衬底基板上的正投影与第一方向D1的夹角均为锐角，也即指向同一列子像素。

例如，每个像素列的子像素（也即位于同一列的子像素）发相同颜色的光。当发光元件发光的光斜射入该凹面结构上时，该凹面结构可以将该光线发生回发光元件（例如发光元件的阴极），上述设置可以使得凹面结构将光线发射回与该光线颜色相同的子像素，从而避免不同延伸的子像素的光线的串色。

以下以该第二晶体管T2的第一极T2s作为本公开的第一导电结构为例对本公开提供的显示基板进行示例性说明，然而本公开实施例并不限于此。

例如，第一表面微结构11位于该第二晶体管T2的第二极T2的与衬底基板倾斜的表面上，例如位于该第二晶体管T2的第二极T2的第一部分、第二部分、第三部分的至少一个上，该第二表面微结构12位于该第二晶体管T2的第二极T2s的与衬底基板平行的表面上，例如位于该第二晶体管T2的第二极T2的第一部分、第二部分、第三部分的至少一个上。

例如，如图3A-3B，该第一第一表面微结构11位于该第二晶体管T2的第二极T2的第三部分S3，该第三部分S3由于填充到过孔800（或者第一第二凹槽V2中）中而具有相对于成基板的两个斜面（本公开第一导电结构的第一表面的一个示例），该第一表面结构11位于两个斜面的至少之一上。例如，如图3B所示，该第一表面微结构11位于靠近第三晶体管T3的斜面上。

例如，在另一些示例中，第一表面微结构11可以位于该第二晶体管T2的第二极T2的第一部分S1，该第一部分S1由于填充到过孔800中而具有相对于衬底基板的斜面（本公开第一导电结构的第一表面的一个示例），该第一表面微结构11位于该斜面上。

例如，如图3B所示，该第二表面微结构位于该第三部分S3填充入该第二凹槽且形成与该衬底基板的板面平行的表面的部分上。由于导电结构在凹槽中所受的应力较大，在该第三部分S3填充入凹槽的部分设置表面微结构可有助于应力释放。

在另一些示例中，该第二晶体管T2的第二极T2的第一部分S1、第二部分S2和第三部分S3的与衬底基板的板面平行的表面（本公开第一导电结构的第二表面的若干示例）上分别设置有该第二表面微结构12。例如，该第二晶体管T2的第二极T2的第一部分S1包括位于该过孔800中与该半导体层104直接接触的部分，该部分的上表面可以设置该第二表面微结构12以缓解应力。

需要说明的是，为了方便示意，图3B中用空白示出了该第一表面微结构11和第二表面微结构12的凹陷结构，在实际结构中，该凹陷结构可能至少被周围的绝缘层填充，例如全部被该第四绝缘层204填充。

由于过孔800的尺寸相对较大，在该第二晶体管T2的第二极T2s上设置该第一表面微结构11和第二表面微结构12可以有效缓解该第二晶体管T2的第二极T2s上的应力，从而降低不良风险。

例如，该第一表面微结构在第一方向上的尺寸小于该第三部分S3沿该第一方向的最大尺寸的十分之一。

例如，该第一表面微结构11或第二表面微结构12在第一方向D1上的尺寸（也即图3B中沿剖面线I-I’方向的尺寸）小于该过孔800在衬底基板101上的正投影在第一方向D1上的最大尺寸的十分之一，例如为2%-5%。

例如，参考图3A-3B，每个子像素还包括发光元件125，例如，该发光元件为有机发光二极管，包括依次层叠设置的第一电极123、发光层124和第二电极122。例如，该发光元件125为顶发射结构，第一电极具有反射性而第二电极122具有透射性或半透射性。例如，第一电极为高功函数的材料以充当阳极，例如为ITO/Ag/ITO叠层结构；第二电极122为低功函数的材料以充当阴极，例如为半透射的金属或金属合金材料，例如为Ag/Mg合金材料。

例如，该显示基板10还包括位于第三导电层503与发光元件的第一电极123之间的第四绝缘层204和第五绝缘层205。例如，该第四绝缘层204为钝化层，例如为无机绝缘层，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物；该第五绝缘层205为有机绝缘材料，例如为聚酰亚胺（PI）、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯（PMMA）等有机绝缘材料。例如，第五绝缘层205为平坦化层。

例如，显示基板10还包括位于发光元件125的第一电极123上的像素界定层206，该像素界定层206为有机绝缘材料，例如为聚酰亚胺（PI）、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯（PMMA）等有机绝缘材料。该发光元件125的第一电极123通过过孔700（也即图3A中的8号过孔）与第一晶体管T1的第一极T1s以及第二电容电极Cb电连接，该过孔700例如贯穿第四绝缘层204和第五绝缘层205。

例如，如图3A-3B所示，发光元件的第一电极123包括在第一方向D1上依次连接的第一电极部123a、第二电极部123b和第三电极部123c，该第一电极部123a用于与对应的第一晶体管T1的第一极T1s电连接且在垂直于衬底基板101的方向上与对应的第一晶体管T1的第一极T1s重叠。该第三电极部123c用于与发光层124直接接触，与发光元件的开口区（未示出）在垂直于衬底基板的方向上重叠，也即该第三电极部123c对应于该发光元件的有效发光区域；与过孔700在垂直于衬底基板的方向上不重叠，从而避免过孔700处界面对发光材料的发光效率造成不良影响。该第二电极部123b将该第一电极部123a与第三电极部123c连接。例如，发光元件的开口区为像素界定层206中与该发光元件对应设置的开口区，该开口区暴露出该发光元件的第一电极123，并容纳该发光元件的发光层的至少部分。

如图3A所示，发光元件的第一电极123的第二电极部123b在第二方向D2的平均尺寸小于第一电极部123a在第二方向D2的平均尺寸，也小于第三电极部123c在第二方向D2的平均尺寸。

例如，所述第一电极部沿所述第一方向的最大尺寸和沿所述第二方向的最大尺寸之和小于所述第三电极部沿所述第一方向的最大尺寸和沿所述第二方向的最大尺寸之和；所述第二电极部沿所述第一方向的最大尺寸和沿所述第二方向的最大尺寸之和小于所述第三电极部沿所述第一方向的最大尺寸和沿所述第二方向的最大尺寸之和。

例如，显示基板包括多个第一表面微结构11和多个第二表面微结构12，所述多个第一表面微结构和多个第二表面微结构中的一部分与所述第一电极部在垂直于衬底基板的方向上重叠，所述多个第一表面微结构和多个第二表面微结构的另一部分与所述第三电极部在垂直于所述衬底基板的方向上重叠；与所述第一电极部重叠的第一表面微结构和第二表面微结构的分布密度大于与所述第三电极部的重叠的第一表面微结构和第二表面微结构的分布密度。

由于第一电极部靠近像素驱动区，例如与第一晶体管T1在垂直于衬底基板的方向上至少部分重叠，而像素驱动区应力更为集中，通过上述设置可以对驱动区的应力进行有效释放，提高显示基板的性能。

如图3A所示，在第一方向D1上，第一扫描线150位于第一电极部123a与第三电极部123c之间，该第二电极部123b与第一扫描线150在垂直于衬底基板的方向上重叠，降低该第二电极部123b在第二方向D2上的尺寸有助于减小该第二电极部123b与第一扫描线150的交叠面积从而降低寄生电容。

例如，该第二电极部123b与第一扫描线150的第一部分151在垂直于衬底基板101的方向上重叠，并与第一扫描线150的第二部分152在垂直于衬底基板101的方向上不重叠。

由于第一扫描线150的第二部分152与沿第一方向D1的信号线（如电源线、检测线、数据线等）重叠，因此该第二部分152容易出现短路等不良，需要在修复过程中进行修复。将该发光元件的第一电极设置为与该第一扫描线150的第二部分152不重叠，可以降低第二部分152处的修复难度。

如图3A所示，该第一子像素P1具有在第二方向D2上相对的第一侧和第二侧，该第一侧设置有电源线240，该第二侧设置有数据线DL（第一数据线DL1和第四数据线DL4），该第二电极部123b相对于该第一电极部123a和第三电极部123c向第一侧凹入，也即向远离第二侧的方向凹入；也即该第二电极部123b距离电源线比距离数据线近。

由于电源线240上传输的是恒定电压，数据线DL上传输的是高频信号，将该第二电极部123b设置得更靠近电源线可以防止数据线DL上的高频信号对发光元件的第一电极上的电位造成影响，从而影响显示灰阶。

对于第二子像素、第三子像素和第四子像素也有类似的设置。例如，如图3A所示，该第二子像素P2与第三子像素P3直接相邻，该第三子像素P3具有在第二方向上相对的第一侧与第二侧，第二数据线DL2和第三数据线DL3位于该第三子像素P3的第一侧且位于第二子像素P2与第三子像素P3之间，检测线230位于该第三子像素P3的第二侧。第三子像素的发光元件的第一电极的第二电极部相对于其第一电极部和其第三电极部向远离第三子像素的第二侧的方向凹入，也即该第二电极部距离检测线230比距离数据线近。

由于检测线230上传输的是低频检测信号，数据线DL上传输的是高频信号，将该第二电极部设置得更靠近检测线可以防止数据线DL上的高频信号对发光元件的第一电极上的电位造成影响，从而影响显示灰阶。

例如，每个子像素中的发光元件OLED均配置为发白光，该显示基板10还包括彩膜层，白光透过彩膜层射出实现全彩显示。例如，该发光层124可以通过Open Mask结合蒸镀工艺整面形成，这样例如避免使用精细金属掩模（Fine Metal Mask，FMM）对发光层进行构图工艺，从而避免了FMM精度有限而限制了显示基板的分辨率。

例如，本公开的一些实施例提供的显示基板10的发光元件可以采用底发射结构。例如，如图3A-3B所示，彩膜层位于发光元件的第一电极靠近衬底基板101的一侧，例如位于第四绝缘层204和第五绝缘层205之间。彩膜层包括分别对应于除白色子像素之外多个子像素的多个彩膜部190，也即该第一子像素P1、第二子像素P2和第三子像素P3分别对应一个彩膜部190，该第一子像素P1、第二子像素P2和第三子像素P3的发光元件发出的光经过该彩膜部90射出形成显示光。白色子像素的光线不需要经过彩膜层，因此第四子像素P4并不对应设置彩膜部。

例如，相邻彩膜部在垂直于衬底基板的方向上有交叠，对应交叠处设置有第一表面微结构或第二表面微结构。由于彩膜交叠导致应力不均匀，表面微结构可以对该区域应力进行有效释放。

例如，在垂直于所述衬底基板的方向上，所述第一子像素对应的彩膜部、所述第二子像素对应的彩膜部和所述第二表面微结构在垂直于衬底基板的方向上重叠。

结合参考图3A-3B，每个彩膜部190与对应的子像素的发光元件的第一电极的第一电极部123a重叠，并与该发光元件的第一电极的第三电极部123c不重叠，这是由于彩膜层仅需要对应于发光元件的发光层设置。如图3B所示，在垂直于衬底基板的方向上，发光元件的第一电极的第三电极部123c、发光层124以及彩膜部190彼此重叠。

例如，如图3A-3B所示，在垂直于衬底基板101的方向上，第一子像素P1的发光元件的第一电极的第二电极部123b与第一扫描线150重叠的部分还与该第一子像素P1对应的彩膜部190重叠。由于在垂直于衬底基板的方向上，彩膜部190位于第一扫描线150与发光元件的第一电极123之间，由于彩膜部190上的第五绝缘层205为平坦化层，因此彩膜部190的形成并不影响该第五绝缘层205在该彩膜部处相对于该衬底基板的高度，也即并不改变发光元件的第一电极与第一扫描线150的间距，然而彩膜部190的介电常数相较于该第五绝缘层205的介电常数更低，因此将该彩膜部190形成在第二电极部123b与第一扫描线150之间并与二者重叠有助于进一步降低该发光元件的第一电极与第一扫描线之间的寄生电容。

发明人发现，多个第一镂空区H1或第二镂空区H2沿第二方向D2规律排列时，出现一定的有规律的连续性时，会产生周期性的衍射现象，造成该镂空区与非镂空区的金属线处对于环境光的反光差异明显，从而导致显示不均。

一方面，如图3A所示，在一个像素单元中，多个第一镂空区H1的几何中心不在一条直线上，从而有助于降低该第一镂空区沿同一方向排列的规律性，降低周期性衍射带来的显示不均。

另一方面，本公开实施例提供的显示基板利用彩膜层对位于同一行且对应于一个像素单元的多个镂空区进行选择性的遮挡，从而打破镂空区在像素单元中的排列规律，削弱衍射效应，提高显示均一性。

如图3A所示，在第一方向D1上，一个像素行（第一像素行）所对应的彩膜部位于该像素行所对应的第一扫描线150与直接相邻的下一个像素行（第二像素行）所对应的第二扫描线160之间。

例如，该第二像素行包括沿第二方向D2依次排列的第五子像素P5、第六子像素P6和第七子像素P7，该第五子像素P5与第一子像素P1位于同一列，该第六子像素P6与第二子像素P2位于同一列，该第七子像素P7与第三子像素P3位于同一列。例如，位于同一列的子像素发相同颜色的光。

例如，如图3B所示，每个子像素的发光元件的第一电极还在第一方向D1上延伸以与相邻的下一个像素行中的子像素的第二电容电极Cb在垂直于衬底基板的方向上重叠。在正常状态下，该发光元件的第一电极与下一行子像素的第二电容电极Cb之间间隔有第四绝缘层204和第五绝缘层205，当该子像素的像素电路发生不良，可以在该发光元件的第一电极与下一行子像素的第二电容电极Cb之间形成修复孔，例如用激光将该第四绝缘层204去除并使得该发光元件的第一电极填充入该修复孔中与下一行子像素的第二电容电极Cb电连接，而该第二电容电极Cb是与其所属的子像素的发光元件的第一电极电连接的，因此发生不良的子像素的发光元件的第一电极与下一行子像素的发光元件的第一电极形成了电连接，从而使得该不良子像素得到修复。图3A中用9号过孔示意出了该修复孔的位置。

例如，该第一像素行对应的彩膜部190分别具有靠近第二像素行的侧边，例如，该侧边为直线型并与第二方向D2平行。

例如，在垂直于衬底基板的方向上，第一子像素P1对应的彩膜部190与多个第一镂空区H1中的至少一个重叠，第二子像素P2对应的彩膜部190与多个第一镂空区H1均不重叠。

例如，在垂直于衬底基板的方向上，第一子像素P1对应的彩膜部与多个第一镂空区H1中的一个重叠且具有第一重叠面积，第二子像素P2对应的彩膜部与多个第一镂空区H1中的另一个重叠且具有第二重叠面积；该第一重叠面积与第二重叠面积不同。

例如，该第一重叠面积与第二重叠面积差值的绝对值大于（n*λ）²（即整数倍波长的平方），λ为该第一子像素P1和第二子像素P2发出光的波长中的较大值。该第一重叠面积与第二重叠面积差值的绝对值越大，光衍射对显示效果的影响越小。

如图3A所示，在垂直于衬底基板的方向上，第一子像素P1对应的彩膜部190与多个第一镂空区H1中的一个重叠，第二子像素P2对应的彩膜部190与第三子像素P3对应的彩膜部190与与多个第一镂空区H1均不重叠。

如图3A所示，第二像素行对应的第二扫描线160的第二部分162与电源线240、数据线DL以及检测线230在垂直于衬底基板的方向重叠定义出沿第二方向D2依次布置的多个第二镂空区H2。

如图3A所示，在垂直于衬底基板的方向上，第一子像素P1对应的彩膜部与多个第二镂空区H2中的一个第二镂空区重叠且具有第三重叠面积A3，第二子像素P2对应的彩膜部与多个第二镂空区H2中的另一个第二镂空区重叠且具有第四重叠面积A4，第三子像素P3与多个第二镂空区H2中的又一个第二镂空区重叠且具有第五重叠面积A5；该第三重叠面积A3、第四重叠面积A4和第五重叠面积A5均不相同。例如，如图3B所示，A3＞A4＞A5。

如图3A所示，多个第一镂空区H1中靠近第四子像素P4的第一镂空区H1’均与彩膜层在垂直于衬底基板的方向上不重叠；多个第二镂空区H2中靠近第四子像素P4的第二镂空区H2’均与彩膜层在垂直于衬底基板的方向上不重叠。

如图3A所示，在第二方向D2与该第一镂空区H1’直接相邻的第一镂空区H1’’与彩膜层在垂直于衬底基板的方向上不重叠；在第二方向D2与该第二镂空区H2’直接相邻的第二镂空区H2’’与彩膜层在垂直于衬底基板的方向上不重叠。

由于第四子像素P4发白光，白光的衍射对显示的均一性较小，因此靠近该第四子像素P4的镂空区可以不进行遮挡。

例如，如图3B所示，在垂直于衬底基板的方向上，第一数据线DL1、第二数据线DL2以及第三数据线DL3均与彩膜层重叠。这种设置可以避免数据线对光线的反射从而发生显示不均。

例如，第四数据线DL4与彩膜层不重叠。

如图3B所示，在垂直于衬底基板的方向上，检测线230与彩膜层重叠，且重叠面积小于第一数据线DL1、第二数据线DL2以及第三数据线DL3中任一条数据线与彩膜层的重叠面积。

由于第四数据线DL4与检测线230相较于第一数据线DL1、第二数据线DL2以及第三数据线DL3距离第四子像素P4最近，而该第四子像素P4发白光，白光的衍射对显示的均一性较小，因此第四数据线DL4和该检测线230对于第一子像素P4发出的光的反射的影响较小，可以不对该该第四数据线和检测线进行遮挡。

在另一些示例中，如图3C所示，该第一表面微结构11和第二表面微结构12位于同一条电源线240上，也即该电源线240充当该第一导电结构；且该第一表面微结构11与该电源线240所对应的第二镂空区H2在垂直于衬底基板的方向上至少部分重叠。

由于该电源线240在该第二镂空区H2处存在坡度，应力较大，将该第一表面微结构12设置在该电源线240对应于第二镂空区H2处有助于释放应力，提高良率。

在又一些示例中，如图3D所示，该第一表面微结构11和第二表面微结构12位于第三晶体管T3的第二极T3d上，也即第三晶体管T3的第二极T3d充当该第一导电结构；且该第一表面微结构与10号过孔（本公开第四过孔的一个示例）在垂直于衬底基板的方向上至少部分重叠。

在再一些示例中，如图3E所示，该第一表面微结构11和第二表面微结构12位于第三晶体管T3的第一极T3s上，也即第三晶体管T3的第一极T3s充当该第一导电结构；且该第一表面微结构与6号过孔在垂直于衬底基板的方向上至少部分重叠。

为了清楚起见，图3D和3E中均用黑点示出了该第一表面微结构11和第二表面微结构12。由于过孔第一处导电结构的坡度较大，应力较大，在该第一导电结构对应过孔处设置该第一表面微结构可以有助于应力的释放。

本公开的至少一实施例还提供上述显示基板的制作方法。以下将结合图3A-3B和图4A-图4D、并以一个子像素为例对本公开实施例提供的显示基板的制作方法进行实例性说明，然而本公开实施例并不限于此。图4A-图4D分别示出了一个子像素（例如第一子像素P1）中第一导电层、半导体层、第二导电层、第三导电层的图案。

该制作方法包括如下步骤S61-S65。

步骤S61：形成第一导电材料层，并对该第一导电材料层进行构图工艺从而形成如图4A所示的第一导电层501，也即遮光层170以及存储电容Cst的第三电容电极Cc。该构图工艺还形成形成彼此绝缘的检测部231和连接电极241。

步骤S62：在该第一导电层501上形成第一绝缘层201并在该第一绝缘层上形成半导体材料层，并对该半导体材料层进行构图工艺从而形成如图4B所示的半导体层104，也即形成彼此间隔的第一晶体管T1的有源层T1a、第二晶体管T2的有源层T2a和第三晶体管T3的有源层T3a。

步骤S63：在该半导体层104上形成第二绝缘层202并在该第二绝缘层上形成第二导电材料层，对该第二导电材料层进行构图工艺形成如图4C所示的第二导电层502，也即形成彼此绝缘的第一晶体管T1的栅极T1g、第二晶体管T2的栅极T2g和第三晶体管T3的栅极T3g。图4C还示出了延伸部180。

例如，如图4C所示，该第二导电层502还包括彼此绝缘的第一扫描线150和第二扫描线160。

例如，该第一扫描线150和第二扫描线160的线宽范围为5-15微米。

例如，该第一扫描线150与对应的一行子像素的第二晶体管T2的栅极T2g为一体的结构，该第二扫描线160分别与对应的一行子像素的第三晶体管T3的栅极T3g为一体的结构。

步骤S64：采用自对准工艺，利用该第二导电层502作为掩膜对该半导体层204进行导体化处理（例如掺杂处理），从而使得该半导体层204未被该第二导电层502覆盖的部分被导体化，从而得到该第一电容电极Ca，并使得各晶体管的有源层位于沟道区两侧的部分被导体化而形成分别第一极接触区及第二极接触区，该第一极接触区和第二极接触区分别用于与该晶体管的第一极和第二极电连接。图4B中示出了第一晶体管T1的有源层T1a的第一极接触区T1a1和第二极接触区T1a2、第二晶体管T2的有源层T2a的第一极接触区T2a1和第二极接触区T2a2、以及第三晶体管T3的有源层T3a的第一极接触区T3a1和第二极接触区T3a2。图4B中还示出了连接部720。

例如，在对该半导体层104进行导体化处理之前对第二绝缘层202进行刻蚀工艺，使得该第二绝缘层202未被该第二导电层502覆盖的区域全部被刻蚀，也即第二绝缘层103与第二导电层502在垂直于衬底基板101的方向上重合。这样，在采用离子注入对半导体层204未被第二导电层202覆盖的区域进行导体化处理时，注入的离子可以不被第二绝缘层202阻挡。

步骤S65：在该第二导电层502上形成第三绝缘层203，并在该第三绝缘层203上形成第三导电材料层，对该第三导电材料层进行构图工艺形成如图4D所示的第三导电层503，也即形成第一晶体管T1的第一极T1s和第二极T1d、第二晶体管T2的第一极T2s和第二极T2d以及第三晶体管T3的第一极T3s和第二极T3d。

例如，该第三导电层503还包括彼此绝缘的数据线DL、检测线230和电源线240。

例如，数据线DL的线宽范围为5-15微米，检测线230的线宽范围为5-30微米，电源线240的线宽范围为5-30微米。

例如，如图4D所示，该电源线240和与之直接相邻的（最近的）子像素中的第一晶体管T1的第二极T1d为一体的结构。例如，每条数据线110和与之连接的子像素中的第二晶体管T2的第二极T2d为一体的结构。

例如，该半导体材料层的材料包括但不限于硅基材料（非晶硅a-Si，多晶硅p-Si等）、金属氧化物半导体（IGZO，ZnO，AZO，IZTO等）以及有机物材料（六噻吩，聚噻吩等）。

例如，上述第一导电材料层为遮光导电材料，例如包括金（Au）、银（Ag）、铜（Cu）、铝（Al）、钼（Mo）、镁（Mg）、钨（W）以及以上金属组合而成的合金材料。例如，该第一导电材料层可以是钼钛合金，例如厚度为50-100纳米。

例如，第二导电材料层和第三导电材料层的材料可以包括金（Au）、银（Ag）、铜（Cu）、铝（Al）、钼（Mo）、镁（Mg）、钨（W）以及以上金属组合而成的合金材料；或者导电金属氧化物材料，例如氧化铟锡（ITO）、氧化铟锌（IZO）、氧化锌（ZnO）、氧化锌铝（AZO）等。

例如，第二导电材料层为钼钛合金与铜的叠层结构，例如钼钛合金的厚度为30-50纳米，铜的厚度为300-400纳米。

例如，第三导电材料层为钼钛合金与铜的叠层结构，例如钼钛合金的厚度为30-50纳米，铜的厚度为400-700纳米。

例如，该半导体材料层的材料包括但不限于硅基材料（非晶硅a-Si，多晶硅p-Si等）、金属氧化物半导体（IGZO，ZnO，AZO，IZTO等）以及有机物材料（六噻吩，聚噻吩等）。

例如，该半导体材料层的材料为氧化铟镓锌，厚度为30-50纳米。

例如，第一绝缘层201、第二绝缘层202、第三绝缘层203例如为无机绝缘层，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属氮氧化物绝缘材料。例如，这些绝缘层也可以是有机材料，例如聚酰亚胺（PI）、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯（PMMA）等，本公开实施例对此不作限制。

例如，第一绝缘层201的材料为氧化硅，厚度为300-500纳米。例如，第二绝缘层202的材料为氧化硅，厚度为100-160纳米。例如，第三绝缘层的材料为氧化硅，厚度为400-600纳米。

例如，参考图3B，还可以在该第三导电层503上依次形成第四绝缘层204、彩膜层以及第五绝缘层205，并在该第五绝缘层205上形成发光元件的第一电极123，然后在该第一电极123上形成像素界定层206，并依次形成发光层124和第二电极122，这样就形成了如图3A所示的显示基板10。

例如，形成该彩膜层可以包括先形成红色彩膜层并对该红色彩膜层进行构图工艺形成对应红色子像素的彩膜部，再形成绿色彩膜层并对该绿色彩膜层进行构图工艺形成对应绿色子像素的彩膜部，然后形成蓝色彩膜层并对该蓝色彩膜层进行构图工艺形成对应蓝色子像素的彩膜部。

例如，该红色彩膜层、绿色彩膜层和蓝色彩膜层的厚度分别为2000-3000纳米，也即每个彩膜部的厚度为2000-3000纳米。

例如，相邻的子像素之间可以通过彩膜部的重叠形成遮光部避免串色。

例如，可以通过对该显示基板中的导电结构或信号线进行刻蚀形成凹面结构，或者对该导电结构或信号线的表面进行等离子体处理以形成上述第一表面微结构和第二表面微结构。

本公开至少一实施例还提供一种显示面板，包括以上任一显示基板10。需要说明的是，本公开至少一实施例提供的上述显示基板10可以包括发光元件125，也可以不包括发光元件125，也即该发光元件125可以在显示基板10完成后在面板厂形成。在该显示基板10本身不包括发光元件125的情形下，本公开实施例提供的显示面板除了包括显示基板10之外，还进一步包括发光元件125。

例如，该显示面板为OLED显示面板，相应地其包括的显示基板10为OLED显示基板。如图5A所示，例如，该显示面板20还包括设置于显示基板10上的封装层801和盖板802，该封装层801配置为对显示基板10上的发光元件进行密封以防止外界的湿气和氧向该发光元件及驱动电路的渗透而造成对器件的损坏。例如，封装层801包括有机薄膜或者包括有机薄膜及无机薄膜交替层叠的结构。例如，该封装层801与显示基板10之间还可以设置吸水层（未示出），配置为吸收发光元件在前期制作工艺中残余的水汽或者溶胶。盖板802例如为玻璃盖板。例如，盖板802和封装层801可以为一体的结构。

在另一些示例中，如图5B所示，该显示面板包括设置于显示基板10上的黏胶层901和金属封装层902。该金属封装层902除了起到封装作用外，还可以对该显示基板10起到支撑和固定作用，例如在大尺寸应用中对该显示基板10进行支撑从而降低该显示基板10所受的应力冲击。例如，该显示基板10为底发射结构，该金属封装层902不会对显示光进行遮挡。

本公开的至少一实施例还提供一种显示装置30，如图6所示，该显示装置30包括上述任一显示基板10或显示面板20，本实施例中的显示装置可以为：显示器、OLED面板、OLED电视、电子纸、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

例如，上述构图工艺可以采用常规的光刻工艺，例如包括光刻胶的涂布、曝光、显影、烘干、刻蚀等步骤。

以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (87)

1.一种显示基板，包括衬底基板及位于所述衬底基板上的第一导电结构，

其中，所述第一导电结构包括背离所述衬底基板的第一表面和第二表面，所述第一表面和所述第二表面的材料相同；所述第一表面与所述衬底基板的板面具有第一夹角，所述第二表面与所述衬底基板的板面具有第二夹角，所述第一夹角与所述第二夹角不同；所述第一表面上设置有第一表面微结构，所述第二表面上设置有第二表面微结构；所述第一导电结构还包括靠近所述衬底基板的第三表面和第四表面，所述第三表面与所述第一表面相对，所述第四表面与所述第二表面相对；

所述第一表面微结构具有与所述衬底基板垂直的第一截面，所述第一截面在所述第三表面具有第一正投影；所述第一正投影的长度小于所述第一表面微结构在所述第一截面上的长度；

所述第二表面微结构具有与所述衬底基板垂直的第二截面，所述第二截面在所述第四表面上具有第二正投影，所述第二正投影的长度小于所述第二表面微结构在所述第二截面上的长度。

2.如权利要求1所述的显示基板，其中，所述第一截面的两端之间的距离和所述第二截面的两端的距离分别大于0.1微米小于1微米。

3.如权利要求1所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述第一表面微结构与所述第三表面至少部分重叠，所述第二表面微结构与所述第四表面至少部分重叠。

4.如权利要求1所述的显示基板，其中，所述第三表面和所述第四表面的至少之一为平坦表面。

5.如权利要求1所述的显示基板，其中，所述第一表面微结构在所述第三表面上的正投影的面积小于所述第一表面微结构的表面积；所述第二表面微结构在所述第四表面上的正投影的面积小于所述第二表面微结构的表面积。

6.如权利要求1所述的显示基板，其中，所述第一导电结构在所述第一表面微结构处的最小厚度小于所述第一导电结构的平均厚度且大于所述第一导电结构的平均厚度的3/5。

7.如权利要求1所述的显示基板，其中，所述第一表面微结构在所述第一截面上具有第一端点、第一中间点和第二端点，所述第二表面微结构在所述第二截面上具有第三端点、第二中间点和第四端点；

所述第一中间点与所述第三表面的距离和所述第一端点及第二端点与所述第三表面的距离均不相等，

所述第二中间点与所述第四表面的距离和所述第三端点及所述第四端点与所述第四表面的距离均不相等。

8.如权利要求1所述的显示基板，其中，所述第一夹角大于0度，所述第二夹角等于0度。

9.如权利要求8所述的显示基板，其中，所述第一表面微结构在所述第一截面上具有第一端点和第二端点，所述第二表面微结构在所述第二截面上具有第三端点和第四端点；

所述第一端点和所述第二端点的构成的线段的中点与所述第三端点和所述第四端点的构成的线段的中点相对于所述衬底基板的板面的距离不同。

10.如权利要求9所述的显示基板，其中，所述第一端点与所述第二端点之间的距离大于所述第三端点与所述第四端点之间的距离。

11.如权利要求8所述的显示基板，还包括位于所述第一导电结构靠近所述衬底基板一侧的第一绝缘层，

其中，所述第一绝缘层包括分别与所述第一导电结构的第三表面和第四表面分别直接接触的第一部分和第二部分，所述第一部分的最小厚度小于所述第二部分的最小厚度。

12.如权利要求11所述的显示基板，还包括位于所述第一绝缘层靠近所述衬底基板一侧的第二导电结构，

其中，所述第一绝缘层的第一部分包覆所述第二导电结构的至少部分。

13.如权利要求12所述的显示基板，其中，在垂直于衬底基板的方向上，所述第一表面微结构与所述第二导电结构不重叠。

14.如权利要求12所述的显示基板，其中，所述第一导电结构通过贯穿所述第一绝缘层的第一过孔与所述第二导电结构电连接；

在垂直于所述衬底基板的方向上，所述第一表面微结构与所述第一过孔的至少部分重叠。

15.如权利要求14所述的显示基板，其中，所述第一绝缘层包括层叠设置的第一子层和第二子层，所述第二子层相较于所述第一子层远离所述衬底基板；

所述第一子层包括被所述第一过孔暴露的第一侧面，所述第二子层包括被所述第一过孔暴露的第二侧面，所述第一侧面与所述第二侧面中的至少之一与所述第一导电结构的第三表面直接接触。

16.如权利要求15所述的显示基板，其中，所述第一侧面与所述衬底基板的夹角大于所述第二侧面与所述衬底基板的夹角。

17.如权利要求15所述的显示基板，其中，所述第二子层的致密度高于所述第一子层。

18.如权利要求1所述的显示基板，其中，所述第一表面的氧含量高于所述第三表面的氧含量。

19.如权利要求1所述的显示基板，其中，所述第一表面微结构在所述第一截面上具有第一端点和第二端点，所述第一截面距离所述第三表面最近的点与所述第一端点和所述第二端点的距离不相等。

20.如权利要求1所述的显示基板，其中，所述第一表面微结构包括第一凹面结构，所述第二表面微结构包括第二凹面结构。

21.如权利要求1所述的显示基板，还包括位于所述衬底基板上的多个子像素，

其中，所述多个子像素沿第一方向和第二方向布置为多个像素列和多个像素行，所述第一方向与所述第二方向交叉；

所述多个子像素中的每个包括在所述衬底基板上的第一晶体管、第二晶体管、第三晶体管和存储电容，

所述第二晶体管的第一极与所述存储电容的第一电容电极和所述第一晶体管的栅极电连接，所述第二晶体管的第二极配置为接收数据信号，所述第二晶体管的栅极配置为接收第一控制信号，所述第二晶体管配置为响应于所述第一控制信号将所述数据信号写入所述第一晶体管的栅极和所述存储电容，

所述第一晶体管的第一极与所述存储电容的第二电容电极电连接，并配置为与发光元件的第一电极电连接，所述第一晶体管的第二极配置为接收第一电源电压，所述第一晶体管配置为在所述第一晶体管的栅极的电压的控制下控制用于驱动所述发光元件的电流，

所述第三晶体管的第一极与所述第一晶体管的第一极以及所述存储电容的第二电容电极电连接，所述第三晶体管的第二极配置为与检测电路连接。

22.如权利要求21所述的显示基板，其中，所述第一表面微结构在所述衬底基板上的正投影与所述第二表面微结构在所述衬底基板上的正投影之间的中心距离在所述第一方向和所述第二方向的分量分别小于所述多个子像素的每个在所述第一方向和所述第二方向的平均尺寸。

23.如权利要求21所述的显示基板，其中，每个像素列的子像素发相同颜色的光。

24.如权利要求23所述的显示基板，其中，所述第一表面微结构包括第一凹面结构，所述第二表面微结构包括第二凹面结构；

所述第一凹面结构和所述第二凹面结构沿所述第一导电结构的延伸方向排列，且朝向颜色相同的子像素。

25.如权利要求21所述的显示基板，其中，

所述显示基板还包括从所述第一晶体管的栅极突出的延伸部，所述延伸部从所述第一晶体管的栅极沿所述第二方向延伸并与所述第二晶体管的第一极在垂直于所述衬底基板的方向上至少部分重叠且电连接。

26.如权利要求25所述的显示基板，其中，所述第二晶体管的有源层包括第一极接触区、第二极接触区以及位于所述第一极接触区和所述第二极接触区之间的沟道区，所述第二晶体管的第一极通过第二过孔分别与所述第一极接触区、所述延伸部以及所述第一电容电极电连接。

27.如权利要求26所述的显示基板，其中，

所述第二过孔沿所述第一方向延伸并暴露出所述延伸部的表面以及在所述第一方向上相对的两个侧面的至少部分。

28.如权利要求27所述的显示基板，其中，所述延伸部将所述第二过孔间隔为第一凹槽和第二凹槽，所述第二晶体管的第一极填充所述第一凹槽和所述第二凹槽并包覆所述延伸部的所述两个侧面；

所述第二晶体管的第一极包括第一部分、第二部分以及第三部分，

所述第二部分覆盖所述延伸部的所述表面，所述第一部分覆盖所述第一凹槽，所述第三部分覆盖所述第二凹槽；所述第一部分和所述第三部分还分别覆盖所述延伸部的所述两个侧面。

29.如权利要求28所述的显示基板，其中，所述第一导电结构为所述第二晶体管的第一极，所述第一表面微结构和所述第二表面微结构均位于所述第二晶体管的第一极的第三部分。

30.如权利要求29所述的显示基板，其中，所述第一表面微结构在所述第一方向上的尺寸小于所述第三部分沿所述第一方向的最大尺寸的十分之一。

31.如权利要求29所述的显示基板，其中，所述第一表面微结构在所述第一方向上的尺寸小于所述第二过孔在所述衬底基板上的正投影在所述第一方向上的最大尺寸的十分之一。

32.如权利要求21所述的显示基板，其中，所述多个子像素的每个还包括所述发光元件，所述发光元件包括依次层叠设置的第一电极、发光层和第二电极，所述第一电极相较于所述第二电极更靠近所述衬底基板，所述发光元件的第一电极通过第三过孔与所述发光元件所属的子像素的第一晶体管的第一极电连接。

33.如权利要求32所述的显示基板，其中，所述发光元件的第一电极包括在所述第一方向上依次连接的第一电极部、第二电极部和第三电极部，所述第一电极部用于与对应的第一晶体管的第一极电连接且在垂直于所述衬底基板的方向上与所述对应的第一晶体管的第一极重叠；

所述发光元件的第三电极部与所述发光元件的开口区在垂直于所述衬底基板的方向上至少部分重叠。

34.如权利要求33所述的显示基板，其中，所述第一电极部沿所述第一方向的最大尺寸和沿所述第二方向的最大尺寸之和小于所述第三电极部沿所述第一方向的最大尺寸和沿所述第二方向的最大尺寸之和；

所述第二电极部沿所述第一方向的最大尺寸和沿所述第二方向的最大尺寸之和小于所述第三电极部沿所述第一方向的最大尺寸和沿所述第二方向的最大尺寸之和。

35.如权利要求33所述的显示基板，其中，所述显示基板包括多个第一表面微结构和多个第二表面微结构，所述多个第一表面微结构和多个第二表面微结构中的一部分与所述第一电极部在垂直于衬底基板的方向上重叠，所述多个第一表面微结构和多个第二表面微结构的另一部分与所述第三电极部在垂直于所述衬底基板的方向上重叠；

与所述第一电极部重叠的第一表面微结构和第二表面微结构的分布密度大于与所述第三电极部的重叠的第一表面微结构和第二表面微结构的分布密度。

36.如权利要求33所述的显示基板，其中，所述发光元件的第一电极的第二电极部在所述第二方向的平均尺寸小于所述第一电极部在所述第二方向的平均尺寸，也小于所述第三电极部在所述第二方向的平均尺寸。

37.如权利要求33所述的显示基板，其中，所述多个像素行包括第一像素行，所述第一像素行划分为多个像素单元，每个像素单元包括沿所述第二方向依次布置的第一子像素、第二子像素和第三子像素，所述第一子像素、所述第二子像素和所述第三子像素分别配置为发出三种基本色的光；

所述显示基板还包括沿所述第二方向延伸的第一扫描线，所述第一扫描线与所述第一子像素、第二子像素及第三子像素中的第二晶体管的栅极电连接以提供所述第一控制信号。

38.如权利要求37所述的显示基板，其中，所述第一扫描线与所述第一子像素的发光元件的第一电极的第二电极部在垂直于所述衬底基板的方向上重叠。

39.如权利要求38所述的显示基板，还包括彩膜层，其中，所述彩膜层位于所述发光元件的第一电极靠近所述衬底基板的一侧；

所述彩膜层包括分别对应于所述第一子像素、所述第二子像素和所述第三子像素的多个彩膜部，所述第一子像素、所述第二子像素和所述第三子像素发出的光分别经所对应的彩膜部射出显示基板形成显示光。

40.如权利要求39所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述第一子像素对应的彩膜部、所述第二子像素对应的彩膜部和所述第二表面微结构在垂直于衬底基板的方向上均重叠。

41.如权利要求39所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述多个彩膜部的每个与对应的子像素的发光元件的第一电极的第三电极部重叠，并与所述对应的子像素的发光元件的第一电极的第一电极部不重叠。

42.如权利要求41所述的显示基板，其中，所述第一扫描线位于所述彩膜层靠近所述衬底基板的一侧；

在垂直于所述衬底基板的方向上，所述第一子像素的发光元件的第一电极的第二电极部与所述第一扫描线重叠的部分还与所述第一子像素所对应的彩膜部重叠。

43.如权利要求42所述的显示基板，其中，所述第一扫描线包括交替连接的第一部分和第二部分，所述第二部分为环状结构。

44.如权利要求43所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述第一子像素的发光元件的第一电极与所述第一扫描线的第一部分重叠并与所述第一扫描线的第二部分不重叠。

45.如权利要求43所述的显示基板，还包括沿所述第一方向延伸的多条第一信号线，

其中，在垂直于所述衬底基板的方向上，所述多条第一信号线与所述第一扫描线的第二部分重叠从而定义出沿所述第二方向布置的多个第一镂空区。

46.如权利要求45所述的显示基板，其中，每个像素单元中所对应的多个第一镂空区的几何中心不在一条直线上。

47.如权利要求45所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述第一子像素对应的彩膜部与所述多个第一镂空区中的至少一个重叠，所述第二子像素对应的彩膜部与所述多个第一镂空区均不重叠。

48.如权利要求45所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述第一子像素对应的彩膜部与所述多个第一镂空区中的一个重叠且具有第一重叠面积，所述第二子像素对应的彩膜部与所述多个第一镂空区中的另一个重叠且具有第二重叠面积；

所述第一重叠面积与所述第二重叠面积不同。

49.如权利要求48所述的显示基板，其中，所述第一重叠面积与所述第二重叠面积差值的绝对值大于（n*λ）²，λ为所述第一子像素和第二子像素发出光的波长中的较大值。

50.如权利要求48所述的显示基板，其中，所述显示基板包括多个第一表面微结构和多个第二表面微结构，所述多个第一表面微结构和多个第二表面微结构中的一部分与所述第一扫描线的第一部分在垂直于衬底基板的方向上重叠，所述多个第一表面微结构和多个第二表面微结构的另一部分与所述第一扫描线的第二部分在垂直于所述衬底基板的方向上重叠；

在垂直于衬底基板的方向上，与所述第一扫描线的第二部分重叠的第一表面微结构和第二表面微结构的分布密度大于与所述第一扫描线的第一部分的重叠的第一表面微结构和第二表面微结构的分布密度。

51.如权利要求50所述的显示基板，其中，所述第一重叠面积大于所述多个第一表面微结构或所述第二表面微结构中的每个在所述衬底基板的正投影的面积；

所述第二重叠面积大于所述多个第一表面微结构或所述第二表面微结构中的每个在所述衬底基板的正投影的面积。

52.如权利要求45所述的显示基板，其中，所述像素单元还包括第四子像素，所述第四子像素配置为发白光，

所述多个第一镂空区中靠近所述第四子像素的第一镂空区均与所述彩膜层在垂直于所述衬底基板的方向上不重叠。

53.如权利要求45所述的显示基板，其中，所述多条第一信号线包括多条数据线，所述多条数据线与所述多个像素列一一对应连接；

对于所述第一像素行，多条数据线被划分为与所述多个像素单元一一对应的多个数据线组，每个数据线组包括分别与所述第一子像素、第二子像素和第三子像素连接的第一数据线、第二数据线和第三数据线；

对于每一个所述像素单元，与所述像素单元对应连接的所述第一数据线、所述第二数据线及所述第三数据线均位于所述第一子像素和所述第三子像素之间。

54.如权利要求53所述的显示基板，还包括沿所述第一方向延伸的多条电源线，

其中，所述多条电源线配置为为所述多个子像素提供所述第一电源电压，所述多条电源线的每条与所述多条数据线中的任意一条之间间隔有至少一个像素列。

55.如权利要求54所述的显示基板，其中，所述显示基板包括多个第一表面微结构和多个第二表面微结构，所述多个第一表面微结构和多个第二表面微结构中的一部分分布在所述多条数据线上，所述多个第一表面微结构和多个第二表面微结构的另一部分分布在所述多条电源线上；

所述多个第一表面微结构和所述多个第二表面微结构在所述多条数据线上的分布密度大于所述多个第一表面微结构和所述多个第二表面微结构在所述多条电源线上的分布密度。

56.如权利要求53所述的显示基板，其中，所述第二子像素与所述第三子像素直接相邻，所述第三子像素具有在所述第二方向上相对的第一侧与第二侧，

所述第二数据线和所述第三数据线位于所述第三子像素的第一侧且位于所述第二子像素与所述第三子像素之间。

57.如权利要求56所述的显示基板，其中，所述第三子像素的发光元件的第一电极的第二电极部相对于其第一电极部和其第三电极部向远离所述第三子像素的第二侧的方向凹入。

58.如权利要求53所述的显示基板，其中，在垂直于所述衬底的方向上，所述第二数据线、所述第三数据线分别与所述彩膜层至少部分重叠。

59.如权利要求53所述的显示基板，其中，所述像素单元还包括第四子像素，所述第四子像素配置为发白光，

所述每个数据线组还包括与所述第四子像素连接的第四数据线；

在垂直于衬底基板的方向上，所述第四数据线与所述彩膜层不重叠。

60.如权利要求45所述的显示基板，其中，所述多个像素行还包括第二像素行，所述第二像素行与所述第一像素行在所述第一方向上直接相邻，

所述第二像素行包括沿所述第二方向依次排列的第五子像素、第六子像素和第七子像素，所述第五子像素与所述第一子像素位于同一像素列，所述第六子像素与所述第二子像素位于同一像素列，所述第七子像素与所述第三子像素位于同一像素列。

61.如权利要求60所述的显示基板，其中，所述第一子像素对应的彩膜部具有靠近所述第五子像素的侧边，所述侧边与所述第二方向平行。

62.如权利要求60所述的显示基板，其中，所述显示基板还包括沿所述第二方向延伸的第二扫描线，所述第二扫描线与所述第五子像素、第六子像素及第七子像素中的第三晶体管的栅极电连接以提供第二控制信号。

63.如权利要求62所述的显示基板，其中，所述第二扫描线包括交替连接的第一部分和第二部分，所述第二部分为环状结构。

64.如权利要求63所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述多条第一信号线与所述第二扫描线的第二部分重叠从而定义出沿所述第二方向依次布置的多个第二镂空区。

65.如权利要求64所述的显示基板，其中，所述第一导电结构为所述多条第一信号线之一，所述第一表面微结构和所述第二表面微结构位于所述第一信号线上，且所述第一表面微结构与所述第一信号线所对应的第二镂空区在垂直于所述衬底基板的方向上至少部分重叠。

66.如权利要求64所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述第一子像素对应的彩膜部与所述多个第二镂空区中的一个第二镂空区重叠且具有第三重叠面积，所述第二子像素对应的彩膜部与所述多个第二镂空区中的另一个第二镂空区重叠且具有第四重叠面积，所述第三子像素对应的彩膜部与所述多个第二镂空区中的又一个第二镂空区重叠且具有第五重叠面积；

所述第三重叠面积、所述第四重叠面积和所述第五重叠面积均不相同。

67.如权利要求21所述的显示基板，其中，所述第三晶体管的第二极通过第四过孔与沿所述第二方向延伸的检测部电连接，所述检测部与沿所述第一方向延伸的检测线电连接，从而所述第三晶体管的第二极通过所述检测部和所述检测线与所述检测电路连接。

68.如权利要求67所述的显示基板，其中，所述第一导电结构为所述第三晶体管的第二极，所述第一表面微结构和所述第二表面微结构位于所述第三晶体管的第二极上，且所述第一表面微结构与所述第四过孔在垂直于所述衬底基板的方向上至少部分重叠。

69.如权利要求21所述的显示基板，其中，所述第三晶体管的有源层包括第一极接触区、第二极接触区以及位于所述第一极接触区和所述第二极接触区之间的沟道区，

所述第三晶体管的第一极通过第五过孔与所述第三晶体管的第一极接触区电连接。

70.如权利要求69所述的显示基板，其中，所述第一导电结构为所述第三晶体管的第一极，所述第一表面微结构和所述第二表面微结构位于所述第三晶体管的第一极上，且所述第一表面微结构与所述第五过孔在垂直于所述衬底基板的方向上至少部分重叠。

71.一种显示基板，包括衬底基板和位于所述衬底基板上的第一导电结构，

其中，所述第一导电结构包括背离所述衬底基板的第一表面和第二表面，所述第一表面和所述第二表面的材料相同；所述第一表面上设置有第一表面微结构，所述第二表面上设置有第二表面微结构；所述第一导电结构还包括靠近所述衬底基板的第三表面和第四表面，所述第三表面与所述第一表面相对，所述第四表面与所述第二表面相对；

所述第一表面微结构具有与所述衬底基板垂直的第一截面，所述第二表面微结构具有与所述衬底基板垂直的第二截面；

所述第一表面微结构在所述第一截面具有第一端点和第二端点，所述第二表面微结构在所述第二截面上具有第三端点和第四端点；

所述第一端点和所述第二端点的连线的中点与所述第三端点和所述第四端点的连线的中点相对于所述衬底基板的板面的距离不同；

所述第一截面在所述第三表面具有第一正投影，所述第一正投影的长度小于所述第一表面微结构在所述第一截面上的长度；

所述第二截面在所述第四表面上具有第二正投影，所述第二正投影的长度小于所述第二表面微结构在所述第二截面上的长度。

72.如权利要求71所述的显示基板，其中，所述第一导电结构在所述第一表面微结构处的最小厚度小于所述第一导电结构的平均厚度且大于所述第一导电结构的平均厚度的3/5。

73.如权利要求71所述的显示基板，其中，所述第一导电结构还包括靠近所述衬底基板的第三表面和第四表面，在垂直于所述衬底基板的方向上，所述第一表面微结构与所述第三表面至少部分重叠，所述第二表面微结构与所述第四表面至少部分重叠。

74.如权利要求73所述的显示基板，其中，所述第三表面和所述第四表面的至少之一为平坦表面。

75.如权利要求73所述的显示基板，其中，所述第一表面微结构在所述第三表面上的正投影的面积小于所述第一表面微结构的表面积；

所述第二表面微结构在所述第四表面上的正投影的面积小于所述第二表面微结构的表面积。

76.如权利要求73所述的显示基板，其中，所述第一表面微结构在所述第一截面上还具有位于所述第一端点和所述第二端点之间的第一中间点，所述第二表面微结构在所述第二截面上还具有位于所述第三端点和所述第四端点之间的第二中间点；

所述第一中间点与所述第三表面的距离和所述第一端点及第二端点与所述第三表面的距离均不相等，

所述第二中间点与所述第四表面的距离和所述第三端点及所述第四端点与所述第四表面的距离均不相等。

77.如权利要求71所述的显示基板，其中，所述第一表面与所述衬底基板的板面具有第一夹角，所述第二表面与所述衬底基板的板面具有第二夹角，所述第一夹角与所述第二夹角不同。

78.如权利要求77所述的显示基板，其中，所述第一夹角大于0度，所述第二夹角等于0。

79.如权利要求78所述的显示基板，还包括位于所述第一导电结构靠近所述衬底基板一侧的第一绝缘层，

其中，所述第一绝缘层包括分别与所述第一导电结构的第三表面和第四表面分别直接接触的第一部分和第二部分，所述第一部分的最小厚度小于所述第二部分的最小厚度。

80.如权利要求79所述的显示基板，还包括位于所述第一绝缘层靠近所述衬底基板一侧的第二导电结构，

其中，所述第一绝缘层的第一部分包覆所述第二导电结构的至少部分。

81.如权利要求80所述的显示基板，其中，在垂直于衬底基板的方向上，所述第一表面微结构与所述第二导电结构不重叠。

82.如权利要求80所述的显示基板，其中，所述第一导电结构通过贯穿所述第一绝缘层的第一过孔与所述第二导电结构电连接；

在垂直于所述衬底基板的方向上，所述第一表面微结构与所述第一过孔的至少部分重叠。

83.如权利要求82所述的显示基板，其中，所述第一绝缘层包括层叠设置的第一子层和第二子层，所述第二子层相较于所述第一子层远离所述衬底基板；

所述第一子层包括被所述第一过孔暴露的第一侧面，所述第二子层包括被所述第一过孔暴露的第二侧面，所述第一侧面与所述第二侧面中的至少之一与所述第一导电结构的第三表面直接接触。

84.如权利要求83所述的显示基板，其中，所述第一侧面与所述衬底基板的夹角大于所述第二侧面与所述衬底基板的夹角。

85.如权利要求83所述的显示基板，其中，所述第二子层的致密度高于所述第一子层。

86.如权利要求73所述的显示基板，其中，所述第一表面的氧含量高于所述第三表面的氧含量。

87.一种显示装置，包括如权利要求1-86任一所述的显示基板。

Images