CN114843329A - 显示基板和显示装置 - Google Patents

Abstract

提供一种显示基板和显示装置。显示基板包括：衬底基板和设置在衬底基板上的多个子像素；子像素包括：像素电路，包括存储电容，存储电容包括第一极板和第二极板；以及发光元件；显示基板还包括像素限定层，子像素包括多个开口，开口在衬底基板上的正投影与第二极板在衬底基板上的正投影交叠，第二极板包括沿第一方向延伸的第一边缘和沿第一方向延伸的第二边缘，开口包括沿第一方向延伸的第一边缘和沿第一方向延伸的第二边缘，第二极板的第一边缘比第二极板的第二边缘更靠近开口的第一边缘，第二极板的第二边缘比第二极板的第一边缘更靠近开口的第二边缘，子像素满足如下公式：△U＝|U02‑U01|≤k×|Xb‑Xa|/KW，显示基板和显示装置可减轻色偏。

Description

显示基板和显示装置

本申请是2022年1月11日提交的申请号为202210025026.6的分案申请。

技术领域

本公开的实施例涉及一种显示基板和显示装置。

背景技术

随着科技的飞速发展，显示媒介成为人们生活的重要组成部分。有机发光二极管显示器(organic light emitting diode，OLED)显示媒介由于其自发光性使其拥有卓越的颜色和画质。

发明内容

本公开的实施例提供一种显示基板和显示装置。

本公开的实施例提供一种显示基板，包括：衬底基板和设置在所述衬底基板上的多个子像素；所述子像素包括：像素电路，包括存储电容，所述存储电容包括第一极板和第二极板，所述第一极板比所述第二极板更靠近所述衬底基板；以及发光元件，所述发光元件包括第一电极、第二电极以及位于所述第一电极和所述第二电极之间的发光功能层，所述像素电路被配置为驱动所述发光元件；所述显示基板还包括像素限定层，所述子像素包括多个开口，所述开口被配置为暴露所述第一电极的至少一部分，所述开口被配置为限定所述子像素的发光区，其中，所述开口在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影交叠，所述第二极板包括沿第一方向延伸的第一边缘和沿所述第一方向延伸的第二边缘，所述开口包括沿所述第一方向延伸的第一边缘和沿所述第一方向延伸的第二边缘，所述第二极板的第一边缘比所述第二极板的第二边缘更靠近所述开口的第一边缘，所述第二极板的第二边缘比所述第二极板的第一边缘更靠近所述开口的第二边缘，所述子像素满足如下公式：

△U＝|U02-U01|≤k×|Xb-Xa|/KW，其中，k为色偏影响系数，0.009≤k≤0.03，△U＜0.0020，Xa为所述第二极板的第一边缘和所述开口的第一边缘在第二方向上的最小距离，Xb为所述第二极板的第二边缘和所述开口的第二边缘在所述第二方向上的最小距离，所述第一方向和所述第二方向相交；KW为所述开口在所述第二方向上的最大尺寸，U01为在第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，U02为在第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U为U02和U01的差值的绝对值，所述在0度视角下的色度坐标点为在所述显示基板的中心所在的法线处的色度坐标点，所述第一视角和所述第二视角分设在所述法线的相对的两侧且与所述法线的夹角的数值相等。

例如，U02＜0.020，U01小于0.020，ΔU＜0.0015。

例如，所述开口的第一边缘、所述第二极板的第一边缘、所述第二极板的第二边缘、以及所述开口的第二边缘沿所述第二方向依次排布，所述第二极板的第一边缘和所述第二极板的第二边缘之间的在所述第二方向上的最小距离为Xc，Xc/Xa＞1.5或Xc/Xb大于1.5。

例如，所述多个子像素包括第一子像素、第二子像素、以及第三子像素，并且所述第一子像素、所述第二子像素、以及所述第三子像素沿所述第二方向依次排列。

例如，所述第一子像素满足如下公式：

△U1＝|U2-U1|≤k1×|X2-X1|/KW1，

其中，k1为系数，0.009≤k1≤0.02，X1为所述第一子像素中的所述第二极板的第一边缘和所述第一子像素的所述开口的第一边缘在所述第二方向上的最小距离；X2为所述第一子像素中的所述第二极板的第二边缘和所述第一子像素的所述开口的第二边缘在所述第二方向上的最小距离，KW1为所述第一子像素的所述开口在所述第二方向上的最大尺寸，U1为所述第一子像素的在所述第一视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，U2为所述第一子像素的在所述第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U1为U2和U1的差值的绝对值。

例如，所述第二子像素满足如下公式：

△U2＝|U4-U3|≤k2×|X4-X3|/KW2，

其中，k2为系数，0.004≤k2≤0.02，X3为所述第二子像素中的所述第二极板的第一边缘和所述第二子像素的所述开口的第一边缘在所述第二方向上的最小距离；X4为所述第二子像素中的所述第二极板的第二边缘和所述第二子像素的所述开口的第二边缘在所述第二方向上的最小距离；KW2为所述第二子像素的所述开口在所述第二方向上的最大尺寸，U3为所述第二子像素的在所述第一视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，U4为所述第二子像素的在所述第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U2为U4和U3的差值的绝对值。

例如，k2与k1的比值小于10且大于0.1。

例如，所述第三子像素满足如下公式：

△U3＝|U6-U5|≤k3×|X6-X5|/KW3，

其中，k3为系数，0.01≤k3≤0.03，X5为所述第三子像素中的所述第二极板的第一边缘和所述第三子像素的所述开口的第一边缘在所述第二方向上的最小距离；X6为所述第三子像素中的所述第二极板的第二边缘和所述开口的第二边缘在所述第二方向上的最小距离；KW3为所述第三子像素的所述开口在所述第二方向上的最大尺寸，U5为所述第三子像素的在所述第一视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，U6为所述第三子像素的在所述第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U3为U6和U5的差值的绝对值。

例如，显示基板还包括：数据线，所述数据线被配置为向所述像素电路提供数据电压，所述显示基板还包括：导电结构，其中，所述导电结构包括第一信号线和信号连接线，所述导电结构被配置为向所述像素电路提供电压信号，所述第一信号线沿所述第二方向延伸，所述信号连接线沿所述第一方向延伸，所述信号连接线与所述第一信号线电连接，所述信号连接线和所述数据线至少之一在所述衬底基板上的正投影与所述多个子像素中的至少一个子像素的所述开口在所述衬底基板上的正投影交叠。

例如，所述信号连接线包括第一电源线的沿所述第一方向延伸的部分、初始化线的沿所述第一方向延伸的部分至少之一。

例如，显示基板还包括：第二信号线，其中，所述第二信号线被配置为向所述像素电路提供电压信号，所述第二信号线沿所述第二方向延伸，所述第二信号线在所述衬底基板上的正投影与所述多个子像素中的至少一个子像素的所述开口在所述衬底基板上的正投影交叠。

例如，所述第二信号线包括栅线和初始化信号线的沿所述第二方向延伸的部分中的至少一个。

例如，所述信号连接线与所述开口的在所述第二方向上的交叠尺寸小于与所述信号连接线的线宽的10％，或者，所述数据线与所述开口的在所述第二方向上的交叠尺寸小于所述数据线的线宽的10％。

例如，显示基板还包括绝缘层和贯穿所述绝缘层的过孔，其中，所述过孔包括第一过孔、第二过孔和第三过孔，所述第一子像素、所述第二子像素以及所述第三子像素的所述发光元件的第一电极分别通过所述第一过孔、所述第二过孔以及所述第三过孔与所述第一子像素、所述第二子像素以及所述第三子像素的所述像素电路相连，所述第一过孔和所述第二过孔之间的间距为KX1，所述第二过孔和所述第三过孔之间的间距为KX2，其中，KX1/KX2的比值为0.75-1.25。

例如，所述过孔的沿所述第一方向延伸的对称轴和与该过孔最近的所述开口的沿所述第一方向延伸的对称轴之间的距离小于8微米，所述过孔的直径为8-17微米。

例如，所述绝缘层包括钝化层和平坦化层，所述钝化层的材料包括无机绝缘材料，所述平坦化层的材料包括有机绝缘材料，所述平坦化层的厚度为3-7微米。

例如，显示基板满足如下公式：

1/k＝F1(CW/KW)-F2(DV/KW)+F3(DW/KW)，其中，F1为电容影响系数，F2为过孔偏移影响系数，F3为信号线影响系数，CW为所述存储电容的所述第二极板在所述第二方向上的最大尺寸，CW/KW为所述存储电容占所述开口的比例，DV为所述过孔的沿所述第一方向延伸的对称轴和与该过孔最近的所述开口的沿所述第一方向延伸的对称轴之间的距离，DW为所述信号线的线宽，所述信号线包括所述信号连接线。

例如，显示基板满足以下公式：1/T＝k×(CW-DV+DW)/KW，1/T为色偏改善影响系数，所述第一子像素满足1/T1＝k1×(CW-DV+DW)/KW，所述第二子像素满足1/T2＝k2×(CW-DV+DW)/KW，所述第三子像素满足1/T3＝k3×(CW-DV+DW)/KW，其中，1/T1＜0.019，1/T2＜0.019，1/T3＜0.019。

例如，1/T1＜0.009，1/T2＜0.014，1/T3＜0.019。

例如，1/T1＜0.008，1/T2＜0.003，1/T3＜0.016。

例如，0.2＜Tx/Ty＜6，其中Tx为T1、T2、T3中的一个，Ty为T1、T2、T3中的一个。

例如，在O视角下和-O视角下，所述第一子像素满足1/T11＝k11×(CW-DV+DW)/KW；在P视角下和-P视角下，所述第一子像素满足1/T12＝k12×(CW-DV+DW)/KW，1/T11＜0.009，1/T12＜0.008。

例如，|1/T12-1/T11|＜0.001。

例如，在O视角下和-O视角下，所述第二子像素满足1/T21＝k21×(CW-DV+DW)/KW；在P视角下和-P视角下，所述第二子像素满足1/T22＝k22×(CW-DV+DW)/KW，1/T21＜0.014，1/T22＜0.004。

例如，|1/T22-1/T21|＜0.010。

例如，1/T21＜0.009，1/T22＜0.003。

例如，在O视角下和-O视角下，所述第三子像素满足1/T31＝k31×(CW-DV+DW)/KW；在P视角下和-P视角下，所述第三子像素满足1/T32＝k32×(CW-DV+DW)/KW，1/T31＜0.016，1/T32＜0.019。

例如，|1/T32-1/T31|＜0.003。

例如，1/T31＜0.012，1/T32＜0.014。

例如，所述信号连接线包括第一部分、第二部分和第三部分，所述第一部分和所述第三部分通过所述第二部分相连，所述第一部分和所述第三部分位于第一导电图案层，所述第二部分位于第二导电图案层。

例如，所述第一导电图案层比所述第二导电图案层更靠近所述衬底基板。

例如，所述信号连接线的所述第二部分的在所述第二方向上的宽度大于所述信号连接线的所述第一部分和所述第三部分中的一个的在所述第二方向上的宽度。

例如，所述信号连接线的所述第一部分和所述第三部分至少之一与所述信号连接线的所述第二部分的沿所述第一方向的中心线不重合。

例如，所述像素限定层包括多个第一限定部和多个第二限定部，所述多个第二限定部沿所述第二方向排列，所述第二限定部沿所述第一方向延伸，所述多个第一限定部设置为多个组，每组第一限定部位于相邻两个第二限定部之间，所述第一限定部沿所述第二方向延伸，每组中的第一限定部沿所述第一方向排列，所述第一限定部到平坦化层的最大高度小于所述第二限定部到所述平坦化层的最大高度，所述衬底基板包括显示区和位于所述显示区的至少一侧的周边区，所述数据线的位于所述显示区的部分在所述衬底基板上的正投影位于所述第二限定部在所述衬底基板上的正投影内。

例如，显示基板还包括第二导电图案层和第三导电图案层，其中，所述数据线包括位于所述第二导电图案层的部分，所述第三导电图案层还包括第一导电部和第二导电部，所述第二导电图案层还包括第三导电部和第四导电部，所述第一导电部和所述第三导电部在垂直于所述衬底基板的方向上交叠并位于所述第二限定部的一侧，所述第二导电部和所述第四导电部在垂直于所述衬底基板的方向上交叠并位于所述第二限定部的另一侧，所述第一导电部和所述第三导电部的沿所述第一方向的中心线不重合，所述第二导电部和所述第四导电部的沿所述第一方向的中心线不重合。

例如，所述第一导电部包括主体部和位于所述主体部两侧的斜坡部，所述第三导电部的靠近所述第二限定部的一端在所述衬底基板上的正投影位于所述第一导电部的所述主体部在所述衬底基板上的正投影内。

例如，所述第三导电部包括主体部和位于所述主体部两侧的斜坡部，所述第三导电部的所述斜坡部的坡度角大于所述第一导电部的所述斜坡部的坡度角。

例如，所述第三导电部的所述主体部包括第一主体部和第二主体部，所述第一主体部在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影交叠，所述第二主体部在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影不交叠，所述第二主体部的背离所述衬底基板的表面到所述衬底基板之间的距离小于所述第一主体部的背离所述衬底基板的表面到所述衬底基板之间的距离。

例如，所述第三导电部和所述第四导电部至少之一包括第一子层、第二子层和第三子层，所述第一子层、所述第二子层和所述第三子层层叠设置，并且所述第一子层比所述第三子层更靠近所述衬底基板，所述第二子层相对于所述第一子层和所述第三子层内缩。

例如，显示基板还包括多条扇出线，所述衬底基板包括显示区和位于显示区的至少一侧的周边区，所述数据线与所述多条扇出线中的一条相连，所述多条扇出线从靠近所述数据线和所述扇出线的连接位置处到远离所述数据线和所述扇出线的连接位置处的方向上逐渐聚拢，所述多条扇出线从所述显示区延伸至所述周边区，所述多条扇出线与所述数据线位于不同层，所述多条扇出线比所述数据线的一部分更靠近所述衬底基板。

例如，显示基板满足如下公式：1/k＝T’(CW-DV+DW)/KW+e^F4(DH/PH)，其中，T’为系数，T’大于等于20并且小于70，F4为系数，F4大于6并且小于30，其中，DH为所述数据线的厚度，PH为所述平坦化层的厚度。

例如，所述第一子像素满足1/k1＝T’(CW-DV+DW)/KW+e^Fa(DH/PH)，所述第二子像素满足1/k2＝T’(CW-DV+DW)/KW+e^Fb(DH/PH)，所述第三子像素满足1/k3＝T’(CW-DV+DW)/KW+e^{Fc(DH /PH)}，20≤T’≤30，Fa＜27，Fb＜26，Fc＜23。

例如，T’＝20，10＜Fa＜24。

例如，T’＝20，10＜Fb＜23。

例如，T’＝20，8＜Fc＜19。

例如，0.09＜DH/PH＜0.16，20≤T’≤25。

例如，0.17＜DH/PH＜0.38，25≤T’≤30。

例如，显示基板还包括：数据线、第一栅线、第二栅线、第三栅线、第一电源线、第一初始化线以及第二初始化线，其中，所述数据线被配置为向所述像素电路提供数据电压，所述第一栅线被配置为向所述像素电路提供扫描信号，所述第二栅线被配置为向所述像素电路提供第一复位控制信号，所述第三栅线被配置为向所述像素电路提供第二复位控制信号，所述第一电源线被配置为向所述像素电路提供第一电压信号，所述第一初始化线被配置为向所述像素电路提供第一初始化信号，所述第二初始化线被配置为向所述像素电路提供第二初始化信号，所述像素电路还包括驱动晶体管、数据写入晶体管、第一复位晶体管、以及第二复位晶体管，所述数据写入晶体管的第一极与所述数据线相连，所述数据写入晶体管的栅极与所述第一栅线相连，所述数据写入晶体管的第二极与所述驱动晶体管的栅极相连；所述第一复位晶体管的第一极与所述第一初始化线相连，所述第一复位晶体管的第二极与所述驱动晶体管的栅极相连，所述第一复位晶体管的栅极与所述第二栅线相连；所述第二复位晶体管的第一极与所述第二初始化线相连，所述第二复位晶体管的第二极与所述发光元件的第一电极相连，所述第二复位晶体管的栅极与所述第三栅线相连；所述第一电源线包括沿所述第二方向延伸的第一电源信号线和沿所述第一方向延伸的第一电源连接线，所述第一电源信号线和所述第一电源连接线相连；所述第一初始化线包括沿所述第二方向延伸的第一初始化信号线和沿所述第一方向延伸的第一初始化连接线，所述第一初始化信号线和所述第一初始化连接线相连；所述第二初始化线包括沿所述第二方向延伸的第二初始化信号线和沿所述第一方向延伸的第二初始化连接线，所述第二初始化信号线和所述第二初始化连接线相连；所述第一电源连接线、所述第一初始化连接线、以及所述第二初始化连接线中的至少之一在所述衬底基板上的正投影与所述子像素的开口在所述衬底基板上的正投影交叠。

本公开的实施例还提供一种显示基板，包括：衬底基板以及设置在所述衬底基板上的多个子像素，所述子像素包括多个第一子像素(R)和多个第二子像素(G)，所述多个子像素沿第一方向或沿第二方向排列，所述第一方向和所述第二方向相交；有源半导体层，位于所述衬底基板的一侧；第一导电图案层，位于所述有源半导体层远离所述衬底基板的一侧；第二导电图案层，位于所述第一导电图案层远离所述衬底基板的一侧；第一绝缘层，位于所述第二导电图案层远离所述衬底基板的一侧；第二绝缘层，位于所述第一绝缘层远离所述衬底基板的一侧，其中，所述第二导电图案层包括多个导电元件，所述导电元件包括对应于所述第一子像素的第一导电元件和对应于所述第二子像素的第二导电元件；所述第二绝缘层包括多个开口，所述开口用于限定所述子像素的有效发光区域，所述开口包括与第一子像素对应设置的第一开口和与所述第二子像素对应设置的第二开口，所述第一开口和所述第二开口的面积不同；所述第一子像素满足如下关系：△U1＝|U2-U1|≤k1×|X2-X1|/KW1，其中，k1为系数，0.009≤k1≤0.02，X1为所述第一子像素中的所述第一导电元件的第一边缘和所述第一子像素对应的所述开口的第一边缘在所述第二方向上的最小距离；X2为所述第一子像素的所述第一导电元件的第二边缘和所述第一子像素对应的所述开口的第二边缘在所述第二方向上的最小距离，KW1为所述第一子像素对应的所述开口在所述第二方向上的最大尺寸，U1为所述第一子像素的在所述第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，U2为所述第一子像素的在所述第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U1为U2和U1的差值的绝对值；所述第二子像素满足如下关系：△U2＝|U4-U3|≤k2×|X4-X3|/KW2，其中，k2为系数，0.004≤k2≤0.02，X3为所述第二子像素的所述第二导电元件的第一边缘和所述第二子像素对应的所述开口的第一边缘在所述第二方向上的最小距离；X4为所述第二子像素的所述第二导电元件的第二边缘和所述第二子像素对应的所述开口的第二边缘在所述第二方向上的最小距离；KW2为所述第二子像素对应的所述开口在所述第二方向上的最大尺寸，U3为所述第二子像素的在所述第一视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，U4为所述第二子像素的在所述第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U2为U4和U3的差值的绝对值；0.1＜k2/k1＜10。

本公开的实施例还提供一种显示基板，包括：衬底基板以及设置在所述衬底基板上的多个子像素，所述子像素包括多个第一子像素(R)和多个第二子像素(G)，其中，所述第一子像素包括第一像素电路，所述第一像素电路包括第一导电元件，所述第二子像素包括第二像素电路，所述第二像素电路包括第二导电元件，所述多个子像素沿第一方向或沿第二方向排列，所述第一方向和所述第二方向相交；像素限定层，包括多个开口，所述开口被配置为暴露所述第一电极的至少一部分，所述开口被配置为限定所述子像素的发光区；所述开口包括与第一子像素对应设置的第一开口和与所述第二子像素对应设置的第二开口，所述第一开口和所述第二开口的面积不同；所述第一子像素满足如下关系：△U1＝|U2-U1|≤k1×|X2-X1|/KW1，其中，k1为系数，0.009≤k1≤0.02，X1为所述第一子像素中的所述第一导电元件的第一边缘和所述第一子像素对应的所述开口的第一边缘在所述第二方向上的最小距离；X2为所述第一子像素中的所述第一导电元件的第二边缘和所述第一子像素对应的所述开口的第二边缘在所述第二方向上的最小距离，KW1为所述第一子像素对应的所述开口在所述第二方向上的最大尺寸，U1为所述第一子像素的在所述第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，U2为所述第一子像素的在所述第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U1为U2和U1的差值的绝对值；所述第二子像素满足如下关系：△U2＝|U4-U3|≤k2×|X4-X3|/KW2，其中，k2为系数，0.004≤k2≤0.02，X3为所述第二子像素中的所述第二导电元件的第一边缘和所述开口的第一边缘在所述第二方向上的最小距离；X4为所述第二子像素中的所述第二导电元件的第二边缘和所述第二子像素对应的所述开口的第二边缘在所述第二方向上的最小距离；KW2为所述第二子像素对应的所述开口在所述第二方向上的最大尺寸，U3为所述第二子像素的在所述第一视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，U4为所述第二子像素的在所述第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U2为U4和U3的差值的绝对值；0.1＜k2/k1＜10。

本公开的实施例还提供一种显示装置，包括上述任一显示基板。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为一种显示基板的像素排布的示意图。

图2为一种显示基板中的像素电路驱动发光元件发光的示意图。

图3为一个子像素中的像素电路和发光元件的示意图。

图4为本公开一实施例提供的显示基板的布局图。

图5为图4的沿线A1-A2的剖视图。

图6A至图6G为图4中的显示基板的单层的平面图。

图7A至图7D为图4中的显示基板的部分叠层的平面图。

图8为本公开的一实施例提供显示基板的布局图。

图9A为本公开的实施例提供的显示基板中的像素限定层的平面图。

图9B为本公开的实施例提供的显示基板中的像素限定层的平面图。

图10为本公开一实施例提供的显示基板的示意图。

图11为本公开的一实施例提供的显示基板的平面图。

图12为本公开的实施例提供的显示基板的中心点像素的示意图。

图13为图12的沿线B1-B2的截面图。

图14为显示基板的两个不同视角下的色度坐标点的坐标距离的示意图。

图15A是本公开一实施例提供的显示基板的示意图。

图15B是本公开一实施例提供的显示基板的示意图。

图16是本公开一实施例提供的显示基板的示意图。

图17为本公开的实施例提供的显示基板的色偏情况示意图。

图18为图4所示的显示基板中的导电结构的示意图。

图19为一种显示基板的示意图。

图20为本公开一实施例提供的一种显示基板的示意图。

图21为本公开一实施例提供的一种显示基板的示意图。

图22为本公开一实施例提供的一种显示基板的示意图。

图23为本公开一实施例提供的一种显示基板的示意图。

图24为本公开一实施例提供的一种显示基板的示意图。

图25为图24中的部分膜层的平面图。

图26为图24中的第四导电图案层的平面图。

图27为本公开一实施例提供的显示基板的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

通常的有机发光二极管(Organic light-emitting Diode，OLED)显示器中，有机发光层需要蒸镀工艺来完成，工艺条件要求苛刻且难以实现大面积化。

采用喷墨印刷方式制作OLED发光材料层是实现低成本OLED生产的最佳方式，并使OLED能参与中高端市场竞争。喷墨印刷方式是一个高效的过程，喷墨印刷方式与蒸镀方式相比，材料浪费更少，并且喷墨印刷方式非常快速。

喷墨打印形成有机发光二极管的发光功能层时，主要是使用溶剂将有机材料溶解形成溶液(墨水)，然后将溶液(墨水)直接喷印在衬底基板的表面形成例如红(R)、绿(G)、蓝(B)等子像素的发光功能层。喷墨打印OLED技术在制作工艺、良率和成本等方面相比蒸镀技术优势明显。例如，发光功能层包括发光层(发光材料层)，发光功能层还可以包括空穴注入层、空穴传输层、电子传输层、电子注入层等至少之一。有机发光功能层可根据需要进行选择。发光功能层中的至少一个膜层可采用喷墨打印工艺制作。

由于聚合物分子量较大，主要采用溶液加工成膜，如旋涂或印刷，而喷墨打印技术是制备发光聚合物溶液的最佳方法。最近几年，人们为提高显示屏的像素分辨率、薄膜均匀性和延长寿命等做出了大量的努力，喷墨打印形成光电材料的研究越来越活跃。例如，显示屏的空穴传输层、空穴注入层、发光层等膜层，都可使用喷墨打印技术制备，为采用全印刷方式制作显示屏打下基础。

采用喷墨打印工艺制作发光功能层中的膜层时，对发光功能层的平坦度的要求较高。每个子像素中的发光功能层越平坦，越能减轻或避免色偏，显示基板的显示效果越好。为了获得平坦的发光功能层，可以通过调整显示基板的结构来实现。

图1为一种显示基板的像素排布的示意图。如图1所示，显示基板包括位于衬底基板上的多个子像素100，多个子像素100呈阵列排布。如图1所示，多个子像素100沿第一方向Y和第二方向X呈阵列排布。本公开的实施例以图1所示的呈阵列排布的多个子像素100为例进行说明，但多个子像素100的排布方式不限于图1所示。

如图1所示，显示面板包括多个像素PX，每个像素PX包括多个子像素100。如图1所示，多个子像素100包括第一子像素101、第二子像素102、以及第三子像素103。如图1所示，每个像素PX包括一个第一子像素101、一个第二子像素102、以及一个第三子像素103。第一子像素101、第二子像素102、以及第三子像素103的发光颜色各不相同，同一列子像素为同一颜色的子像素，同一行子像素中，多个像素PX依次排布。本公开的实施例以第一方向Y为行方向，第二方向X为列方向为例进行说明。在其他的实施例中，第一方向Y可以为列方向，而第二方向X为行方向。

本公开的实施例以第一子像素101为发红光的子像素，第二子像素102为发绿光的子像素，第三子像素103为发蓝光的子像素为例进行说明。

如图1所示，衬底基板BS包括显示区R01和位于显示区R01的至少一侧的周边区R02。图1以周边区R02围绕显示区R01为例进行说明。

图2为一种显示基板中的像素电路驱动发光元件发光的示意图。如图2所示，每个子像素100包括像素电路100a和发光元件100b，像素电路100a与发光元件100b相连，像素电路100a被配置为驱动发光元件100b。例如，像素电路100a被配置为驱动发光元件100b发光。发光元件100b包括发光区。图1所示的像素排布是指子像素100中的发光元件100b的发光区域的设置位置。

图3为一个子像素中的像素电路和发光元件的示意图。图4为本公开一实施例提供的显示基板的布局图。图4示出了显示基板DS1。图5为图4的沿线A1-A2的剖视图。图6A至图6G为图4中的显示基板的单层的平面图。图7A至图7D为图4中的显示基板的部分叠层的平面图。

如图3和图4所示，在子像素100中，像素电路100a包括数据写入晶体管T1、复位晶体管T2、驱动晶体管T3、复位晶体管T4、以及存储电容20，发光元件100b与驱动晶体管T3相连。复位晶体管T2被配置为对驱动晶体管T3的栅极T3g进行复位，复位晶体管T4被配置为对发光元件100b的第一电极E1进行复位。如图3和图4所示，存储电容20包括第一极板201和第二极板202。

如图3和图4所示，显示面板包括栅线G1、栅线G2、栅线G3、数据线DT、第一电源线PL1、第二电源线PL2、初始化信号线INT1、初始化信号线INT2等。栅线G2和栅线G3也可称作复位控制信号线RST。例如，第一电源线PL1被配置为向子像素100提供恒定的第一电压信号VDD、第二电源线PL2被配置为向子像素100提供恒定的第二电压信号VSS，并且第一电压信号VDD大于第二电压信号VSS。栅线G1被配置为向子像素100提供扫描信号SCAN、栅线G2被配置为向子像素100提供复位控制信号RESET1、栅线G3被配置为向子像素100提供复位控制信号RESET2、数据线DT被配置为向子像素100提供数据信号(数据电压)DATA。初始化信号线INT1被配置为向子像素100提供第一初始化信号Vinit1。初始化信号线INT2被配置为向子像素100提供第二初始化信号Vinit2。例如，第一初始化信号Vinit1和第二初始化信号Vinit2为恒定的电压信号，其大小例如可以介于第一电压信号VDD和第二电压信号VSS之间，但不限于此，例如，第一初始化信号Vinit1和第二初始化信号Vinit2可均小于或等于第二电压信号VSS。例如，在本公开的一些实施例中，初始化信号线INT1和第二初始化信号线INT1相连，均被配置为向子像素100提供初始化信号Vinit，即，初始化信号线INT1和初始化信号线INT2均称作初始化信号线INT，第一初始化信号Vinit1和第二初始化信号Vinit2相等，均为Vinit，但不限于此。在另一些实施例中，初始化信号线INT1和第二初始化信号线INT1彼此绝缘以提供不同的初始化信号。

如图3和图4所示，驱动晶体管T3与发光元件100b电连接，并在扫描信号SCAN、数据信号DATA、第一电压信号VDD、第二电压信号VSS等信号的控制下输出驱动电流以驱动发光元件100b发光。

例如，发光元件100b包括有机发光二极管(OLED)，发光元件100b在其对应的像素电路100a的驱动下发出红光、绿光、蓝光，或者白光等。

如图3和图4所示，发光元件100b的第一电极E1与驱动晶体管T3的第一极T3a相连，发光元件100b的第二电极E2与第二电源线PL2相连，驱动晶体管T3的第二极T3b与第一电源线PL1相连，驱动晶体管T3的栅极T3g与数据写入晶体管T1的第二极T1b相连，数据写入晶体管T1的第一极T1a与数据线DT相连，数据写入晶体管T1的栅极T1g与栅线G1相连。

如图3和图4所示，驱动晶体管T3的栅极T3g与存储电容20的第一极板201相连，存储电容20的第二极板202与驱动晶体管T3的第一极T3a相连。存储电容20的第一极板201还与数据写入晶体管T1的第二极T1b相连。

如图3和图4所示，复位晶体管T2的第一极T2a与初始化线INT1相连，复位晶体管T2的第二极T2b与驱动晶体管T3的栅极T3g相连，复位晶体管T2的栅极T2g与栅线G2相连。

如图3和图4所示，复位晶体管T4的第一极T4a与初始化线INT2相连，复位晶体管T4的第二极T4b与发光元件100b的第一电极E1相连，复位晶体管T4的栅极T4g与栅线G3相连。

如图5所示，显示基板包括衬底基板BS、位于衬底基板BS上的阻隔层BR、缓冲层BF。如图5所示，在缓冲层BF上设置有源半导体层LY0、位于有源半导体层LY0上的栅绝缘层GI，第一导电图案层LY1位于栅绝缘层GI上，层间绝缘层ILD位于第一导电图案层LY1上，第二导电图案层LY2位于层间绝缘层ILD上，绝缘层ISL位于第二导电图案层LY2上，第一电极层LY3位于绝缘层ISL上。图5还示出了有源半导体层LY0中的驱动晶体管T3的沟道T3s。

如图4和图5所示，显示基板还包括像素限定层PDL，子像素100包括多个开口P0，开口P0被配置为暴露第一电极E1的至少一部分，开口P0被配置为限定子像素100的发光区。

例如，像素限定层PDL的限定开口P0的部分的坡度角为40-65度。

在本公开的实施例中，平面图示出了第一方向Y和第二方向X，截面图示出了第三方向Z。第一方向Y和第二方向X均为平行于衬底基板BS的主表面的方向。第三方向Z为垂直于衬底基板BS的主表面的方向。例如，第一方向Y和第二方向X相交。本公开的实施例以第一方向Y和第二方向X垂直为例进行说明。如图5所示，衬底基板BS的主表面为衬底基板BS的制作各个元件的表面。如图5所示，衬底基板BS的上表面为衬底基板BS的主表面。

例如，如图4所示，多个子像素100包括第一子像素101、第二子像素102、以及第三子像素103，并且第一子像素101、第二子像素102、以及第三子像素103沿第二方向X依次排列。当然，一个像素内的子像素也可以采用其他的排布方式。

图6G示出了第一子像素101的开口P01、第二子像素102的开口P02、以及第三子像素103的开口P03。在一些实施例中，开口P01可称作第一开口P01，开口P02称作第二开口P02，开口P03称作第三开口P03。

图6A示出了有源半导体层LY0。有源半导体层LY0包括多晶硅，但不限于此。

图6B示出了第一导电图案层LY1。如图6B所示，第一导电图案层LY1包括第一极板201、连接电极CEa、连接电极CEb、连接电极CEc、连接电极CEd、连接电极CEe。

图6C示出了层间绝缘层ILD，以层间绝缘层ILD中的过孔示出。图6C示出了过孔V1至V12、以及过孔Va至Vh。

图6D示出了第二导电图案层LY2。如图6D所示，第二导电图案层LY2包括第二极板202、以及连接电极CEf。

图6E示出了绝缘层ISL，以绝缘层ISL中的过孔示出。如图6E所示，过孔VH包括第一过孔VH1、第一过孔VH2、以及第三过孔VH3。

图6F示出了发光元件的第一电极层LY3。图6F示出了三个第一电极E1。

图6G示出了像素限定层PDL，以像素限定层PDL中的开口P0示出。显示基板采用喷墨打印工艺制作发光功能层FL中的至少一个膜层时，喷墨打印制作的膜层位于像素限定层PDL的开口P0中。

如图3、图4、图6A至图6G、图7A至图7D所示，连接电极CEa通过过孔V9与栅线G3相连，连接电极CEa作为复位晶体管T4的栅极。

如图3、图4、图6A至图6G、图7A至图7D所示，连接电极CEb的一端通过过孔V11与初始化线INT2相连，连接电极CEb的另一端通过过孔V10与复位晶体管T4的第一极T4a相连。

如图3、图4、图6A至图6G、图7A至图7D所示，连接电极CEc通过过孔V12与栅线G1相连，连接电极CEc作为数据写入晶体管T1的栅极。

如图3、图4、图6A至图6G、图7A至图7D所示，连接电极CEd通过过孔V6与栅线G2相连，连接电极CEd作为复位晶体管T2的栅极。

如图3、图4、图6A至图6G、图7A至图7D所示，连接电极CEe的一端通过过孔V7与初始化线INT1相连，连接电极CEe的另一端通过过孔V8与复位晶体管T2的第一极T2a相连。

如图3、图4、图6A至图6G、图7A至图7D所示，连接电极CEf的一端通过过孔V3与第一极板201相连，连接电极CEf的另一端通过过孔V5与数据写入晶体管T1的第二极T2b相连。

如图3、图4、图6A至图6G、图7A至图7D所示，第二极板202通过过孔V2与复位晶体管T4第二极T4b相连。复位晶体管T4第二极T4b也作为驱动晶体管T3的第一极T3a。

如图3、图4、图6A至图6G、图7A至图7D所示，数据线DT通过过孔V4与数据写入晶体管T1的第一极T1a相连。

图7B示出了数据写入晶体管T1的沟道T1s、复位晶体管T2的沟道T2s、驱动晶体管T3的沟道T3s、以及复位晶体管T4的沟道T4s。

在本公开的实施例中，位于第二导电图案层LY2中的元件可以与位于第一导电图案层LY1中的元件、位于有源半导体层LY0中的元件通过过孔相连，位于第一导电图案层LY1中的元件和位于有源半导体层LY0中的元件可以通过位于第二导电图案层LY2中的元件相连。

例如，过孔贯穿的绝缘层可依据通过该过孔连接的两个导电图案层之间的绝缘层的情况来定。

根据本公开的一些实施例提供的显示基板DS1，采用有源半导体层LY0、第一导电图案层LY1和第二导电图案层LY2来形成像素电路100a，以简化制作工艺，并降低显示基板的厚度。初始化线INT1、初始化线INT2、和/或第一电源线PL1可称作导电结构40，导电结构40包括第一信号线411和信号连接线412，导电结构40被配置为向子像素100提供电压信号，第一信号线411沿第二方向X延伸，信号连接线412沿第一方向Y延伸，信号连接线412与第一信号线411电连接。

如图4所示，导电结构40采用网状结构，分别包括沿第一方向Y延伸的部分(即信号连接线412)和沿第二方向X延伸的部分(即第一信号线411)。

如图4所示，导电结构40包括导电结构400、导电结构401以及导电结构402。如图4所示，第一电源线PL1可称作导电结构400，初始化线INT1可称作导电结构401，初始化线INT2可称作导电结构402。

如图4所示，第一电源线PL1包括沿第二方向X延伸的第一电源信号线PL11和沿第一方向Y延伸的第一电源连接线PL12，第一电源信号线PL11和第一电源连接线PL12相连。

如图4所示，初始化线INT1包括沿第二方向X延伸的初始化信号线INT11和沿第一方向Y延伸的初始化连接线INT12，初始化信号线INT11和初始化连接线INT12相连。如图4所示，初始化信号线INT11和初始化连接线INT12通过过孔Vj相连。

如图4所示，初始化线INT2包括沿第二方向X延伸的初始化信号线INT21和沿第一方向Y延伸的初始化连接线INT22，初始化信号线INT21和初始化连接线INT22相连。如图4所示，初始化信号线INT21和初始化连接线INT22通过过孔Vi相连。

如图4所示，因采用两个导电图案层来形成像素电路100a的第一电源线PL1、初始化线INT1、初始化线INT2、以及电容20。第一电源线PL1、初始化线INT1、以及初始化线INT2沿第一方向Y延伸的部分均分段形成，包括。第一电源线PL1、初始化线INT1、以及初始化线INT2沿第二方向X延伸的部分均位于第二导电图案层LY2。

例如，如图4所示，信号连接线412包括第一部分412a、第二部分412b和第三部分412c，第一部分412a和第三部分412c通过第二部分412b相连，第一部分412a和第三部分412c位于第一导电图案层LY1，第二部分412b位于第二导电图案层LY2。信号连接线412包括第一电源连接线PL12、初始化连接线INT12、以及初始化连接线INT22至少之一。

如图4所示，第一电源连接线PL12的第一部分和第二部分通过过孔Va相连，第一电源连接线PL12的第二部分和第三部分通过过孔Vb相连。

如图4所示，数据线DT的第一部分DTa和第二部分DTb通过过孔Vc相连，数据线DT的第二部分DTb和第三部分DTc通过过孔Vd相连。

如图4所示，初始化连接线INT22的第一部分和第二部分通过过孔Ve相连，初始化连接线INT22的第二部分和第三部分通过过孔Vf相连。

如图4所示，初始化连接线INT12的第一部分和第二部分通过过孔Vg相连，初始化连接线INT12的第二部分和第三部分通过过孔Vh相连。

例如，如图4所示，数据线DT沿第一方向Y延伸，数据线DT也分段形成，数据线DT包括第一部分DTa、第二部分DTb和第三部分DTc，第一部分DTa和第三部分DTc通过第二部分DTb相连，第一部分DTa和第三部分DTc位于第一导电图案层LY1，第二部分DTb位于第二导电图案层LY2。

图8为本公开的一实施例提供显示基板的布局图。图8示出了显示基板DS2。

图8所示的显示基板DS2与图4所示的显示基板DS1相比，调整了像素限定层PDL的开口P0的尺寸。如图8所示，第三子像素103的开口P0的沿第二方向X的尺寸大于第二子像素102的开口P0的沿第二方向X的尺寸，并且大于第一子像素101的开口P0的沿第二方向X的尺寸。如图8所示，第三子像素103的开口P0的沿第二方向X的尺寸大于第一子像素101的开口P0的沿第二方向X的尺寸，第一子像素101的开口P0的沿第二方向X的尺寸大于第二子像素102的开口P0的沿第二方向X的尺寸。

图8所示的显示基板DS2与图4所示的显示基板DS1相比，调整了第二子像素102的开口P0的沿第二方向X的尺寸，以利于增加第三子像素103的开口P0的沿第二方向X的尺寸。

如图8所示，第二子像素102的开口P0在衬底基板上的正投影与初始化线INT1的第二部分(初始化连接线INT12的位于第二导电图案层LY2的部分)在衬底基板上的正投影不交叠，并且与初始化线INT2的第二部分(初始化连接线INT22的位于第二导电图案层LY2的部分)在衬底基板上的正投影不交叠。

图8所示的显示基板DS2与图4所示的显示基板DS1相比，在第二方向X上，第三子像素103的开口P0的相对的两个边缘向左向右分别扩展。例如，在第二方向X上，第三子像素103的开口P0的相对的两个边缘中的一个超出该第三子像素103提供数据信号的数据线，第三子像素103的开口P0的相对的两个边缘中的另一个超出该第三子像素103交叠的第一电源连接线PL12，或与其齐平，当然，在其他的实施例中，第三子像素103的开口P0的相对的两个边缘中的另一个和与该第三子像素103交叠的第一电源连接线PL12交叠。从而，利于减轻显示基板的左右视角的色偏。

如图4和图8所示，数据线DT包括数据线DT1、数据线DT2、以及数据线DT3。数据线DT1为第一子像素101提供数据信号，数据线DT2为第二子像素102提供数据信号，数据线DT3为第三子像素103提供数据信号。

图9A为本公开的实施例提供的显示基板中的像素限定层的平面图。图9B为本公开的实施例提供的显示基板中的像素限定层的平面图。例如，如图9A和图9B所示，像素限定层PDL包括多个第一限定部301和多个第二限定部302，多个第二限定部302沿第二方向X排列，第二限定部302沿第一方向Y延伸，多个第一限定部301设置为多个组0301，每组第一限定部301位于相邻两个第二限定部302之间，第一限定部301沿第二方向X延伸，每组中的第一限定部301沿第一方向Y排列。

如图5、图9A和图9B所示，第一限定部301到平坦化层的最大高度h1小于第二限定部302到平坦化层的最大高度h2。

图10为本公开一实施例提供的显示基板的示意图。如图10所示，衬底基板BS包括显示区R01和位于显示区R01的至少一侧的周边区R02。如图10所示，数据线DT的位于显示区R01的部分DT01在衬底基板BS上的正投影位于第二限定部302在衬底基板BS上的正投影内。如图10所示，显示区R01在衬底基板BS上的正投影与像素限定层PDL在衬底基板BS上的正投影交叠。像素限定层PDL的开口P0在衬底基板BS上的正投影落入显示区R01在衬底基板BS上的正投影内。

图10仅示出了两条数据线DT。例如，第二限定部302可对应一条数据线，但不限于此。

在本公开的实施例中，像素电路不限于图3所示，可以采用其他适合的像素电路，并且显示基板的布局图也不限于图4和图8所示，可以在图4和图8的基础上调整，也可以采用其他的布局方式。例如，图4中的初始化线INT1的初始化连接线INT12和初始化线INT2的初始化连接线INT22的位置可以对调。

如图4和图5所示，根据本公开的实施例提供一种显示基板，显示基板包括：衬底基板BS和设置在衬底基板BS上的多个子像素100。

例如，如图4和图5所示，子像素100包括：像素电路100a，像素电路100a包括存储电容20，第一极板201比第二极板202更靠近衬底基板BS；以及发光元件100b，发光元件100b包括第一电极E1、第二电极E2以及位于第一电极E1和第二电极E2之间的发光功能层FL，像素电路100a被配置为驱动发光元件100b。

图11为本公开的一实施例提供的显示基板的平面图。例如，如图11所示，开口P0在衬底基板BS上的正投影与第二极板202在衬底基板BS上的正投影交叠。

例如，如图11所示，第二极板202包括沿第一方向Y延伸的第一边缘CL1和沿第一方向Y延伸的第二边缘CL2，开口P0包括沿第一方向Y延伸的第一边缘KL1和沿第一方向Y延伸的第二边缘KL2，第二极板202的第一边缘CL1比第二极板202的第二边缘CL2更靠近开口P0的第一边缘KL1，第二极板202的第二边缘CL2比第二极板202的第一边缘CL1更靠近开口P0的第二边缘KL2。

例如，如图11所示，第二极板202还包括沿第二方向X延伸的第三边缘CL3和沿第二方向X延伸的第四边缘CL4，开口P0包括沿第二方向X延伸的第三边缘KL3和沿第二方向X延伸的第四边缘KL4。

如图11所示，第三边缘CL3在衬底基板上的正投影位于开口P0在衬底基板上的正投影的外侧。

如图11所示，第四边缘CL4在衬底基板上的正投影位于开口P0在衬底基板上的正投影内。

如图11所示，第一边缘CL1和第二边缘CL2相对设置，第三边缘CL3与第一边缘CL1和第二边缘CL2分别通过圆角相连。第三边缘CL3和第四边缘CL4相对设置，第四边缘CL4与第一边缘CL1和第二边缘CL2分别通过圆角相连。当然，在其他的实施例中，开口的相邻边缘之间也可以不通过圆角相连。

图12为本公开的实施例提供的显示基板的中心点像素的示意图。图13为图12的沿线B1-B2的截面图。图14为显示基板的两个不同视角下的色度坐标点的坐标距离的示意图。

图12示出了中心点像素PXc。例如，中心点像素PXc为位于显示区R01的中心点的像素PX。

例如，可采用非接触式光谱仪比如(PR630、730；CS2000、2000A)设备在暗室(光照度1lx以下)环境下对待测显示面板(显示基板)抽检(抽取10片以上，选最差的数据)进行测试。测试点位为显示面板的中心点像素。读取该点在四种颜色RBGW在1976UV色度坐标系中的u’、v’坐标。分别在0度、±15度、±30度、±45度、±60度九个视角下进行测量。测量得到各角度下的u’值和v’值。以-60度视角下的色偏举例。

u₂’、v₂’为-60度视角下的色度坐标。u₁’、v₁’为0度视角下的色度坐标。

代入公式得到-60度的Δu’v’；同理计算得到60度的Δu’v’。通过优化显示基板的结构，可使得四种颜色(RGBW)两个值相差小于0.0015，并且各角度下的Δu’v’值小于0.025。第一子像素101为发红光的子像素，第二子像素102为发绿光的子像素，第三子像素103为发蓝光的子像素，测量白光的色偏情况时，中心点像素PXc中的第一子像素101、第二子像素102以及第三子像素103均点亮。

均匀色空间CIE1976由CIE1931XYZ转换得来。

CIE1976Luv的计算公式包括：

式中，u’、v’为颜色样品的色品坐标，X、Y、Z为样品的三刺激值。

需要说明的是，色偏测量方式不限于如上描述，采用的测量仪器也不限于例举的几种。可采用同一测量仪器进行不同视角下的色度坐标的测量，获得各个视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离即可。

本公开的实施例以测量中心点像素PXc的色偏情况为例进行说明，当然，也可以测量其他的适合的像素中的各个子像素的色偏情况。

图14示出了色度坐标点P2和色度坐标点P1的坐标距离。如图14所示，x0为色度坐标点P2和色度坐标点P1的横坐标的坐标距离，y0为色度坐标点P2和色度坐标点P1的纵坐标的坐标距离，z0为色度坐标点P2和色度坐标点P1的横坐标的坐标距离。

例如，两个视角下的色度坐标点的坐标距离是指该两个色度坐标点的横坐标的差值的平方与纵坐标的差值的平方之和的平方根。

例如，如图11所示，子像素100满足如下公式：

△U＝|U02-U01|≤k×|Xb-Xa|/KW，

其中，k为色偏影响系数，0.009≤k≤0.03，△U＜0.0020，Xa为第二极板202的第一边缘CL1和开口P0的第一边缘KL1在第二方向X上的最小距离，Xb为第二极板202的第二边缘CL2和开口P0的第二边缘KL2在第二方向X上的最小距离，第一方向Y和第二方向X相交；KW为开口P0在第二方向X上的最大尺寸，U01为在第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，U02为在第二视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，△U为U02和U01的差值的绝对值，在0度视角下的色度坐标点为在显示基板的中心所在的法线处的色度坐标点，第一视角和第二视角分设在法线的相对的两侧且与法线的夹角的数值相等。

图13示出了显示基板的中心所在的法线L0，法线L0平行于第三方向Z。图13示出了第一视角VW1和第二视角VW2。第一视角VW1和法线L0的夹角为+θ，第二视角VW2和法线L0的夹角为-θ。正视角θ下，从法线L0到该视角为顺时针旋转θ角，负视角-θ下，从法线L0到该视角为逆时针旋转θ角。

图12和图13所示的情况用于测量左右视角的色偏，在测量上下视角的色偏时，第一视角VW1和第一视角VW2在第一方向Y上设置在法线L0的两侧。

例如，U02＜0.020，U01小于0.020，ΔU＜0.0015。

例如，开口P0的第一边缘KL1、第二极板202的第一边缘CL1、第二极板202的第二边缘CL2、以及开口P0的第二边缘KL2沿第二方向X依次排布，第二极板202的第一边缘CL1和第二极板202的第二边缘CL2之间的在第二方向X上的最小距离为Xc，Xc/Xa＞1.5或Xc/Xb大于1.5。

例如，第一子像素101满足如下公式：

△U1＝|U2-U1|≤k1×|X2-X1|/KW1，

其中，k1为系数，0.009≤k1≤0.02，X1为第一子像素101中的第二极板202的第一边缘CL1和第一子像素101的开口P0的第一边缘KL1在第二方向X上的最小距离；X2为第一子像素101中的第二极板202的第二边缘CL2和第一子像素101的开口P0的第二边缘KL2在第二方向X上的最小距离，KW1为第一子像素101的开口P0在第二方向X上的最大尺寸，U1为第一子像素101的在第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，U2为第一子像素101的在第二视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，△U1为U2和U1的差值的绝对值。

例如，第二子像素102满足如下公式：

△U2＝|U4-U3|≤k2×|X4-X3|/KW2，

其中，k2为系数，0.004≤k2≤0.02，X3为第二子像素102中的第二极板202的第一边缘CL1和第二子像素102的开口P0的第一边缘KL1在第二方向X上的最小距离；X4为第二子像素102中的第二极板202的第二边缘CL2和第二子像素102的开口P0的第二边缘KL2在第二方向X上的最小距离；KW2为第二子像素102的开口P0在第二方向X上的最大尺寸，U3为第二子像素102的在第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，U4为第二子像素102的在第二视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，△U2为U4和U3的差值的绝对值。

例如，k2与k1的比值小于10且大于0.1。

例如，第三子像素103满足如下公式：

△U3＝|U6-U5|≤k3×|X6-X5|/KW3，

其中，k3为系数，0.01≤k3≤0.03，X5为第三子像素103中的第二极板202的第一边缘CL1和第三子像素103的开口P0的第一边缘KL1在第二方向X上的最小距离；X6为第三子像素103中的第二极板202的第二边缘CL2和开口P0的第二边缘KL2在第二方向X上的最小距离；KW3为第三子像素103的开口P0在第二方向X上的最大尺寸，U5为第三子像素103的在第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，U6为第三子像素103的在第二视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，△U3为U6和U5的差值的绝对值。

例如，如图11所示，显示基板还包括：数据线DT，数据线DT被配置为向子像素100提供数据电压，信号连接线412和数据线DT至少之一在衬底基板BS上的正投影与多个子像素100中的至少一个子像素的开口P0在衬底基板BS上的正投影交叠。图11以信号连接线412在衬底基板BS上的正投影与子像素100的开口P0在衬底基板BS上的正投影交叠。参见图8，对于第三子像素103，数据线DT(数据线DT3)在衬底基板BS上的正投影与子像素100的开口P0在衬底基板BS上的正投影交叠。

在进行喷墨打印时，子像素100的开口P0的底面(即，发光元件的第一电极E1)越平坦，越能减轻或避免色偏，显示基板的显示效果越好。

数据线DT或信号连接线412位于开口P0的正下方的部分可以起到垫平的作用，以提高显示品质。

例如，信号连接线412包括第一电源线PL1的沿第一方向Y延伸的部分、初始化线的沿第一方向Y延伸的部分至少之一。

例如，如图11所示，信号连接线412和第一信号线411通过过孔H0相连。

例如，如图4和图11所示，为了垫平子像素100的开口P0的底面，显示基板还包括：第二信号线502，第二信号线502被配置为向子像素100提供电压信号，第二信号线502沿第二方向X延伸，第二信号线502在衬底基板BS上的正投影与多个子像素100中的至少一个子像素的开口P0在衬底基板BS上的正投影交叠。从而，利于喷墨打印时墨水的纵向流平，减小上下视角的色偏。

例如，参考图4和图8，第二信号线502包括栅线G1、栅线G2、和初始化信号线INT1的沿第二方向X延伸的部分中的至少一个。

例如，参考图4和图11，为了兼顾提高PPI以及减轻或避免色偏，信号连接线412与开口P0的在第二方向X上的交叠尺寸小于信号连接线412的线宽的10％，或者，数据线DT与开口P0的在第二方向X上的交叠尺寸小于数据线DT的线宽的10％。导线的线宽是指垂直于该导线的延伸方向上的尺寸。

例如，如图4所示，在平面图中，第一子像素101的开口P0与初始化连接线INT12交叠的部分的在第二方向X上的尺寸小于初始化连接线INT12的线宽的10％。

例如，如图4所示，在平面图中，第二子像素102的开口P0与初始化连接线INT22交叠的部分的在第二方向X上的尺寸小于初始化连接线INT22的线宽的10％。

例如，参考图5，显示基板还包括绝缘层ISL和贯穿绝缘层ISL的过孔VH，过孔VH包括第一过孔VH1、第二过孔VH2和第三过孔VH3。参考图4和图8，第一子像素101、第二子像素102以及第三子像素103的发光元件100b的第一电极E1分别通过第一过孔VH1、第二过孔VH2以及第三过孔VH3与第一子像素101、第二子像素102以及第三子像素103的像素电路100a相连。

在本公开的实施例的附图中，以子像素的开口P0在衬底基板上的正投影与过孔VH在衬底基板上的正投影不交叠为例进行说明，但在其他的实施例中，也可以使得子像素的开口P0在衬底基板上的正投影与过孔VH在衬底基板上的正投影交叠。

例如，本公开的实施例，可通过背板膜层设计，例如第二导电图案层中的元件的设计，来适配子像素的不同尺寸的开口，以提高发光功能层的平坦度，进而减轻显示基板左右视角的色偏。

由于发不同颜色光的子像素的发光效率不同，可以通过调节子像素的开口的尺寸，调节电容的第二极板的尺寸，以及使得开口和信号线交叠来减轻色偏并提高显示品质。

图15A是本公开一实施例提供的显示基板的示意图。图15A示出了显示基板DS3。如图15A所示，在显示基板DS3中，缩小第一子像素101的第二极板202在第二方向X上的尺寸，第一子像素101的第二极板202在第二方向X上的尺寸小于第二子像素102的第二极板202在第二方向X上的尺寸，并且小于第三子像素103的第二极板202在第二方向X上的尺寸。例如，第二子像素102的第二极板202在第二方向X上的尺寸可以等于或小于第三子像素103的第二极板202在第二方向X上的尺寸。

如图15A所示，在显示基板DS3中，缩小第一子像素101的开口P0在第二方向X上的尺寸，第一子像素101的开口P0(开口P01)在第二方向X上的尺寸小于第二子像素102的开口P0(开口P02)在第二方向X上的尺寸，并且小于第三子像素103的开口P0(开口P03)在第二方向X上的尺寸。

如图15A所示，开口P01、开口P02、以及开口P03的面积各不相同。即，第一子像素101的开口P0、第二子像素102的开口P0、以及第三子像素103的开口P0的面积各不相同。

例如，开口P03的面积大于开口P01的面积，开口P01的面积大于开口P02的面积，但不限于此。

如图15A所示，在显示基板DS3中，第一子像素101的开口P0和电容20的横向尺寸均减小，第三子像素101的开口P0的横向尺寸增大，并且第三子像素101的左右两侧由信号线辅助垫平。

参考图4和图15A，第三子像素101的开口P0在衬底基板上的正投影与数据线DT在衬底基板上的正投影交叠，并与第一电源线PL1在衬底基板上的正投影交叠。

如图15A所示，第一子像素101的开口P0和第二子像素101的开口P0的左右两侧均未由信号线辅助垫平。在其他的实施例中，也可以调整开口P0的尺寸，使得第二子像素102的开口P0在衬底基板上的正投影与初始化信号线INT2(初始化信号连接线INT22)在衬底基板上的正投影交叠，和/或者,第一子像素101的开口P0在衬底基板上的正投影与初始化信号线INT1(初始化信号连接线INT12)在衬底基板上的正投影交叠，从而使得第二子像素102的开口P0和第一子像素101的开口P0的一侧由信号线垫平(如图4所示)。

图15B是本公开一实施例提供的显示基板的示意图。图15B示出了显示基板DS4。如图15B所示，在显示基板DS4中，为了提高PPI，第一子像素101的开口P0在衬底基板上的正投影与初始化信号线INT1(初始化信号连接线INT12)在衬底基板上的正投影交叠，第一子像素101的开口P0与初始化连接线INT12交叠的部分的在第二方向X上的尺寸小于初始化连接线INT12的线宽的10％。

例如，本公开的实施例，可通过背板膜层设计，例如用于连接发光元件的第一电极和像素电路的过孔VH的设计，来适配子像素的不同尺寸的开口，以提高发光功能层的平坦度，进而减轻显示基板左右视角的色偏。

图16是本公开一实施例提供的显示基板的示意图。如图16所示，第一过孔VH 1和第二过孔VH2之间的间距为KX1，第二过孔VH2和第三过孔VH3之间的间距为KX2，其中，KX1/KX2的比值为0.75-1.25。

例如，KX1/KX2的比值不为1。兼顾刻蚀工艺均匀性和减轻显示基板的色偏。在第三子像素103的开口横向加宽后，适当调整第一子像素101的开口和第二子像素102的开口，并使得KX1和KX2不相等。

如图16所示，第三过孔VH3和第一过孔VH1之间的间距为KX3，其中，KX2/KX3的比值为0.75-1.25。

例如，间距KX3与间距KX1不相等，间距KX3与间距KX2不相等。

例如，如图16所示，过孔VH的沿第一方向Y延伸的对称轴AXa和与该过孔VH最近的开口P0的沿第一方向Y延伸的对称轴AXb之间的距离DV小于8微米，过孔VH的直径为8-17微米。距离DV即为过孔VH的偏移设计。例如，平坦化层PLN的厚度为3-7微米。例如，通过控制平坦化层的厚度、过孔VH直径、和距离DV，可以减少色偏。

例如，在本公开的实施例中，元件的厚度是指该元件的在垂直于衬底基板的方向上的尺寸。

例如，如图16所示，过孔VH在衬底基板上的正投影与开口P0在衬底基板上的正投影不交叠。过孔VH和与该过孔VH最近的开口P0在第一方向Y上彼此间隔。

例如，如图16所示，第一子像素101的开口P0的在第二方向X上的尺寸为28-36微米，第二子像素102的开口P0的在第二方向X上的尺寸为30-38微米，第三子像素103的开口P0的在第二方向X上的尺寸为68-74微米。

参考图9A，过孔VH位于开口P0的沿第一方向Y延伸的对称轴上。即，过孔VH没有偏移。

参考图9B，过孔VH没有位于开口P0的沿第一方向Y延伸的对称轴上。即，过孔VH偏移设计。图16中的过孔VH也进行了偏移设计。

例如，本公开的实施例，可通过背板膜层设计，例如第二导电图案层中的元件的设计、以及用于连接发光元件的第一电极和像素电路的过孔VH的设计，来适配子像素的不同尺寸的开口，以提高发光功能层的平坦度，进而减轻显示基板左右视角的色偏。

例如，参考图5，绝缘层ISL包括钝化层PVX和平坦化层PLN，钝化层PVX的材料包括无机绝缘材料，平坦化层PLN的材料包括有机绝缘材料。例如，平坦化层PLN的厚度为3-7微米。

例如，显示基板满足如下公式：

1/k＝F1(CW/KW)-F2(DV/KW)+F3(DW/KW)，

其中，F1为电容影响系数，F2为过孔偏移影响系数，F3为信号线影响系数，CW为存储电容20的第二极板202在第二方向X上的最大尺寸，CW/KW为存储电容20占开口P0的比例，DV为过孔的沿第一方向Y延伸的对称轴和与该过孔最近的开口P0的沿第一方向Y延伸的对称轴之间的距离，DW为信号线的线宽，信号线包括信号连接线412。例如，如图4所示，信号连接线412包括第一电源线PL1的沿第一方向Y延伸的部分、第一初始化线INT1的沿第一方向Y延伸的部分、以及第二初始化线INT2的沿第一方向Y延伸的部分中的一个。即，信号连接线412包括第一电源连接线PL12、第一初始化连接线INT12、第二初始化连接线INT22中的一个。

图17为本公开的实施例提供的显示基板的色偏情况示意图。如图17所示，相对于较小视角下，显示基板在较大视角下的色偏比较严重，第三子像素的色偏情况大于第二子像素的色偏情况，第二子像素的色偏情况大于第一子像素的色偏情况。本公开的实施例，通过背板设计，使得显示基板在较大视角下的色偏情况均有所改善，使得U02＜0.020，U01小于0.020，ΔU＜0.0015，减轻色偏，提高显示品质。

本公开的实施例提供的显示基板，可以将左右视角下的色偏降低至小于0.015，该情况下，T大于70。另外，在本公开的实施例提供的显示基板中，通过使得子像素的开口与信号连接线交叠(设计纵向布线的位置)，第二子像素(绿色子像素)的色偏问题明显改善，左右60度视角下的偏差仅为0.0041。

例如，可以通过调整电容的靠近子像素的开口的极板与开口之间的位置关系、用于连接发光元件的第一电极和像素电路的过孔的位置的偏移设计、信号线与子像素的开口的交叠设置等至少之一来实现子像素的开口下方的结构对于该开口的垫平作用，提高发光功能层的平坦度，以减轻或避免色偏。进一步例如，通过上述给出的至少之一的设计来减轻或避免左右视角的色偏。

例如，显示基板满足以下公式：

1/T＝k×(CW-DV+DW)/KW，1/T为色偏改善影响系数，第一子像素101满足1/T1＝k1×(CW-DV+DW)/KW，第二子像素102满足1/T2＝k2×(CW-DV+DW)/KW，第三子像素103满足1/T3＝k3×(CW-DV+DW)/KW，其中，1/T1＜0.019，1/T2＜0.019，1/T3＜0.019。

例如，增加第三子像素的开口的横向尺寸后，不增加电容的尺寸，而是将第一电源线PL1的沿第一方向Y延伸的部分(第一电源连接线PL12的第二部分)进行加宽设计，在使得过孔VH尽可能的位于中心线处的情况下，第三子像素的开口的左右两侧分别用信号线垫平，从而使得1/T3＜0.019，45度视角下、60度视角下的第三子像素的色偏小于0.025。

例如，第一子像素101的存储电容20的第二极板202、第二子像素102的存储电容20的第二极板202、以及第三子像素103的存储电容20的第二极板202三者中的每两个的比值范围为0.8-1.2。

例如，1/T1＜0.009，1/T2＜0.014，1/T3＜0.019。

例如，1/T1＜0.008，1/T2＜0.003，1/T3＜0.016。

例如，对于第三子像素，在使得过孔VH尽可能的位于中心线处的情况下，第三子像素的开口的左右两侧分别用信号线垫平的基础上，可以进一步增大第三子像素的存储电容的极板的宽度，使其1/T3＜0.016，进而使得色偏小于0.023。

对于1/T2，由于过孔VH同第二子像素102的开口P0的在第一方向Y上的对称轴(中轴线)的偏差约为0.5微米，并且第二子像素102的开口P0的在第二方向X上的尺寸(横向尺寸)最小，例如，第二子像素的CW/KW的值大于第一子像素的CW/KW的值，第一子像素的CW/KW的值大于第三子像素的CW/KW的值。例如，X4-X3小于X6-X5小于X2-X1，使得45度视角下和60度视角下第二子像素的色偏仅为0.0004和0.0002。KW为开口P 0在第二方向X上的最大尺寸,CW为存储电容20的第二极板202在第二方向X上的最大尺寸，CW/KW为存储电容20占开口P0的比例。

例如，1/T1＜0.008，1/T2＜0.010，1/T3＜0.013。

例如，可以进一步扩大第三子像素的存储电容的第一极板和第二极板的宽度，即增大第三子像素的存储电容的第二极板的在第二方向X上的尺寸。例如，第三子像素的存储电容的第二极板的在第二方向X上的尺寸与第一子像素或第二子像素的存储电容的第二极板的在第二方向X上的尺寸之比大于1.4，第二子像素的CW/KW的值、第一子像素的CW/KW的值、第三子像素的CW/KW的值的均介于0.8-1.2。兼顾第一子像素101、第二子像素102、以及第三子像素103三者的色偏，避免1/T1、1/T2、1/T3之间差异扩大。

例如，0.2＜Tx/Ty＜6，其中Tx为T1、T2、T3中的一个，Ty为T1、T2、T3中的一个。

例如，1＜Tx/Ty＜6，Tx为T1、T2、T3中的一个，Ty为T1、T2、T3中的另两个中的一个。

例如，4＜Tx/Ty＜6，Tx为T1、T2、T3中的一个，Ty为T1、T2、T3中的另两个中的一个。

例如，在O视角下和-O视角下，第一子像素101满足1/T11＝k11×(CW-DV+DW)/KW；在P视角下和-P视角下，第一子像素101满足1/T12＝k12×(CW-DV+DW)/KW，1/T11＜0.009，1/T12＜0.008。进一步例如，1/T11＜0.007，1/T12＜0.006。在一些实施例中，1/T11＜0.005，1/T12＜0.004。

例如，|1/T12-1/T11|＜0.001。进一步例如，|1/T12-1/T11|＜0.0005。

例如，在O视角下和-O视角下，第二子像素102满足1/T21＝k21×(CW-DV+DW)/KW；在P视角下和-P视角下，第二子像素102满足1/T22＝k22×(CW-DV+DW)/KW，1/T21＜0.014，1/T22＜0.004。

例如，|1/T22-1/T21|＜0.010。进一步例如，|1/T22-1/T21|＜0.005。

例如，1/T21＜0.010，1/T22＜0.004。例如，1/T21＜0.009，1/T22＜0.003。在一些实施例中，1/T21＜0.008，1/T22＜0.002。进一步例如，1/T21＜0.005，1/T22＜0.005。

例如，在O视角下和-O视角下，第三子像素103满足1/T31＝k31×(CW-DV+DW)/KW；在P视角下和-P视角下，第三子像素103满足1/T32＝k32×(CW-DV+DW)/KW，1/T31＜0.016，1/T32＜0.019。进一步例如，1/T31＜0.010，1/T32＜0.015。在一些实施例中，1/T31＜0.008，1/T32＜0.010。

例如，|1/T32-1/T31|＜0.003。进一步例如，|1/T32-1/T31|＜0.0015。

例如，1/T31＜0.012，1/T32＜0.014。

例如，在一些实施例中，O视角和-O视角分别为60度视角和-60度视角，P视角和-P视角分别为45度视角和-45度视角。

例如，如图5所示，第一导电图案层LY1比第二导电图案层LY2更靠近衬底基板BS。

因为位于第一导电图案层LY1中的元件的坡度角小于第二导电图案层LY2中的元件的坡度角，第二导电图案层LY2中的元件为Ti-Al-Ti三个子层叠置，中间子层内缩，中间子层(Al层)裸露面积增大，会造成铝突起和与钝化层PVX的粘附性差的问题。可以采用位于不同导电图案层中的元件的中心偏置的方式来改善第二导电图案层LY2中的元件与钝化层PVX的粘附性差的问题。

图18为图4所示的显示基板中的导电结构的示意图。例如，如图4和图18所示，信号连接线412的第二部分412b的在第二方向X上的宽度大于信号连接线412的第一部分412a和第三部分412c中的一个的在第二方向X上的宽度。例如，第一部分412a和第三部分412c在第二方向X上的宽度可相同，但不限于此。

例如，如图4和图18所示，信号连接线412的第一部分412a和第三部分412c至少之一与信号连接线412的第二部分412b的沿第一方向Y的中心线不重合。图18示出了第一部分412a的沿第一方向Y的中心线C01、第二部分412b的沿第一方向Y的中心线C02、以及第三部分412c的沿第一方向Y的中心线C03。如图18所示，第一部分412a的沿第一方向Y的中心线C01与第二部分412b的沿第一方向Y的中心线C02不重合，第三部分412c的沿第一方向Y的中心线C03与第二部分412b的沿第一方向Y的中心线C02不重合。即，分段形成的信号线采用不同部分之间中心偏置设计的方式。图19为一种显示基板的示意图。如图19所示，为了降低电阻，可以在第一导电图案层LY1和第二导电图案层LY2之间设置第三导电图案层LY4，以降低初始化信号线INT1、初始化信号线INT2以及第一电源线PL1至少之一的电阻。第三导电图案层LY4的材料可以与第一导电图案层LY1的材料相同，从而，第三导电图案层LY4中的元件的坡度角θ1小于第二导电图案层LY2中的元件的坡度角θ2。因第二导电图案层LY2中的元件为Ti-Al-Ti三个子层叠置，中间子层内缩，中间子层(Al层)裸露面积增大，会造成铝突起和与钝化层PVX的粘附性差的问题。可以采用位于不同导电图案层中的元件的中心偏置的方式来改善第二导电图案层LY2中的元件与钝化层PVX的粘附性差的问题。

如图18所示，第一电源连接线PL12的第二部分412b在第二方向X上的尺寸大于初始化连接线INT22的第二部分412b在第二方向X上的尺寸大于，并大于初始化连接线INT12的第二部分412b在第二方向X上的尺寸。

图19示出了位于第二导电图案层LY2的导电部件82和导电部件81，导电部件82包括第一子层821、第二子层822、以及第三子层823。例如，第一子层821和第三子层823的材料包括Ti，第二子层822的材料包括Al。图19还示出了栅绝缘层GI和层间绝缘层ILD0。

例如，第一子层821和第三子层823的厚度范围为800-1400埃，但不限于此。例如，导电部件82的厚度范围为5800-7800埃，但不限于此。

图20为本公开一实施例提供的一种显示基板的示意图。图20示出了显示基板DS5。如图20所示，导电部件81在衬底基板BS上的正投影与导电部件82在衬底基板BS上的正投影交叠，并且导电部件82的两个斜坡部820在衬底基板BS上的正投影分别位于导电部件81的两个斜坡部810在衬底基板BS上的正投影的外侧。图20采用虚线示出了导电部件的主体部与斜坡部之间的分界。

图21为本公开一实施例提供的一种显示基板的示意图。图21示出了显示基板DS6。如图21所示，导电部件81在衬底基板BS上的正投影与导电部件82在衬底基板BS上的正投影交叠，并且导电部件82的一个斜坡部820在衬底基板BS上的正投影位于导电部件81的两个斜坡部810在衬底基板BS上的正投影之间，导电部件82的另一个斜坡部820在衬底基板BS上的正投影位于导电部件81的两个斜坡部810在衬底基板BS上的正投影的外侧。图21采用虚线示出了导电部件的主体部与斜坡部之间的分界。

图22为本公开一实施例提供的一种显示基板的示意图。图22示出了显示基板DS7。如图22所示，导电部件81在衬底基板BS上的正投影与导电部件82在衬底基板BS上的正投影交叠，并且导电部件82的两个斜坡部820在衬底基板BS上的正投影位于导电部件81的两个斜坡部810在衬底基板BS上的正投影之间。图21采用虚线示出了导电部件的主体部与斜坡部之间的分界。

两个斜坡部之间的部分为主体部。图20至图22示出了导电部件81的主体部818以及导电部件82的主体部828。

为了解决位于第二导电图案层LY2中的元件与钝化层PVX的粘附性差的问题，可以采用在垂直于衬底基板的方向上交叠的两个元件的中心线偏置的方式，也可以减小位于第二导电图案层LY2中的元件的线宽，使其小于位于第三导电图案层LY4中的元件的线宽。在第一电源线PL1包括导电部件81和导电部件82的情况下，由于第一电源线PL1上大电压的需要，可以使得导电部件82的线宽大于导电部件81的线宽，可以使得一侧的第一子层821的边界不超过导电部件81的上表面的边界。即，采用图22所示的结构。

当然，初始化线INT1可以包括导电部件81和导电部件82，初始化线INT2也可以包括导电部件81和导电部件82。

图23为本公开一实施例提供的一种显示基板的示意图。图23示出了显示基板DS8。

如图23所示，数据线DT在衬底基板BS上的正投影与像素限定层PDL的第二限定部302在衬底基板BS上的正投影交叠，可以使得第二限定部302具有凸起PR，以利于喷墨打印时墨水向像素限定层中的开口中流动。

例如，如图23所示，显示基板还包括第四导电图案层LY4和第二导电图案层LY2，数据线DT包括位于第二导电图案层LY2的部分，第四导电图案层LY4还包括第一导电部91和第二导电部92，第二导电图案层LY2还包括第三导电部93和第四导电部94，第一导电部91和第三导电部93在垂直于衬底基板BS的方向上交叠并位于第二限定部302的一侧，第二导电部92和第四导电部94在垂直于衬底基板BS的方向上交叠并位于第二限定部302的另一侧，第一导电部91和第三导电部93的沿第一方向Y的中心线不重合，第二导电部92和第四导电部94的沿第一方向Y的中心线不重合。图23中示出了第一导电部91的中心线91c、第二导电部92的中心线92c、第三导电部93的中心线93c、以及第四导电部94的中心线94c。

例如，如图23所示，第一导电部91包括主体部918和位于主体部918两侧的斜坡部910，第三导电部93的靠近第二限定部302的一端在衬底基板BS上的正投影位于第一导电部91的主体部918在衬底基板BS上的正投影内。

例如，如图23所示，第三导电部93包括主体部938和位于主体部938两侧的斜坡部930，第三导电部93的斜坡部930的坡度角θ4大于第一导电部91的斜坡部910的坡度角θ3。

例如，如图23所示，第三导电部93的主体部938包括第一主体部93a和第二主体部93b，第一主体部93a在衬底基板BS上的正投影与第一导电部91在衬底基板BS上的正投影交叠，第二主体部93b在衬底基板BS上的正投影与第一导电部91在衬底基板BS上的正投影不交叠，第二主体部93b的背离衬底基板BS的表面到衬基板BS之间的最大距离h02小于第一主体部93b的背离衬底基板BS的表面到衬底基板BS之间的最大距离h01。

例如，如图23所示，第三导电部93和第四导电部94至少之一包括第一子层901、第二子层902和第三子层903，第一子层901、第二子层902和第三子层903层叠设置，并且第一子层901比第三子层903更靠近衬底基板BS，第二子层902相对于第一子层901和第三子层903内缩。

如图23所示，第一电源线PL1的位于第二导电图案层LY2中的部分(第三导电部93)相对于第一导电部91的左偏设计，可以改善喷墨打印时打印墨水的流动，减小墨水的爬坡问题。

图24为本公开一实施例提供的一种显示基板的示意图。图24示出了显示基板DS9。图23可以为图24的沿线A3-A4的剖视图。图25为图24中的部分膜层的平面图。图26为图24中的第四导电图案层的平面图。

如图24至图26所示，第三导电图案层LY4包括导电部件PL1a、导电部件INT2a、以及导电部件INT1a。导电部件PL1a可以为第一导电部91。

如图24和图25所示，第一电源线PL1的第二部分412b通过过孔Vr与导电部件PL1a相连，以降低第一电源线PL1的电阻，初始化线INT2的第二部分412b通过过孔Vs与导电部件INT2a相连，以降低初始化线INT2的电阻，初始化线INT1的第二部分412b通过过孔Vt与导电部件INT1a相连，以降低初始化线INT1的电阻。

图27为本公开一实施例提供的显示基板的示意图。图27示出了显示基板DS10。

例如，如图27所示，显示基板DS10还包括多条扇出线86，衬底基板BS包括显示区R01和位于显示区R01的至少一侧的周边区R02，数据线DT与多条扇出线86中的一条相连，多条扇出线86从靠近数据线DT和扇出线86的连接位置处到远离数据线DT和扇出线的连接位置处的方向上逐渐聚拢，多条扇出线从显示区R01延伸至周边区R02，多条扇出线86与数据线DT位于不同层，多条扇出线86比数据线DT的一部分更靠近衬底基板BS。参考图4和图27，多条扇出线86比数据线DT的第二部分412b更靠近衬底基板BS。数据线DT的第一部分412a和第三部分412c比多条扇出线86更靠近衬底基板BS。

例如，如图27所示，扇出线86的位于显示区R01的部分的长度大于扇出线86的位于周边区R02的部分的长度。显示区为进行画面显示的区域。周边区为非显示区。

例如，多条扇出线86可位于第一导电图案层LY1和第二导电图案层LY2之间。即，可看成将之前提及的第三导电图案层LY4中的图形替换为图27所示的多条扇出线86。如图27所示，多条扇出线86从上到下逐渐聚拢。

图27还示出了芯片98和芯片99，芯片98和芯片99可以为覆晶薄膜(Chip On Flex，或者，Chip On Film，COF)。数据线DT通过扇出线86与芯片相连。

如图27所示，一条数据线DT与一条扇出线86通过过孔Vm相连，过孔Vm贯穿位于数据线DT和扇出线86之间的绝缘层。例如，过孔Vm贯穿层间绝缘层ILD0。

例如，显示基板满足如下公式：1/k＝T’(CW-DV+DW)/KW+e^F4(DH/PH)，其中，T’为系数，T’大于等于20并且小于70，F4为系数，F4大于6并且小于30，其中，DH为数据线DT的厚度，PH为平坦化层PLN的厚度。进一步例如，F4大于10并且小于30。

例如，数据线DT的厚度DH为0.5至2.5微米。在一些实施例中，数据线DT的厚度DH为0.5微米、0.7微米、0.9微米、1.1微米、1.3微米、1.5微米、1.7微米、1.9微米或2.1微米。

例如，所述第一子像素101满足1/k1＝T’(CW-DV+DW)/KW+e^Fa(DH/PH)，

所述第二子像素102满足1/k2＝T’(CW-DV+DW)/KW+e^Fb(DH/PH)，

所述第三子像素103满足1/k3＝T’(CW-DV+DW)/KW+e^Fc(DH/PH)，

例如，20≤T’≤50，Fa＜27，Fb＜26，Fc＜23。

例如，20≤T’≤30，Fa＜27，Fb＜26，Fc＜23。

例如，在一些实施例中，T’＝20。

例如，20≤T’≤50，10＜Fa＜24。进一步例如，20≤T’≤40。在一些实施例中，T’＝20。

例如，20≤T’≤50，10＜Fb＜23。在一些实施例中，T’＝20。

例如，20≤T’≤50，8＜Fc＜19。在一些实施例中，T’＝20。

在通常的喷墨打印产品中，平坦化层PLN的厚度比蒸镀产品要厚，然而，本公开的实施例提供的显示基板，通过背板设计，可以有限减薄平坦化层的厚度。进而缩小过孔VH的宽度，以显著改善色偏。

例如，在本公开的实施例中，平坦化层的厚度为3-7微米。可选的平坦化层的厚度为3微米、3.2微米、3.4微米、3.6微米、3.8微米、4微米、4.2微米、4.4微米、4.6微米、4.8微米、5微米、5.2微米、5.4微米、5.6微米、5.8微米、6微米、6.2微米、6.4微米、6.6微米、6.8微米或7微米。

参考图5，一般而言，平坦化层越厚，发光功能层的平坦效果更好，但是由于过孔VH在第二方向X(横向)上有偏差，在平坦化层厚度增大后，过孔VH的深度增加，过孔VH的直径也会相应增大，将会不利于色偏改善。因此，平坦化层的厚度设计为小于或等于7微米。在调整设计第二导电图案层的走线后，为进一步增加平坦效果，平坦化层的最小厚度为3微米，使得第一子像素101、第二子像素102、以及第三子像素103的U02、U01在45度视角和60度视角下均小于0.025。

例如，图5所示的绝缘层ISL可以由无机材料层和有机材料层，或者有机材料层和有机材料层构成。绝缘层ISL中的过孔的制备也不限制于一次制作，为减小过孔直径，采用多次制备套孔的形式，以利于发光功能层的平坦，进而减小色偏。最上层的过孔的直径与子像素的开口的宽度之比小于0.3。进一步例如，最上层的过孔的直径与子像素的开口的宽度之比为0.22、0.23、0.24、0.25、0.26、0.26、0.28、或0.29。子像素的开口的宽度可指子像素的开口的在第二方向X上的最大尺寸。

例如，0.09＜DH/PH＜0.16，20≤T’≤25。

例如，0.17＜DH/PH＜0.38，25≤T’≤30。

参考图4、图5、图8、图9A至图11、图15A至图16、以及图18，本公开的一些实施例提供一种显示基板，包括：衬底基板BS以及设置在衬底基板BS上的多个子像素100，子像素包括多个第一子像素101(R)和多个第二子像素102(G)，多个子像素100沿第一方向Y或沿第二方向X排列，第一方向Y和第二方向X相交；有源半导体层LY0，位于衬底基板BS的一侧；第一导电图案层LY1，位于有源半导体层LY0远离衬底基板BS的一侧；第二导电图案层LY2，位于第一导电图案层LY1远离衬底基板BS的一侧；绝缘层ISL1，位于第二导电图案层LY2远离衬底基板BS的一侧；以及绝缘层ISL2，位于绝缘层ISL1远离衬底基板BS的一侧；第二导电图案层包括多个导电元件，导电元件包括对应于第一子像素101的第一导电元件和对应于第二子像素102的第二导电元件；第二绝缘层包括多个开口P0，开口P0用于限定子像素的有效发光区域，开口P0包括与第一子像素101对应设置的第一开口P01和与第二子像素102对应设置的第二开口P02，第一开口P01和第二开口P02的面积不同；第一子像素101满足如下关系：△U1＝|U2-U1|≤k1×|X2-X1|/KW1，其中，k1为系数，0.009≤k1≤0.02，X1为第一子像素101中的第一导电元件的第一边缘CL1和第一子像素101对应的开口P0的第一边缘KL1在第二方向X上的最小距离；X2为第一子像素101的第一导电元件的第二边缘CL2和第一子像素101对应的开口P0的第二边缘KL2在第二方向X上的最小距离，KW1为第一子像素101对应的开口P0在第二方向X上的最大尺寸，U1为第一子像素101的在第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，U2为第一子像素101的在第二视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，△U1为U2和U1的差值的绝对值；第二子像素102满足如下关系：△U2＝|U4-U3|≤k2×|X4-X3|/KW2，其中，k2为系数，0.004≤k2≤0.02，X3为第二子像素102的第二导电元件的第一边缘CL1和第二子像素102对应的开口P0的第一边缘KL1在第二方向X上的最小距离；X4为第二子像素102的第二导电元件的第二边缘CL2和第二子像素102对应的开口P0的第二边缘KL2在第二方向X上的最小距离；KW2为第二子像素102对应的开口P0在第二方向X上的最大尺寸，U3为第二子像素102的在第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，U4为第二子像素102的在第二视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，△U2为U4和U3的差值的绝对值；0.1＜k2/k1＜10。

参考图4、图5、图8、图9A至图11、图15A至图16、以及图18，本公开的一些实施例提供一种显示基板，包括：衬底基板BS以及设置在衬底基板BS上的多个子像素100，子像素包括多个第一子像素101(R)和多个第二子像素102(G)，其中，第一子像素101包括第一像素电路100a1，第一像素电路100a1包括第一导电元件，第二子像素102包括第二像素电路100a2，第二像素电路100a2包括第二导电元件，多个子像素100沿第一方向Y或沿第二方向X排列，第一方向Y和第二方向X相交；像素限定层PDL，包括多个开口P0，开口P0被配置为暴露第一电极E1的至少一部分，开口P0被配置为限定子像素的发光区；开口P0包括与第一子像素101对应设置的第一开口P01和与第二子像素102对应设置的第二开口P02，第一开口P01和第二开口P02的面积不同；第一子像素101满足如下关系：△U1＝|U2-U1|≤k1×|X2-X1|/KW1，其中，k1为系数，0.009≤k1≤0.02，X1为第一子像素101中的第一导电元件的第一边缘CL1和第一子像素101对应的开口P0的第一边缘KL1在第二方向X上的最小距离；X2为第一子像素101中的第一导电元件的第二边缘CL2和第一子像素101对应的开口P0的第二边缘KL2在第二方向X上的最小距离，KW1为第一子像素101对应的开口P0在第二方向X上的最大尺寸，U1为第一子像素101的在第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，U2为第一子像素101的在第二视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，△U1为U2和U1的差值的绝对值；第二子像素102满足如下关系：△U2＝|U4-U3|≤k2×|X4-X3|/KW2，其中，k2为系数，0.004≤k2≤0.02，X3为第二子像素102中的第二导电元件的第一边缘CL1和开口P0的第一边缘KL1在第二方向X上的最小距离；X4为第二子像素102中的第二导电元件的第二边缘CL2和第二子像素102对应的开口P0的第二边缘KL2在第二方向X上的最小距离；KW2为第二子像素102对应的开口P0在第二方向X上的最大尺寸，U3为第二子像素102的在第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，U4为第二子像素102的在第二视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，△U2为U4和U3的差值的绝对值；0.1＜k2/k1＜10。

例如，在一些实施例中，0.1＜k2/k1＜1。例如，在另一些实施例中，1＜k2/k1＜10。例如，在另一些实施例中，3＜k2/k1＜8。例如，在一些实施例中，k2/k1＝1。

例如，上述提及的导电元件、对应于第一子像素101的第一导电元件，对应于第二子像素102的第二导电元件均为存储电容的第二极板202。参见图5，绝缘层ISL1是指平坦化层PLN，绝缘层ISL2是指像素限定层PDL。

图4示出了像素电路100a包括第一像素电路100a1、第二像素电路100a2以及第三像素电路100a3。

例如，栅线G1可称作第一栅线，栅线G2可称作第二栅线，栅线G3可称作第三栅线，复位晶体管T2可称作第一复位晶体管，复位晶体管T4可称作第二复位晶体管。该情况下，显示基板还包括：数据线、第一栅线、第二栅线、第三栅线、第一电源线、第一初始化线以及第二初始化线，其中，数据线被配置为向像素电路提供数据电压，第一栅线被配置为向像素电路提供扫描信号，第二栅线被配置为向像素电路提供第一复位控制信号，第三栅线被配置为向像素电路提供第二复位控制信号，第一电源线被配置为向像素电路提供第一电压信号，第一初始化线被配置为向像素电路提供第一初始化信号，第二初始化线被配置为向像素电路提供第二初始化信号，像素电路还包括数据写入晶体管、第一复位晶体管、以及第二复位晶体管，数据写入晶体管的第一极与数据线相连，数据写入晶体管的栅极与第一栅线相连，数据写入晶体管的第二极与驱动晶体管的栅极相连；第一复位晶体管的第一极与第一初始化线相连，第一复位晶体管的第二极与驱动晶体管的栅极相连，第一复位晶体管的栅极与第二栅线相连；第二复位晶体管的第一极与第二初始化线相连，第二复位晶体管的第二极与发光元件的第一电极相连，第二复位晶体管的栅极与第三栅线相连；第一电源线包括沿第二方向延伸的第一电源信号线和沿第一方向延伸的第一电源连接线，第一电源信号线和第一电源连接线相连；第一初始化线包括沿第二方向延伸的第一初始化信号线和沿第一方向延伸的第一初始化连接线，第一初始化信号线和第一初始化连接线相连；第二初始化线包括沿第二方向延伸的第二初始化信号线和沿第一方向延伸的第二初始化连接线，第二初始化信号线和第二初始化连接线相连；第一电源连接线、第一初始化连接线、以及第二初始化连接线中的至少之一在衬底基板上的正投影与子像素的开口在衬底基板上的正投影交叠。

例如，各晶体管的有源半导体层可包括源极区域、漏极区域以及位于源极区域和漏极区域之间的沟道。例如，沟道具有半导体特性；源极区域和漏极区域在沟道的两侧，并且可掺杂有杂质，并因此具有导电性，可分别作为晶体管的第一极和第二极，晶体管的第一极和第二极之一为源极，晶体管的第一极和第二极之另一为漏极。

例如，用于制作有源半导体层的半导体层(半导体图形)的材料可以包括氧化物半导体、有机半导体或非晶硅、多晶硅等，例如，氧化物半导体包括金属氧化物半导体(例如氧化铟镓锌(IGZO))，多晶硅包括低温多晶硅或者高温多晶硅等，本公开的实施例对此不作限定。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域，本公开的实施例对此不作限制。

例如，衬底基板BS、缓冲层BL、阻隔层BR、栅绝缘层GI、层间绝缘层ILD、平坦化层PLN均采用绝缘材料制作。例如，衬底基板BS包括聚酰亚胺等柔性材料，但不限于此。缓冲层BF、阻隔层BR、栅绝缘层GI、层间绝缘层ILD至少之一采用无机绝缘材料或有机绝缘材料制作。例如，无机绝缘材料包括氧化硅、氮化硅、氮氧化硅等，有机绝缘材料包括树脂，但不限于此。例如，平坦化层PLN可采用有机材料制作，例如，有机材料包括树脂，但不限于此。

例如，第一导电图案层LY1和第二导电图案层LY2均采用金属材料制作，具体的材料可根据需要而定。例如，第一导电图案层LY1的材料均包括钼(Mo)。第二导电图案层LY2的材料包括钛(Ti)和铝(Al)，可采用Ti/Al/Ti三层叠加的结构，但不限于此。

例如，发光元件的第一电极E1的材料包括银(Ag)和氧化铟锡(ITO)。例如，发光元件的第一电极E1为ITO/Ag/ITO三层叠加的结构，但不限于此。

在本公开的实施例中，各个单层的图形以及过孔可采用构图工艺制作。例如，形成特定的图形包括形成薄膜，在薄膜上形成光刻胶图形，以光刻胶图形为掩膜版对薄膜进行构图以形成该特定的图形。第一导电图案层LY1、第二导电图案层LY2、第一电极层LY3、第三导电图案层LY4以及绝缘层中的过孔等均可以采用该方法形成。而对于有源半导体层LY0，可先形成半导体图形，在半导体图形上形成绝缘层，在绝缘层上形成第一导电图案层LY1，以第一导电图案层LY1为掩膜版对半导体图形进行掺杂以形成包括沟道和位于沟道两侧的源极区和漏极区的有源半导体层LY0。

需要说明的是，本公开的实施例提供的显示面板的子像素的布局不限于图5所示，可在图5的基础上进行变换以形成其他的布局图。以上以子像素为4T1C为例进行说明，但本公开的实施例不限于此。例如，各个子像素101还可以包括其他数量的晶体管或其他数量的电容，像素电路在通过数据线传输的数据信号和通过栅线传输的栅极扫描信号和发光控制信号线提供的发光控制信号的控制下工作，以驱动发光元件发光从而实现显示等操作。

需要说明的是，本公开的实施例对像素电路包括的薄膜晶体管的个数以及电容的个数不做限定。

参考图4和图8，在本公开的实施例提供的显示基板的布局图中，连接电极CEf与存储电容20的第一极板201的连接位置位于第一极板201的一角，连接电极CEf与第一极板201的连接位置可以调整为其他位置，以使得连接电极CEf的沿第一方向Y延伸的中心轴(纵向中心轴)到像素限定层的开口的沿第一方向Y延伸的中心轴(纵向中心轴)的距离与像素限定层的开口在第二方向X上的尺寸的比值小于0.3。

在另一些实施例中，也可以在第二极板201中设置开口，从而使得过孔V3位于第二极板201的开口中，第二极板201中设置的开口利于连接电极CEf与存储电容20的第一极板201相连。

本公开的实施例提供的显示基板可以采用其他适合的布局图，布线方式不限于图中所示。

本公开至少一实施例提供一种显示装置，包括上述任一项显示基板。显示装置可为大尺寸的显示装置，采用喷墨打印工艺制作发光功能层中的至少一个膜层。

例如，显示装置可为有机发光二极管显示装置。显示装置可以为包括有机发光二极管显示器件的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (53)

1.一种显示基板，包括：衬底基板和设置在所述衬底基板上的多个子像素；

所述子像素包括：

像素电路，包括存储电容，所述存储电容包括第一极板和第二极板，所述第一极板比所述第二极板更靠近所述衬底基板；以及

发光元件，所述发光元件包括第一电极、第二电极以及位于所述第一电极和所述第二电极之间的发光功能层，所述像素电路被配置为驱动所述发光元件；

所述显示基板还包括像素限定层，所述子像素包括多个开口，所述开口被配置为暴露所述第一电极的至少一部分，所述开口被配置为限定所述子像素的发光区，

其中，所述开口在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影交叠，

所述第二极板包括沿第一方向延伸的第一边缘和沿所述第一方向延伸的第二边缘，所述开口包括沿所述第一方向延伸的第一边缘和沿所述第一方向延伸的第二边缘，

所述第二极板的第一边缘比所述第二极板的第二边缘更靠近所述开口的第一边缘，所述第二极板的第二边缘比所述第二极板的第一边缘更靠近所述开口的第二边缘，

所述子像素满足如下公式：

△U＝|U02-U01|≤k×|Xb-Xa|/KW，其中，k为色偏影响系数，Xa为所述第二极板的第一边缘和所述开口的第一边缘在第二方向上的最小距离，Xb为所述第二极板的第二边缘和所述开口的第二边缘在所述第二方向上的最小距离，所述第一方向和所述第二方向相交；KW为所述开口在所述第二方向上的最大尺寸，U01为在第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，U02为在第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U为U02和U01的差值的绝对值，所述在0度视角下的色度坐标点为在所述显示基板的中心所在的法线处的色度坐标点，所述第一视角和所述第二视角分设在所述法线的相对的两侧且与所述法线的夹角的数值相等，

所述显示基板还包括：数据线，其中，所述数据线被配置为向所述像素电路提供数据电压，

所述显示基板还包括绝缘层和贯穿所述绝缘层的过孔，所述子像素的所述发光元件的第一电极通过所述过孔与所述子像素的所述像素电路相连，所述绝缘层包括钝化层和平坦化层，

所述显示基板还包括：导电结构，其中，所述导电结构包括第一信号线和信号连接线，所述导电结构被配置为向所述像素电路提供电压信号，所述第一信号线沿所述第二方向延伸，所述信号连接线沿所述第一方向延伸，所述信号连接线与所述第一信号线电连接，

满足如下公式：1/k＝T’(CW-DV+DW)/KW+e^F4(DH/PH)，其中，T’为系数，T’大于等于20并且小于70，F4为系数，F4大于6并且小于30，其中，DH为所述数据线的厚度，PH为所述平坦化层的厚度，CW为所述存储电容的所述第二极板在所述第二方向上的最大尺寸，DW为所述信号线的线宽，所述信号线包括所述信号连接线。

2.根据权利要求1所述的显示基板，其中，U02＜0.020，U01＜0.020，ΔU＜0.0015。

3.根据权利要求1所述的显示基板，其中，所述开口的第一边缘、所述第二极板的第一边缘、所述第二极板的第二边缘、以及所述开口的第二边缘沿所述第二方向依次排布，所述第二极板的第一边缘和所述第二极板的第二边缘之间的在所述第二方向上的最小距离为Xc，

Xc/Xa＞1.5或Xc/Xb大于1.5。

4.根据权利要求1所述的显示基板，其中，所述多个子像素包括第一子像素、第二子像素、以及第三子像素，并且所述第一子像素、所述第二子像素、以及所述第三子像素沿所述第二方向依次排列。

5.根据权利要求4所述的显示基板，其中，所述第一子像素满足如下公式：

△U1＝|U2-U1|≤k1×|X2-X1|/KW1，

其中，k1为系数，0.009≤k1≤0.02，X1为所述第一子像素中的所述第二极板的第一边缘和所述第一子像素的所述开口的第一边缘在所述第二方向上的最小距离；X2为所述第一子像素中的所述第二极板的第二边缘和所述第一子像素的所述开口的第二边缘在所述第二方向上的最小距离，KW1为所述第一子像素的所述开口在所述第二方向上的最大尺寸，U1为所述第一子像素的在所述第一视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，U2为所述第一子像素的在所述第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U1为U2和U1的差值的绝对值。

6.根据权利要求5所述的显示基板，其中，所述第二子像素满足如下公式：

△U2＝|U4-U3|≤k2×|X4-X3|/KW2，

其中，k2为系数，0.004≤k2≤0.02，X3为所述第二子像素中的所述第二极板的第一边缘和所述第二子像素的所述开口的第一边缘在所述第二方向上的最小距离；X4为所述第二子像素中的所述第二极板的第二边缘和所述第二子像素的所述开口的第二边缘在所述第二方向上的最小距离；KW2为所述第二子像素的所述开口在所述第二方向上的最大尺寸，U3为所述第二子像素的在所述第一视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，U4为所述第二子像素的在所述第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U2为U4和U3的差值的绝对值。

7.根据权利要求6所述的显示基板，其中，k2与k1的比值小于10且大于0.1。

8.根据权利要求6所述的显示基板，其中，所述第三子像素满足如下公式：

△U3＝|U6-U5|≤k3×|X6-X5|/KW3，

其中，k3为系数，0.01≤k3≤0.03，X5为所述第三子像素中的所述第二极板的第一边缘和所述第三子像素的所述开口的第一边缘在所述第二方向上的最小距离；X6为所述第三子像素中的所述第二极板的第二边缘和所述开口的第二边缘在所述第二方向上的最小距离；KW3为所述第三子像素的所述开口在所述第二方向上的最大尺寸，U5为所述第三子像素的在所述第一视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，U6为所述第三子像素的在所述第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U3为U6和U5的差值的绝对值。

9.根据权利要求8所述的显示基板，其中，

所述信号连接线和所述数据线至少之一在所述衬底基板上的正投影与所述多个子像素中的至少一个子像素的所述开口在所述衬底基板上的正投影交叠。

10.根据权利要求9所述的显示基板，其中，所述信号连接线包括第一电源线的沿所述第一方向延伸的部分、初始化线的沿所述第一方向延伸的部分至少之一。

11.根据权利要求9所述的显示基板，还包括：第二信号线，其中，所述第二信号线被配置为向所述像素电路提供电压信号，所述第二信号线沿所述第二方向延伸，

所述第二信号线在所述衬底基板上的正投影与所述多个子像素中的至少一个子像素的所述开口在所述衬底基板上的正投影交叠。

12.根据权利要求11所述的显示基板，其中，所述第二信号线包括栅线和初始化信号线的沿所述第二方向延伸的部分中的至少一个。

13.根据权利要求9所述的显示基板，其中，所述信号连接线与所述开口的在所述第二方向上的交叠尺寸小于与所述信号连接线的线宽的10％，或者，所述数据线与所述开口的在所述第二方向上的交叠尺寸小于所述数据线的线宽的10％。

14.根据权利要求13所述的显示基板，其中，所述过孔包括第一过孔、第二过孔和第三过孔，所述第一子像素、所述第二子像素以及所述第三子像素的所述发光元件的第一电极分别通过所述第一过孔、所述第二过孔以及所述第三过孔与所述第一子像素、所述第二子像素以及所述第三子像素的所述像素电路相连，

所述第一过孔和所述第二过孔之间的间距为KX1，所述第二过孔和所述第三过孔之间的间距为KX2，其中，KX1/KX2的比值为0.75-1.25。

15.根据权利要求14所述的显示基板，其中，所述过孔的沿所述第一方向延伸的对称轴和与该过孔最近的所述开口的沿所述第一方向延伸的对称轴之间的距离小于8微米，所述过孔的直径为8-17微米。

16.根据权利要求15所述的显示基板，其中，所述钝化层的材料包括无机绝缘材料，所述平坦化层的材料包括有机绝缘材料，所述平坦化层的厚度为3-7微米。

17.根据权利要求14所述的显示基板，其中，满足如下公式：

1/k＝F1(CW/KW)-F2(DV/KW)+F3(DW/KW)，

其中，F1为电容影响系数，F2为过孔偏移影响系数，F3为信号线影响系数，CW/KW为所述存储电容占所述开口的比例，DV为所述过孔的沿所述第一方向延伸的对称轴和与该过孔最近的所述开口的沿所述第一方向延伸的对称轴之间的距离。

18.根据权利要求17所述的显示基板，其中，满足以下公式：

1/T＝k×(CW-DV+DW)/KW，1/T为色偏改善影响系数，

所述第一子像素满足1/T1＝k1×(CW-DV+DW)/KW，

所述第二子像素满足1/T2＝k2×(CW-DV+DW)/KW，

所述第三子像素满足1/T3＝k3×(CW-DV+DW)/KW，

其中，1/T1＜0.019，1/T2＜0.019，1/T3＜0.019。

19.根据权利要求18所述的显示基板，其中，1/T1＜0.009，1/T2＜0.014，1/T3＜0.019。

20.根据权利要求18所述的显示基板，其中，1/T1＜0.008，1/T2＜0.003，1/T3＜0.016。

21.根据权利要求18所述的显示基板，其中，0.2＜Tx/Ty＜6，其中Tx为T1、T2、T3中的一个，Ty为T1、T2、T3中的一个。

22.根据权利要求18所述的显示基板，其中，在O视角下和-O视角下，所述第一子像素满足1/T11＝k11×(CW-DV+DW)/KW；

在P视角下和-P视角下，所述第一子像素满足1/T12＝k12×(CW-DV+DW)/KW，

1/T11＜0.009，1/T12＜0.008。

23.根据权利要求22所述的显示基板，其中，|1/T12-1/T11|＜0.001。

24.根据权利要求18所述的显示基板，其中，在O视角下和-O视角下，所述第二子像素满足1/T21＝k21×(CW-DV+DW)/KW；

在P视角下和-P视角下，所述第二子像素满足1/T22＝k22×(CW-DV+DW)/KW，

1/T21＜0.014，1/T22＜0.004。

25.根据权利要求24所述的显示基板，其中，|1/T22-1/T21|＜0.010。

26.根据权利要求24所述的显示基板，其中，1/T21＜0.009，1/T22＜0.003。

27.根据权利要求18所述的显示基板，其中，在O视角下和-O视角下，所述第三子像素满足1/T31＝k31×(CW-DV+DW)/KW；

在P视角下和-P视角下，所述第三子像素满足1/T32＝k32×(CW-DV+DW)/KW，

1/T31＜0.016，1/T32＜0.019。

28.根据权利要求27所述的显示基板，其中，|1/T32-1/T31|＜0.003。

29.根据权利要求27所述的显示基板，其中，1/T31＜0.012，1/T32＜0.014。

30.根据权利要求9所述的显示基板，其中，所述信号连接线包括第一部分、第二部分和第三部分，所述第一部分和所述第三部分通过所述第二部分相连，所述第一部分和所述第三部分位于第一导电图案层，所述第二部分位于第二导电图案层。

31.根据权利要求30所述的显示基板，其中，所述第一导电图案层比所述第二导电图案层更靠近所述衬底基板。

32.根据权利要求30所述的显示基板，其中，所述信号连接线的所述第二部分的在所述第二方向上的宽度大于所述信号连接线的所述第一部分和所述第三部分中的一个的在所述第二方向上的宽度。

33.根据权利要求30所述的显示基板，其中，所述信号连接线的所述第一部分和所述第三部分至少之一与所述信号连接线的所述第二部分的沿所述第一方向的中心线不重合。

34.根据权利要求9所述的显示基板，其中，所述像素限定层包括多个第一限定部和多个第二限定部，所述多个第二限定部沿所述第二方向排列，所述第二限定部沿所述第一方向延伸，所述多个第一限定部设置为多个组，每组第一限定部位于相邻两个第二限定部之间，所述第一限定部沿所述第二方向延伸，每组中的第一限定部沿所述第一方向排列，所述第一限定部到平坦化层的最大高度小于所述第二限定部到所述平坦化层的最大高度，所述衬底基板包括显示区和位于所述显示区的至少一侧的周边区，所述数据线的位于所述显示区的部分在所述衬底基板上的正投影位于所述第二限定部在所述衬底基板上的正投影内。

35.根据权利要求34所述的显示基板，还包括第二导电图案层和第三导电图案层，其中，所述数据线包括位于所述第二导电图案层的部分，所述第三导电图案层还包括第一导电部和第二导电部，所述第二导电图案层还包括第三导电部和第四导电部，所述第一导电部和所述第三导电部在垂直于所述衬底基板的方向上交叠并位于所述第二限定部的一侧，所述第二导电部和所述第四导电部在垂直于所述衬底基板的方向上交叠并位于所述第二限定部的另一侧，所述第一导电部和所述第三导电部的沿所述第一方向的中心线不重合，所述第二导电部和所述第四导电部的沿所述第一方向的中心线不重合。

36.根据权利要求35所述的显示基板，其中，所述第一导电部包括主体部和位于所述主体部两侧的斜坡部，所述第三导电部的靠近所述第二限定部的一端在所述衬底基板上的正投影位于所述第一导电部的所述主体部在所述衬底基板上的正投影内。

37.根据权利要求36所述的显示基板，其中，所述第三导电部包括主体部和位于所述主体部两侧的斜坡部，所述第三导电部的所述斜坡部的坡度角大于所述第一导电部的所述斜坡部的坡度角。

38.根据权利要求37所述的显示基板，其中，所述第三导电部的所述主体部包括第一主体部和第二主体部，所述第一主体部在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影交叠，所述第二主体部在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影不交叠，所述第二主体部的背离所述衬底基板的表面到所述衬底基板之间的距离小于所述第一主体部的背离所述衬底基板的表面到所述衬底基板之间的距离。

39.根据权利要求35-38任一项所述的显示基板，其中，所述第三导电部和所述第四导电部至少之一包括第一子层、第二子层和第三子层，所述第一子层、所述第二子层和所述第三子层层叠设置，并且所述第一子层比所述第三子层更靠近所述衬底基板，所述第二子层相对于所述第一子层和所述第三子层内缩。

40.根据权利要求9所述的显示基板，还包括多条扇出线，其中，所述衬底基板包括显示区和位于显示区的至少一侧的周边区，所述数据线与所述多条扇出线中的一条相连，所述多条扇出线从靠近所述数据线和所述扇出线的连接位置处到远离所述数据线和所述扇出线的连接位置处的方向上逐渐聚拢，所述多条扇出线从所述显示区延伸至所述周边区，所述多条扇出线与所述数据线位于不同层，所述多条扇出线比所述数据线的一部分更靠近所述衬底基板。

41.根据权利要求34所述的显示基板，其中，

所述第一子像素满足1/k1＝T’(CW-DV+DW)/KW+e^Fa(DH/PH)，

所述第二子像素满足1/k2＝T’(CW-DV+DW)/KW+e^Fb(DH/PH)，

所述第三子像素满足1/k3＝T’(CW-DV+DW)/KW+e^Fc(DH/PH)，

20≤T’≤30，Fa＜27，Fb＜26，Fc＜23。

42.根据权利要求41所述的显示基板，其中，

T’＝20，10＜Fa＜24。

43.根据权利要求41所述的显示基板，其中，

T’＝20，10＜Fb＜23。

44.根据权利要求41所述的显示基板，其中，

T’＝20，8＜Fc＜19。

45.根据权利要求1、41-44任一项所述的显示基板，其中，

0.09＜DH/PH＜0.16，20≤T’≤25。

46.根据权利要求1、41-44任一项所述的显示基板，其中，

0.17＜DH/PH＜0.38，25≤T’≤30。

47.根据权利要求1-38任一项所述的显示基板，还包括：第一栅线、第二栅线、第三栅线、第一电源线、第一初始化线以及第二初始化线，其中，所述数据线被配置为向所述像素电路提供数据电压，所述第一栅线被配置为向所述像素电路提供扫描信号，所述第二栅线被配置为向所述像素电路提供第一复位控制信号，所述第三栅线被配置为向所述像素电路提供第二复位控制信号，所述第一电源线被配置为向所述像素电路提供第一电压信号，所述第一初始化线被配置为向所述像素电路提供第一初始化信号，所述第二初始化线被配置为向所述像素电路提供第二初始化信号，所述像素电路还包括驱动晶体管、数据写入晶体管、第一复位晶体管、以及第二复位晶体管，

所述数据写入晶体管的第一极与所述数据线相连，所述数据写入晶体管的栅极与所述第一栅线相连，所述数据写入晶体管的第二极与所述驱动晶体管的栅极相连；

所述第一复位晶体管的第一极与所述第一初始化线相连，所述第一复位晶体管的第二极与所述驱动晶体管的栅极相连，所述第一复位晶体管的栅极与所述第二栅线相连；

所述第二复位晶体管的第一极与所述第二初始化线相连，所述第二复位晶体管的第二极与所述发光元件的第一电极相连，所述第二复位晶体管的栅极与所述第三栅线相连；

所述第一电源线包括沿所述第二方向延伸的第一电源信号线和沿所述第一方向延伸的第一电源连接线，所述第一电源信号线和所述第一电源连接线相连；

所述第一初始化线包括沿所述第二方向延伸的第一初始化信号线和沿所述第一方向延伸的第一初始化连接线，所述第一初始化信号线和所述第一初始化连接线相连；

所述第二初始化线包括沿所述第二方向延伸的第二初始化信号线和沿所述第一方向延伸的第二初始化连接线，所述第二初始化信号线和所述第二初始化连接线相连；

所述第一电源连接线、所述第一初始化连接线、以及所述第二初始化连接线中的至少之一在所述衬底基板上的正投影与所述子像素的开口在所述衬底基板上的正投影交叠。

48.根据权利要求1-38任一项所述的显示基板，其中，0.009≤k≤0.03。

49.根据权利要求1-38任一项所述的显示基板，其中，△U＜0.0020。

50.一种显示基板，包括：

衬底基板以及设置在所述衬底基板上的多个子像素，所述子像素包括多个第一子像素和多个第二子像素，所述多个子像素沿第一方向或沿第二方向排列，所述第一方向和所述第二方向相交；

有源半导体层，位于所述衬底基板的一侧；

第一导电图案层，位于所述有源半导体层远离所述衬底基板的一侧；

第二导电图案层，位于所述第一导电图案层远离所述衬底基板的一侧；

第一绝缘层，位于所述第二导电图案层远离所述衬底基板的一侧；以及

第二绝缘层，位于所述第一绝缘层远离所述衬底基板的一侧，

其中，所述第二导电图案层包括多个导电元件，所述导电元件包括对应于所述第一子像素的存储电容的第二极板和对应于所述第二子像素的存储电容的第二极板；所述第二绝缘层包括多个开口，所述开口用于限定所述子像素的有效发光区域，所述开口包括与第一子像素对应设置的第一开口和与所述第二子像素对应设置的第二开口，所述第一开口和所述第二开口的面积不同；

所述第一子像素满足如下关系：

△U1＝|U2-U1|≤k1×|X2-X1|/KW1，其中，k1为系数，X1为所述第一子像素中的所述存储电容的第二极板的第一边缘和所述第一子像素对应的所述开口的第一边缘在所述第二方向上的最小距离；X2为所述第一子像素的所述存储电容的第二极板的第二边缘和所述第一子像素对应的所述开口的第二边缘在所述第二方向上的最小距离，KW1为所述第一子像素对应的所述开口在所述第二方向上的最大尺寸，U1为所述第一子像素的在第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，U2为所述第一子像素的在第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U1为U2和U1的差值的绝对值；

所述第二子像素满足如下关系：

△U2＝|U4-U3|≤k2×|X4-X3|/KW2，其中，k2为系数，X3为所述第二子像素的所述存储电容的第二极板的第一边缘和所述第二子像素对应的所述开口的第一边缘在所述第二方向上的最小距离；X4为所述第二子像素的所述存储电容的第二极板的第二边缘和所述第二子像素对应的所述开口的第二边缘在所述第二方向上的最小距离；KW2为所述第二子像素对应的所述开口在所述第二方向上的最大尺寸，U3为所述第二子像素的在所述第一视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，U4为所述第二子像素的在所述第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U2为U4和U3的差值的绝对值；

0.1＜k2/k1＜10，

所述显示基板还包括：数据线，其中，所述数据线被配置为向所述像素电路提供数据电压，

所述显示基板还包括绝缘层和贯穿所述绝缘层的过孔，所述子像素的所述发光元件的第一电极通过所述过孔与所述子像素的所述像素电路相连，所述绝缘层包括钝化层和平坦化层，

所述显示基板还包括：导电结构，其中，所述导电结构包括第一信号线和信号连接线，所述导电结构被配置为向所述像素电路提供电压信号，所述第一信号线沿所述第二方向延伸，所述信号连接线沿所述第一方向延伸，所述信号连接线与所述第一信号线电连接，

所述第一子像素满足1/k1＝T’(CW-DV+DW)/KW+e^Fa(DH/PH)，

所述第二子像素满足1/k2＝T’(CW-DV+DW)/KW+e^Fb(DH/PH)，

其中，T’为系数，T’大于等于20并且小于70，Fa为系数，Fa大于6并且小于30，Fa为系数，Fb大于6并且小于30，DH为所述数据线的厚度，PH为所述平坦化层的厚度，CW为所述存储电容的所述第二极板在所述第二方向上的最大尺寸，DW为所述信号线的线宽，所述信号线包括所述信号连接线。

51.一种显示基板，包括：

衬底基板以及设置在所述衬底基板上的多个子像素，所述子像素包括多个第一子像素和多个第二子像素，其中，所述第一子像素包括第一像素电路，所述第一像素电路包括存储电容的第二极板，所述第二子像素包括第二像素电路，所述第二像素电路包括存储电容的第二极板，所述多个子像素沿第一方向或沿第二方向排列，所述第一方向和所述第二方向相交；以及

像素限定层，包括多个开口，所述开口被配置为暴露所述子像素的第一电极的至少一部分，所述开口被配置为限定所述子像素的发光区；

所述开口包括与第一子像素对应设置的第一开口和与所述第二子像素对应设置的第二开口，所述第一开口和所述第二开口的面积不同；

所述第一子像素满足如下关系：

△U1＝|U2-U1|≤k1×|X2-X1|/KW1，其中，k1为系数，X1为所述第一子像素中的所述存储电容的第二极板的第一边缘和所述第一子像素对应的所述开口的第一边缘在所述第二方向上的最小距离；X2为所述第一子像素中的所述存储电容的第二极板的第二边缘和所述第一子像素对应的所述开口的第二边缘在所述第二方向上的最小距离，KW1为所述第一子像素对应的所述开口在所述第二方向上的最大尺寸，U1为所述第一子像素的在第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，U2为所述第一子像素的在第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U1为U2和U1的差值的绝对值；

所述第二子像素满足如下关系：

△U2＝|U4-U3|≤k2×|X4-X3|/KW2，其中，k2为系数，X3为所述第二子像素中的所述存储电容的第二极板的第一边缘和所述开口的第一边缘在所述第二方向上的最小距离；X4为所述第二子像素中的所述存储电容的第二极板的第二边缘和所述第二子像素对应的所述开口的第二边缘在所述第二方向上的最小距离；KW2为所述第二子像素对应的所述开口在所述第二方向上的最大尺寸，U3为所述第二子像素的在所述第一视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，U4为所述第二子像素的在所述第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△U2为U4和U3的差值的绝对值；

0.1＜k2/k1＜10,

所述显示基板还包括：数据线，其中，所述数据线被配置为向所述像素电路提供数据电压，

所述显示基板还包括绝缘层和贯穿所述绝缘层的过孔，所述子像素的所述发光元件的第一电极通过所述过孔与所述子像素的所述像素电路相连，所述绝缘层包括钝化层和平坦化层，

所述显示基板还包括：导电结构，其中，所述导电结构包括第一信号线和信号连接线，所述导电结构被配置为向所述像素电路提供电压信号，所述第一信号线沿所述第二方向延伸，所述信号连接线沿所述第一方向延伸，所述信号连接线与所述第一信号线电连接，

所述第一子像素满足1/k1＝T’(CW-DV+DW)/KW+e^Fa(DH/PH)，

所述第二子像素满足1/k2＝T’(CW-DV+DW)/KW+e^Fb(DH/PH)，

其中，T’为系数，T’大于等于20并且小于70，Fa为系数，Fa大于6并且小于30，Fa为系数，Fb大于6并且小于30，DH为所述数据线的厚度，PH为所述平坦化层的厚度，CW为所述存储电容的所述第二极板在所述第二方向上的最大尺寸，DW为所述信号线的线宽，所述信号线包括所述信号连接线。

52.根据权利要求50或51所述的显示基板，其中，0.009≤k1≤0.02，0.004≤k2≤0.02。

53.一种显示装置，包括根据权利要求1-52任一项所述的显示基板。

Images