CN117501343A - 显示基板及显示装置 - Google Patents
显示基板及显示装置 Download PDFInfo
- Publication number
- CN117501343A CN117501343A CN202280001612.5A CN202280001612A CN117501343A CN 117501343 A CN117501343 A CN 117501343A CN 202280001612 A CN202280001612 A CN 202280001612A CN 117501343 A CN117501343 A CN 117501343A
- Authority
- CN
- China
- Prior art keywords
- power supply
- sub
- pixel
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 256
- 239000010410 layer Substances 0.000 claims description 167
- 239000002346 layers by function Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 description 38
- 238000010586 diagram Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 7
- 229920001621 AMOLED Polymers 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- -1 acryl Chemical group 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
提供了一种显示基板以及显示装置。显示基板包括位于衬底基板(001)上的多个子像素(10),多条电源信号线(300)沿第一方向延伸且沿第二方向排列;至少部分子像素(10)包括多个第一子像素(010),沿垂直于衬底基板(001)的第三方向,至少一条电源信号线(300)包括第一电源部(301),第一电源部(301)包括第一主体部(31)和第二主体部(32);在第二方向上,第一子像素(010)的主体电极(1040)的最大尺寸不小于第一电源部(301)的最大尺寸,第一主体部(31)的最大尺寸大于第二主体部(32)的最大尺寸,第一子像素(010)的主体电极(1040)在第二方向上距离最远的两个端点的连线为端点连线,在第三方向上,端点连线与第一主体部(31)交叠。有利于增加发光元件中连接电极的平坦性,减小显示产品发生色偏等现象。
Description
本公开至少一个实施例涉及一种显示基板以及显示装置。
目前,有源矩阵有机发光二极管(AMOLED)柔性屏技术日趋成熟,其具有的可弯曲,对比度高,功耗低等特点,由此具有较高的发展前景。随着显示技术的不断发展,优化显示效果已成为必然趋势,为了提高显示器件的性能,一些显示产品通过优化像素中导电结构与发光元件之间的排布形式来减小色偏。
发明内容
本公开至少一个实施例提供一种显示基板以及显示装置。
本公开实施例提供一种显示基板,包括:衬底基板;多个子像素,位于所述衬底基板上,至少部分子像素包括发光元件和像素电路,所述发光元件包括发光功能层以及沿垂直于所述衬底基板的方向位于所述发光功能层两侧的第一电极和第二电极,所述第一电极位于所述发光功能层与所述衬底基板之间,所述发光元件至少部分位于发光区,所述发光元件的第一电极包括与所述发光区交叠的主体电极;多条电源信号线,所述多条电源信号线的至少部分沿第一方向延伸且沿第二方向排列,所述多条电源信号线位于所述衬底基板与所述发光元件的第一电极之间,所述第一方向与所述第二方向相交,其中,所述至少部分子像素包括多个第一子像素,沿垂直于所述衬底基板的第三方向,至少一条电源信号线包括与多个所述第一子像素的至少一个的主体电极交叠的第一电源部,每个所述第一电源部包括第一主体部和第二主体部;在所述第二方向上,所述第一子像素的主体电极的最大尺寸不小于其对应的所述第一电源部的最大尺寸,该第一电源部中的所述第一主体部的最大尺寸大于所述第二主体部的最大尺寸,所述第一子像素的主体电极在所述第二方向上距离最远的两个端点的连线为端点连线,在所述第三方向上,所述端点连线与所述第一主体部交叠。
例如,根据本公开的实施例,所述多条电源信号线包括第一电源信号线和第二电源信号线,所述第一电源信号线和所述第二电源信号线在所述第二 方向上的最大尺寸分别为第一尺寸和第二尺寸,且所述第二尺寸小于所述第一尺寸。
例如,根据本公开的实施例,多个所述第一子像素包括至少一个第一类型子像素,与所述第一类型子像素的主体电极交叠的所述第一电源部为第一类型电源部,所述第一类型电源部的所述第一主体部为非对称结构。
例如,根据本公开的实施例,所述第一类型电源部的所述第一主体部包括第一凸出部,所述第一凸出部位于所述第二主体部的沿所述第一方向延伸的第一对称中心线的一侧。
例如,根据本公开的实施例,所述第一类型电源部除所述第一凸出部以外的部分的对称中心线的延伸方向与所述第一类型子像素的主体电极的第二对称中心线的延伸方向相交。
例如,根据本公开的实施例,多个所述第一子像素还包括至少一个第二类型子像素,与所述第二类型子像素的主体电极交叠的所述第一电源部为第二类型电源部,所述第二类型电源部包括沿所述第一方向延伸的第三对称中心线,所述第二类型子像素的所述主体电极包括沿所述第一方向延伸的第四对称中心线,同一列所述电源信号线中的所述第二类型电源部的所述第三对称中心线和与该第二类型电源部交叠的所述第二类型子像素的所述第四对称中心线位于垂直于所述衬底基板的同一平面内。
例如,根据本公开的实施例,所述第一子像素的主体电极包括相对的第一角部和第二角部,以及相对的第三角部和第四角部,所述第一角部和所述第二角部至少之一在所述衬底基板上的正投影与所述第一对称中心线在所述衬底基板上的正投影至少部分交叠,所述第四角部在所述衬底基板上的正投影与所述第一凸出部在所述衬底基板上的正投影至少部分交叠。
例如,根据本公开的实施例,所述第二类型电源部的第一主体部包括第二凸出部和第三凸出部,所述第二凸出部和所述第三凸出部相对于所述第三对称中心线对称分布,所述第二类型子像素的主体电极包括相对的第一角部和第二角部,以及相对的第三角部和第四角部,所述第二凸出部在所述衬底基板上的正投影与所述第一角部和所述第二角部之一在所述衬底基板上的正投影至少部分交叠,所述第三凸出部在所述衬底基板上的正投影与所述第一角部和所述第二角部另一者在所述衬底基板上的正投影至少部分交叠。
例如,根据本公开的实施例,沿所述第三方向,所述第二类型子像素的 发光区与所述第二凸出部和所述第三凸出部的至少之一交叠。
例如,根据本公开的实施例,在所述第二方向上,所述第二类型电源部的第一主体部的最大尺寸大于所述第一类型电源部的第一主体部的最大尺寸,所述第一类型电源部的第二主体部的最大尺寸与所述第二类型电源部的第二主体部的最大尺寸之比为0.9~1.1。
例如,根据本公开的实施例,所述第二类型电源部的第一主体部在所述第二方向上的最大尺寸是所述第二类型电源部的第二主体部在所述第二方向上的最大尺寸的1.1-2倍。
例如,根据本公开的实施例,相邻的多条电源信号线中的每条电源信号线均包括沿所述第一方向排列的多个电源部,相邻两个电源部之间设置有与所述相邻两个电源部均电连接的第一连接部,多个所述电源部包括所述第一电源部,所述电源部在所述第二方向上的最大尺寸与所述第一连接部在所述第二方向上的最大尺寸之比为1.5-5。
例如,根据本公开的实施例,所述第一类型电源部包括第一子类型电源部和所述第二子类型电源部,所述第一类型电源部的所述第二主体部包括在所述第二方向上相对的第一侧和第二侧,所述第一子类型电源部中所述第一凸出部设置在所述第二主体部的第一侧,所述第二子类型电源部中所述第一凸出部设置在所述第二主体部的第二侧。
例如,根据本公开的实施例,所述第一子像素的主体电极包括多个角部,多个所述角部包括所述第一角部、所述第二角部、所述第三角部和所述第四角部,所述主体电极的每条边或其延长线依次连接形成多边形,且所述多边形的多个顶角存在与对应的主体电极的多个角部不交叠的区域;所述第三角部和与其对应的所述多边形的顶角不交叠的区域面积大于至少部分其他角部中各角部和与该角部对应的多边形的顶角不交叠的区域面积。
例如,根据本公开的实施例,所述至少部分子像素还包括多个第二子像素,沿所述第三方向,所述至少一条电源信号线包括与多个所述第二子像素的至少一个的主体电极交叠的第二电源部,所述第二电源部包括沿所述第一方向延伸的第五对称中心线,所述第二子像素的所述主体电极包括沿所述第一方向延伸的第六对称中心线,同一列所述电源信号线中的所述第二电源部的所述第五对称中心线和与该第二电源部交叠的所述第二子像素的所述第六对称中心线位于垂直于所述衬底基板的同一平面内。
例如,根据本公开的实施例,所述第二子像素的主体电极在所述衬底基板上的正投影与所述第二电源部在所述衬底基板上的正投影交叠,并且交叠面积至少为所述第二子像素的主体电极在所述衬底基板上的正投影面积的90%。
例如,根据本公开的实施例,在所述第二方向上,所述第二电源部的最大尺寸小于所述第一电源部的所述第一主体部的最大尺寸,且所述第二电源部的最大尺寸与所述第一电源部的所述第二主体部的最大尺寸之比为0.9~1.1。
例如,根据本公开的实施例,显示基板还包括:多条数据线,沿所述第一方向延伸且沿所述第二方向排列,所述多条数据线与所述多条电源信号线同层设置,其中,相邻两条电源信号线之间设置的所述数据线包括沿所述第二方向排列的第一数据线和第二数据线,所述第一数据线和第二数据线相对于所述第一数据线和第二数据线之间的第七对称中心线对称分布;所述至少部分子像素还包括多个第三子像素,多个所述第三子像素至少一个的发光元件的主体电极与所述数据线至少部分交叠,且所述第三子像素的主体电极与所述数据线的交叠区相对于所述第七对称中心线基本对称。
例如,根据本公开的实施例,显示基板还包括:多个第二连接部,与至少部分所述多条电源信号线同层设置,每个第二连接部包括第一连接件和第二连接件,多个所述第二连接部沿所述第一方向和所述第二方向阵列排布以形成多个第二连接部行和多个第二连接部列,所述电源信号线包括沿所述第一方向排列的多个电源部,相邻两个电源部之间设置有与所述相邻两个电源部均电连接的第一连接部,所述多条电源信号线包括的所述电源部沿所述第一方向和所述第二方向阵列排布以形成多个电源部行和多个电源部列,多个所述第二连接部行和多个所述电源部行在所述第一方向上交替排布,同一第二连接部行中相邻两个第二连接部分布在所述数据线两侧。
例如,根据本公开的实施例,所述发光元件的所述连接电极与所述第一连接部基本无交叠;在所述第一方向上,所述第一子像素的主体电极的最大尺寸不小于其对应的所述第一电源部中所述第一主体部的最大尺寸。
例如,根据本公开的实施例,所述第一连接件与所述第一子像素的连接电极或所述第二子像素的连接电极电连接,所述第二连接件与所述第三子像素的连接电极电连接。
例如,根据本公开的实施例,所述第一连接部包括至少一个挖孔部,所述挖孔部的面积为所述第一连接部的面积的1/4-1/3。
本公开实施例提供一种显示装置,包括上述任一显示基板。
为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实施例,而非对本公开的限制。
图1A为一种显示基板的局部截面结构示意图。
图1B为另一种显示基板的局部截面结构示意图。
图2A为一种显示基板中像素排布与导电层交叠关系的示意图。
图2B为另一种显示基板中像素排布与导电层交叠关系的示意图。
图3为本公开一实施例提供的一种显示基板中像素排布结构的示意图。
图4为沿图3所示AA’线所截的局部截面结构示意图。
图5为本公开一实施例提供的一种显示基板中第二导电层和发光元件的第一电极的叠层结构示意图。
图6为本公开一实施例提供的一种显示基板中第二导电层的局部结构示意图。
图7为本公开一实施例提供的一种显示基板中发光元件的第一电极的局部结构示意图。
图8为根据本公开实施例提供的像素电路的等效图。
图9为根据本公开实施例提供的像素电路中的遮光层、有源半导体图案、第一连接层的叠层结构示意图。
图10为根据本公开实施例提供的像素电路中的遮光层、有源半导体图案、第一连接层、第二连接层、半导体层以及第三连接层的叠层结构示意图。
图11为根据本公开实施例提供的第一导电层的局部结构示意图。
图12为根据本公开实施例提供的像素电路中的遮光层、有源半导体图案、第一连接层、第二连接层、半导体层、第三连接层以及第一导电层的叠层结构示意图。
图13为根据本公开实施例提供的第一导电层和第二导电层的叠层结构示意图。
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
本公开实施例中使用的“垂直”、“平行”以及“相同”等特征均包括严格意义的“垂直”、“平行”、“相同”等特征,以及“大致垂直”、“大致平行”、“大致相同”等包含一定误差的情况,考虑到测量和与特定量的测量相关的误差(也就是,测量系统的限制),表示在本领域的普通技术人员所确定的对于特定值的可接受的偏差范围内。本公开实施例中的“中心”可以包括严格的位于几何中心的位置以及位于几何中心周围一小区域内的大致中心的位置。例如,“大致”能够表示在一个或多个标准偏差内,或者在所述值的10%或者5%内。
有机发光二极管显示产品的性能规格可以包括功耗、亮度、色偏等。有机发光二极管显示产品包括的背板对色偏的影响因素可以包括阳极的平坦度。针对发光元件中阳极的平坦性进行优化设计,可以防止发光元件出射光线的偏移,进而减小显示产品发生色偏等现象。
图1A为一种显示基板的局部截面结构示意图。如图1A所示,显示基板包括膜层91,膜层91包括衬底基板、位于衬底基板上的有源半导体层、位于有源半导体层远离衬底基板一侧的至少一层连接层。显示基板还包括位于膜层91上的导电层11,例如导电层11可以包括数据线、电源信号线等走线。显示基板还包括位于导电层11远离膜层91一侧的平坦层12、位于平坦层12远离导电层11的一侧的阳极13以及位于阳极13远离平坦层12一侧的像素 限定层14。像素限定层14包括用于限定子像素的发光区的多个开口15-17。多个开口15-17暴露部分阳极13,当后续的有机发光层形成在上述像素限定层14的开口15-17中时,有机发光层与阳极13接触,从而这部分能够驱动有机发光层进行发光。
例如,在显示基板中,导电层11的设置可能会对发光元件的出光效果产生较大影响,例如可能破坏发光元件中的阳极平坦性,进而致使发光元件的产生色偏。
如图1A所示,导电层11的厚度较大,例如厚度可以为0.6-0.9um,会导致位于导电层11上的平坦层12的面向阳极13的表面不平坦。例如,位于导电层11(例如数据线、电源信号线及与其同层同材料的图案)正上方的平坦层12的远离膜层91的表面与膜层91的远离平坦层12的表面之间的距离为h1,未设置导电层11的区域正上方位置处的平坦层12的远离膜层91的表面与膜层91的远离平坦层12的表面之间的距离为h2,h1>h2。
如图1A所示,在开口16内,平坦层12中的一部分的正下方设置有导电层11,另一部分的正下方未设置导电层11,由此开口16内的平坦层12面向阳极13的表面是不平坦的,导致位于平坦层12上的阳极13的表面也不平坦。例如,对于位于开口16内的阳极13,位于导电层11正上方的阳极13的远离膜层91的表面与膜层91的远离阳极13的表面之间的距离为h3,未设置导电层11位置处的阳极13的远离膜层91的表面与膜层91的远离阳极13的表面之间的距离为h4,h3>h4。由此,开口16内的阳极13发生了“倾斜”。同理,开口15内的阳极13也会发生“倾斜”,且根据导电层11的位置的区别,开口15内的阳极13的“倾斜方向”与开口16内的阳极13的“倾斜方向”不同,从而导致开口15和开口16对应的子像素向不同方向发光的强度不一致。例如,以X方向的箭头所指的方向为右,则开口15和开口16限定的子像素发光区向左右两侧发出的光强度不一致。位于开口17内的阳极13正下方未设置导电层11,因此开口17内的阳极13的表面是基本平坦的,没有发生“倾斜”,开口17限定的子像素发光区向不同方向发光的强度一致。对于开口15-17限定的相邻三个不同颜色的子像素的发光区,开口15内的阳极13向左侧“倾斜”,开口16内的阳极13向右侧“倾斜”,开口17内的阳极13不倾斜,由此,不同颜色子像素的阳极13的“倾斜”方向不同,导致三个子像素的发光区向左右两侧发出的光强度不匹配。采用这样的显示基板的显示装置会发生 大视角色偏,人眼观看时,出现类似一侧发红,另一侧发青的色偏现象。
图1B为另一种显示基板的局部截面结构示意图。图1B所示的显示基板包括图1A所示的膜层91、导电层11、平坦层12、阳极13以及像素限定层14。如图1B所示,显示基板中的平坦层12包括过孔18以使阳极13可以与导电层11实现电连接。像素限定层14包括开口19以暴露部分阳极13,当后续的有机发光层形成在开口19中时,有机发光层与阳极13接触以形成发光区。
如图1B所示,过孔18位于发光区以外,由于位于过孔18周边的阳极13发生倾斜,发光区与过孔18之间应设置一定距离以保证发光区内的阳极13的平坦性,从而避免显示基板发生色偏现象。
参考图1A-图1B,导电层11与阳极13的位置关系、平坦层12中设置的过孔18与阳极13的位置关系都会影响发光区内阳极13的平坦性,从而导致显示基板容易发生色偏现象。
图2A是一种显示基板中像素排布与导电层交叠关系的示意图;图2B是另一种显示基板中像素排布与导电层交叠关系的示意图;图2C是一种显示基板中的一种子像素与导电层交叠关系的示意图。
为了图示清晰,图2A和图2B示出了像素电路中发光元件的阳极以及与之进行连接的导电层之间的匹配关系。参考图2A和图2B,导电层中包括多个导电部件,沿垂直于显示基板的衬底基板的方向,发光元件的阳极与导电层中的导电部件至少部分交叠。显示基板中包括多个子像素,如被配置为发出蓝光的蓝色子像素01,被配置为发出红光的红色子像素02、以及被配置为发出绿光的绿色子像素03,其中被配置为发出绿光的绿色子像素03包括第一绿色子像素031和第二绿色子像素032。每个子像素的发光元件包括发光区,例如,发光区可以根据像素限定层中的多个开口进行限定。
如图2A所示,对应于每个子像素的发光区可以参考虚线所示出的范围。对于被配置为发出蓝光的蓝色子像素01,其发光区包括交叠区0110和非交叠区0111,且非交叠区0111的面积大于交叠区0110的面积,结合图1A中的显示基板可知,交叠区0110中位于导电层正上方的阳极的远离衬底基板的膜层(图中未示出)的表面与衬底基板的远离阳极的表面之间的距离对应于h3,非交叠区0111中,位于导电层正上方的阳极的远离基板的膜层的表面与基板膜层的远离阳极的表面之间的距离对应于h4,h3>h4。由此,蓝色子像素01 的发光区内的阳极13将发生“倾斜”。同时,非交叠区0111相对于交叠区0110的分布无对称性。
例如,在本公开的一些实施例中,当发光区内的非交叠区相对于交叠区对称分布时,发光区内的阳极将发生“对称倾斜”,即在发光区内,由于非交叠区和非交叠区的所导致的光线倾斜方向对称。此时,相对于图2A中由于非交叠区0111与交叠区0110的非对称性排布而导致的仅朝向一侧的“倾斜”,非交叠区相对于交叠区对称分布时子像素的色偏程度将得到一定弱化。
如图2B所示,显示基板中包括多个子像素,如被配置为发出蓝光的蓝色子像素04,被配置为发出红光的红色子像素05、以及被配置为发出绿光的绿色子像素06,其中被配置为发出绿光的绿色子像素06包括第一绿色子像素0061和第二绿色子像素0062。相比于图2A,与如图2B中的子像素04和子像素05的发光区域内的阳极交叠的导电层需具有较好的平坦性。子像素0062或子像素0061中的发光区域内的阳极与导电层的非交叠区相对于交叠区具有一定的对称性。因此,图2B中的显示基板的色偏程度相对较弱。
由此,在像素电路中,与子像素的发光元件的发光区域内的阳极交叠的导电层需保证一定的平坦性,以防止子像素的发光区内的阳极发生“倾斜”。同时,当由于实际构图需求而导致非交叠区产生时,非交叠区相对于交叠区分布时的对称性状态也将对发光效果产生影响。
本公开实施例提供一种显示基板以及显示装置。显示基板包括衬底基板、多个子像素以及多条电源信号线。多个子像素位于衬底基板上,至少部分子像素包括发光元件和像素电路,发光元件包括发光功能层以及沿垂直于衬底基板的方向位于发光功能层两侧的第一电极和第二电极,第一电极位于发光功能层与衬底基板之间,发光元件至少部分位于发光区,发光元件的第一电极包括与发光区交叠的主体电极;多条电源信号线的至少部分沿第一方向延伸且沿第二方向排列,多条电源信号线位于衬底基板与发光元件的第一电极之间,第一方向与第二方向相交,其中,至少部分子像素包括多个第一子像素,沿垂直于衬底基板的第三方向,至少一条电源信号线包括与多个第一子像素的至少一个的主体电极交叠的第一电源部,每个第一电源部包括第一主体部和第二主体部;在第二方向上,第一子像素的主体电极的最大尺寸不小于其对应的第一电源部的最大尺寸,该第一电源部中的第一主体部的最大尺寸大于第二主体部的最大尺寸,第一子像素的主体电极在第二方向上距离最 远的两个端点的连线为端点连线,在第三方向上,端点连线与第一主体部交叠。本公开实施例对像素电路与发光元件的匹配形式进行设计,有利于提高与发光元件交叠的导电层的部分的平坦性,降低显示产品发生色偏等现象的概率。
下面结合附图对本公开实施例提供的显示基板以及显示装置进行描述。
图3是本公开一实施例提供的一种显示基板中像素排布结构的示意图;图4是沿图3所示AA’线所截的局部截面结构示意图;图5是本公开一实施例提供的一种显示基板中第二导电层和发光元件的第一电极的叠层结构示意图;图6是本公开一实施例提供的一种显示基板中第二导电层的局部结构示意图;图7是本公开一实施例提供的一种显示基板中发光元件的第一电极的局部结构示意图。
参考图3和图4,显示基板包括衬底基板001和多个子像素10,多个子像素10位于衬底基板001上,至少部分子像素10包括发光元件100和像素电路200(参见图13)。例如,像素电路200被配置为驱动发光元件100发光。发光元件100包括发光功能层101以及沿垂直于衬底基板001的方向Z位于发光功能层101两侧的第一电极102和第二电极1022,第一电极102位于发光功能层101与衬底基板001之间。
参考图3和图4,发光元件100的第一电极102远离第二电极1022的一侧设置有结构层1004,结构层1004例如可以包括衬底基板、有源半导体图案所在层、栅线所在膜层、数据线所在膜层以及多个绝缘层等膜层。显示基板还包括像素限定图案150,像素限定图案150位于发光元件100的第一电极102远离衬底基板001的一侧,且像素限定图案150包括多个开口160以及围绕多个开口160的限定部170,多个发光元件100至少部分位于多个开口160中。
例如,限定部170可以限定开口160的大小。例如,限定部170的材料可以包括聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等。
参考图3和图4,像素电路200包括发光控制晶体管T6(参见图8),发光元件100的第一电极102与发光控制晶体管T6电连接。
例如,发光元件100至少部分位于发光区103,发光元件100的第一电极102包括与发光区103交叠的主体电极104。发光元件100的位于开口160中的部分为发光区103,发光区103在衬底基板001上的正投影面积被主体电极 104在衬底基板上的正投影包围。例如,主体电极104可以为第一电极102中除去连接电极(参见下文描述)的部分。在本公开的一些实施例中,第一电极102中除去连接电极以及主体电极的电极部分还包括凸出电极(图中未示出),例如,凸出电极相对于第一电极102的主体电极凸出。例如,凸出电极可以被配置为对像素电路200中的部分结构进行遮挡。例如,凸出电极也可以被配置为与像素电路200中的一些导电结构形成电容。
例如,主体电极104的形状可以与像素限定图案150的开口160的形状相同;例如,主体电极104的形状也可以与像素限定图案150的开口160的形状不相同,本公开的实施例对此不作限制。例如,主体电极104的可以为多边形。例如,多边形的主体电极104中的顶角可以是倒角。例如,主体电极104的边界可以是由主体电极104中的凸出电极的边线从凸出电极的两端经过平滑过渡而连接形成。例如,主体电极104中可以包括多个凸出电极。
例如,像素限定图案150的开口160被配置为限定发光元件100的发光区103。例如,多个子像素10的发光元件100可以与多个开口160一一对应设置。例如,发光元件100可以包括位于开口160中的部分,以及在垂直于衬底基板001的方向与限定部170交叠的部分。例如,发光元件100在衬底基板001上的正投影面积可以大于开口160的开口区域在衬底基板001上的正投影面积。
例如,像素限定图案150的开口160被配置为暴露发光元件100的第一电极102,暴露的第一电极102至少部分与发光元件100中的发光功能层101接触。例如,第一电极102的至少部分位于限定部170与衬底基板001之间。例如,当发光功能层101位于像素限定图案150的开口160中时,位于发光功能层101两侧的第一电极102和第二电极1022能够驱动像素限定图案150的开口160中的发光功能层101进行发光。
例如,第一电极102可以为阳极,第二电极1022可以为阴极。例如,阴极可由高导电性和低功函数的材料形成,例如,阴极可采用金属材料制成。例如,阳极可由具有高功函数的导电材料形成。
例如,上述发光区103可以指发光元件100的有效发光的区域,发光区103的形状指二维形状,例如发光区103的形状可以与像素限定图案150的开口160的形状相同。例如,像素限定图案150的开口160可以为靠近衬底基板001一侧尺寸小,远离衬底基板001一侧尺寸大的形状。例如,发光区103 的形状可以与像素限定图案150的开口160靠近衬底基板001一侧的大小和形状大致相同。
参考图3、图4和图6,显示基板还包括多条电源信号线300,多条电源信号线300的至少部分沿第一方向N延伸且沿第二方向Y排列,多条电源信号线300位于衬底基板001与发光元件100的第一电极102之间,第一方向N与第二方向Y相交。例如,第一方向N可以与第二方向Y垂直。
例如,像素电路200还包括发光控制晶体管T5(如图8所示),发光控制晶体管T5与电源信号线300电连接。例如,多条电源信号线300可以设置在同一导电层中,被配置为向像素电路提供电源信号。
参考图3-图6,至少部分子像素10包括多个第一子像素010,沿垂直于衬底基板001的第三方向Z,至少一条电源信号线300包括与多个第一子像素010的至少一个的主体电极1040交叠的第一电源部301。
例如,如图3所示,第一子像素010可以是配置为发出蓝光的蓝色子像素。第一子像素010可以包括不同类型的第一子像素,图3中示出的各类第一子像素010包括了4中不同的设置方式。在本公开的一些实施例中,也可以根据实际版图的设计需求采用多种排布方式,本公开的实施例对此不作限制。
例如,参考图3-图5,第一子像素010中的主体电极1040设置在第一电源部301远离衬底基板001的一侧,且对应于每个主体电极1040,第一电源部301与主体电极1040至少部分交叠。
参考图3-图5,每个第一电源部301包括第一主体部31和第二主体部32,在第二方向Y上,第一子像素010的主体电极1040的最大尺寸M1不小于其对应的第一电源部301的最大尺寸L1,该第一电源部301中的第一主体部31的最大尺寸L11大于第二主体部32的最大尺寸L12。例如,第一子像素010的主体电极1040的对应的第一电源部301是指与第一子像素010的主体电极1040交叠的第一电源部301。
参考图3-图5,第一子像素010的主体电极1040在第二方向Y上距离最远的两个端点A1、A2的连线为端点连线L2,在第三方向Z上,端点连线L2与第一主体部31交叠。
例如,参考图3-图5,第一主体部31和第二主体部32分别为第一电源部301上相邻的两部分,并且在第二方向Y上,该第一电源部301的主体电极 1040中的第一主体部31的最大尺寸L11大于第二主体部32的最大尺寸L12,第一主体部31在衬底基板001上的正投影面积大于第二主体部32在衬底基板001上的正投影面积。通过将主体电极1040的端点连线L2与第一主体部31交叠,可以使得主体电极1040中面积较大的部分与第一主体部31交叠,进而保证了主体电极1040与第一电源部301的具有较大的交叠面积。例如,主体电极1040上的端点连线L2的延伸方向可以根据主体电极1040的排布方向而定。例如,端点连线L2可以沿第一方向N延伸;例如,端点连线L2也可以是沿第二方向Y延伸的,本公开的实施例对此不作限制。
例如,第一主体部31和第二主体部32为一体化的结构。
例如,在第二方向Y上,本实施例中第一电源部301的最大尺寸L1与第一主体部31的最大尺寸L11相等,当第一子像素010的主体电极1040的最大尺寸M1不小于第一电源部301的最大尺寸L1时,可以使第一子像素010的主体电极1040在衬底基板001上的正投影尽量覆盖第一电源部301在衬底基板001上的正投影,由此可增强主体电极1040中对应于发光区103的平坦度。
例如,第一电源部301上还可以包括除第一主体部31和第二主体部32之外的部分,本公开的实施例对此不作限定。
本公开实施例通过对像素电路与发光元件的匹配形式进行设计,有利于提高发光元件中第一电极的平坦性,降低显示产品发生色偏等现象的概率。
例如,参考图4-图6,多条电源信号线300包括第一电源信号线300-1和第二电源信号线300-2,第一电源信号线300-1和第二电源信号线300-2在所述第二方向Y上的最大尺寸分别为第一尺寸Lm和第二尺寸Ln,且第二尺寸Ln小于第一尺寸Lm。本公开实施例提供的多条电源信号线在第二方向Y上的最大尺寸不完全相同,可以根据第一子像素010的第一电极102的形状以及排布进行设置,以提高第一子像素010中第一电极102的平坦性。
例如,在本公开的实施例提供的多条电源信号线中,第一电源部301的形状和排布可以根据第一子像素010的类型进行选取。例如,显示基板可以包括在第二方向上具有不同尺寸的第一电源部301,例如,包括在第二方向上具有最大尺寸不同的第一电源部301,以分别对应于在第二方向上具有较小尺寸或较小尺寸的主体电极1040的第一子像素010,以适应实际构图的需要,同时也可以使得第一子像素010的主体电极1040具有良好的平坦性,减小显 示基板发生色偏的风险。
例如,在本公开的实施例中,在第二方向Y上具有不同尺寸的第一电源部301不限于两种,可以根据实际的设计需求进行设定,对此不作限定。
例如,参考图3、图5和图6,显示基板中的多个第一子像素010可以包括至少一个第一类型子像素111,与第一类型子像素111的主体电极1041交叠的第一电源部301为第一类型电源部3010。例如,第一类型子像素111的主体电极1041与第一类型电源部3010的第一主体部311的交叠区可以是非对称区。
例如,第一类型电源部3010的第一主体部311为非对称结构。例如,第一类型电源部3010中与第一类型子像素111的主体电极1041交叠的区域为非对称区域。本公开实施例中的“非对称”可以指该结构或者区域在平行于衬底基板的任意方向上均不是对称设置的。
例如,参考图3和图5,第一类型子像素111的主体电极1041与第一类型电源部3010具有较大的交叠区,并且交叠区整体上是非对称的。例如,交叠区在衬底基板001上的正投影面积可以为主体电极1041在衬底基板001上的正投影面积的60%~95%,第一子像素111的发光区103在衬底基板上的正投影位于主体电极1041在衬底基板上的正投影的内部,此时,交叠区与发光区103几乎是重合的,也即与发光区103交叠的部分主体电极1041是均匀而平坦地设置的,由此可以提高该第一类型子像素111的发光强度的均匀性,减小色偏的发生概率。例如,交叠区在衬底基板001上的正投影面积可以为主体电极1041在衬底基板001上的正投影面积的65%~90%,或者70%~85%,或者75%~80%等。
例如,如图6所示,显示基板中的第一类型电源部3010的第一主体部311可以包括第一凸出部313,第一凸出部313位于第二主体部312的沿第一方向N延伸的第一对称中心线L3的一侧。
例如,参考图5和图6,显示基板中第一类型电源部3010除第一凸出部313以外的部分的对称中心线L4的延伸方向与第一类型子像素111的主体电极1041的第二对称中心线L5的延伸方向相交。
例如,第一对称中心线L3与对称中心线L4可以重合。当然,本公开的实施例不限于此,两者也可以间隔分布。
例如,参考图3-图6,第一类型电源部3010的第二主体部312相对于第 一对称中心线L3对称分布。当不设置第一凸出部313时,第一主体部311在第二方向上的最大尺寸与第二主体部312是相同的,并且第一类型电源部3010也相对于第一对称中心线L3对称分布。为尽量匹配第一类型子像素111的主体电极1041的设置形态,第一凸出部313可以仅设置在第一主体部311的相对于第一对称中心线L3的一侧,这样第一凸出部313的设置可以增加主体电极1041与第一类型电源部3010的交叠区,可以更好地使覆盖其上的主体电极1041趋于平坦,由此可以增加主体电极1041的平坦度。
例如,第一类型电源部3010中的主体电极1041的设置形态可具有多样性。例如,参考图3和图5,主体电极1041相对于第二对称中心线L5基本为对称分布。例如,本实施例中将对称中心线L4与第二对称中心线L5垂直设置,可以使得第一类型电源部3010与主体电极1041的交叠面积尽量最大化,同时也可以使得主体电极1041上凸出的角部覆盖在第一类型电源部3010的第一凸出部313上,由此主体电极1041的平坦性程度得到了提升。
例如,对称中心线L4与第二对称中心线L5的延伸方向的夹角可以为20~90度,如30~80度,如45~60度等。
例如,参考图3、图5和图6,显示基板中的多个第一子像素010还包括至少一个第二类型子像素112,与第二类型子像素112的主体电极1042交叠的第一电源部301为第二类型电源部3011。
例如,参考图3、图5和图6,第二类型电源部3011包括沿第一方向N延伸的第三对称中心线L6,第二类型子像素112的主体电极1042包括沿第二方向N延伸的第四对称中心线L7,同一列电源信号线中的第二类型电源部3011的第三对称中心线L6和与该第二类型电源部3011交叠的第二类型子像素112的第四对称中心线L7位于垂直于衬底基板001的同一平面内。例如,第三对称中心线L6在衬底基板上的正投影与第四对称中心线L7在衬底基板上的正投影重合。
例如,参考图3、图5和图6,第二类型子像素112设置在第二类型电源部3011远离衬底基板的一侧,并且第二类型电源部3011相对于第二对称中心线呈对称分布。例如,根据第一子像素010在显示基板中的设置形态的不同,第二类型子像素112的主体电极1042可以认为是在将第一类型子像素111的主体电极1041顺时针或者逆时针旋转一定角度而得到。本实施例中的旋转角度为90°,因此,第二类型子像素112的主体电极1042的第四对称中心线 L7也相对于第一类型子像素111的主体电极1041顺时针或者逆时针旋转。第二类型子像素112的主体电极1042设置在第二类型电源部3011远离衬底基板的一侧,因此,第二类型电源部3011的第三对称中心线L6和与该第二类型电源部3011交叠的第二类型子像素112的第四对称中心线L7是平行的,并且均位于垂直于衬底基板001的同一平面内。例如,当同一列电源信号线300中对应于多个第二类型子像素112时,同一列电源信号线300中的多个第二类型电源部3011的多条第三对称中心线L6和与多个第二类型电源部3011交叠的多个第二类型子像素112的多条第四对称中心线L7均位于垂直于衬底基板001的同一平面内。
例如,参考图3、图5、图6和图7,第一子像素010的主体电极1040包括相对的第一角部141和第二角部142,以及相对的第三角部143和第四角部144,第一角部141和第二角部142至少之一在衬底基板001上的正投影与第一对称中心线L3在衬底基板001上的正投影至少部分交叠,第四角部144在衬底基板001上的正投影与第一凸出部313在衬底基板001上的正投影至少部分交叠。
例如,参考图3、图5、图6和图7,构成第一角部141、第二角部142、第三角部143和第四角部144的延长线使得主体电极1040近似呈四边形。对于第一类型子像素111的主体电极1041,第一角部141和第二角部142相对设置,并且第一角部141的顶点指向第二角部142的顶点的指向方向与第二对称中心线L5的延伸方向相交,例如,在本实施例中为垂直关系。
例如,第一角部141、第二角部142、第三角部143和第四角部144中的至少之一可以是由角部顶点的两侧的延长线延伸1~5微米而形成,例如,由角部顶点的两侧延长线的延伸长度可以是主体电极1040中相邻两个角部之间的边线长度的1/10。例如,当第一角部141、第二角部142、第三角部143和第四角部144中的至少之一的顶角为圆角时,则对应的角部可以由圆角的顶角两侧的弧线延伸1~5微米后形成。例如,第一角部141、第二角部142、第三角部143和第四角部144中的至少之一的角度的范围可以为70°~150°;例如第一角部141、第二角部142、第三角部143和第四角部144中的至少之一的角度的范围可以为80°~120°;第一角部141、第二角部142、第三角部143和第四角部144中的至少之一的角度的范围可以为90°~100°。
例如,将第一类型子像素111的主体电极1041设置于第一类型电源部 3010远离衬底基板001的一侧时,第一角部141的顶点指向第二角部142的顶点的指向方向与第一类型电源部3010的对称中心线L4的延伸方向是相同的,第三角部143的顶点指向第四角部144的顶点的指向方向与第二对称中心线L5基本重合。此时,如图5所示,第一凸出部313在衬底基板001上的正投影落入第四角部144在衬底基板001上的正投影中,使得第一类型电源部3010与主体电极1041的交叠面积最大化,提高了主体电极1041的平坦度。
例如,参考图3、图5、图6和图7,第二类型电源部3011的第一主体部314包括第二凸出部317和第三凸出部318,且第二凸出部317和第三凸出部318相对于第三对称中心线L6对称分布。
例如,参考图3、图5、图6和图7,第二类型子像素112的主体电极1042包括相对的第一角部141和第二角部142,以及相对的第三角部143和第四角部144,第二凸出部317在衬底基板001上的正投影与第一角部141和第二角部142之一在衬底基板001上的正投影至少部分交叠,第三凸出部318在衬底基板001上的正投影与第一角部141和第二角部142另一者在衬底基板001上的正投影至少部分交叠。
例如,参考图3、图5、图6和图7,第二类型子像素112的设置形态与第一类型子像素111不同,第二类型子像素112的主体电极1042相对于第一类型子像素111的主体电极1041逆时针旋转了90°。例如,第三角部143的顶点指向第四角部144的顶点的指向方向与第三对称中心线L6基本是重合的,因此,第二类型子像素112基于第二类型电源部3011可以包括两种设置形式,如使得第二凸出部317在衬底基板001上的正投影与第一角部141交叠,第三凸出部318在衬底基板001上的正投影与第二角部142在衬底基板001上的正投影交叠;或使得第二凸出部317在衬底基板001上的正投影与第二角部142交叠,第三凸出部318在衬底基板001上的正投影与第一角部141在衬底基板001上的正投影交叠。按照上述两种设置方式,相邻的两个第二类型子像素112中第三角部143的顶点指向第四角部144的顶点的指向方向是相反的,此时,第二类型电源部3011中的第二凸出部317和第三凸出部318在衬底基板001上的正投影落入主体电极1042在衬底基板001上的正投影,由此提高了主体电极1042的平坦性程度。上述“相邻的两个第二类型子像素”可以指在平行于衬底基板的一个方向上,这两个第二类型子像素之间没有设置其他第二类型子像素,但可以设置其他类型子像素。
例如,参考图3、图5和图6,以图5所示N方向的箭头所指的方向为向下,第二类型子像素112可以包括第三角部143位于第四角部144上方的第一种子像素和第三角部143位于第四角部144下方的第二种子像素,第一种子像素中的第三角部143的至少部分与第二类型电源部3011的第一主体部314交叠,第二种子像素中的第三角部143的至少部分与第二类型电源部3011的第二主体部315交叠。例如,各子像素的第一电极102还包括与像素电路200电连接的连接电极(参见下文描述),第一种子像素中的第三角部143比第四角部144更靠近连接电极,第二种子像素中的第四角部144比第三角部143更靠近连接电极。
例如,在本公开的实施例中,参考图3-图6,沿第三方向Z,第二类型子像素112的发光区1032与第二凸出部317和第三凸出部318的至少之一交叠。发光区1032限定了第二类型子像素112的出光范围,当第二类型子像素112基于第二类型电源部3011按照上述两种设置形式设置时,第二凸出部317和第三凸出部318在衬底基板001上的正投影落入或与主体电极1042的发光区1032在衬底基板001上的正投影部分交叠,此时保证可以增强对应于发光区1032的主体电极1042的平坦性,从而可防止色偏。
例如,参考图3和图6,根据第一子像素111的设置形式的不同,第一类型电源部3010与第二类型子像素3011的形状设计也是相应不同的。
例如,在第二方向Y上,第二类型电源部3011的第一主体部314的最大尺寸L13是大于第一类型电源部3010的第一主体部311的最大尺寸L11的,且第一类型电源部3010的第二主体部312的最大尺寸L12与第二类型电源部3011的第二主体部315的最大尺寸L13之比为0.9~1.1。例如,第一类型电源部3010的第二主体部312的最大尺寸L12与第二类型电源部3011的第二主体部315的最大尺寸L13相等。
例如,参考图5和图6,第二类型子像素112的主体电极1042相对于第一类型子像素111的主体电极1041按照顺时针或逆时针旋转了90°,第一子像素010的主体电极1042具有对称结构,例如,第二类型子像素112的主体电极1042相对于第四对称中心线L7对称分布,并且第二类型电源部3011的相对于第二对称中心点L6对称分布,第三对称中心线L6与第四对称中心线L7是平行的,并且均位于垂直于衬底基板001的同一平面内。
例如,第一角部141的顶点与第二角部142的顶点之间的连线距离小于 第三角部143的顶点与第四角部144的顶点之间的连线距离。第一角部141和第二角部142分布在主体电极1042的第四对称中心线L7两侧,并且在第二类型电源部3011的远离衬底基板001的一侧,第一角部141和第二角部142分别对应于第二凸出部317和第三凸出部318。在第一类型电源部3010的远离衬底基板001的一侧,第四角部144对应于第一类型电源部3010的第一凸出部313。因此,第二类型电源部3011的第一主体部314的最大尺寸L13大于第一类型电源部3010的第一主体部311的最大尺寸L11。
例如,如图5所示,第一类型子像素111的主体电极1041包括位于端点连线L2两侧的两个部分,且在这两个部分的至少之一中,沿平行于第一方向N且逐渐远离该端点连线L2的方向,主体电极1041在第二方向Y上的最大尺寸逐渐减小。
例如,第一类型电源部3010的第二主体部312对应于主体电极1041的最大尺寸逐渐减小的部分,因此,第二主体部312上无需增加其他凸出结构来提高对应于该部分的主体电极1041的平坦性,第二主体部312在第二方向Y上的最大尺寸小于第一主体部311在第二方向Y上的最大尺寸。
同理,对于第二类型子像素112,第二类型电源部3011的第二主体部315在第二方向Y上的最大尺寸L14也是小于第一主体部314在第二方向Y上的最大尺寸L13的。
在本公开的一些实施例中,第一类型子像素111的主体电极1041在第二方向Y上的最大尺寸与第二类型子像素112的主体电极1042在第二方向Y上的最大尺寸相差不是特别大,因此,主体电极1041在第一方向N的尺寸减小趋势与主体电极1042在第一方向N的尺寸减小趋势也相差不大,第一类型电源部3010的第二主体部312与第二类型电源部3011的第二主体部315在第二方向Y上的最大尺寸也可以是相近的。例如,可以使得第一类型电源部3010的第二主体部312的最大尺寸L12与第二类型电源部3011的第二主体部315的最大尺寸L13之比为0.9~1.1,例如为1,即L12与L13相等,可以在满足主体电极1041或主体电极1042的平坦性的同时,有利于产品的制造,降低制造成本。
例如,第二类型电源部3011的第一主体部314在第二方向Y上的最大尺寸L13可以是第二类型电源部3011的第二主体部315在第二方向Y上的最大尺寸L14的1.1-2倍。例如,第二类型电源部3011中,第一主体部314的最 大尺寸L13可以为第二主体部的最大尺寸L14的1.2~1.9倍。例如,第二类型电源部3011中,第一主体部314的最大尺寸L13可以为第二主体部的最大尺寸L14的1.3~1.8倍。例如,第二类型电源部3011中,第一主体部314的最大尺寸L13可以为第二主体部的最大尺寸L14的1.4~1.7倍。例如,第二类型电源部3011中,第一主体部314的最大尺寸L13可以为第二主体部的最大尺寸L14的1.5~1.6倍。
例如,第一类型电源部中,第一主体部在第二方向上的最大尺寸可以为第二主体部在第二方向上的最大尺寸的1.1~1.8倍,如1.2~1.7倍,如1.3~1.6倍,如1.4~1.5倍等。
例如,将第二类型电源部3011的第一主体部314在第二方向Y上的最大尺寸L13设置的尽量大一些,例如,在本公开的一些实施例中,第一主体部314在第二方向Y上的最大尺寸L13可以是第二主体部315在第二方向Y上的最大尺寸L14的1.5倍,可以使得第二类型子像素112的主体电极1042中的第一角部141和第二角部142刚好将第一主体部314的第一凸出部317和第二凸出部318覆盖,满足第二类型子像素112的主体电极1042的平坦性设置的需求,同时还可以使得最大尺寸L13与最大尺寸L14之间的比例尽量统一,以利于简化版图设计和制造。
例如,参考图5和图6,显示基板中相邻的多条电源信号线300中的每条电源信号线300均包括沿第一方向N排列的多个电源部300-3,相邻两个电源部300-3之间设置有与相邻两个电源部300-3均电连接的第一连接部330,多个电源部300-3包括上述的第一电源部301,各电源部第二方向Y上的最大尺寸与第一连接部330在第二方向Y上的最大尺寸L30之比为1.5-5。
例如,各电源部300-3第二方向Y上的最大尺寸与第一连接部330在第二方向Y上的最大尺寸L30之比为2-4.5,如2.5-4,如3-3.5等。
例如,参考图3-图6,显示基板中包括多条沿第一方向N延伸的电源信号线300,且在每条电源信号线300中均设置至少一个电源部300-3。电源部300-3可以是第一电源部301,也可以是第二电源部302。其中第一电源部301对应于第一子像素010,第二电源部302对应于第二子像素。第一电源部301中还可以包括对应于第一类型子像素111的第一类型电源部3010,以及对应于第二类型子像素112的第二类型电源部3011。对于每个电源部300-3,该电源部300-3在衬底基板001上的正投影与其对应的主体电极在衬底基板001 上的正投影至少部分交叠。例如,每个电源部300-3在衬底基板001上的正投影与其对应的主体电极在衬底基板001上的正投影的交叠面积尽量大一些,例如该交叠面积可以是电源部300-3对应的主体电极在衬底基板001上的正投影面积的至少90%,以使得电源部300-3对应的主体电极具有较高的平坦度。
参考图5和图6,相邻两个电源部300-3通过第一连接部330实现电连接,也即同一条电源信号线300上的所有电源部300-3均是电连接的。各电源部300-3在第二方向Y上的最大尺寸与第一连接部330在第二方向Y上的最大尺寸L30之比可以是1.5-5,例如可以是4,或者2,或者3等。相对于各个电源部300-3,第一连接部330在实现了电连接功能的前提下,在第二方向Y上的最大尺寸L30可以设计的偏小一些,这样可以使得版图空间更宽松,有利于版图排布。
例如,参考图5和图6,第一类型电源部3010包括第一子类型电源部3016和第二子类型电源部3017,第一类型电源部3010的第二主体部312包括在第二方向Y上相对的第一侧K1和第二侧K2,第一子类型电源部3016中第一凸出部3131设置在第二主体部312的第一侧K1,第二子类型电源部3017中第一凸出部3132设置在第二主体部312的第二侧K2。
例如,如图6所示,以Y方向的箭头所指的方向为向右,第一子类型电源部3016设置的第一凸出部3131位于第二主体部312的左侧,第二子类型电源部3017设置的第一凸出部3132位于第二主体部312的右侧。
例如,沿Y方向排列的彼此相邻的第一子类型电源部3016和第二子类型电源部3017相对于沿N方向延伸的直线对称分布。这里的“彼此相邻的第一子类型电源部3016和第二子类型电源部3017”可以指这两个电源部之间没有设置其他第一子类型电源部3016和第二子类型电源部3017,但是可以设置其他类型电源部。
例如,每条电源信号线300上的多个电源部可以是不相同的,例如,不同的电源部在第二方向Y上的最大尺寸可以是不同的,从而可以灵活适应于不同的主体电极的排布形式,满足不同的主体电极的平坦性要求。
例如,参考图5和图6,第一类型子像素111可以包括两种设置方式。例如,如图5和图6所示,第一类型子像素111可以包括第三角部143位于第四角部144左侧的第三种子像素和第三角部143位于第四角部144右侧的第四种子像素,第三种子像素中的第四角部144与第一子类型电源部3016的第 一凸出部313交叠,第四种子像素中的第四角部144与第二子类型电源部3017的第一凸出部313交叠。
例如,如图5所示,第一类型子像素111的主体电极1041相对于平面P1对称分布。对应地,将第一子类型电源部3016中第一凸出部3131和第二子类型电源部3017中第一凸出部3132设置在相对的两侧。由此,可以满足第一类型子像素111在上述两种设置方式下,第一类型子像素111的主体电极1041中的第四角部144在衬底基板001上的正投影均能够覆盖在第一凸出部3131或第二凸出部3132在衬底基板001上的正投影上,以保证主体电极1041在第四角部144处的平坦性。
例如,参考图5和图6,第一子像素010的主体电极1040包括第一角部141、第二角部142、第三角部143和第四角部144,主体电极1040的每条边或其延长线依次连接成多边形H10,且多边形H10的多个顶角存在与对应的主体电极的多个角部不交叠的区域,其中,第三角部143和与其对应的多边形H10的顶角不交叠的区域面积A10大于至少部分其他角部中各角部和与该角部对应的多边形的顶角不交叠的区域面积。
例如,参考图5和图6,主体电极1040的四条延长线H1、H2、H3和H4,构成了多边形H10。对应于第一角部141,多边形H10在顶角处包括不交叠的区域A10;对应于第二角部142,多边形H10在顶角处包括不交叠的区域A11;对应于第三角部143,多边形H10在顶角处包括不交叠的区域A12;对应于第四角部144,多边形H10在顶角处包括不交叠的区域A13。
例如,主体电极1040的四个角部可以分别包括不同大小的倒角,例如,在本实施例中,第三角部143处的倒角均大于其他角部处的倒角,由此使得第三角部143和与其对应的多边形H10的顶角不交叠的区域面积A12大于其他角部中各角部和与该角部对应的多边形H10的顶角不交叠的区域面积。当然,在一些实施例中,主体电极1040的各个角部的倒角大小可以根据各发光区的大小要求进行设计,本公开的实施例中提供的各主体电极的形状仅是示例性的,而非限制。由此,可以保证主体电极的形状设计具有灵活性。
例如,上述倒角可以指一段曲线形成的顶角,该曲线可以为圆弧,也可以为非规则的曲线,例如椭圆形中截取的曲线、波浪线等。本公开实施例示意性的示出该曲线具有相对于子像素的中心向外凸的形状,但不限于此,也可以为该曲线具有相对于子像素的中心向内凹的形状。例如,曲线为圆弧时, 该圆弧的圆心角的范围可以为10°~150°。例如,该圆弧的圆心角的范围可以为60°~120°。例如,该圆弧的圆心角的范围可以为90°。例如,第三角部143包括的圆倒角的曲线长度可以为10~60微米。例如,第三角部143处的倒角的曲率半径均大于其他角部处的倒角的曲率半径。
例如,如图5和图6所示,第一类型电源部3010和第二类型电源部3011的第二主体部32包括沿第一方向N延伸的两条直边。例如,第一类型电源部3010的第一主体部311中与第一凸出部313相对的边可以为沿第一方向N延伸的直边,且该直边与第二主体部312的一条直边位于同一直线上。
例如,如图5和图6所示,第一凸出部313包括与第二主体部312的直边连接的倾斜边,该倾斜边与第一方向N的夹角可以为10~90度,如20~80度,如30~70度,如40~60度,如45度。例如该倾斜边与连接第四角部144和第一角部141的边的夹角可以为0~30度,如2~25度,如5~20度,如7~15度,如8~10度。例如,第一凸出部313远离第二主体部312一侧的边可以平行于第二方向Y,连接该边远离第二主体部312的沿第一方向N延伸的中心线的一端与倾斜边远离该中心线的一端的连接线可以包括折线或曲线。
例如,如图5和图6所示,第二凸出部317和第三凸出部318之一与第一凸出部313具有相同的形状和尺寸,第二凸出部317和第三凸出部318相对于第二类型电源部3011的沿第一方向N延伸的第三对称中心线L6对称分布。
例如,如图5和图6所示,第一类型电源部3010和第二类型电源部3011中的第二主体部32的形状和尺寸可以均相同,第一类型电源部3010的第一主体部311除第一凸出部313以外部分与第二类型电源部3011的第一主体部314除第二凸出部317和第三凸出部318以外部分的形状和尺寸可以均相同。
例如,如图5和图6所示,第一子像素为发出一种颜色光的子像素,如发出蓝光的子像素,电源信号线中与发出同一种颜色光的不同子像素的第一电极交叠的部分的形状可以不同,交叠区域的面积可以不同。
例如,具有上述四个角部的第一子像素111可以均匀分布在显示基板的显示区中,但不限于此,显示基板可以包括第一显示区和第二显示区,具有上述四个角部的第一子像素111可以仅分布在第一显示区。例如,第一显示区可以为设置屏下摄像头的区域,第二显示区可以为正常显示区,通过在设置屏下摄像头的区域设置具有上述四个角部的第一子像素111,有利于提高第 二显示区的透光率。
例如,参考图3-图6,至少部分子像素还包括多个第二子像素020,沿第三方向Z,至少一条电源信号线300包括与多个第二子像素020的至少一个的主体电极1050交叠的第二电源部302。第二电源部302包括沿第一方向N延伸的第五对称中心线L32,第二子像素020的主体电极1050包括沿第一方向N延伸的第六对称中心线L33,同一列电源信号线300中的第二电源部302的第五对称中心线L32和与该第二电源部302交叠的第二子像素的第六对称中心线L33位于垂直于衬底基板001的同一平面内。
例如,参考图3-图6,第二子像素020的主体电极1050在衬底基板001上的正投影小于第一子像素010的主体电极1040在衬底基板001上的正投影面积,且第二子像素020主体电极1050在第一方向N上的最大尺寸小于第一子像素010主体电极1040在第一方向N上的最大尺寸,第二子像素020主体电极1050在第二方向Y上的最大尺寸小于第一子像素010主体电极1040在第二方向Y上的最大尺寸。第二子像素020的主体电极1050相对于沿第一方向N延伸的第六对称中心线L33对称分布,第二电源部302相对于沿第一方向N延伸的第五对称中心线L32对称分布,并且主体电极1050设置在第二电源部302远离衬底基板001的一侧,因此,对于同一个第二子像素020,第二电源部302的第五对称中心线L32和与该第二电源部302交叠的第二子像素的第六对称中心线L33位于垂直于衬底基板001的同一平面内。第五对称中心线L32与第六对称中心线L33是平行的,并且均位于垂直于衬底基板001的同一平面内。当同一列电源信号线300对应于多个第二子像素020时,则同一列电源信号线300中的第五对称中心线L32与第六对称中心线L33均位于垂直于衬底基板001的同一平面内。
因此,主体电极1050在衬底基板001上的正投影可尽量将第二电源部302在衬底基板001上的正投影覆盖,从而使得主体电极1050趋于平坦。
例如,参考图3-图6,第二子像素020的主体电极1050在衬底基板001上的正投影与第二电源部302在衬底基板001上的正投影交叠,并且交叠面积AS1至少为第二子像素020的主体电极1050在衬底基板001上的正投影面积AS的90%。例如,交叠面积AS1至少为第二子像素020的主体电极1050在衬底基板001上的正投影面积AS的92%,或者95%,或者98%。
例如,参考图3-图6,相比于第二电源部302在衬底基板001上的正投影, 主体电极1050在衬底基板001上的正投影相对较小,并且当交叠面积AS1为第二子像素020的主体电极1050在衬底基板001上的正投影面积AS的90%以上时,第二子像素020的发光区1033内的主体电极1050几乎全部是平坦的,由此可以有效防止色偏的产生。
例如,如图3-图6所示,第二电源部302与第一电源部301的形状不同。例如,第二电源部302的面积小于第一电源部301的面积。例如,第二电源部302在第二方向Y上的最大尺寸与第一电源部301的第二主体部32在第二方向Y上的最大尺寸之比可以为0.9~1.1。例如,第一类型电源部3010除第一凸出部313以外的部分可以与第二电源部302的形状相同,且两者的面积相同。例如,第二类型电源部3011除第二凸出部317和第三凸出部318以外的部分可以与第二电源部302的形状相同,且两者的面积相同。
例如,如图5和图6所示,电源信号线300包括的沿第一方向N排列的多个电源部300-3可以包括交替排列的第一电源部301和第二电源部302,同一条电源线号线300上至少包括形状不同的两种电源部300-3。
例如,如图5和图6所示,各第二电源部302可以具有相同的形状以及面积。例如,电源信号线300与不同的第二子像素020的第一电极102交叠的不同部分可以具有相同的形状以及面积。
当然,本公开实施例不限于此,在第二子像素020的形状设置为包括与第一子像素010相似的四个角部时,与不同第二子像素020交叠的第二电源部302的形状可以不同,此时,第二电源部302的形状可以根据第二子像素020的第一电极102的形状而定。
例如,参考图5和图6,显示基板还包括多条数据线400,多条数据线400沿第一方向N延伸且沿第二方向Y排列,多条数据线400与多条电源信号线300同层设置,其中,相邻两条电源信号线300之间设置的数据线400包括沿第二方向Y排列的第一数据线401和第二数据线402,第一数据线401和第二数据线402相对于第一数据线401和第二数据线402之间的第七对称中心线L40对称分布。
例如,如图6所示,相邻两条电源信号线300之间的第一数据线401和第二数据线402在第二方向Y上的最大尺寸V小于电源信号线300在第二方向Y上的最大尺寸L13,每条数据线还包括了连接块450,以实现与像素电路200中的晶体管连接。对于同一条电源信号线300,连接块与各个电源部相邻 且间隔设置,连接块与各个电源部的最小距离约为第一连接部330在第二方向Y上的尺寸的1/3-2/3,由此可有利于实现版图空间的宽松,并防止各条信号线之间的信号干扰。上述最大尺寸V可以包括第一数据线401和第二数据线402的线宽以及两者之间的距离。
例如,如图6所示,第一类型电源部3010的第一主体部311与位于其两侧且与其紧邻的数据线(除连接块以外的部分)之间的距离不同。例如,第一类型电源部3010的第二主体部312与位于其两侧与其紧邻的数据线(除连接块以外的部分)之间的距离相同。例如,第二类型电源部3011的第一主体部314与位于其两侧且与其紧邻的数据线(除连接块以外的部分)之间的距离相同。例如,第一类型电源部3010的第二主体部312与位于其两侧与其紧邻的数据线(除连接块以外的部分)之间的距离相同。例如,第二电源部302与位于其两侧与其紧邻的数据线(除连接块以外的部分)之间的距离相同。
例如,参考图5和图6,至少部分子像素10还包括多个第三子像素030,多个第三子像素030中至少一个的发光元件100的主体电极1060与数据线400至少部分交叠,且第三子像素030的主体电极1060与数据线400的交叠区AS2相对于第七对称中心线L40基本对称。
例如,参考图5和图6,第三子像素030的主体电极1060在衬底基板001上的正投影面积小于第二子像素020的主体电极1050在衬底基板001上的正投影面积,且第三子像素030的主体电极1060在第一方向N上的最大尺寸小于第二子像素020的主体电极1050在第一方向N上的最大尺寸,第三子像素030主体电极1060在第二方向Y上的最大尺寸小于第二子像素020的主体电极1050在第二方向Y上的最大尺寸。例如,第三子像素030可以具有两种不同的设置方式,两个不同设置方式的第三子像素030相对于第四对称中心线L7对称设置。如图5所示,第三子像素030的主体电极1060与数据线400的交叠区AS2包括两部分,且交叠区AS2相对于第七对称中心线L40基本对称。由此,通过将交叠区AS2相对于第七对称中心线L40对称分布,可以增加第三子像素030的主体电极1060的平坦度,以减小第三子像素030产生色偏等现象。
例如,如图5所示,第三子像素030的主体电极1060与数据线300的除连接块450以外的部分交叠。
例如,参考图5和图6,显示基板还包括多个第二连接部500,多个第二 连接部500与至少部分多条电源信号线300同层设置,每个第二连接部500包括第一连接件501和第二连接件502。多个第二连接部500沿第一方向N和第二方向Y阵列排布以形成多个第二连接部行503和多个第二连接部列504。
电源信号线300包括沿第一方向N排列的多个电源部,例如第一电源部301和第二电源部302,相邻两个电源部之间设置有与相邻两个电源部均电连接的第一连接部300,多条电源信号线300包括的电源部沿第一方向N和第二方向Y阵列排布以形成多个电源部行308和多个电源部列309。
多个第二连接部行503和多个电源部行308在第一方向N上交替排布,同一第二连接部行503中相邻两个第二连接部500分布在数据线400两侧。
例如,如图6所示,多个第二连接部500包括多个第一连接件501和多个第二连接件502,多个第一连接件501包括沿第二方向Y排列的多个第一连接件列,多个第二连接件502包括沿第二方向Y排列的多个第二连接件列,多个第一连接件列和多个第二连接件列沿第二方向Y交替排列。
例如,第一连接件501与第二连接件502的形状可以相同,也可以不同。
例如,同一第二连接部行503中相邻两个第二连接部500相对于第七对称中心线L40对称分布,在第二方向上,第一连接件501或第二连接件502与数据线400的最小距离和第一连接件501或第二连接件502与第一连接部300的最小距离基本一致,由此可以使得版图空间分布均匀且宽松。
例如,在本公开的一些实施例中,多条电源信号线可以设置在不同层,并通过并联的形式进行电连接,因此,多个第二连接部500也可以分布在不同层上,本公开的实施例对此不作限制。例如,同一第二连接部行503中相邻两个第二连接部500也可以不是对称分布的,可以根据实际的版图需要进行设计。
例如,参考图5和图6,发光元件100的第一电极102还包括与主体电极104电连接的连接电极105,连接电极105与发光元件100的发光区103没有交叠,并且连接电极105通过第二连接部500与发光控制晶体管T6电连接。
例如,参考图5和图6,每个像素电路中主体电极104的连接电极105均设置在主体电极104的一侧,例如,以图7中的箭头Y的指向方向为右,连接电极105可以均设置在主体电极104的沿着第一方向N延伸的中心线的左侧。连接电极105在衬底基板001上的正投影的面积均小于主体电极104 在衬底基板001上的正投影的面积。例如,连接电极105在衬底基板001上的正投影与数据线400在衬底基板001上的正投影无交叠,与发光区103在衬底基板001上的正投影没有交叠,由此可以避免连接电极105对数据线和发光区103的中的信号产生干扰,保证像素电路200的性能。
例如,参考图5和图6,发光元件100的连接电极105与第一连接部300无交叠,且在第一方向N上,第一子像素010的主体电极1040的最大尺寸L975不小于其对应的第一电源部301中第一主体部31的最大尺寸L985。
例如,发光元件100的连接电极105在衬底基板001上的正投影与其相近的第一连接部300在衬底基板001上的正投影的交叠面积几乎无交叠。例如,该交叠面积不大于连接电极105在衬底基板001上的正投影面积的1/15,以减少信号线之间可能产生的串扰现象。
例如,参考图5和图6,第一子像素010的主体电极1040的最大尺寸L975可以大于第一主体部31的最大尺寸L985。在一些实施例中,第一主体部31的最大尺寸L985可以为第一子像素010的主体电极1040的最大尺寸L975的1/4-1/2。例如,第一主体部31的最大尺寸L985可以为第一子像素010的主体电极1040的最大尺寸L975的1/3-2/3。例如,第一子像素010的主体电极1040的最大尺寸L975不小于其对应的第一电源部301中第一主体部31的最大尺寸L985,有利于增强主体电极1040的平坦性。
例如,在第二方向Y上,同一个第二连接部500的第一连接件501和第二连接件502之间设置有第一连接部300,且同一个第二连接部500的第一连接件501和第二连接件502相对于二者之间的第一连接部300间隔分布。
例如,参考图5和图6,多个第二连接部行503和多个电源部行308在第一方向N上交替排布,也即,相邻两个电源部行308之间设置有一个第二连接部行503,在同一第二连接部行503中,每个第二连接部500的第一连接件501和第二连接件502之间设置有一个第一连接部300,并且该第一连接部300与其最近的第一连接件501和第二连接件502间隔设置。发光元件100的连接电极105与第一连接件501和第二连接件502电连接,且每个第二连接部500中的第一连接件501和第二连接件502与相邻的第一连接部300间隔设置,由此可减小连接电极105在与第二连接部500连接时的信号与第一连接部300上的信号发生干扰。
例如,发光元件100的主体电极104在衬底基板上的正投影与第二连接 部500在衬底基板上的正投影尽量间隔设置,可以避免第二连接部500影响主体电极104的平坦度。例如,将同一个第二连接部500的第一连接件501和第二连接件502相对于二者之间的第一连接部300对称设置,进一步有利于版图的排布。
例如,参考图5和图6,第一连接件501或第二连接件502在第一方向N上的最大尺寸L51小于第一连接部300在第一方向N上的最大尺寸L52。
例如,参考图5和图6,同一个第二连接部500的第一连接件501和第二连接件502之间设置有第一连接部300,且当该第一连接部300在第一方向N上的最大尺寸L52较大,且大于与其邻近的第一连接件501或第二连接件502在第一方向N上的最大尺寸L51时,有利于使连接在该第一连接部300在第一方向N上的两端的两个电源部与第一连接件501和第二连接件502之间具有一定间距,进而是使得设置在该两个电源部上的主体电极104也可以与第一连接件501和第二连接件502之间具有一定间距,由此可防止信号之间的干扰。
例如,参考图5和图6,第一连接件501与第一子像素010的连接电极1051或第二子像素020的连接电极1051电连接,第二连接件502与第三子像素030的连接电极1061电连接。
例如,参考图5和图6,在第一方向上,相邻的第一子像素010的连接电极1051、第二子像素020的连接电极1051和第三子像素030的连接电极1051依次间隔排布,且第一子像素010的连接电极1051和第三子像素030的连接电极1051均设置在第二连接部500靠近第一连接件501的一侧,第二子像素020的连接电极1051设置在第二连接部500靠近第二连接件502的一侧,从而在第二方向上也间隔设置。由此,可有利于版图空间的利用和设计。
当然,在一些实施例中,第二连接部500中的连接件的数量和位置也可以根据实际构图的不同而相应变化,本公开的实施例对此不作限制。
例如,如图7所示,多个子像素10包括多个第一子像素010、多个第二子像素020以及多个第三子像素030。例如,第一子像素010和第二子像素020之一为发出蓝光的蓝色子像素,第一子像素010和第二子像素020的另一个为发出红光的红色子像素,第三子像素030为发出绿光的绿色子像素。例如,第一子像素010为蓝色子像素,第二子像素020为红色子像素,蓝色子像素的发光区的面积大于红色子像素的发光区的面积。例如,蓝色子像素的 发光区的面积大于绿色子像素的发光区的面积。当然,本公开实施例不限于此,第一子像素、第二子像素以及第三子像素的名称可以互换,如第一子像素可以为绿色子像素,第二子像素可以为蓝色子像素,第三子像素可以为红色子像素;或者,第一子像素可以为蓝色子像素,第二子像素可以为红色子像素,第三子像素可以为绿色子像素等。
例如,如图7所示,多个第一子像素010和多个第二子像素020沿第一方向N和第二方向Y交替设置以形成多个第一像素行061和多个第一像素列062,多个第三子像素030沿第一方向N和第二方向Y阵列排布以形成多个第二像素行071和多个第二像素列072。
多个第一像素行061和多个第二像素行071沿第一方向N交替设置且在第二方向Y上彼此错开,多个第一像素列062和多个第二像素列072沿第二方向Y交替设置且在第一方向N上彼此错开。
第一方向和第二方向相交。例如,第一方向与第二方向可以垂直。例如,第一方向和第二方向可以互换。
例如,以第一像素行061中相邻的第一子像素010和第二子像素020的发光区的中心,以及沿列方向与该相邻的第一子像素010和第二子像素020分别相邻的第一子像素010和第二子像素020的发光区的中心为虚拟四边形的四个顶点,虚拟四边形内设置有一个第三子像素030的发光区的中心。
例如,如图7所示,一个第二像素行071包括沿第二方向Y排列的多个第三子像素对035,一个第三子像素对035中的两个第三子像素030分别为第一像素块0301和第二像素块0302,且第一像素块0301和第二像素块0302沿第二方向Y交替设置。例如,一个第二像素列072中的第一像素块0301和第二像素块0302沿第一方向N交替设置。
例如,至少两个第二像素行071包括沿第一方向排列的多个第三子像素对035,至少两个第三子像素对035中的两个第三子像素030分别为第一像素块0301和第二像素块0302,且第一像素块0301和第二像素块0302沿第二方向Y交替设置。例如,至少两个第二像素列072中的第一像素块0301和第二像素块0302沿第一方向N交替设置。
例如,如图7所示,多个子像素10包括多个最小重复单元700,一个最小重复单元700包括一个第一子像素010,一个第一像素块0301、一个第二像素块0302以及一个第二子像素020。例如,至少两个最小重复单元700包 括一个第一子像素010,一个第一像素块0301、一个第二像素块0302以及一个第二子像素020。例如,每个最小重复单元700包括一个第一子像素010,一个第一像素块0301、一个第二像素块0302以及一个第二子像素020。例如,每个最小重复单元700包括两行四列子像素10。
例如,如图7所示,一个最小重复单元700中,第一像素块0301与第一子像素010构成第一像素单元701,第二像素块0302与第二子像素020构成第二像素单元702。
例如,至少两个最小重复单元700中,第一像素块0301与第一子像素010构成第一像素单元701,第二像素块0302与第二子像素020构成第二像素单元702。
上述第一像素单元和第二像素单元不是严格意义上的像素,即由完整的一个第一子像素010、一个第二子像素020以及一个第三子像素030定义的一个像素。这里的最小重复单元700是指像素排列结构可以包括多个重复排列的该最小重复单元。
例如,第一子像素010和第二子像素020为共用子像素,通过虚拟算法,可以使得四个子像素实现两个虚拟像素单元的显示。
需要说明的是,本公开的实施例中提供的像素排布形式仅是示例性的,而非限制。在本公开的一些实施例中,根据实际的版图设计需要,像素排布形式可以随之灵活改变。
参考图3和图5,多个第一子像素010的连接电极1051和多个第二子像素020的连接电极1051分别通过多个第一连接孔D0与相应的第二连接部500电连接,且多个第一连接孔D0位于多条第一连接线X1上。
多个第三子像素030的连接电极1061分别通过多个第二连接孔D1与相应的第二连接部500电连接,且多个第二连接孔D1位于多条第二连接线X2上,第一连接线X1与第二连接线X2均沿第二方向Y延伸且间隔设置。
例如,如图3所示,多个第一子像素010的连接电极1051和多个第二子像素020的连接电极1051均分布在第一连接件的边缘的一侧,第一连接线X1沿第二方向Y延伸。多个第三子像素030的连接电极1061均分布在第一连接件的靠近中部的位置,第二连接线X2也沿第二方向Y延伸。第一连接线X1与第二连接线X2在第一方向N上是间隔设置的,由此也可以使得多个第一子像素010、多个第二子像素020和多个第三子像素030在第一方向N 上是间隔设置,以使得版图空间更加均匀。
例如,在本开的一些实施例中,多个第一连接孔D0相对于第一连接线X1也可以具有一定的偏差,即多个第一连接孔D0可以不完全分布在第一连接线X1上。例如,至少一个第一连接孔D0相对于第一连接线X1具有1-2微米的偏差。例如,至少一个第一连接孔D0相对于第一连接线X1具有2-3微米的偏差。同理,多个第二连接孔D1相对于第二连接线X2也可以具有一定的偏差。例如,至少一个第二连接孔D1相对于第二连接线X2具有1-2微米的偏差。例如,至少一个第二连接孔D1相对于第二连接线X21具有2-3微米的偏差。
例如,参考图3-图6,在本公开的一些实施例中,在同一个最小重复单元700中,第一子像素010与第二子像素020分别对应的第一连接孔D0位于同一条第一连接线X1上,第一像素块0301和第二像素块0302分别对应的第二连接孔D1位于同一条第二连接线X2上。在本公开的一些实施例中,在同一个最小重复单元700中,第一子像素010对应的第一连接孔D0、第二子像素020对应的第一连接孔D0以及第一像素块0301对应的第二连接孔D1位于同一条第一连接线X1上,第二像素块0302对应的第二连接孔D1位于第二连接线X2上。例如,在同一个最小重复单元700中,第一子像素010对应的第一连接孔D0位于第一连接线X1上,第二子像素020对应的第一连接孔D0、第一像素块0301对应的第二连接孔D1以及第二像素块0302对应的第二连接孔D1位于第二连接线X2上,本公开的实施例对此不作限制。
例如,第一子像素010对应的第一连接孔D0、第二子像素020对应的第一连接孔D0、第一像素块0301对应的第二连接孔D1以及第二像素块0302对应的第二连接孔D1可以等间距排布。例如,根据实际的版图设计需要,第一子像素010对应的第一连接孔D0、第二子像素020对应的第一连接孔D0、第一像素块0301对应的第二连接孔D1以及第二像素块0302对应的第二连接孔D1也可以是不等间距排布,本公开的实施例对此不作限制。
如图6所示,第一连接部330包括至少一个挖孔部380,并且挖孔部380的面积为第一连接部330的面积的1/4-1/3。
例如,在本公开的一些实施例中,第一连接部330上的挖孔部380可以是在垂直于衬底基板的方向上贯通第一连接部330的通孔或者开口,如挖孔部380可以暴露第一连接部330靠近衬底基板001一侧的像素电路200的结 构,如第一连接部330具有镂空图案。例如,第一连接330上的挖孔部380与第一电极102基本无交叠。例如,显示产品可以通过设置挖孔部380以增强其透过率。例如,在第一连接部330上设置挖孔部380,可有利于显示基板的透光性,使得显示效果优良。例如,第一连接部380上的挖孔部380的数量可以根据实际版图设计需求而定,本公开的实施例对此不作限制。例如,挖孔部380可以设计为具有规则的形状,例如,挖孔部380可以设计为多边形,椭圆形,正多边形以及圆形等。例如,挖孔部380也可以设计为不规则的形状。例如,多个挖孔部380的形状可以是相同的。例如,多个挖孔部380的形状也可以设计为不同的。本公开的实施例对于挖孔部380的形状不作限制。
例如,同一个第一连接部330上的挖孔部380可以是相对于该第一连接部330的一条中心对称线对称分布。例如,第一连接部330中挖孔部380的位置也可以根据实际版图的设计需要而定,本公开的实施例对此不作限制。
例如,在同一个第一连接部330中,挖孔部380的边界与第一连接部330的边界之间的距离不小于1微米,以防止第一连接部330发生断路。
图8为根据本公开实施例提供的像素电路的等效图。
例如,如图8所示,像素电路200中的发光控制晶体管T6可以为第一发光控制晶体管T6,像素电路200还包括第二复位晶体管T1、阈值补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第二发光控制晶体管T5、第一复位控制晶体管T7以及存储电容C。
例如,显示基板还包括复位电源信号线、扫描信号线、电源信号线、复位控制信号线、发光控制信号线以及数据线。
例如,阈值补偿晶体管T2的第一极与驱动晶体管T3的第一极电连接,阈值补偿晶体管T2的第二极与驱动晶体管T3的栅极电连接;第一复位控制晶体管T7的第一极与复位电源信号线电连接以接收复位信号Vinit,第一复位控制晶体管T7的第二极与发光元件100的第一电极电连接(即N4节点);数据写入晶体管T4的第一极与驱动晶体管T3的第二极电连接,数据写入晶体管T4的第二极与数据线电连接以接收数据信号Data,数据写入晶体管T4的栅极与扫描信号线电连接以接收扫描信号Gate;存储电容C的第一极与电源信号线电连接,存储电容C的第二极与驱动晶体管T3的栅极电连接;阈值补偿晶体管T2的栅极与扫描信号线电连接以接收补偿控制信号;第一复位晶体 管T7的栅极与复位控制信号线电连接以接收复位控制信号Reset(N+1);第二复位晶体管T1的第一极与复位电源信号线电连接以接收复位信号Vinit,第二复位晶体管T1的第二极与驱动晶体管T3的栅极电连接,第二复位晶体管T1的栅极与复位控制信号线电连接以接收复位控制信号Reset(N);第一发光控制晶体管T6的栅极与发光控制信号线电连接以接收发光控制信号EM;第一发光控制晶体管T6的第一极与驱动晶体管T3的第一极电连接,第一发光控制晶体管T6的第二极与发光元件100的第一电极电连接;第二发光控制晶体管T5的第一极与电源信号线电连接以接收第一电源信号VDD,第二发光控制晶体管T5的第二极与驱动晶体管T3的第二极电连接,第二发光控制晶体管T5的栅极与发光控制信号线电连接以接收发光控制信号EM,发光元件100的第二电极与电压端VSS连接。上述电源信号线指输出电压信号VDD的信号线,可以与电压源连接以输出恒定的电压信号,例如正电压信号。
例如,扫描信号和补偿控制信号可以相同,即,数据写入晶体管T3的栅极和阈值补偿晶体管T2的栅极可以电连接到同一条信号线以接收相同的信号,减少信号线的数量。例如,数据写入晶体管T3的栅极和阈值补偿晶体管T2的栅极也可以分别电连接至不同的信号线,即数据写入晶体管T3的栅极电连接到第一扫描信号线,阈值补偿晶体管T2的栅极电连接到第二扫描信号线,而第一扫描信号线和第二扫描信号线传输的信号可以相同,也可以不同,从而使得数据写入晶体管T3的栅极和阈值补偿晶体管T2可以被分开单独控制,增加控制像素电路200的灵活性。
例如,第一发光控制晶体管T6和第二发光控制晶体管T5被输入的发光控制信号可以相同,即,第一发光控制晶体管T6的栅极和第二发光控制晶体管T5的栅极可以电连接到同一条信号线以接收相同的信号,减少信号线的数量。例如,第一发光控制晶体管T6的栅极和第二发光控制晶体管T5的栅极也可以分别电连接至不同的发光控制信号线,而不同的发光控制信号线传输的信号可以相同,也可以不同。
例如,第一复位晶体管T7和第二复位晶体管T1被输入的复位控制信号可以相同,即,第一复位晶体管T7的栅极和第二复位晶体管T1的栅极可以电连接到同一条信号线以接收相同的信号,减少信号线的数量。例如,第一复位晶体管T7的栅极和第二复位晶体管T1的栅极也可以分别电连接至不同的复位控制信号线,此时,不同复位控制信号线上的信号可以相同也可以不 相同。
例如,如图8所示,显示基板工作时,在画面显示的第一阶段,第二复位晶体管T1打开,使N1节点的电压初始化;在画面显示的第二阶段,data数据通过数据写入晶体管T4、驱动晶体管T3以及阈值补偿晶体管T2存储在N1节点;在第三发光阶段,第二发光控制晶体管T5、驱动晶体管T3以及第一发光控制晶体管T6均打开,发光元件100正向导通发光。
需要说明的是,在本公开实施例中,各像素电路除了可以为图8所示的7T1C(即七个晶体管和一个电容)结构之外,还可以为包括其他数量的晶体管的结构,如7T2C结构、6T1C结构、6T2C结构或者9T2C结构,本公开实施例对此不作限定。上述实施例中所示的显示基板中像素电路的等效图可以与图8所示像素电路200的等效图相同。
图9为根据本公开实施例提供的像素电路中的遮光层、有源半导体图案、第一连接层的叠层结构示意图。图10为根据本公开实施例提供的像素电路中的遮光层、有源半导体图案、第一连接层、第二连接层、半导体层以及第三连接层的叠层结构示意图。
如图9所示,有源半导体图案LY1设置在遮光层LY0上,有源半导体图案LY1可采用半导体材料图案化形成。有源半导体图案LY0和第一连接层LY2可用于制作上述的驱动晶体管T3、数据写入晶体管T4、第二发光控制晶体管T5、第一发光控制晶体管T6和第一复位控制晶体管T7的有源层以用于形成上述晶体管的沟道区。有源半导体图案LY0包括各子像素的上述晶体管的有源层图案(沟道区)和掺杂区图案(源漏区),且同一像素电路中的上述晶体管的有源层图案和掺杂区图案一体设置。
例如,有源半导体图案LY1可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是,上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。
例如,有源半导体图案LY1远离衬底基板的一侧设置有金属层,如栅极金属层,该金属层包括上述扫描信号线、复位控制信号线、发光控制信号线以及驱动晶体管T3、数据写入晶体管T4、第二发光控制晶体管T5、第一发光控制晶体管T6和第一复位控制晶体管T7的栅极。图9中各虚线矩形框示出了上述金属层与有源半导体图案LY1交叠的各个部分以作为各个晶体管的沟道区,在每个沟道区两侧的有源半导体图案LY1通过离子掺杂等工艺导体 化作为各个晶体管的第一极和第二极(即上述源漏区)。晶体管的源极、漏极在结构上可以是对称的,所以其源极、漏极在物理结构上可以是没有区别的。在本公开的实施例中,为了区分晶体管,除作为控制极的栅极,直接描述了其中一极为第一极,另一极为第二极,所以本公开的实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。
例如,形成像素电路中的第二复位晶体管T1和阈值补偿晶体管T2的沟道区的半导体层LY4可以位于有源半导体图案LY1远离衬底基板的一侧,半导体层LY4可以包括氧化物半导体材料。
例如,在图10为根据本公开实施例提供的像素电路中包括逐层铺设的遮光层LY0,有源半导体图案LY1、第一连接层LY2、第二连接层LY3、半导体层LY4以及第三连接层LY5。
如图10所示,虚线矩形框示出了第二复位晶体管T1和阈值补偿晶体管T2的沟道区。例如,第二连接层LY3可为第二复位晶体管T1和阈值补偿晶体管T2提供底栅结构,半导体层LY4与第二连接层LY3交叠设置,并在其远离衬底基板的一侧铺设第三连接层LY5以作为第二复位晶体管T1和阈值补偿晶体管T2顶栅层结构。
例如,像素电路的第二复位晶体管T1和阈值补偿晶体管T2中的有源层采用氧化物半导体的情况下,因用氧化物半导体的晶体管具备磁滞特性好,漏电流低的特点,同时迁移率(Mobility)较低,故可以采用氧化物半导体的晶体管代替晶体管中的低温多晶硅材料,形成低温多晶硅-氧化物的(LTPO)像素电路,实现低漏电,利于提高晶体管的栅极电压的稳定性。
当然,本公开实施例不限于像素电路的有源半导体图案为图9A所示的有源半导体图案LY1,第二复位晶体管T1和阈值补偿晶体管T2的沟道区的半导体层也可以与其他晶体管的沟道区的半导体层位于同一层,即有源半导体图案可以包括第二复位晶体管T1、阈值补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第二发光控制晶体管T5、第一发光控制晶体管T6和第一复位控制晶体管T7的沟道区。
图11为根据本公开实施例提供的第一导电层的局部结构示意图;图12为根据本公开实施例提供的像素电路中的遮光层、有源半导体图案、第一连接层、第二连接层、半导体层、第三连接层以及第一导电层的叠层结构示意图;图13A为根据本公开实施例提供的第一导电层和第二导电层的叠层结构示意 图;图13B为为根据本公开实施例提供的第一导电层、第二导电层以及发光元件的叠层结构示意图。
例如,参考图11A、图12,显示基板包括位于发光元件的第一电极与第三连接层LY5之间的第一导电层LY6(如SD1层),第一导电层LY6包括复位电源信号线801,该复位电源信号线801与第一复位晶体管T7的第一极电连接以提供复位信号。例如,上述复位电源信号线801可以为与第一复位晶体管T7的第一极电连接的第一复位电源信号线,显示基板还包括第二复位电源信号线,第二复位电源信号线的第一部分位于第一导电层LY6与第一复位晶体管T7的栅极所在膜层之间,被配置为与第二复位晶体管T1的第一极电连接以提供复位信号。
例如,参考图6、图11和图12,第一导电层LY6还包括连接结构802,第二导电层LY7还包括连接块450,数据写入晶体管T4的第二极通过连接结构802连接至连接块450,进而与数据线400电连接以接收数据信号。
例如,参考图6、图11和图12,第一导电层LY6还包括连接结构803,第二复位晶体管T1通过连接结构803与第二复位信号线电连接。
例如,参考图6、图7、图11、图12和图13,第一导电层LY6还包括连接结构804,第一发光控制晶体管T6的第一极以及第一复位晶体管T7的第二极通过连接结构804和第二导电层LY7中的第二连接部500电连接至发光元件LY8中的连接电极105,连接结构804与连接电极105电连接。
例如,参考图6、图11、图12和图13,第一导电层LY6还包括连接结构805,连接结构805包括第一连接结构805A和第二连接结构805B,第二发光控制晶体管T5的第一极与第一连接结构805A电连接,第二连接结构805B与第二导电层LY7中的第一连接部330电连接,由此使得第二发光控制晶体管T5的第一极与电源信号线300电连接。
例如,参考图6和图12,第一导电层LY6还包括连接结构806,阈值补偿晶体管T2的第一极通过连接结构806与驱动晶体管T3的第一极以及第一发光控制晶体管T6的第二极实现电连接。
例如,参考图6和图12,第一导电层LY6还包括连接结构807,以实现第二复位晶体管T1的第二极、阈值补偿晶体管T2的第二极以及驱动晶体管T3的栅极之间的电连接。
参考图3、图6、图7、图11、图12和图13,连接结构804在衬底基板 001上的正投影与连接块450在衬底基板001上的正投影基本重合,并且连接结构804与发光元件100在衬底基板001上的正投影无交叠,有利于版图的设计,并减小于发光元件100之间的信号干扰。
参考图12和图13,连接结构805还包括第三连接结构805C,第一连接结构805A和第二连接结构805B在第一方向N上间隔设置,并通过第三连接结构805C实现电连接,由此使得第二发光控制晶体管T5的第一极电连接至电源信号线300,该连接方式可以灵活地适应于当前的版图排布,并尽量减少了与其他晶体管之间的布线拥挤。
参考图3和图13,第一子像素010在衬底基板001上的正投影与复位电源信号线801在衬底基板001上的正投影、连接结构807在衬底基板001上的正投影均交叠,并且交叠区域相对于第一子像素010的主体电极1040的对称中心线W1基本呈对称分布,由此,有利于主体电极1040的平坦性,以减小色偏。类似地,第二像素02在衬底基板001上的正投影也与复位电源信号线801在衬底基板001上的正投影、连接结构807在衬底基板001上的正投影均交叠,并且交叠区域相对于第二子像素020的主体电极1050的对称中心线W2本呈对称分布,使得主体电极1050的平坦性良好。
参考图3、图5、图6和图13,第一连接结构805A在衬底基板001上的正投影落入第三子像素030的主体电极1060与数据线400的交叠区AS2中,且相对于第七对称中心线L40基本对称,由此,可以保证第三子像素030的平坦性良好,以减小色偏程度。
本公开另一实施例提供一种显示装置,包括上述任一种显示基板。本公开实施例提供的显示装置通过对像素电路进行设计,对像素电路与发光元件的匹配形式进行设计,有利于增强发光元件的连接电极的平坦性,减少显示产品发生色偏等现象。
例如,本公开实施例提供的显示装置可以为有机发光二极管显示装置。
例如,显示装置还可以包括位于显示基板的显示侧的盖板。
例如,该显示装置可以为具有屏下摄像头的手机、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件,本实施例不限于此。
有以下几点需要说明:
(1)本公开的实施例附图中,只涉及到与本公开实施例涉及到的结构,其他结构可参考通常设计。
(2)在不冲突的情况下,本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述仅是本公开的示范性实施方式,而非用于限制本公开的保护范围,本公开的保护范围由所附的权利要求确定。
Claims (23)
- 一种显示基板,包括:衬底基板;多个子像素,位于所述衬底基板上,至少部分子像素包括发光元件和像素电路,所述发光元件包括发光功能层以及沿垂直于所述衬底基板的方向位于所述发光功能层两侧的第一电极和第二电极,所述第一电极位于所述发光功能层与所述衬底基板之间,所述发光元件至少部分位于发光区,所述发光元件的第一电极包括与所述发光区交叠的主体电极;多条电源信号线,所述多条电源信号线的至少部分沿第一方向延伸且沿第二方向排列,所述多条电源信号线位于所述衬底基板与所述发光元件的第一电极之间,所述第一方向与所述第二方向相交,其中,所述至少部分子像素包括多个第一子像素,沿垂直于所述衬底基板的第三方向,至少一条电源信号线包括与多个所述第一子像素的至少一个的主体电极交叠的第一电源部,每个所述第一电源部包括第一主体部和第二主体部;在所述第二方向上,所述第一子像素的主体电极的最大尺寸不小于其对应的所述第一电源部的最大尺寸,该第一电源部中的所述第一主体部的最大尺寸大于所述第二主体部的最大尺寸,所述第一子像素的主体电极在所述第二方向上距离最远的两个端点的连线为端点连线,在所述第三方向上,所述端点连线与所述第一主体部交叠。
- 根据权利要求1所述的显示基板,其中,所述多条电源信号线包括第一电源信号线和第二电源信号线,所述第一电源信号线和所述第二电源信号线在所述第二方向上的最大尺寸分别为第一尺寸和第二尺寸,且所述第二尺寸小于所述第一尺寸。
- 根据权利要求1所述的显示基板,其中,多个所述第一子像素包括至少一个第一类型子像素,与所述第一类型子像素的主体电极交叠的所述第一电源部为第一类型电源部,所述第一类型电源部的所述第一主体部为非对称结构。
- 根据权利要求3所述的显示基板,其中,所述第一类型电源部的所述第一主体部包括第一凸出部,所述第一凸出部位于所述第二主体部的沿所述第一方向延伸的第一对称中心线的一侧。
- 根据权利要求4所述的显示基板,其中,所述第一类型电源部除所述第一凸出部以外的部分的对称中心线的延伸方向与所述第一类型子像素的主体电极的第二对称中心线的延伸方向相交。
- 根据权利要求4-5任一项所述的显示基板,其中,多个所述第一子像素还包括至少一个第二类型子像素,与所述第二类型子像素的主体电极交叠的所述第一电源部为第二类型电源部,所述第二类型电源部包括沿所述第一方向延伸的第三对称中心线,所述第二类型子像素的所述主体电极包括沿所述第一方向延伸的第四对称中心线,同一列所述电源信号线中的所述第二类型电源部的所述第三对称中心线和与该第二类型电源部交叠的所述第二类型子像素的所述第四对称中心线位于垂直于所述衬底基板的同一平面内。
- 根据权利要求4-5任一项所述的显示基板,其中,所述第一子像素的主体电极包括相对的第一角部和第二角部,以及相对的第三角部和第四角部,所述第一角部和所述第二角部至少之一在所述衬底基板上的正投影与所述第一对称中心线在所述衬底基板上的正投影至少部分交叠,所述第四角部在所述衬底基板上的正投影与所述第一凸出部在所述衬底基板上的正投影至少部分交叠。
- 根据权利要求6所述的显示基板,其中,所述第二类型电源部的第一主体部包括第二凸出部和第三凸出部,所述第二凸出部和所述第三凸出部相对于所述第三对称中心线对称分布,所述第二类型子像素的主体电极包括相对的第一角部和第二角部,以及相对的第三角部和第四角部,所述第二凸出部在所述衬底基板上的正投影与所述第一角部和所述第二角部之一在所述衬底基板上的正投影至少部分交叠,所述第三凸出部在所述衬底基板上的正投影与所述第一角部和所述第二角部中另一者在所述衬底基板上的正投影至少部分交叠。
- 根据权利要求8所述的显示基板,其中,沿所述第三方向,所述第二类型子像素的发光区与所述第二凸出部和所述第三凸出部的至少之一交叠。
- 根据权利要求6或8所述的显示基板,其中,在所述第二方向上,所述第二类型电源部的第一主体部的最大尺寸大于所述第一类型电源部的第一主体部的最大尺寸,所述第一类型电源部的第二主体部的最大尺寸与所述 第二类型电源部的第二主体部的最大尺寸之比为0.9~1.1。
- 根据权利要求6以及8至10任一项所述的显示基板,其中,所述第二类型电源部的第一主体部在所述第二方向上的最大尺寸是所述第二类型电源部的第二主体部在所述第二方向上的最大尺寸的1.1-2倍。
- 根据权利要求1-11任一项所述的显示基板,其中,相邻的多条电源信号线中的每条电源信号线均包括沿所述第一方向排列的多个电源部,相邻两个电源部之间设置有与所述相邻两个电源部均电连接的第一连接部,多个所述电源部包括所述第一电源部,所述电源部在所述第二方向上的最大尺寸与所述第一连接部在所述第二方向上的最大尺寸之比为1.5-5。
- 根据权利要求7所述的显示基板,其中,所述第一类型电源部包括第一子类型电源部和所述第二子类型电源部,所述第一类型电源部的所述第二主体部包括在所述第二方向上相对的第一侧和第二侧,所述第一子类型电源部中所述第一凸出部设置在所述第二主体部的第一侧,所述第二子类型电源部中所述第一凸出部设置在所述第二主体部的第二侧。
- 根据权利要求7或8所述的显示基板,其中,所述第一子像素的主体电极包括多个角部,多个所述角部包括所述第一角部、所述第二角部、所述第三角部和所述第四角部,所述主体电极的每条边或其延长线依次连接形成多边形,且所述多边形的多个顶角存在与对应的主体电极的多个角部不交叠的区域;所述第三角部和与其对应的所述多边形的顶角不交叠的区域面积大于至少部分其他角部中各角部和与该角部对应的多边形的顶角不交叠的区域面积。
- 根据权利要求1-11任一项所述的显示基板,其中,所述至少部分子像素还包括多个第二子像素,沿所述第三方向,所述至少一条电源信号线包括与多个所述第二子像素的至少一个的主体电极交叠的第二电源部,所述第二电源部包括沿所述第一方向延伸的第五对称中心线,所述第二子像素的所述主体电极包括沿所述第一方向延伸的第六对称中心线,同一列所述电源信号线对应的所述第二电源部的所述第五对称中心线和与该第二电源部交叠的所述第二子像素的所述第六对称中心线位于垂直于所述衬底基板 的同一平面内。
- 根据权利要求15所述的显示基板,其中,所述第二子像素的主体电极在所述衬底基板上的正投影与所述第二电源部在所述衬底基板上的正投影交叠,并且交叠面积至少为所述第二子像素的主体电极在所述衬底基板上的正投影面积的90%。
- 根据权利要求15或16所述的显示基板,其中,在所述第二方向上,所述第二电源部的最大尺寸小于所述第一电源部的所述第一主体部的最大尺寸,且所述第二电源部的最大尺寸与所述第一电源部的所述第二主体部的最大尺寸之比为0.9~1.1。
- 根据权利要求15-17任一项所述的显示基板,还包括:多条数据线,沿所述第一方向延伸且沿所述第二方向排列,所述多条数据线与所述多条电源信号线同层设置,其中,相邻两条电源信号线之间设置的所述数据线包括沿所述第二方向排列的第一数据线和第二数据线,所述第一数据线和第二数据线相对于所述第一数据线和第二数据线之间的第七对称中心线对称分布;所述至少部分子像素还包括多个第三子像素,多个所述第三子像素至少一个的发光元件的主体电极与所述数据线至少部分交叠,且所述第三子像素的主体电极与所述数据线的交叠区相对于所述第七对称中心线基本对称。
- 根据权利要求18所述的显示基板,还包括:多个第二连接部,与至少部分所述多条电源信号线同层设置,每个第二连接部包括第一连接件和第二连接件,多个所述第二连接部沿所述第一方向和所述第二方向阵列排布以形成多个第二连接部行和多个第二连接部列,所述电源信号线包括沿所述第一方向排列的多个电源部,相邻两个电源部之间设置有与所述相邻两个电源部均电连接的第一连接部,所述多条电源信号线包括的所述电源部沿所述第一方向和所述第二方向阵列排布以形成多个电源部行和多个电源部列,多个所述第二连接部行和多个所述电源部行在所述第一方向上交替排布,同一第二连接部行中相邻两个第二连接部分布在所述数据线两侧。
- 根据权利要求19所述的显示基板,其中,所述发光元件的所述连接电极与所述第一连接部基本无交叠;在所述第一方向上,所述第一子像素的主体电极的最大尺寸不小于其对应的所述第一电源部中所述第一主体部的最大尺寸。
- 根据权利要求19-20任一项所述的显示基板,其中,所述第一连接件与所述第一子像素的连接电极或所述第二子像素的连接电极电连接,所述第二连接件与所述第三子像素的连接电极电连接。
- 根据权利要求12以及18-21任一项所述的显示基板,其中,所述第一连接部包括至少一个挖孔部,所述挖孔部的面积为所述第一连接部的面积的1/4-1/3。
- 一种显示装置,包括权利要求1-22任一项所述的显示基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2022/096339 WO2023230873A1 (zh) | 2022-05-31 | 2022-05-31 | 显示基板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117501343A true CN117501343A (zh) | 2024-02-02 |
Family
ID=89026641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280001612.5A Pending CN117501343A (zh) | 2022-05-31 | 2022-05-31 | 显示基板及显示装置 |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN117501343A (zh) |
GB (1) | GB202410836D0 (zh) |
WO (1) | WO2023230873A1 (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11587983B2 (en) * | 2019-07-31 | 2023-02-21 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Electroluminescent display module and display device with reduced color cast |
KR20210095771A (ko) * | 2020-01-23 | 2021-08-03 | 삼성디스플레이 주식회사 | 표시 장치 |
CN114097089A (zh) * | 2020-04-26 | 2022-02-25 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
KR20220010690A (ko) * | 2020-07-17 | 2022-01-26 | 삼성디스플레이 주식회사 | 표시장치 |
CN113257885B (zh) * | 2021-07-07 | 2021-09-24 | 北京京东方技术开发有限公司 | 显示面板和显示装置 |
CN114843329A (zh) * | 2022-01-11 | 2022-08-02 | 北京京东方技术开发有限公司 | 显示基板和显示装置 |
-
2022
- 2022-05-31 GB GBGB2410836.7A patent/GB202410836D0/en active Pending
- 2022-05-31 CN CN202280001612.5A patent/CN117501343A/zh active Pending
- 2022-05-31 WO PCT/CN2022/096339 patent/WO2023230873A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
GB202410836D0 (en) | 2024-09-04 |
WO2023230873A1 (zh) | 2023-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7453277B2 (ja) | エレクトロルミネセント表示パネル、及び表示装置 | |
US11776479B2 (en) | Display substrate and display device | |
CN111799320A (zh) | 显示面板以及显示装置 | |
KR20210015929A (ko) | 디스플레이 기판 및 디스플레이 디바이스 | |
CN113692649B (zh) | 显示基板以及显示装置 | |
CN112673477A (zh) | 电致发光显示面板及显示装置 | |
CN117037712A (zh) | 显示基板以及显示装置 | |
EP4145525A1 (en) | Display substrate and display device | |
US20220157921A1 (en) | Display substrate and display device | |
JP2023534083A (ja) | 表示パネル及びその製作方法、表示装置 | |
CN117501343A (zh) | 显示基板及显示装置 | |
WO2024000472A1 (zh) | 显示基板和显示装置 | |
US20240292657A1 (en) | Display substrate and display device | |
US20230200155A1 (en) | Display substrate and display device | |
CN114899211A (zh) | 显示基板以及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |