KR101735670B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101735670B1
KR101735670B1 KR1020100067403A KR20100067403A KR101735670B1 KR 101735670 B1 KR101735670 B1 KR 101735670B1 KR 1020100067403 A KR1020100067403 A KR 1020100067403A KR 20100067403 A KR20100067403 A KR 20100067403A KR 101735670 B1 KR101735670 B1 KR 101735670B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
type semiconductor
electrode
Prior art date
Application number
KR1020100067403A
Other languages
English (en)
Other versions
KR20120006760A (ko
Inventor
송현돈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100067403A priority Critical patent/KR101735670B1/ko
Priority to US13/180,418 priority patent/US8421099B2/en
Publication of KR20120006760A publication Critical patent/KR20120006760A/ko
Application granted granted Critical
Publication of KR101735670B1 publication Critical patent/KR101735670B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0066—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form characterised by the light source being coupled to the light guide
    • G02B6/0073—Light emitting diode [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

발광 소자는 제1 전극층, 상기 제1 전극층 위에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 발광 구조물 위에 상기 발광 구조물로부터 발생된 빛을 흡수하여 파장이 변경된 빛을 방출하는 형광체층 및 상기 발광 구조물과 상기 형광체층 사이에 삽입되어 접착력을 증가시키는 접착 활성화층을 포함한다.

Description

발광 소자{A light emitting device}
실시예는 발광 소자에 관한 것이다.
발광 소자가 조명용으로 응용되기 위해서는 LED를 이용하여 백색광을 얻을 수 있어야 한다. 백색 반도체 발광 장치를 구현하는 방법에는 크게 3가지가 알려져 있다.
첫 번째 방법은 빛의 삼원색인 적색, 녹색, 청색을 내는 3개의 LED를 조합하여 백색을 구현하는 방법으로서, 발광 물질로는 InGaN, AlInGaP 형광체를 이용한다. 두 번째 방법은 자외선 LED를 광원으로 이용하여 삼원색 형광체를 여기시켜 백색을 구현하는 방법으로서, InGaN/R,G,B 형광체를 발광 물질로서 이용한다. 세 번째 방법은 청색 LED를 광원으로 이용하여 황색 형광체를 여기시킴으로써 백색을 구현하는 방법이며, 일반적으로 InGaN/YAG:Ce 형광체를 발광 물질로서 이용한다.
실시예는 발광 소자를 제공한다.
실시예는 따른 발광 소자는 제1 전극층, 상기 제1 전극층 위에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 발광 구조물 위에 상기 발광 구조물로부터 발생된 빛을 흡수하여 파장이 변경된 빛을 방출하는 형광체층, 및 상기 발광 구조물과 상기 형광체층 사이에 삽입되어 접착력을 증가시키는 접착 활성화층을 포함한다. 상기 접착 활성화층은 산화물계 또는 질화물계 물질로 이루어질 수 있다. 상기 제1 전극층은 지지층, 상기 지지층 상의 반사층, 및 상기 반사층과 상기 발광 구조물 사이에 위치하는 오믹 접촉층을 포함할 수 있다. ,
다른 실시예는 따른 발광 소자는 기판, 상기 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층이 순차로 적층되고, 상기 제1 도전형 반도체층의 일부가 노출되도록 식각된 발광 구조물, 상기 제2 도전형 반도체층 표면에 형성되는 투명 전도층, 상기 투명 전도층 상에 형성되는 제1 전극, 상기 투명 전도층 상에 형성되는 형광체층, 상기 투명 전도층과 상기 형광체층 사이에 삽입되어 접착력을 증가시키는 접착 활성화층, 및 상기 식각에 의해 노출되는 제1 도전형 반도체층 상에 형성되는 제2 전극을 포함한다.
실시예는 발광 소자의 형광체층이 박리되는 것을 방지할 수 있는 효과가 있다.
도 1은 실시 예에 따른 발광 소자의 발광 구조물을 나타낸다.
도 2는 실시 예에 따른 수직형 발광 소자를 나타낸다.
도 3은 실시 예에 따른 수평형 발광 소자를 나타낸다.
도 4a 내지 도 4f는 실시 예에 따른 수직형 발광 소자의 제조 방법을 나타낸다.
도 5a 내지 도 5c는 실시 예에 따른 수평형 발광 소자의 제조 방법을 나타낸다.
도 6a 및 도 6b는 접착 활성화층의 형성 과정을 나타낸다.
도 7은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 대해 설명한다.
실시예에 따른 발광 소자는 빛을 발생시키는 반도체층과 발생된 빛의 파장을 변화시키는 형광체층 사이에 나이트라이드(Nitride) 또는 옥사이드(oxide)계 접착 활성화층이 삽입된 구조를 가진다. 이때 삽입되는 접착 활성화층은 반도체층 표면과 형광체층의 계면 사이의 접착력을 향상시킨다.
도 1은 실시 예에 따른 발광 소자의 발광 구조물, 접착 활성화층, 및 형광체를 나타낸다. 도 1을 참조하면, 발광 소자는 발광 구조물(110)과 형광체층(130) 사이에 접착 활성화층(120)이 삽입된 구조를 갖는다. 여기서 접착 활성화층(120)은 발광 구조물(110)과 형광체층(130) 사이의 접착력을 증가시켜주는 기능을 한다. 이때 발광 구조물(110)은 질화물계 반도체층일 수 있으며, 접착 활성화층(120)은 나이트라이드(Nitride) 또는 옥사이드(oxide)계 물질일 수 있다.
발광 구조물(110)은 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 순차적으로 적층된 형태일 수 있다. 제1 도전형은 p형이고, 제2 도전형은 n형일 수 있으며, 또는 그 반대일 수 있다. 이때 제1 도전형 또는 제2 도전형 반도체층의 표면이 광추출면이 될 수 있다.
발광 구조물(110)은 빛을 발생시키며, 형광체층(130)은 발광된 빛을 흡수하여 파장이 변경된 빛을 방출한다. 그리고 발광 구조물(110)과 형광체층(130) 사이에 위치하는 접착 활성화층(120)은 발광 구조물(110)과 형광체층(130) 계면 사이의 접착력을 향상시켜 형광체층이 박리되는 것을 방지할 수 있다. 또한 접착 활성화층은 발광 구조물(110), 예컨대, 제2 도전형 반도체층 표면의 불규칙한 거칠기에 의한 형광체층(130) 공극의 발생을 감소시켜 여기 과정 중에 발생하는 광 손실을 감소시킨다. 이때 접착 활성화층(120)의 물성에 따라 형광체층(130, 예컨대, 황색 형광체층)의 여기 에너지를 향상시킬 수 있다.
도 2는 실시 예에 따른 수직형 발광 소자를 나타낸다. 도 2를 참조하면, 수직형 발광 소자는 제2 전극층(200), 발광 구조물(220), 패시베이션층(passivation layer, 230), 제1 전극(240), 접착 활성화층(245), 및 형광체층(phosphor layer, 250)을 포함한다.
제2 전극층(200)은 지지층(210), 반사층(205), 및 오믹 접촉층(ohmic contact layer, 215)을 포함한다.
지지층(210)은 금속 기판 또는 반도체로 이루어질 수 있다. 예컨대, 지지층(210)은 Cu, Cr, Ni, Ag, Au, Mo, Pd, W 또는 Al 등의 금속 물질로 이루어질 수 있다.
반사층(205)은 유효 휘도를 향상시키기 위하여 지지층(210) 상에 위치하며, Au, Ni, Ag, Al 및 그 합금으로 이루어질 수 있다.
오믹 접촉층(215)은 반사층(205)과 발광 구조물(220) 사이의 오믹 접촉을 위하여 반사층(205)과 발광 구조물(220) 사이에 위치한다. 이때 오믹 접촉층(215)은 ITO(Indium Tin Oxide), ZnO, RuOx, TiOx, IrOx 중 적어도 하나로 구성되는 투명 전도성 산화물로 이루어질 수 있다.
발광 구조물(220)은 제2 도전형 반도체층(222), 활성층(224), 및 제1 도전형 반도체층(226)이 순차로 적층된 다층 구조체이다. 이때 제2 도전형은 p형이고, 제1 도전형은 n형일 수 있으며, 그 역도 가능할 수 있다.
제2 도전형 반도체층(222)은 반사층(205) 상에 위치하며, 질화물계 반도체층, 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 중에서 선택된 질화물계 반도체층일 수 있으며 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
활성층(224)은 제2 도전형 반도체층(222) 상에 위치하며, 제2 도전형 반도체층(222) 및 제1 도전형 반도체층(226)으로부터 제공되는 정공 및 전자의 재결합(recombination) 과정에서 생성되는 에너지에 의해 빛을 발생할 수 있다.
활성층(224)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하며, 양자선(Quantum wire) 구조, 양자점(Quantum dot) 구조, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well) 중 적어도 하나의 구조를 포함하는 형태일 수 있다.
제1 도전형 반도체층(226)은 활성층(224) 상에 위치하며, 질화물계 반도체층, 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 중에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
패시베이션층(passivation layer, 230)은 반사층(205), 오믹 접촉층(215), 및 발광 구조물(220)의 측면을 덮는다. 예컨대, 패시베이션층(230)은 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4) 또는 AlN으로 이루어질 수 있다.
제1 전극(240)은 제1 도전형 반도체층(226)의 표면의 일부 영역(즉 광 추출 면의 일 영역)에 위치한다.
접착 활성화층(245)은 제1 전극(240)이 위치하는 제1 도전형 반도체층(226)의 일부 표면을 제외한 제1 도전형 반도체층(226)의 나머지 표면에 형성된다. 예컨대, 접착 활성화층(245)은 나이트라이드(Nitride) 또는 옥사이드(oxide)계 물질로 이루어진 산화물층 또는 질화물층일 수 있다. 접착 활성화층(245)의 높이는 제1 전극(240)의 상부 표면보다 낮게 형성될 수 있다.
예컨대, 제1 전극(240)의 두께(또는 높이)는 3㎛이고, 접착 활성화층(245)의 두께는 5000Å ~ 1㎛일 수 있다. 접착 활성화층(245)의 두께가 너무 두꺼우면 접착 활성화층(245)에 기인하는 스트레스(stress) 영향이 증가하기 때문이다.
형광체층(250)은 접착 활성화층(245) 표면에 형성된다. 이때 형광체층(250)은 제1 전극(240)의 상부 면보다 높게 형성될 수 있으며, 제1 전극(240)의 상부 표면 일부를 덮도록 형성될 수 있다. 형광체층(250)은 청색, 녹색, 또는 황색 형광체로 이루어질 수 있다.
도 2에 도시된 실시 예에 따른 발광 소자는 제1 도전형 반도체층(226)과 형광체층(250) 사이에 삽입된 접착 활성화층(245)에 의하여 두 계면 사이의 접착력이 증가함으로써 형광체층이 박리되는 것을 방지할 수 있고, 제1 도전형 반도체층(226) 표면의 불규칙한 거칠기에 의한 형광체층(250) 공극의 발생을 감소시켜 여기 과정 중에 발생하는 광 손실이 감소하며, 접착 활성화층(245)의 물성에 따라 형광체층(250, 예컨대, 황색 형광체층)의 여기 에너지가 향상될 수 있다.
도 3은 실시 예에 따른 수평형 발광 소자를 나타낸다. 도 3을 참조하면, 수평형 발광 소자는 기판(310) 상에 형성되는 발광 구조물(340), 투명 전도층(345), 제1 전극(352), 제2 전극(354), 접착 활성화층(360), 및 형광체층(370)을 포함한다.
기판(310)은 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, SiC, Ga2O3 및 질화물 반도체 기판 중 어느 하나 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.
발광 구조물(340)은 제1 도전형 반도체층(320), 활성층(325), 및 제2 도전형 반도체층(330)이 기판(310) 상에 순차로 적층된 다층 구조체이다. 이때 제1 도전형 반도체층(320)과 기판(310) 사이에 도핑되지 않은 반도체층(미도시, 예컨대, undoped GaN))이 개재될 수 있다. 이때 제1 도전형은 n형이고, 제2 도전형은 p형일 수 있다.
제1 도전형 반도체층(320)은 질화물계 반도체층일 수 있다. 예컨대, 제1 도전형 반도체층(320)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 선택될 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.
활성층(325)은 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 예컨대, 활성층(325)은 단일 또는 다중 양자 우물 구조일 수 있다.
제2 도전형 반도체층(330)은 질화물계 반도체층일 수 있다. 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 선택될 수 있으며, p형 도펀트(예: Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
발광 구조물(340)은 제1 도전형 반도체층(320)의 일부를 노출하도록 다층 구조체의 일 측의 제2 도전형 반도체층(330), 활성층(325) 및 제1 도전형 반도체층(320)의 일부가 식각된 구조이다. 이때 제1 도전형 반도체층(320)의 일부를 노출하는 식각을 메사 식각(mesa etching)이라 하며, 메사 식각에 의하여 노출되는 제1 도전형 반도체층(320)의 일부를 식각 영역이라 한다.
투명 전도층(345)은 제2 도전형 반도체층(330) 표면에 형성된다. 예컨대, 투명 전도층(345)은 메사 식각에 의하여 식각되지 않은 제2 도전형 반도체층(330) 표면에 형성될 수 있다.
투명 전도층(345)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(325)으로부터 제2 도전형 반도체층(330)으로 방출되는 빛의 추출 효율을 증가시킨다.
예컨대 투명 전도층(345)은 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 중 적어도 어느 하나의 물질로 이루어질 수 있다. 투명 전도층(345)은 광 추출 효율을 향상시키는 것이므로 다른 실시예에서는 생략될 수도 있다.
제2 전극(352)은 투명 전도층(345) 일부 표면에 형성된다. 그리고 제1 전극(354)은 식각 영역 상에 형성된다.
접착 활성화층(360)은 제2 전극(352)이 위치하는 투명 전도층(345)의 일부 표면을 제외한 투명 전도층(345)의 나머지 표면을 덮는다. 예컨대, 접착 활성화층(360)은 산화물층 또는 질화물층일 수 있다. 접착 활성화층(360)은 제2 전극(352)의 상부 표면보다 낮게 형성될 수 있다. 접착 활성화층(360)의 높이는 제2 전극(352)의 높이보다 작을 수 있다.
형광체층(370)은 접착 활성화층(360) 표면에 형성된다. 형광체층(370)은 제2 전극(352)보다 높게 형성될 수 있으며, 제2 전극(352)의 상부 표면과 제1 전극(354)의 상부 표면 각각을 노출시킨다. 또한 형광체층(370)은 제2 전극(352) 및 제1 전극(354) 각각의 상부 표면 일부를 덮도록 형성될 수 있다.
투명 전도층(345)과 형광체층(350) 사이에 접착 활성화층(360)이 삽입됨으로써 투명 전도성층(345)과 형광체층(350) 사이의 접착력을 증가시켜 형광체층이 박리되는 것을 방지할 수 있고, 접착 활성화층(360)의 물성에 따라 형광체층(350, 예컨대, 황색 형광체층)의 여기 에너지를 향상시킬 수 있다.
도 4a 내지 도 4f는 실시 예에 따른 수직형 발광 소자의 제조 방법을 나타낸다.
먼저 도 4a에 도시된 바와 같이, 기판(405) 상에 제1 도전형 반도체층(422), 활성층(424), 및 제2 도전형 반도체층(426)이 순차로 적층된 발광 구조물(420)을 형성한다. 이때 기판(405)과 제1 도전형 반도체층(422) 사이에는 격자 상수의 차이를 완화시키기 위하여 버퍼층 또는/및 도핑되지 않은 반도체층(410)을 형성할 수 있다.
발광 구조물(420)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성할 수 있으며, 이때 성장되는 발광 구조물(420)은 질화물계 물질, 예컨대 질화 갈륨(GaN)일 수 있다.
예컨대, 제1 도전형 반도체층(422)은 n-GaN일 수 있으며, 활성층(424)은 GaN 또는 InGaN 등의 GaN계 물질을 이용하여 단일 또는 다중 양자 우물 구조를 갖는 형태일 수 있고, 제2 도전형 반도체층(426)은 p-GaN일 수 있다.
다음으로 도 4b에 도시된 바와 같이, 개개의 발광 소자 단위로 발광 구조물(420)을 식각한다. 유도 결합형 플라즈마 반응성 이온 식각을 통하여 버퍼층(410)이 노출될 때까지 발광 구조물(420)을 식각할 수 있으며, 이때 식각된 발광 구조물(420-1)의 측벽은 경사지도록 형성될 수 있다.
그리고 발광 구조물(420-1) 표면에 패시베이션층(430)을 형성한다. 예컨대, 플라즈마 화학기상증착방법(PECVD)을 통하여 SiO2, Si3N4, 또는 AlN을 발광 구조물(420-1) 표면에 증착하여 패시베이션층(430)을 형성할 수 있다.
다음으로 도 4b 및 도 4c에 도시된 바와 같이, 패시베이션층(430)을 식각하여 제2 도전형 반도체층(426)의 상부 표면을 노출시키는 개구부를 형성한다. 그리고 노출되는 제2 도전형 반도체층(426) 상에 제2 전극층(440)을 형성한다. 이때 제2 전극층(440)은 오믹 접촉층(ohmic contact layer, 432), 반사층(435), 및 지지층(437)을 포함한다.
제2 도전형 반도체층(426)에 오믹 접촉되어 발광 구조물(420-1)에 전원이 원활히 공급되도록 하기 위하여 노출되는 제2 도전형 반도체층(426) 표면에 오믹 접촉층(432)을 형성한다. 오믹 접촉층(432)은 예컨대, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd 중 적어도 하나를 포함할 수 있다. 오믹 접촉층(432)은 제2 도전형의 반도체층(426)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.
그리고 발광 구조물(420-1)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시키기 위하여 오믹 접촉층(432) 상에 반사층(435)을 형성한다. 반사층(435)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 반사층(435)은 광 효율을 증가시키기 위한 것으로 반드시 형성되어야 하는 것은 아니다.
다음으로 패시베이션층(430) 및 반사층(435) 상에 지지층(437)을 형성한다. 예컨대, 지지층(437)은 Cu, Cr, Ni, Ag, Au, Mo, Pd, W, Cu-W, Al, 캐리어 웨이퍼(예:Si, Ge,GaAs,ZnO,SiC,SiGe,GaN 등) 등으로 구현될 수 있다. 지지층(437)은 발광 구조물(420-1)에 본딩되거나, 도금층으로 형성되거나, 또는 전도성 시트 형태로 부착될 수 있다.
도 4d부터는 도 4c에 도시된 구조물을 뒤집어서 도시한다. 도 4d에 도시된 바와 같이, 레이저 리프트 오프(Laser Lift Off) 공정 등을 통하여 기판(405)을 발광 구조물(420-1)로부터 분리하여 제거한다. 그리고 기판(405) 제거 후 노출되는 버퍼층(410)을 제거하여 제1 도전형 반도체층(422)을 노출시킨다.
도 4e에 도시된 바와 같이, 노출되는 제1 도전형 반도체층(422)의 일부 표면에 제1 전극(450)을 형성한다. 제1 전극(450)은 스퍼터링 또는 증착(evaporation) 공정을 통하여 Ti/Al, Ti/Cu, Ti/Ni 등의 금속 물질을 증착하고, 증착된 금속 물질을 패터닝(patterning)하여 형성할 수 있다.
그리고 제1 전극(450)이 형성된 제1 도전형 반도체층(422) 표면에 접착 활성화층(455)을 형성한다. 예컨대, CVD(chemical Vapor Deposition)와 같은 증착법을 통하여 나이트라이드(Nitride)계 물질로 이루어진 질화물층 또는 옥사이드(oxide)계 물질로 이루어진 산화물층(oxide layer)을 제1 전극(450)이 형성된 제1 도전형 반도체층(422) 표면에 증착하여 접착 활성화층(455)을 형성할 수 있다.
도 6a 및 도 6b는 접착 활성화층(455)의 형성 과정을 나타낸다. 먼저 도 6a에 도시된 바와 같이, 질화 갈륨계 반도체층(예컨대, GaN)인 제1 도전형 반도체층(422)의 표면은 성장 완료 후 불규칙한 거칠기를 갖는다. 즉 성장 완료 후 제1 도전형 반도체층(422)의 표면은 불규칙한 요철들이 형성된다. 또는 광 추출 효과를 증가시키기 위하여 인위적으로 제1 도전형 반도체층(422) 표면에 요철을 형성할 수도 있다.
이러한 요철들이 형성된 제1 도전형 반도체층(422)의 표면에 옥사이드 또는 나이트라이드를 증착하면, 요철들 사이에 옥사이드 또는 나이트라이드가 채워진다.
구체적으로 설명하면, 도 6a에 도시된 바와 같이, 제1 도전형 반도체층(422, 예컨대, GaN)이 성장 완료되어 공기 중에 노출되면 제1 도전형 반도체층(422)의 극성면들(polar faces)이 만나는 곳(605), 즉 요철의 오목한 부분 주위로 갈륨(Ga)이 확산(out-diffusion)되어 요철의 오목한 부분(605) 주위에 갈륨 덩어리들(610)이 모인다.
이러한 갈륨 덩어리들(610)은 옥사이드(oxide) 또는 나이트라이드(nitride) 증착시 시드(seed) 역할을 하여 증착 반응을 촉진시킨다. 따라서 요철의 오목한 부분(605)에 증착되는 옥사이드 또는 나이트라이드의 증착 속도가 다른 부위에 비하여 빠르게 진행됨에 따라 제1 도전형 반도체층(422)의 요철들에 기인하는 공극이 나이트라이드 또는 옥사이드계 물질로 완충될 수 있다.
다음으로 도 6b에 도시된 바와 같이, 제1 도전형 반도체층(422)의 요철들에 기인하는 공극이 나이트라이드 또는 옥사이드계 물질로 완충된 후에는 제1 도전형 반도체층(422)의 표면에 콘포멀한(conformal) 접착 활성화층(455) 코팅이 이루어진다. 그리고 요철들 사이의 공극이 접착 활성화층(455)에 의하여 완충됨에 따라 접착 활성화층(455) 상에 형성되는 형광체층(460)과의 접촉 면적이 증가하고, 이로 인하여 형광체층(460)의 접착력이 증가할 수 있다.
제1 도전형 반도체층(422) 표면의 요철의 오목한 부분(605)의 깊이(a)가 7000Å일 때, 증착되는 접착 활성화층(455)의 두께(b)는 5000Å ~ 1㎛가 되도록 옥사이드 또는 나이트라이드를 증착시킬 수 있다. 이는 증착되는 접착 활성화층(455)의 두께가 너무 두꺼우면 접착 활성화층(455)에 기인하는 스트레스(stress) 영향이 크기 때문이다. 이때 b는 요철의 볼록한 부분으로부터의 두께를 말한다.
접착 활성화층(455)은 제1 전극(450)보다 낮게 형성될 수 있다. 즉 접착 활성화층(455)의 두께(또는 높이)는 제1 전극(450)의 두께보다 작을 수 있다. 예컨대, 제1 전극(450)의 두께(또는 높이)는 3㎛이고, 접착 활성화층(455)의 두께는 5000Å ~ 1㎛일 수 있다.
다음으로 도 4f에 도시된 바와 같이, 접착 활성화층(455) 상에 형광체층(460)을 형성한다. 예컨대, 스퍼터링, 전자빔 증발, CVD 또는 ALD 등의 일반적인 증착 공정을 이용하여 형광체층(460)을 접착 활성화층(455) 표면에 코팅한다. 접착 활성화층(455)이 콘포멀(conformal)하게 코팅됨에 따라 접착 활성층(455) 표면에 형광체층(460)의 콘포멀한 코팅도 양호하게 이루어질 수 있다.
이때 형성되는 형광체층(460)은 청색, 녹색, 또는 황색 형광체로 이루어질 수 있다. 그리고 형광체층(460)을 선택적으로 식각하여 제1 전극(450)을 노출시킨다.
상술한 바와 같이 접착 활성화층(455)은 제1 도전형 반도체층(422)과 형광체층(460) 사이의 접착력을 향상시킬 수 있고, 제1 도전형 반도체층(422)의 불규칙한 거칠기에 기인하는 형광체층(460)의 공극의 발생을 방지하여 여기 과정 중에 발생하는 광의 손실을 감소시킬 수 있다.
도 5a 내지 도 5c는 본 발명의 다른 실시 예에 따른 수평형 발광 소자의 제조 방법을 나타낸다.
먼저 도 5a에 도시된 바와 같이, 기판(510) 상에 제1 도전형 반도체층(520), 활성층(525), 및 제2 도전형 반도체층(530)을 순차로 형성한다. 예컨대, 사파이어 기판(510) 상에 n형 GaN층(520), GaN층과 InGaN층이 적층된 활성층(520), P형 GaN층(530)을 순차로 형성할 수 있다. 형성 방법은 도 4a에서 설명한 바와 같다.
다음으로 도 5b에 도시된 바와 같이, 제2 도전형 반도체층(530), 활성층(525), 및 제1 도전형 반도체층(520)을 순차로 선택적으로 식각함으로써 제1 도전형 반도체층(520)의 일부 영역을 노출시키는 발광 구조물(540)을 형성한다. 이때 식각에 의하여 드러나는 제1 도전형 반도체층(520)의 다른 일부 영역을 식각 영역이라 한다.
다음으로 제2 도전형 반도체층(530)의 상부 표면에 투명 전도층(545)을 형성한다. 그리고 투명 전도층(545) 상에 제2 전극(552)을 형성하고, 식각 영역 상에 제1 전극(554)을 형성한다.
다음으로 도 5c에 도시된 바와 같이, 투명 전도층(545) 표면에 접착 활성화층(560)을 형성한다. 이때 접착 활성화층(560)은 발광 구조물(540)의 측벽 및 식각 영역 표면에도 형성될 수 있다. 형성 방법은 도 4e에서 설명한 바와 동일하다.
다음으로 접착 활성화층(560) 표면에 형광체층(570)을 형성하고, 형성된 형광체층(570)을 선택적으로 식각하여 제2 전극(552) 및 제1 전극(554)의 상부 표면을 노출하는 개구부(582,584)를 형성한다. 형광체층(570)의 형성 방법은 도 4f에서 설명한 바와 동일하다.
도 7은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다. 도 7을 참조하면, 실시 예에 따른 발광 소자 패키지는 패키지 몸체(710), 제1 금속층(712), 제2 금속층(714), 발광 소자(720), 반사판(725), 와이어(730), 및 봉지층(740)을 포함한다.
패키지 몸체(710)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(710)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(712) 및 제2 금속층(714)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(710)의 표면(710)에 배치된다. 발광 소자(720)는 제1 금속층(712) 및 제2 금속층(714)과 전기적으로 연결된다.
예컨대, 도 2에 도시된 발광 소자의 제2 전극층(200)은 제2 금속층(714)에 전기적으로 연결되고, 제1 전극(240)은 와이어(730)의 일측과 접합되고, 와이어(730)의 타측은 제1 금속층(712)에 접합될 수 있다.
도 7에 도시된 발광 소자(720)는 도 2에 도시된 수직형 발광 소자가 탑재된 것을 도시하지만, 이에 한정하는 것은 아니며, 도 3에 도시된 수평형 발광 소자가 탑재될 수 있다.
반사판(725)은 발광 소자에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(710)의 캐버티 측벽에 형성된다. 반사판(725)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
봉지층(740)은 패키지 몸체(710)의 캐버티 내에 위치하는 발광 소자(720)를 포위하여 발광 소자(720)를 외부 환경으로부터 보호한다. 봉지층(740)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(740)은 발광 소자(720)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.
실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
상술한 바와 같이 실시 예에 따른 발광 소자, 및 발광 소자 패키지는 접착 활성화층을 발광 구조물과 형광체층 사이에 삽입하여 발광 구조물과 형광체층 계면 간의 접착력을 향상시킴으로써 코팅된 형광체층이 박리되는 것을 방지하고, 코팅된 형광체의 공극 발생을 억제하여 여기 과정 중에 광의 손실을 감소시키며, 접착 활성화층의 물성에 따라 형광체층의 여기 에너지의 활성화를 향상시킬 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110,310: 기판, 210,440: 지지층, 220,340: 발광 구조물,
222, 320,426: 제2 도전형 반도체층, 224,325,424: 활성층,
226,330,422: 제1 도전형 반도체층, 230,430: 패시베이션층,
552: 제2 전극, 240,450,554: 제1 전극,
120,245,360,455,560: 접착 활성화층, 130,250,370,570: 형광체층,
582,584: 개구부, 605: 극성면들이 만나는 곳, 610: 갈륨 덩어리들,
710: 패키지 몸체, 712: 제1 금속층, 714: 제2 금속층,
720: 발광 소자, 725: 반사판, 730: 와이어, 740: 봉지층.

Claims (11)

  1. 제2 전극;
    상기 제2 전극 위에 배치되는 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 도전형 반도체층 상에 배치되는 형광체층; 및
    상기 제1 도전형 반도체층과 상기 형광체층 사이에 배치되는 접착 활성화층을 포함하며,
    상기 제1 도전형 반도체층 표면에는 요철이 형성되며, 상기 접착 활성화층은 상기 요철의 오목한 부분을 채우는 발광 소자.
  2. 제1항에 있어서, 상기 제2 전극은,
    지지층;
    상기 지지층 상의 반사층; 및
    상기 반사층과 상기 발광 구조물 사이에 배치되는 오믹 접촉층을 포함하는 발광 소자.
  3. 제1항에 있어서, 상기 접착 활성화층은,
    산화물계 또는 질화물계 물질로 이루어지는 발광 소자.
  4. 제1항에 있어서, 상기 접착 활성화층은,
    5000Å ~ 1um의 두께를 갖는 발광 소자.
  5. 제1항에 있어서, 상기 발광 소자는,
    상기 발광 구조물 상에 형성되는 제1 전극을 더 포함하며,
    상기 접착 활성화층의 두께는 상기 제1 전극의 두께보다 작은 발광 소자.
  6. 제1항에 있어서,
    상기 제1 도전형 반도체층은 갈륨을 포함하는 질화물 반도체층이고,
    상기 요철의 오목한 부분 주위에 갈륨 덩어리가 모이는 발광 소자.
  7. 제2항에 있어서,
    상기 반사층의 측면, 상기 오믹 접촉층의 측면, 및 상기 발광 구조물의 측면 상에 배치되는 패시베이션층을 더 포함하는 발광 소자.
  8. 패키지 몸체;
    서로 전기적으로 분리되고, 상기 패키지 몸체에 배치되는 제1 및 제2 금속층들; 및
    상기 제1 및 제2 금속층들과 전기적으로 연결되는 청구항 제1항 내지 제7항 중 어느 한 항에 기재된 발광 소자를 포함하는 발광 소자 패키지.
  9. 삭제
  10. 삭제
  11. 삭제
KR1020100067403A 2010-07-13 2010-07-13 발광 소자 KR101735670B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100067403A KR101735670B1 (ko) 2010-07-13 2010-07-13 발광 소자
US13/180,418 US8421099B2 (en) 2010-07-13 2011-07-11 Light emitting device, light emitting device package, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100067403A KR101735670B1 (ko) 2010-07-13 2010-07-13 발광 소자

Publications (2)

Publication Number Publication Date
KR20120006760A KR20120006760A (ko) 2012-01-19
KR101735670B1 true KR101735670B1 (ko) 2017-05-15

Family

ID=45466243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100067403A KR101735670B1 (ko) 2010-07-13 2010-07-13 발광 소자

Country Status (2)

Country Link
US (1) US8421099B2 (ko)
KR (1) KR101735670B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI515936B (zh) * 2011-12-15 2016-01-01 友達光電股份有限公司 發光裝置及其製作方法
JP5985322B2 (ja) * 2012-03-23 2016-09-06 株式会社東芝 半導体発光装置及びその製造方法
JP2013232503A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体発光装置
US9437783B2 (en) * 2012-05-08 2016-09-06 Cree, Inc. Light emitting diode (LED) contact structures and process for fabricating the same
CN103794703B (zh) * 2012-11-02 2017-04-19 展晶科技(深圳)有限公司 发光二极管及其制造方法
JP2014187325A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体発光装置及びその製造方法
US10797188B2 (en) * 2014-05-24 2020-10-06 Hiphoton Co., Ltd Optical semiconductor structure for emitting light through aperture
WO2019066914A1 (en) * 2017-09-29 2019-04-04 Intel Corporation III-N TRANSISTORS WITH TUNNEL POLARIZATION JUNCTION
US11183613B2 (en) * 2017-09-29 2021-11-23 Intel Corporation Group III-nitride light emitting devices including a polarization junction
WO2019066908A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE POLARIZATION JUNCTION DIODE
WO2019066916A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III COMPLEMENTARY TYPE NITRIDE TRANSISTORS WITH COMPLEMENTARY POLARIZATION JUNCTIONS
US11744091B2 (en) 2017-12-05 2023-08-29 Sony Corporation Imaging element, stacked-type imaging element, and solid-state imaging apparatus to improve charge transfer
TWI820114B (zh) * 2018-04-20 2023-11-01 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
US11156790B2 (en) * 2018-06-07 2021-10-26 University College Cork Fiber-less photonic system in an integrated package
US11545597B2 (en) * 2018-09-28 2023-01-03 Lumileds Llc Fabrication for precise line-bond control and gas diffusion between LED components
JP6902569B2 (ja) * 2019-04-17 2021-07-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184305A1 (en) 2004-02-19 2005-08-25 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device and method for fabricating the same

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5648032A (en) * 1979-09-28 1981-05-01 Hitachi Ltd Phosphor screen forming method for color picture tube
US6304588B1 (en) * 1997-02-07 2001-10-16 Xerox Corporation Method and structure for eliminating polarization instability in laterally-oxidized VCSELs
US6340824B1 (en) * 1997-09-01 2002-01-22 Kabushiki Kaisha Toshiba Semiconductor light emitting device including a fluorescent material
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
AU6071501A (en) * 2000-06-08 2001-12-17 Showa Denko Kabushiki Kaisha Semiconductor light-emitting device
JP4077170B2 (ja) * 2000-09-21 2008-04-16 シャープ株式会社 半導体発光装置
JP2002170989A (ja) * 2000-12-04 2002-06-14 Sharp Corp 窒化物系化合物半導体発光素子
US20020125821A1 (en) * 2001-03-12 2002-09-12 University Of Cincinnati Electroluminescent display formed on glass with a thick film dielectric layer
US20020131462A1 (en) * 2001-03-15 2002-09-19 Chao-Kun Lin Intracavity contacted long wavelength VCSELs with buried antimony layers
CN1323441C (zh) * 2001-10-12 2007-06-27 日亚化学工业株式会社 发光装置及其制造方法
JP2004056088A (ja) * 2002-05-31 2004-02-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
US6903381B2 (en) * 2003-04-24 2005-06-07 Opto Tech Corporation Light-emitting diode with cavity containing a filler
EP1658642B1 (en) * 2003-08-28 2014-02-26 Panasonic Corporation Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
EP1658643B1 (de) * 2003-08-29 2018-11-14 OSRAM Opto Semiconductors GmbH Strahlungemittierendes halbleiterbauelement
CN100459189C (zh) * 2003-11-19 2009-02-04 日亚化学工业株式会社 半导体元件
JP2005191420A (ja) * 2003-12-26 2005-07-14 Stanley Electric Co Ltd 波長変換層を有する半導体発光装置およびその製造方法
JP2005209795A (ja) * 2004-01-21 2005-08-04 Koito Mfg Co Ltd 発光モジュール及び灯具
JP2005223165A (ja) * 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
US20050236636A1 (en) * 2004-04-23 2005-10-27 Supernova Optoelectronics Corp. GaN-based light-emitting diode structure
JP3904571B2 (ja) * 2004-09-02 2007-04-11 ローム株式会社 半導体発光装置
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
US8174037B2 (en) * 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
JP4973189B2 (ja) * 2004-10-19 2012-07-11 日亜化学工業株式会社 半導体素子
US7352011B2 (en) * 2004-11-15 2008-04-01 Philips Lumileds Lighting Company, Llc Wide emitting lens for LED useful for backlighting
JP4950557B2 (ja) * 2005-05-31 2012-06-13 三洋電機株式会社 半導体発光装置
KR100631992B1 (ko) * 2005-07-19 2006-10-09 삼성전기주식회사 측면 방출형 이중 렌즈 구조 ｌｅｄ 패키지
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
KR20080077259A (ko) * 2005-12-08 2008-08-21 더 리전츠 오브 더 유니버시티 오브 캘리포니아 고효율 발광 다이오드
KR100867519B1 (ko) * 2006-02-02 2008-11-07 삼성전기주식회사 발광 다이오드 모듈
KR101342652B1 (ko) * 2006-11-15 2013-12-16 삼성디스플레이 주식회사 액정 표시 장치
EP2087563B1 (en) * 2006-11-15 2014-09-24 The Regents of The University of California Textured phosphor conversion layer light emitting diode
WO2008127460A2 (en) * 2006-12-08 2008-10-23 Evident Technologies Light-emitting device having semiconductor nanocrystal complexes
US8604506B2 (en) * 2007-02-22 2013-12-10 Sharp Kabushiki Kaisha Surface mounting type light emitting diode and method for manufacturing the same
TWI369009B (en) * 2007-09-21 2012-07-21 Nat Univ Chung Hsing Light-emitting chip device with high thermal conductivity
US8026527B2 (en) * 2007-12-06 2011-09-27 Bridgelux, Inc. LED structure
KR20090106299A (ko) * 2008-04-05 2009-10-08 송준오 오믹접촉 광추출 구조층을 구비한 그룹 3족 질화물계반도체 발광다이오드 소자 및 이의 제조 방법
US20090261708A1 (en) * 2008-04-21 2009-10-22 Motorola, Inc. Glass-phosphor capping structure for leds
JP5057398B2 (ja) * 2008-08-05 2012-10-24 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US7932529B2 (en) * 2008-08-28 2011-04-26 Visera Technologies Company Limited Light-emitting diode device and method for fabricating the same
KR100982990B1 (ko) * 2008-09-03 2010-09-17 삼성엘이디 주식회사 파장변환플레이트 및 이를 이용한 발광장치
JP2010062493A (ja) * 2008-09-08 2010-03-18 Stanley Electric Co Ltd 半導体発光素子および半導体発光素子の製造方法
US7923741B1 (en) * 2009-01-05 2011-04-12 Lednovation, Inc. Semiconductor lighting device with reflective remote wavelength conversion
KR101594620B1 (ko) * 2009-07-14 2016-02-17 엘지디스플레이 주식회사 백라이트 유닛 및 이를 구비한 액정표시장치
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101081135B1 (ko) * 2010-03-15 2011-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101591991B1 (ko) * 2010-12-02 2016-02-05 삼성전자주식회사 발광소자 패키지 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184305A1 (en) 2004-02-19 2005-08-25 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device and method for fabricating the same

Also Published As

Publication number Publication date
US20120012869A1 (en) 2012-01-19
KR20120006760A (ko) 2012-01-19
US8421099B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
KR101735670B1 (ko) 발광 소자
CN101882660B (zh) 发光器件、封装和系统
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101114191B1 (ko) 발광소자
US8969897B2 (en) Light emitting device
KR101752663B1 (ko) 발광소자 및 발광소자 제조방법
US11094860B2 (en) Wafer-level solid state transducer packaging transducers including separators and associated systems and methods
KR101047720B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101039904B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101182920B1 (ko) 발광 소자 및 그 제조방법
JP2014086727A (ja) 発光素子及び発光素子パッケージ
KR20130066308A (ko) 발광소자
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20130072825A (ko) 발광소자
KR101663192B1 (ko) 발광 소자
KR20120005662A (ko) 발광 소자
KR102237148B1 (ko) 발광소자 제조방법
KR20110101427A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101104645B1 (ko) 발광 소자 및 그의 제조 방법
KR101777263B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101745996B1 (ko) 발광소자
KR102362307B1 (ko) 발광 소자
KR101681573B1 (ko) 발광소자의 제조방법
KR101650021B1 (ko) 발광 소자
KR101838016B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant