KR20120005662A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20120005662A
KR20120005662A KR1020100066211A KR20100066211A KR20120005662A KR 20120005662 A KR20120005662 A KR 20120005662A KR 1020100066211 A KR1020100066211 A KR 1020100066211A KR 20100066211 A KR20100066211 A KR 20100066211A KR 20120005662 A KR20120005662 A KR 20120005662A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
light emitting
conductive semiconductor
emitting device
Prior art date
Application number
KR1020100066211A
Other languages
English (en)
Inventor
송현돈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100066211A priority Critical patent/KR20120005662A/ko
Publication of KR20120005662A publication Critical patent/KR20120005662A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Abstract

발광 소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치하는 활성층, 상기 활성층 상에 위치하는 제2 도전형 반도체층, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 중 어느 하나의 표면에 형성되며, 서로 다른 경사각을 갖는 경사 측면들로 이루어지는 측면을 갖는 돌출부들과 상기 돌출부들 사이에 위치하는 오목부를 포함하는 제1 요철 패턴, 및 상기 제1 요철 패턴 표면의 일부에 형성되는 제2 요철 패턴을 포함하며, 상기 오목부의 깊이는 상기 제2 요철 패턴의 높이보다 크다.

Description

발광 소자{A light emitting device}
실시예는 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되고 있다.
질화물계 반도체는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자에 이용되고 있다. 이에 대한 이유 중 하나는 질화물계 반도체(예컨대, GaN)가 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색광, 청색광 및 백색광을 방출하는 반도체층들을 제조할 수 있기 때문이다.
실시 예는 광 추출 효율을 증가할 수 있는 발광 소자, 그 제조 방법, 및 발광 소자 패키지를 제공한다.
실시 예에 따른 발광 소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치하는 활성층, 상기 활성층 상에 위치하는 제2 도전형 반도체층, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 중 어느 하나의 표면에 형성되며, 서로 다른 기울기를 갖는 경사 측면들로 이루어지는 측면을 갖는 돌출부들과 상기 돌출부들 사이에 위치하는 오목부를 포함하는 제1 요철 패턴, 및 상기 제1 요철 패턴 표면의 일부에 형성되는 제2 요철 패턴을 포함하며, 상기 오목부의 깊이는 상기 제2 요철 패턴의 높이보다 크다.
실시 예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지는 광 추출 효율을 증가할 수 있는 효과가 있다.
도 1은 실시 예에 따른 발광 소자의 발광 구조체의 단면도를 나타낸다.
도 2a 내지 도 2c는 실시예에 따른 발광 소자의 발광 구조체를 형성하는 방법을 나타낸다.
도 3은 실시 예에 따른 수직형 발광 소자를 나타낸다.
도 4는 실시 예에 따른 수평형 발광 소자를 나타낸다.
도 5는 도 1에 도시된 돌출부를 나타낸다.
도 6은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 대해 설명한다.
도 1은 실시 예에 따른 발광 소자의 발광 구조체(100)의 단면도를 나타낸다. 도 1을 참조하면, 발광 구조체(100)는 제1 도전형 반도체층(110), 활성층(120), 및 제2 도전형 반도체층(130)이 순차로 적층된 다층 구조체이며, 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130) 중 어느 하나의 반도체층에 제1 요철 패턴(140) 및 제2 요철 패턴(160)이 형성된다.
도 1에서는 제2 도전형 반도체층(130)에 제1 요철 패턴(140) 및 제2 요철 패턴(160)이 형성되는 실시예를 도시한다. 이때 제1 도전형은 p형, 제2 도전형은 n형일 수 있으며, 그 반대일 수도 있다.
제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130)은 질화물계 반도체층일 수 있다. 예컨대, 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 어느 하나에 의하여 구성될 수 있다.
활성층(120)은 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130)으로부터 제공되는 정공 및 전자의 재결합(recombination) 과정에서 생성되는 에너지에 의해 빛을 발생한다.
제1 요철 패턴(140)은 제2 도전형 반도체층(130) 내부에 일정한 간격으로 이격하여 형성되는 돌출부들(144) 및 돌출부들(144) 사이에 형성되는 오목부(142)를 포함한다.
돌출부들(144) 각각은 상부면(151)과 측면(예컨대, 150)으로 구성될 수 있다. 상부면(151)은 제2 도전형 반도체층(130)의 표면과 동일 평면일 수 있다.
돌출부들(144) 각각의 측면(150)은 서로 다른 기울기를 갖는 경사 측면들(152,154)로 이루어질 수 있다. 예컨대, 도 1에 도시된 바와 같이, 돌출부들(144) 각각의 측면(150)은 제1 기울기(θ1)를 갖는 제1 경사 측면(152)과 제2 기울기(θ2)를 갖는 제2 경사 측면(154)을 포함한다.
이때 제1 기울기(θ1)는 제1 도전형 반도체층(110), 활성층(120), 및 제2 도전형 반도체층(130)이 적층되는 방향과 수직인 방향을 기준으로 경사진 각도를 의미한다. 예컨대, GaN이 성장 방향([002])을 사파이어 기판을 기준으로 90°라 할 때, 사파이어 기판과 이루는 기울기일 수 있다.
제1 기울기(θ1)는 0°보다 크고 56°보다 작거나 같은 수 있으며, 제2 기울기(θ2)는 90°일 수 있다(0°＜ θ1 ≤ 56°, θ2 = 90°).
제2 도전형 반도체층(130) 내부에 형성되는 오목부(142)의 깊이(A)는 제2 도전형 반도체층(130)의 두께의 1/2 보다 크고, 제2 도전형 반도체층(130)의 두께보다 작다. 또한 돌출부들(144) 사이의 거리(B)는 활성층(120)으로부터 오목부(142)까지의 거리(C)보다 크거나 같다.
예컨대, 제2 도전형 반도체층(130)의 두께가 4㎛일 때, 활성층(120)으로부터 오목부(142)까지의 거리(C)는 1~1.5㎛이고, 오목부(142)의 깊이(A)는 2.5 ~ 3㎛이고, 돌출부들(144) 사이의 거리(B)는 3㎛일 수 있다.
도 5는 도 1에 도시된 돌출부(144)를 나타낸다. 도 5를 참조하면, 돌출부(144)는 하나의 상부면(151)과 측면(예컨대, 150)을 포함한다.
그러나 도 5에 도시된 돌출부(144)의 형상은 하나의 실시 예이며, 돌출부(144)는 다양한 형태일 수 있다. 돌출부(144)의 측면(150)은 제1 기울기(θ1)를 갖는 제1 경사 측면(152) 및 제2 기울기(θ2)를 갖는 제2 경사 측면(154)을 포함하는 형태이다.
제2 요철 패턴(160)은 오목부(142) 및 돌출부들(144)의 상부면(151)에 형성되며, 또한 상기 돌출부들(144)의 경사 측면들 중 적어도 하나의 경사 측면에 형성된다.
예컨대, 제2 요철 패턴(160)은 제1 경사 측면(152)에 형성될 수 있다. 이때 형성되는 제2 요철 패턴(160)은 불규칙한 주기를 갖는 요철 구조일 수 있으며, 제2 요철 패턴(160)의 높이는 오목부(142)의 깊이(A)보다 작다. 예컨대, 오목부(142)의 깊이(A)는 2.5 ~ 3㎛이고, 제2 요철 패턴(160)의 높이는 0.7㎛일 수 있다.
실시예에 따른 발광 소자의 발광 구조체(100)는 제2 도전형 반도체층(130) 내에 제1 요철 패턴(140)이 형성됨에 따라 제2 도전형 반도체층(130, 예컨대, GaN)의 두께가 얇아지므로 광 추출 효율이 증가한다. 이를 박막(thin) GaN 효과라 한다.
또한 실시예에 따른 발광 소자의 발광 구조체(100)는 오목부(142) 및 돌출부들(144)의 상부면(151)을 물론 돌출부들(144)의 제1 경사 측면(152)에도 제2 요철 패턴(160)이 형성되기 때문에 광 추출 효율이 증가한다.
도 2a 내지 도 2c는 실시예에 따른 발광 소자의 발광 구조체를 형성하는 방법을 나타낸다.
먼저 도 2a에 도시된 바와 같이, 기판(미도시) 상에 제1 도전형 반도체층(210), 활성층(220), 및 제2 도전형 반도체층(230)이 적층된 반도체층을 형성한다. 이때 제1 도전형은 p형이고, 제2 도전형은 n형일 수 있으며, 또한 그 반대일 수 있다.
이때 기판(미도시)은 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나일 수 있으며, 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.
제1 도전형 반도체층(210), 활성층(220) 및 제2 도전형 반도체층(230)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성할 수 있으며, 질화물계 반도체층(예컨대, GaN, AlGaN)일 수 있다.
다음으로 제2 도전형 반도체층(230)을 식각하여 기울기(θ1)가 0°보다 크고 56°보다 작거나 같은 경사 측면을 갖는 제1 구멍들(234)을 서로 이격하여 제2 도전형 반도체층(230) 내에 형성한다. 여기서 기울기(θ1)는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 성장되는 기판(미도시)과 이루는 각도를 의미한다.
이는 추후에 진행하는 PEC 공정에 의한 요철 패턴 형성시, PEC 공정에 의한 습식 식각에 반응하는 반도체층(예컨대, GaN)의 크리스탈 구조(Crystal structure)의 성장 방향을 고려하여 정해진 것이다. 왜냐하면, 성장 방향의 각도가 사파이어 기판을 기준으로 56°이하인 면에만 PEC 공정에 의한 요철 구조가 형성될 수 있기 때문이다.
제1 구멍들(234)의 경사 측면에 의해 일정 너비의 표면에 형성될 수 있는 PEC 공정에 의하여 생성되는 요철의 밀도를 증가함을 이용하여 광 추출 효율을 높이기 위함이다.
예컨대, 제2 도전형 반도체층(230) 표면에 제1 포토레지스트 패턴(231)을 형성한다. 제1 포토레지스트 패턴(231)을 식각 마스크로 이용하여 제2 도전형 반도체층(230)을 건식 식각하여 기울기(θ1)가 0°보다 크고 56°보다 작거나 같은 경사면을 갖는 제1 구멍들(234)을 형성할 수 있다.
제1 구멍들(234)은 건식 식각 또는/및 습식 식각 공정을 이용하여 형성할 수 있다. 예컨대, 건식 식각 공정으로는 ICP(Inductively Coupled Plasma), RIE(Reactive Ion Etching), CCP(Capacitively Coupled Plasma), ECR(Electron Cyclotron Resonance) 등의 방법이 선택적으로 이용될 수 있다.
즉 건식 식각을 위한 파워(power), 가스비, 압력 등을 조절하여 제1 포토레지스트 패턴(236)으로부터 멀리 떨어진 부위일수록 식각률을 크게 하여 기울기(θ)가 0°보다 크고 56°보다 작거나 같은 경사 측면을 형성할 수 있다. 이때 형성되는 제1 구멍들(234)은 도 2a에 도시된 바와 같이 V자 형태일 수 있으나, 이에 한정되는 것은 아니다.
제1 구멍들(234)은 규칙적인 주기를 가질 수 있다. 예컨대, 식각되는 부분의 길이(a)는 3.5㎛이고, 비식각면(233)의 길이(b)는 2~2.5㎛인 규칙적인 주기를 갖는 제1 구멍들(234)을 형성할 수 있다. 제1 구멍들(234) 형성 후 제1 포토레지스트 패턴(231)을 제거한다.
다음으로 도 2b에 도시된 바와 같이, 제1 구멍들(234)의 일 영역을 노출시키는 제2 포토레지스트 패턴(235)을 제1 구멍들(234)이 형성된 제2 도전형 반도체층(230) 상에 형성한다.
예컨대, V자 형태의 제1 구멍들(234) 각각의 중앙으로부터 인접한 경사 측면(132)의 일 영역만을 노출시키는 제2 포토레지스트 패턴(235)을 형성할 수 있다.
제2 포토레지스트 패턴(235)을 식각 마스크로 이용하여 제2 도전형 반도체층(230)을 일정 깊이까지 건식 식각하여 제2 기울기(θ2)를 갖는 제2 구멍들(240)을 형성한 후 제2 포토레지스트 패턴(235)을 제거한다.
이때 형성되는 제2 구멍들(240)은 제2 도전형 반도체층(230)의 두께의 1/2 보다 깊게 형성되나, 활성층(220)을 노출시키지는 않는다. 예컨대, 제2 도전형 반도체층(230)의 두께가 4㎛일 때, 제2 구멍들의 폭(c)은 3㎛이고, 활성층(220)으로부터 제2 구멍들(240)까지의 거리(d)는 1~1.5㎛일 수 있다.
제2 포토레지스트 패턴(235)을 제거하면, 제2 도전형 반도체층(230) 내에는 비식각면(233), 제1 기울기(θ1)를 갖는 제1 경사 측면(232), 제2 구멍들(240)의 측면인 제2 기울기(θ2)를 갖는 제2 경사 측면(236), 및 제2 구멍들(240)의 바닥면(236)으로 이루어지는 제1 요철 패턴이 형성된다. 예컨대, 제1 기울기(θ1)는 0°보다 크고 56°보다 작거나 같고, 제2 기울기(θ2)는 90°일 수 있다.
다음으로 도 2c에 도시된 바와 같이, 제1 요철 패턴이 형성된 제1 도전형 반도체층(230) 표면을 습식 식각하여 비식각면(233), 제1 기울기(θ1)를 갖는 제1 경사 측면(232), 및 제2 구멍들(240)의 바닥면(238)에 제2 요철 패턴(250)을 형성한다.
예컨대, PEC(Photo Enhanced Chemical) 공정을 이용하여 제1 요철 패턴이 형성된 제1 도전형 반도체층(230) 표면에 제2 요철 패턴(250)을 형성할 수 있다. 이때 PEC 공정에 의하여 제2 요철 패턴(250)이 형성되는 면은 제1 요철 패턴 중에서 56°이하의 각도를 가진 면이다.
따라서 비식각면(223)과 제2 구멍들(240)의 바닥면(238)에 제2 요철 패턴(250)이 형성될 수 있으며, 제1 경사 측면(232)은 56°이하의 각도로 형성되기 때문에 PEC 공정에 의하여 제2 요철 패턴(250)이 형성된다. 제2 경사 측면(236)에는 제2 요철 패턴(250)이 형성되지 않는다.
따라서 PEC 공정에 의하여 제2 요철 패턴(250)이 형성되는 제1 경사 측면(232)을 포함하도록 제1 요철 패턴이 형성되기 때문에 일정 너비의 표면에 대하여 PEC 공정에 의하여 형성되는 제2 요철 패턴(250)의 밀도가 증가하여 광 추출 효율이 증가할 수 있다.
도 3은 실시 예에 따른 수직형 발광 소자를 나타낸다. 도 3을 참조하면, 수직형 발광 소자는 지지층(310), 시드층(315), 장벽층(320), 반사층(325), 오믹 접촉층(ohmic contact layer, 330), 발광 구조체(340), 패시베이션층(passivation layer, 350), 및 제1 전극(345)을 포함한다.
지지층(310)은 금속 기판 또는 반도체로 이루어질 수 있다. 예컨대, 지지층(310)은 Cu, Cr, Ni, Ag, Au, Mo, Pd, W 또는 Al 등의 금속 물질로 이루어질 수 있다. 지지층 상에 반사층(325) 및 오믹 접촉층(330)이 순차로 형성된다.
시드층(315)은 지지층(310) 및 반사층(325) 사이에 위치하며, 접착 금속층(adhesive metal layer)의 역할을 한다. 장벽층(320)은 시드층(310)의 일부 영역 상에 위치하며, 실리콘 산화막(예컨대, SiO2)으로 이루어질 수 있다.
반사층(325)은 유효 휘도를 향상시키기 위하여 장벽층(320)이 형성되지 않은 시드층(315) 영역 상에 위치할 수 있으며, Au, Ni, Ag, Al 및 그 합금으로 이루어질 수 있다.
발광 구조체(340)는 반사층(325) 상에 형성되며, 오믹 접촉층(330)은 발광 구조체(340)와 반사층(325) 사이의 오믹 접촉을 위하여 반사층(325)과 발광 구조체(340) 사이에 위치할 수 있다. 이때 오믹 접촉층(330)은 ITO(Indium Tin Oxide), ZnO, RuOx, TiOx, IrOx 중 적어도 하나로 구성되는 투명 전도성 산화물로 이루어질 수 있다.
발광 구조체(340)는 제2 도전형 반도체층(342), 활성층(344), 및 제1 도전형 반도체층(341)이 순차로 적층된 다층 구조체이다. 이때 제2 도전형은 p형이고, 제1 도전형은 n형일 수 있다.
제2 도전형 반도체층(342)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 중에서 선택된 질화물계 반도체층일 수 있으며 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
활성층(344)은 GaN 또는 InGaN 등의 GaN계 물질, 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하며, 양자선(Quantum wire) 구조, 양자점(Quantum dot) 구조, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well) 중 적어도 하나의 구조를 포함하는 형태일 수 있다.
제1 도전형 반도체층(341)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 중에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
패시베이션층(340)은 발광 구조체(340)의 측면을 덮으며, 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4) 또는 AlN으로 이루어질 수 있다.
제1 전극(345)은 제1 도전형 반도체층(341)의 표면의 일부 영역 상에 위치한다. 제1 도전형 반도체층(341)에는 도 1에서 설명한 제1 요철 패턴(140) 및 제2 요철 패턴(160)이 형성된다. 도 3에는 제1 요철 패턴(140) 및 제2 요철 패턴(160)이 과장되게 표현되었으며, 중복을 피하기 위하여 설명을 생략한다.
제1 전극(345)은 제1 요철 패턴(140) 및 제2 요철(160)이 패턴이 형성된 제1 도전형 반도체층(341) 상에 형성될 수 있다. 또는 제1 전극(345)이 형성된 영역을 제외한 제1 도전형 반도체층(341)에만 제1 요철 패턴(140) 및 제2 요철 패턴(160)이 형성될 수 있다.
도 3에 도시된 실시예에 따른 수직형 발광 소자를 제조하는 방법을 설명한다.
사파이어 기판 상에 제1 도전형 반도체층(예컨대, N-GaN), 활성층, 및 제2 도전형 반도체층(P-GaN)을 순차적으로 형성한다.
다음으로 개개의 발광 소자 단위인 발광 구조체를 형성하기 위한 식각 공정시 식각 정지막 역할을 하는 식각 정지막 패턴을 제2 도전형 반도체층(P-GaN) 상에 형성한다. 이때 식각 정지막 패턴은 실리콘 산화막(예컨대, SiO2)으로 이루어질 수 있다. 다른 실시 예에서는 식각 정지막 패턴 형성이 생략될 수 있다.
제2 도전형 반도체층(P-GaN) 상에 투명 전도성 산화물층 및 반사층을 순차로 형성한다. 예컨대, 식각 정지막 패턴에 의해 노출되는 제2 도전형 반도체층(P-GaN) 표면에 투명 전도성 산화물층 및 반사층을 순차로 형성할 수 있다.
다음으로 반사층 및 식각 정지막 패턴 상에 시드 금속층을 형성한다. 그리고 전기 도금법, 무전해 도금, 또는 스퍼터링 방법을 이용하여 시드 금속층 상에 지지층을 형성한다.
다음으로 레이저 리프트 오프(laser lift off) 공정을 이용하여 사파이어 기판을 제거하여 제1 도전형 반도체층(예컨대, N-GaN)을 노출시킨다. 그리고 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 식각 정지막 패턴이 노출될 때까지 식각하여 개개의 발광 소자 단위인 발광 구조체를 형성한다.
다음으로 발광 구조체의 측면에 패시베이션층을 형성한다. 그리고 제1 전극을 제1 도전형 반도체층 상에 형성한다.
다음으로 도 2a 내지 도 2c에서 설명한 바와 같이, 제2 도전형 반도체층(예컨대, N-GaN)에 제1 요철 패턴 및 제2 요철 패턴을 형성한다.
도 4는 실시 예에 따른 수평형 발광 소자를 나타낸다. 도 4를 참조하면, 수평형 발광 소자는 기판(410) 상에 형성되는 발광 구조체(405), 제1 전극(440), 및 제2 전극(445)을 포함한다. 이때 제2 도전형은 p형이고, 제1 도전형은 n형일 수 있다.
기판(410)은 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.
발광 구조체(405)는 제1 도전형 반도체층(415), 활성층(420), 및 제2 도전형 반도체층(425)이 기판(410) 상에 순차로 적층된 다층 구조체이다. 이때 제1 도전형 반도체층(415)과 기판(410) 사이에 도핑되지 않은 반도체층(미도시, 예컨대, undoped GaN))이 개재될 수 있다.
제1 도전형 반도체층(415)은 질화물계 반도체층일 수 있다. 예컨대, 제1 도전형 반도체층(415)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 선택될 수 있으며, 제1 도전형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.
활성층(420)은 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 예컨대, 활성층(420)은 GaN 또는 InGaN 등의 GaN계 물질로 이루어진 단일 또는 다중 양자 우물 구조일 수 있다.
제2 도전형 반도체층(425)은 질화물계 반도체층일 수 있다. 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 선택될 수 있으며, 제2 도전형 도펀트(예: Mg)가 도핑될 수 있다.
발광 구조체(405)는 제1 도전형 반도체층(415)의 일부를 노출하도록 다층 구조체의 일 측의 제2 도전형 반도체층(425), 활성층(420) 및 제1 도전형 반도체층(415)의 일부가 식각된 구조이다. 이때 제1 도전형 반도체층(415)의 일부를 노출하는 식각을 메사 식각(mesa etching)이라 하며, 메사 식각에 의하여 노출되는 제1 도전형 반도체층(415)의 일부를 식각 영역이라 한다.
제2 전극(445)은 제2 도전형 반도체층(425)의 일부 표면에 형성되며, 제1 전극(440)은 식각 영역 상에 형성된다.
제2 도전형 반도체층(425)에는 도 1에서 설명한 제1 요철 패턴(140) 및 제2 요철 패턴(160)이 형성된다. 제2 전극(445)은 제1 요철 패턴(140) 및 제2 요철 패턴(160)이 형성된 제2 도전형 반도체층(425) 표면 상에 형성될 수 있다.
제2 도전형 반도체층(425) 표면의 일부에 제2 전극(445)이 형성되고, 제2 전극(445)이 형성된 제2 도전형 반도체층(425)의 표면의 다른 일부에만 제1 요철 패턴(140) 및 제2 요철 패턴(160)이 형성될 수도 있다.
도 4에 도시된 실시예에 따른 수평형 발광 소자를 제조하는 방법을 설명한다.
먼저 기판 상에 제1 도전형 반도체층(예컨대, N-GaN), 활성층, 및 제2 도전형 반도체층(예컨대, P-GaN)을 순차로 형성한다. 다음으로 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층을 순차로 선택적으로 식각함으로써 제1 도전형 반도체층의 일부 영역을 노출시키는 발광 구조체를 형성한다. 이때 식각에 의하여 드러나는 제1 도전형 반도체층의 일부 영역을 식각 영역이라 한다.
다음으로 제2 도전형 반도체층 상에 제2 전극을 형성하고, 식각 영역 상에 제1 전극을 형성한다.
다음으로 도 2a 내지 도 2c에서 설명한 바와 같이, 제1 도전형 반도체층(예컨대, P-GaN)에 제1 요철 패턴 및 제2 요철 패턴을 형성한다. 예컨대, 제2 전극이 형성된 영역을 제외한 제2 도전형 반도체층(예컨대, P-GaN) 영역에 제1 요철 패턴 및 제2 요철 패턴을 형성할 수 있다.
도 6은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다. 도 6을 참조하면, 실시 예에 따른 발광 소자 패키지는 패키지 몸체(610), 제1 금속층(612), 제2 금속층(614), 발광 소자(620), 반사판(625), 와이어(630), 및 봉지층(640)을 포함한다.
패키지 몸체(610)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(610)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(612) 및 제2 금속층(614)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(610)의 표면에 배치된다. 발광 소자(620)는 제1 금속층(612) 및 제2 금속층(614)과 전기적으로 연결된다.
예컨대, 도 3에 도시된 수직형 발광 소자의 지지층(310)은 제2 금속층(614)에 전기적으로 연결되고, 제1 전극(345)은 와이어(630)의 일측과 접합되고, 와이어(630)의 타측은 제1 금속층(612)에 접합될 수 있다.
도 4에 도시된 수평형 발광 소자의 경우는 제1 와이어(630)를 통하여 제2 전극(445)과 제1 금속층(612)을 전기적으로 연결하고, 제2 와이어(미도시)를 통하여 제1 전극(440)과 제2 금속층(614)을 전기적으로 연결할 수 있다.
반사판(625)은 발광 소자에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(610)의 캐버티 측벽에 형성된다. 반사판(625)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
봉지층(640)은 패키지 몸체(610)의 캐버티 내에 위치하는 발광 소자(620)를 포위하여 발광 소자(620)를 외부 환경으로부터 보호한다. 봉지층(640)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(640)은 발광 소자(620)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상술한 실시예들의 발광 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
110,210,341,415: 제1 도전형 반도체층, 120,220,344,420: 활성층,
130,230,342,425: 제2 도전형 반도체층, 140: 제1 요철 패턴,
142: 오목부, 144: 돌출부들, 150: 측면, 151: 상부면,
152,232: 제1 경사 측면, 154,236: 제2 경사 측면,
160,250: 제2 요철 패턴, 231: 제1 포토레지스트 패턴, 234: 제1 구멍들,
235: 제2 포토레지스트 패턴, 240: 제2 구멍들, 310: 지지층, 315: 시드층,
320: 장벽층, 325: 반사층, 330: 오믹 접촉층, 345,445: 제2 전극,
350: 패시베이션층, 410: 기판, 440: 제1 전극
610: 패키지 몸체, 612: 제1 금속층, 614: 제2 금속층,
620: 발광 소자, 625: 반사판, 630: 와이어, 640: 봉지층.

Claims (5)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 위치하는 활성층;
    상기 활성층 상에 위치하는 제2 도전형 반도체층;
    상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 중 어느 하나의 표면에 형성되며, 서로 다른 기울기를 갖는 경사 측면들로 이루어지는 측면을 갖는 돌출부들과 상기 돌출부들 사이에 위치하는 오목부를 포함하는 제1 요철 패턴; 및
    상기 제1 요철 패턴 표면의 일부에 형성되는 제2 요철 패턴을 포함하며,
    상기 오목부의 깊이는 상기 제2 요철 패턴의 높이보다 큰 것을 특징으로 하는 발광 소자.
  2. 제1항에 있어서, 상기 제2 요철 패턴은,
    상기 경사 측면들 중 적어도 하나의 경사 측면에 형성되는 것을 특징으로 하는 발광 소자.
  3. 제1항에 있어서,
    상기 제2 도전형 반도체층의 두께의 절반보다 큰 것을 특징으로 하는 발광 소자.
  4. 제1항에 있어서, 상기 돌출부들 각각은,
    상부면 및 0°보다 크고 56°보다 작거나 같은 기울기를 갖는 제1 경사 측면과 90°의 기울기를 갖는 제2 경사 측면으로 이루어지는 측면을 포함하며,
    상기 제2 요철 패턴은 상기 오목부, 상기 상부면, 및 상기 제1 경사 측면에 형성되는 것을 특징으로 하는 발광 소자.
  5. 제1항에 있어서, 상기 제2 요철 패턴은,
    상기 돌출부들 사이의 거리는 상기 활성층으로부터 상기 오목부까지의 거리보다 큰 것을 특징으로 하는 발광 소자.
KR1020100066211A 2010-07-09 2010-07-09 발광 소자 KR20120005662A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100066211A KR20120005662A (ko) 2010-07-09 2010-07-09 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100066211A KR20120005662A (ko) 2010-07-09 2010-07-09 발광 소자

Publications (1)

Publication Number Publication Date
KR20120005662A true KR20120005662A (ko) 2012-01-17

Family

ID=45611659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100066211A KR20120005662A (ko) 2010-07-09 2010-07-09 발광 소자

Country Status (1)

Country Link
KR (1) KR20120005662A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014204271A1 (en) * 2013-06-21 2014-12-24 Seoul Viosys Co., Ltd. Light emitting diode chip
WO2015030391A1 (ko) * 2013-09-02 2015-03-05 엘지이노텍(주) 발광 소자
KR20150026199A (ko) * 2013-09-02 2015-03-11 엘지이노텍 주식회사 발광 소자
WO2022220604A1 (ko) * 2021-04-14 2022-10-20 서울바이오시스주식회사 Led 디스플레이용 유닛 픽셀 및 그것을 갖는 디스플레이장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014204271A1 (en) * 2013-06-21 2014-12-24 Seoul Viosys Co., Ltd. Light emitting diode chip
WO2015030391A1 (ko) * 2013-09-02 2015-03-05 엘지이노텍(주) 발광 소자
KR20150026199A (ko) * 2013-09-02 2015-03-11 엘지이노텍 주식회사 발광 소자
WO2022220604A1 (ko) * 2021-04-14 2022-10-20 서울바이오시스주식회사 Led 디스플레이용 유닛 픽셀 및 그것을 갖는 디스플레이장치

Similar Documents

Publication Publication Date Title
US8093611B2 (en) Semiconductor light emitting device and method of manufacturing the same
US8012779B2 (en) Gallium nitride-based light emitting diode and method of manufacturing the same
KR101729263B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101735670B1 (ko) 발광 소자
US20150129915A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
WO2011143918A1 (zh) 发光二极管及其制造方法
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
KR20120003728A (ko) 발광 소자 및 그 제조방법
WO2012058961A1 (zh) 发光二极管及其制造方法
KR100992749B1 (ko) 반도체 발광소자 및 그 제조방법
KR20130066308A (ko) 발광소자
KR100897871B1 (ko) 발광 다이오드 및 그 제조방법
KR20120005662A (ko) 발광 소자
KR20130072825A (ko) 발광소자
WO2011143919A1 (zh) 发光二极管及其制造方法
KR20100093977A (ko) 반도체 발광소자 및 그 제조방법
KR102237148B1 (ko) 발광소자 제조방법
KR101777263B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR100644215B1 (ko) 발광소자와 그 제조방법
KR102170219B1 (ko) 발광 소자 및 발광 소자 패키지
KR101115538B1 (ko) 발광소자와 그 제조방법
KR20100093341A (ko) 반도체 발광소자 및 그 제조방법
KR101838016B1 (ko) 발광 소자
KR20130037625A (ko) 발광다이오드 및 그의 제조방법
KR101650021B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application