KR101591991B1 - 발광소자 패키지 및 그 제조 방법 - Google Patents

발광소자 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101591991B1
KR101591991B1 KR1020100121990A KR20100121990A KR101591991B1 KR 101591991 B1 KR101591991 B1 KR 101591991B1 KR 1020100121990 A KR1020100121990 A KR 1020100121990A KR 20100121990 A KR20100121990 A KR 20100121990A KR 101591991 B1 KR101591991 B1 KR 101591991B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
electrode pad
light emitting
emitting device
Prior art date
Application number
KR1020100121990A
Other languages
English (en)
Other versions
KR20120060469A (ko
Inventor
이상현
황성덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100121990A priority Critical patent/KR101591991B1/ko
Priority to US13/295,850 priority patent/US9070852B2/en
Priority to EP11191558.3A priority patent/EP2461382B1/en
Priority to CN201110402793.6A priority patent/CN102543981B/zh
Publication of KR20120060469A publication Critical patent/KR20120060469A/ko
Priority to US14/720,199 priority patent/US9472722B1/en
Application granted granted Critical
Publication of KR101591991B1 publication Critical patent/KR101591991B1/ko
Priority to US15/170,115 priority patent/US9577147B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

발광소자 패키지가 개시된다. 본 발명의 일 실시예에 따른 발광소자 패키지는, 일 면에 제1 전극 패드 및 제2 전극 패드가 형성된 발광소자, 제1 전극 패드 및 제2 전극 패드가 노출되도록 형성된 접합 절연 패턴층, 제1 면에서 제2 면까지 관통하는 비아홀을 포함하고 비아홀의 내부면에 형성되어 제2 면의 일부 영역까지 연장된 배선 금속층을 포함하는 기판 및 기판의 제1 면에서 비아홀을 통해 노출된 배선 금속층에 접합되고, 제1 전극 패드 및 제2 전극 패드에 접합된 접합 금속 패턴층을 포함한다.

Description

발광소자 패키지 및 그 제조 방법 {LIGHT EMITTING DEVICE PACKAGE AND METHOD THEREOF}
본 발명의 실시예들은 발광소자 패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 웨이퍼 레벨에서 공정을 진행하여 제품을 소형화하고 공정을 단순화시킬 수 있는 발광소자 패키지 및 그 제조 방법에 관한 것이다.
발광소자는 소형 가전 제품 및 인테리어 제품에 이용되고 있으며, 대형 백라이트 유닛(BLU:Back Light Unit), 일반 조명 및 전장 등 다양한 제품에 이용되고 있다.
발광소자를 이용한 제품들은 디자인 자유도 증가가 요구되고 있다. 예를 들어, LED(Light Emitting Diode) TV의 슬림화를 위해 백라이트 유닛의 폭을 감소시키고, 일반 조명 및 전장 제품 등의 형태를 다양하게 구현하기 위해 발광소자의 소형화가 요구되고 있다.
도 1은 종래의 발광소자 패키지의 구조를 나타내는 단면도이다. 도 1을 참조하면, 발광소자 패키지(10)는 패키지 본체(11)에 발광소자(14)가 실장된 구조를 갖는다.
패키지 본체(11)는 상부면에 형성된 캐비티(11a)의 바닥면을 통해 노출된 제1 리드 프레임(12) 및 제2 리드 프레임(13)을 포함한다.
발광소자(14)는 일 면상에 상이한 극성을 갖는 두 개의 전극 패드를 포함하는 것으로, 이 전극 패드가 제1 리드 프레임(12) 및 제2 리드 프레임(13)와 접촉하도록 패키지 본체(11)에 실장된다. 형광체 수지층(15)은 발광소자(14)가 실장된 패키지 본체(11)에 형성되고, 렌즈부(16)는 형광체 수지층(15) 상에 형성된다.
도 1에 도시된 것과 같은 발광소자 패키지(10)는 발광소자(14)와 대비하여 패키지 본체(11)가 크기 때문에 발광소자 패키지를 소형화하는데 한계가 있으며, 발광소자 패키지를 이용한 제품들의 디자인 자유도를 증가시키는데 한계가 있었다.
또한, 발광소자(14)를 개별 칩 단위로 패키지 본체(11)에 실장하는 것으로, 대량 생산이 어려우며, 공정이 복잡하여 공정 비용 및 공정 시간이 증가한다.
본 발명의 실시예들은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 복수 개의 발광소자를 포함하는 제1 기판과, 복수의 비아홀을 포함하고 비아홀의 내부면에 형성된 배선 패턴층을 포함하는 제2 기판을 접합 절연 패턴층 및 접합 금속 패턴층을 이용하여 접합시킴으로써, 웨이퍼 레벨에서 공정을 진행할 수 있어 제품을 소형화시키고 공정을 단순화시킬 수 있는 발광소자 패키지 및 그 제조 방법을 제공하기 위한 것이다.
이상과 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따른 발광소자 패키지는, 일 면에 제1 전극 패드 및 제2 전극 패드가 형성된 발광소자, 상기 제1 전극 패드 및 상기 제2 전극 패드가 노출되도록 형성된 접합 절연 패턴층, 제1 면에서 제2 면까지 관통하는 비아홀을 포함하고, 상기 비아홀의 내부면에 형성되어 제2 면의 일부 영역까지 연장된 배선 금속층을 포함하는 기판 및 상기 기판의 제1 면에서 상기 비아홀을 통해 노출된 상기 배선 금속층에 접합되고, 상기 제1 전극 패드 및 상기 제2 전극 패드에 접합된 접합 금속 패턴층을 포함한다.
일측에 따르면, 상기 발광소자는 제1 질화물계 반도체층, 활성층 및 제2 질화물계 반도체층을 포함하고, 상기 제1 질화물계 반도체층의 일부 영역이 노출되도록 메사 구조를 갖는 발광 구조물, 상기 노출된 제1 질화물계 반도체층 상에 형성된 상기 제1 전극 패드, 상기 제2 질화물계 반도체층 상에 형성된 상기 제2 전극 패드, 상기 제1 질화물계 반도체층의 광 추출면 상에 형성된 형광체 수지층 및 상기 형광체 수지층 상에 형성된 렌즈부를 포함할 수 있다.
일측에 따르면, 상기 제1 질화물계 반도체층의 광 추출면은 요철 패턴을 포함할 수 있다.
일측에 따르면, 상기 기판에 형성된 비아홀은 상기 내부면이 65° 내지 90° 경사각을 갖도록 상기 제1 면에서 상기 제2 면으로 갈수록 커지는 직경을 가질 수 있다.
일측에 따르면, 상기 배선 금속층은 상기 비아홀의 내부면에 균일한 두께로 형성되어 상기 비아홀의 내부와 동일한 형상을 가질 수 있다.
본 발명의 일 실시예에 따른 발광소자 패키지의 제조 방법은, 일 면에 제1 전극 패드 및 제2 전극 패드가 형성된 발광소자를 복수 개 구비하고, 상기 제1 전극 패드 및 제2 전극 패드가 노출되도록 형성된 접합 절연 패턴층을 포함하는 제1 기판을 마련하는 단계, 제1 면에서 제2 면까지 관통하는 복수 개의 비아홀을 포함하고, 상기 비아홀의 내부면에 형성되어 제2 면의 일부 영역까지 연장된 배선 금속층을 포함하는 제2 기판을 마련하는 단계, 상기 제2 기판의 제1 면에서 상기 복수 개의 비아홀을 통해 노출된 상기 배선 금속층에 접합되는 접합 금속 패턴층을 형성하는 단계, 상기 제1 전극 패드 및 상기 제2 전극 패드가 상기 접합 금속 패턴층과 마주하도록 상기 제1 기판을 상기 제2 기판 상에 실장하는 단계, 상기 제1 기판과 상기 제2 기판을 접합하는 단계 및 상기 접합된 제1 기판과 상기 제2 기판을 가공하여 칩 단위로 분리된 발광소자 패키지를 제조하는 단계를 포함한다.
일측에 따르면, 상기 제1 기판을 마련하는 단계는 사파이어 기판 상에 제1 질화물계 반도체층, 활성층 및 제2 질화물계 반도체층을 포함하는 발광 구조물을 형성하는 단계, 상기 제1 질화물계 반도체층의 일부 영역이 노출되도록 상기 활성층 및 상기 제2 질화물계 반도체층을 식각하는 단계, 상기 노출된 제1 질화물계 반도체층 상에 상기 제1 전극 패드를 형성하고, 상기 제2 질화물계 반도체층 상에 상기 제2 전극 패드를 형성하는 단계, 상기 제1 전극 패드 및 상기 제2 전극 패드가 형성된 일 면에 접합 절연 물질을 형성하는 단계 및 상기 제1 전극 패드 및 상기 제2 전극 패드가 노출되도록 상기 접합 절연 물질을 패터닝하여 상기 접합 절연 패턴층을 형성하는 단계를 포함할 수 있다.
일측에 따르면, 상기 칩 단위로 분리된 발광소자 패키지를 제조하는 단계는, 상기 제1 기판을 구성하는 발광 구조물에서 상기 사파이어 기판을 제거하여 상기 제1 질화물계 반도체층을 노출시키는 단계, 상기 노출된 제1 질화물계 반도체층 상에 요철 패턴을 형성하는 단계, 상기 요철 패턴이 생성된 제1 질화물 반도체층 상에 형광체 수지를 도포하는 단계, 상기 형광체 수지 상에 투명 수지를 도포하는 단계 및 상기 접합된 제1 기판과 상기 제2 기판을 칩 단위로 절단하여 분리하는 단계를 포함할 수 있다.
일측에 따르면, 상기 제2 기판을 마련하는 단계는, 도전성 기판을 식각하여 상기 복수 개의 비아홀을 형성하는 단계, 상기 복수 개의 비아홀을 포함하는 도전성 기판의 표면에 절연층을 형성하는 단계, 상기 비아홀의 내부면에 형성되어 상기 제2 면까지 연장되도록 상기 절연층 상에 금속 씨드층을 형성하는 단계 및 상기 비아홀의 내부면에 형성되어 상기 제2 면의 일부 영역까지 연장되도록 상기 금속 씨드층 상에 금속 물질을 도금하여 상기 배선 금속층을 형성하는 단계를 포함할 수 있다.
일측에 따르면 상기 복수 개의 비아홀은, 상기 내부면이 65° 내지 90° 경사각을 갖도록 상기 제1 면에서 상기 제2 면으로 갈수록 커지는 직경을 가질 수 있다.
일측에 따르면, 상기 배선 금속층을 형성하는 단계는, 상기 금속 씨드층 상에 균일한 두께로 상기 금속 물질을 도금하여 상기 비아홀의 내부와 동일한 형상을 갖도록 상기 배선 금속층을 형성할 수 있다.
일측에 따르면, 상기 접합 금속 패턴층을 형성하는 단계는 상기 제1 기판에서 상기 접합 절연 패턴층을 통해 노출된 상기 제1 전극 패턴 및 상기 제2 전극 패턴과 맞물리고, 상기 접합 금속 패턴층의 외측면이 상기 접합 절연 패턴층과 이격되도록 형성할 수 있다.
본 발명의 다른 실시예에 따른 발광소자 패키지는, 일 면에 제1 전극 패드 및 제2 전극 패드가 형성된 발광소자를 복수 개 구비하고, 상기 제1 전극 패드 및 제2 전극 패드 상에 형성된 접합 금속 패턴층을 포함하는 제1 기판을 마련하는 단계, 제1 면에서 제2 면까지 관통하는 복수 개의 비아홀을 포함하고, 상기 비아홀의 내부면에 형성되어 제2 면의 일부 영역까지 연장된 배선 금속층을 포함하는 제2 기판을 마련하는 단계, 상기 제2 기판의 제1 면에서 상기 복수 개의 비아홀을 제외한 주변 영역에 접합 절연 패턴층을 형성하는 단계, 상기 접합 절연 패턴층이 상기 제2 기판의 제1 면에서 상기 복수 개의 비아홀을 통해 노출된 상기 배선 금속층에 마주하도록 상기 제1 기판을 상기 제2 기판상에 실장하는 단계, 상기 제1 기판과 상기 제2 기판을 접합하는 단계 및 상기 접합된 제1 기판과 상기 제2 기판을 가공하여 칩 단위로 분리된 발광소자 패키지를 제조하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 웨이퍼 레벨에서 제조 공정을 진행하여 제품을 소형화하고 공정을 단순화시킬 수 있다. 소형화에 따라 발광소자 패키지를 이용하는 제품들의 디자인 자유도를 증가시킬 수 있다.
또한, 접합 금속 패턴층의 외측면에 형성된 접합 절연 패턴층을 이용하여 발광소자를 포함하는 제1 기판과 배선 금속층을 포함하는 제2 기판을 접합함으로써, 제1 기판과 제2 기판 사이의 열팽창 계수 차이로 인한 응력을 완화시키고, 접합 신뢰성을 향상시킬 수 있다.
또한, 제2 기판에 65° 내지 90° 경사각을 갖는 복수의 비아홀을 형성하여 배선 금속층을 용이하게 형성할 수 있고, 배선 금속층을 비아홀의 내부와 동일한 형상을 갖도록 하여 제2 기판에 존재하는 잔류 응력 및 아웃 개싱(out-gassing) 등을 완화시킬 수 있다.
도 1은 종래의 발광소자 패키지의 구조를 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광소자 패키지의 구조를 나타내는 단면도이다.
도 3 내지 도 13은 본 발명의 일 실시예에 따른 발광소자 패키지의 제조 방법을 나타내는 단면도이다.
도 14 내지 도 16은 본 발명의 다른 실시예에 따른 발광소자 패키지의 제조 방법을 설명하기 위한 단면도이다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시 예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 구성을 나타낸다.
도 2는 본 발명의 일 실시예에 따른 발광소자 패키지의 구조를 나타내는 단면도이다. 도 2를 참조하면, 발광소자 패키지(100)는 발광소자가 기판(150)에 접합된 구조를 갖는다.
발광소자는 제1 질화물계 반도체층(111), 활성층(112) 및 제2 질화물계 반도체층(113)을 포함하고, 제1 질화물계 반도체층(111)의 일부 영역이 노출되도록 메사 구조를 갖는 발광 구조물(110)을 포함한다.
제1 질화물계 반도체층(111) 및 제2 질화물계 반도체층(113)은 GaN, InGaN, AlGaN 등의 반도체 물질을 포함할 수 있다. 또한, 제1 질화물계 반도체층(111)에서 활성층(112)과 접하는 면의 반대면, 즉 광 추출면 상에 요철 패턴(111a)을 포함할 수 있다. 요철 패턴(111a)은 활성층(112)에서 발생된 광이 손실되는 것을 방지하여 광 추출면 상에서의 광 추출 효율을 증가시킬 수 있다.
발광소자는 노출된 제1 질화물계 반도체층(111) 상에 형성된 제1 전극 패드(121)를 포함하고, 제2 질화물계 반도체층(113) 상에 형성된 제2 전극 패드(122)를 포함한다.
발광소자는 제1 질화물계 반도체층(111)의 광 추출면 상에 형성된 형광체 수지층(130) 및 형광체 수지층(130) 상에 형성된 렌즈부(140)를 포함할 수 있다.
기판(150)은 제1 면에서 제2 면까지 관통하는 비아홀(H1, H2)을 포함하고, 비아홀(H1, H2)을 포함한 기판(150)의 표면에 형성된 절연층(151), 절연층(151) 상에 형성되고 비아홀(H1, H2)의 내부면에서부터 제2 면의 일부 영역까지 연장된 금속 씨드층(152), 금속 씨드층(152) 상에 형성된 배선 금속층(153)을 포함한다.
비아홀(H1, H2)은 기판(150) 상에서 발광소자에 포함된 제1 전극 패드(121) 및 제2 전극 패드(122)와 대응하는 영역에 형성될 수 있으며, 내부면이 65° 내지 90° 경사각을 갖는 것으로, 기판(150)의 제1 면에서 제2 면으로 갈수록 커지는 직경을 가질 수 있다.
배선 금속층(153)은 비아홀(H1, H2)의 내부면에 균일한 두께로 형성되어 비아홀(H1, H2)의 내부와 동일한 형상을 가질 수 있다. 즉, 배선 금속층(153)은 비아홀(H1, H2)의 내부를 메우도록 형성되는 것이 아니라, 기판(150)의 제1 면에서부터 제2 면까지 관통하는 비아홀(H1, H2)의 내부와 동일하게 관통된 형상을 갖는다.
발광소자 패키지(100)는 접합 절연 패턴층(160) 및 접합 절연 패턴층(170)을 이용하여 발광소자 및 기판(150)을 접합한 구조를 갖는다.
접합 절연 패턴층(160)은 발광소자의 일 면에 포함된 제1 전극 패드(121) 및 제2 전극 패드(122)를 노출시킨 형태로 형성되고, 기판(150)의 제1 면 상에서 비아홀(H1, H2)을 제외한 주변 영역에 형성될 수 있다.
접합 금속 패턴층(170)은 발광소자의 일 면에 포함된 제1 전극 패드(121) 및 제2 전극 패드(122) 상에 형성되고, 기판(150)의 제1 면에서 비아홀(H1, H2)을 통해 노출된 배선 금속층(153) 상에 형성될 수 있다. 즉, 접합 금속 패턴층(170)은 접합 절연 패턴층(160)과 맞물려 치합되도록 형성되고, 그 외측면에 접촉된 접합 절연 패턴층(160)과 함께 하나의 접합층을 이룰 수 있다.
접합 절연 패턴층(160)과 접합 금속 패턴층(170)을 이용하여 발광소자와 기판(150)을 접합함으로써, 접합 신뢰성을 향상시킬 수 있다.
또한, 배선 금속층(153)은 기판(150)에 포함된 비아홀(H1, H2)의 내부와 동일한 형상을 갖는 것으로, 기판(150)에 존재하는 잔류 응력 및 아웃 개싱(out-gassing) 등을 완화시킬 수 있다.
도 3 내지 도 13은 본 발명의 일 실시예에 따른 발광소자 패키지의 제조 방법을 나타내는 단면도이다.
본 발명의 일 실시예에 따른 발광소자 패키지 제조 방법은, 도 3 및 도 4에 도시된 바와 같이, 일 면에 제1 전극 패드(231) 및 제2 전극 패드(232)가 형성된 발광소자를 복수 개 구비하고, 제1 전극 패드(231) 및 제2 전극 패드(232)가 노출되도록 형성된 접합 절연 패턴층(241)을 포함하는 제1 기판(200)을 마련하는 과정을 포함한다.
도 3을 참조하면, 사파이어 기판(210) 상에 제1 질화물계 반도체층(221), 활성층(222) 및 제2 질화물계 반도체층(223)을 포함하는 발광 구조물(220)을 형성하고, 제1 질화물계 반도체층(221)의 일부 영역이 노출되도록 활성층(222) 및 제2 질화물계 반도체층(223)을 식각한다.
또한, 제1 질화물계 반도체층(221) 상에 제1 전극 패드(231)를 형성하고, 제2 질화물계 반도체층(223) 상에 제2 전극 패드(232)를 형성하여 발광소자를 제조한다.
발광소자에서 제1 전극 패드(231) 및 제2 전극 패드(232)가 형성된 일 면에 접합 절연 물질(240)을 코팅한다. 접합 절연 물질(240)을 코팅하기 전에, 접합 절연 물질(240)의 접합력을 증가시키기 위하여 발광 구조물(220)의 일 면을 산소 플라즈마를 이용하여 표면 처리할 수 있다.
도 4를 참조하면, 발광소자의 일 면에 코팅된 접합 절연 물질(240)을 패터닝하여 접합 절연 패턴층(241)을 형성한다. 접합 절연 물질(240)은 감광성 또는 비감광성의 폴리머를 포함할 수 있다.
접합 절연 물질(240)이 감광성 폴리머를 포함하는 경우에는 제1 전극 패드(231) 및 제2 전극 패드(232) 영역을 노광 공정을 거쳐 패터닝함으로써 절합 절연 패턴층(241)을 형성할 수 있다.
또한, 접합 절연 물질(240)이 비감광성 폴리머를 포함하는 경우에는 습식 또는 건식 식각하여 제1 전극 패드(231) 및 제2 전극 패드(232)를 노출시킨 접합 절연 패턴층(241)을 형성할 수도 있다.
도 4에 도시된 바와 같이, 접합 절연 패턴층(241)은 제1 전극 패드(231) 및 제2 전극 패드(232)의 일부 영역만 노출된 형태로 형성될 수 있다. 그러나, 접합 절연 패턴층(241)은 제1 전극 패드(231) 및 제2 전극 패드(232)는 전체 영역이 노출된 형태로 형성될 수도 있다.
본 발명의 일 실시예에 따른 발광소자 패키지 제조 방법은, 도 5 및 도 8에 도시된 바와 같이, 제1 면(A)에서 제2 면(B)까지 관통하는 복수 개의 비아홀(H1, H2)을 포함하고, 비아홀(H1, H2)의 내부면에 형성되어 제2 면(B)의 일부 영역까지 연장된 배선 금속층(330)을 포함하는 제2 기판(300)을 마련한다.
도 5를 참조하면, 제2 기판(300)을 식각하여 복수 개의 비아홀(H1, H2)을 형성한다. 제2 기판(300)은 도전성 기판으로, 실리콘 웨이퍼 기판이 될 수 있다. 이 같은 제2 기판(300)을 수직 방향으로 습식 식각 또는 건식 식각(예를 들어, 플라즈마 식각)하여 복수 개의 비아홀(H1, H2)을 형성할 수 있다.
제2 기판(300)을 식각하는 과정에서 식각률 및 방향성을 조절하여 제1 면(A)에서 제2 면(B)으로 갈수록 비아홀(H1, H2)의 내부면 직경이 커지도록 한다. 즉, 내부면이 약 65° 내지 90° 경사각을 갖도록 복수 개의 비아홀(H1, H2)을 형성할 수 있다. 또한, 복수 개의 비아홀(H1, H2)은 제1 기판(200)에 포함된 제1 전극 패드(231) 및 제2 전극 패드(232)에 대응하는 영역에 형성되는 것이 바람직하다.
도 6을 참조하면, 복수 개의 비아홀(H1, H2)을 포함하는 제2 기판(300)의 표면에 절연층(310)을 형성할 수 있다. 제2 기판(300)이 도전성 기판인 경우, 전기적 절연을 위하여 제1 면(A) 및 제2 면(B)과 비아홀(H1, H2)의 내부면에 절연층(310)을 형성한다.
실리콘 산화물(SiO2) 또는 실리콘 질화물(SiNX)을 제2 기판(300) 상에 열산화(Thermal Oxidation) 방법, 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition, LPCVD) 방법 또는 플라즈마 향상 화학 기상 증착 (Plasma Enhanced Cheminal Vapor Deposition, PECVD) 방법 등으로 증착하여 절연층(310)을 형성할 수 있다.
도 7을 참조하면, 비아홀(H1, H2)의 내부면에서부터 제2 면(B)까지 연장되도록 절연층(310) 상에 금속 씨드층(320)을 형성할 수 있다. 구체적으로, 구리(Cu), 니켈(Ni), 텅스텐(W) 또는 크롬(Cr) 등의 금속 물질을 스퍼터링 방식으로 절연층(310) 상에 증착하여 금속 씨드층(320)을 형성한다.
도 8을 참조하면, 금속 씨드층(320) 상에 금속 물질을 도금하여 배선 금속층(330)을 형성한다. 배선 금속층(330)은 비아홀(H1, H2)의 내부면에 형성되어 제2 면(B)의 일부 영역까지 연장되도록 형성될 수 있다. 배선 금속층(330)은 제2 기판(300)의 제1 면(A) 상에서 비아홀(H1, H2)을 통해 노출될 수 있다.
또한, 배선 금속층(330)은 금속 씨드층(320) 상에 균일한 두께로 형성될 수 있으며, 비아홀(H1, H2)의 내부와 동일한 형상을 가질 수 있다.
배선 금속층(330)은 비아홀(H1, H2)의 내부를 메우도록 형성되는 것이 아니라, 제2 기판(300)의 제1 면(A)에서부터 제2 면(B)까지 관통하는 비아홀(H1, H2)의 내부와 동일하게 관통된 형상을 가질 수 있다.
배선 금속층(330)을 형성하고 난 후, 배선 금속층(330)의 외부로 노출된 금속 씨드층(320)을 제거할 수 있다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지 제조 방법은, 제2 기판(300)의 제1 면(A)에 접합 금속 패턴층(340)을 형성한다. 구체적으로, 제2 기판(300)의 제1 면(A)에서 비아홀(H1, H2)을 포함하는 영역에 접합 금속 패턴층(340)을 형성하여 접합 금속 패턴층(340)이 비아홀(H1, H2)을 통해 노출된 배선 금속층(330)에 전기적, 물리적으로 접합하도록 한다.
스크린 프린팅 방법, 전기 도금 방법 또는 스퍼터링 방법 등으로 금속 물질을 정해진 영역에 증착하여 접합 금속 패턴층(340)을 형성할 수 있으며, 스크린 프린팅 방법을 이용하는 경우에는 플렉서블한 특성을 갖는 금속 복합체(예를 들어, 금속 에폭시) 물질을 이용할 수 있다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지 제조 방법은 도 4에 도시된 제1 기판(200)을 도 9에 도시된 제2 기판(300) 상에 실장하는 과정을 포함한다. 이 경우, 제1 기판(200)에 포함된 제1 전극 패드(231) 및 제2 전극 패드(232)가 접합 금속 패턴층(340)에 접합하도록 제1 기판(200)을 제2 기판(300) 상에 실장할 수 있다.
제1 기판(200)에 포함된 접합 절연 패턴층(241)과 제2 기판(300)에 포함된 접합 금속 패턴층(340)이 맞물려 치합하는 형태로 제1 기판(200)을 제2 기판(300) 상에 실장할 수 있다.
제1 기판(200)이 제2 기판(300) 상에 실장된 상태에서, 접합 금속 패턴층(340)의 외측면은 접합 절연 패턴층(241)과 소정 간격으로 이격될 수 있다.
도 10에 도시된 바와 같이, 제1 기판(200)이 제2 기판(300) 상에 실장된 상태에서, 온도를 적용하여 접합 절연 패턴층(241)을 용융시키고, 제1 기판(200)을 상부 방향에서 가압하여 제1 기판(200)과 제2 기판(300)을 접합한다.
가압에 의해 플렉서블 특성을 갖는 접합 금속 패턴층(340)은 그 외측면과 접합 절연 패턴층(241)과의 이격 거리에 의해 발생되는 공간으로 밀려나 접합 절연 패턴층(241)과 접합하게 된다. 따라서, 접합 금속 패턴층(340)과 접합 절연 패턴층(241)은 제1 기판(200)과 제2 기판(300) 사이에서 하나의 접합층을 형성할 수 있다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지 제조 방법은 제1 기판(200)으로부터 사파이어 기판(210)을 제거하는 과정을 포함할 수 있다. 사파이어 기판(210)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 기계적/화학적 연마 방법을 이용하여 제거할 수 있다.
도 12를 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지 제조 방법은, 사파이어 기판(210)을 제거함에 따라 노출된 제1 질화물계 반도체층(221)의 광 추출면 상에 요철 패턴(221a)을 형성하는 과정을 포함할 수 있다. 수산화칼륨(KOH) 용액을 이용하여 제1 질화물계 반도체층(221)을 식각하거나, 노광 공정을 이용하여 요철 패턴(221a)을 형성할 수 있다. 요철 패턴(221a)에 의해 발광소자의 광 추출 효율을 증가시킬 수 있다.
또한, 도면을 통해 도시하고 있지는 않으나, 발광소자의 전기적 특성을 좋게 하기 위하여 요철 패턴(221a) 상에 절연층을 더 형성하는 과정을 포함할 수도 있다.
도 13을 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지 제조 방법은, 요철 패턴(221a)이 생성된 제1 질화물 반도체층(221) 상에 형광체 수지를 도포하여 형광체 수지층(250)을 형성하고, 형광체 수지층(260) 상에 투명 수지를 도포하여 렌즈부(260)를 형성하는 과정을 포함할 수 있다.
도 13에 도시된 과정을 진행한 후에, 접합된 제1 기판(200)과 제2 기판(300)을 칩 단위로 절단한 후, 분리하여 발광소자 패키지를 제조할 수 있다. 이 같이 본 발명의 실시예에 따른 발광소자 패키지 제조 방법은 발광소자를 실장하는 공정, 제1 기판(200)과 제2 기판(300)을 접합하는 공정, 형광체 수지를 도포하는 공정 및 투명 수지를 도포하는 공정 등이 웨이퍼 레벨로 진행하기 때문에, 대량 생산이 용이하고, 공정 수를 감소시켜 공정 비용 및 공정 시간을 감소시킬 수 있다.
또한, 발광소자 패키지에서 패키지 본체에 해당하는 제2 기판(300)과 발광소자는 크기(면적)이 동일하므로 소형화를 구현할 수 있다. 따라서, 발광소자 패키지를 이용한 제품들의 디자인 자유도를 증가시킬 수 있다.
한편, 도 3 내지 도 13에서는 설명의 편의를 위해 칩 단위의 제1 기판(200) 및 제2 기판(300)을 도시하였으나, 실질적으로는 웨이퍼 레벨로 공정이 진행된다.
도 14 내지 도 16은 본 발명의 다른 실시예에 따른 웨이퍼 레벨 패키지의 제조 방법을 나타내는 단면도이다. 도 3 내지 도 13에 도시된 발광소자 패키지의 제조 방법에서는 제1 기판(200)에 접합 절연 패턴층(241)을 형성하고, 제2 기판(300)에 접합 금속 패턴층(340)을 형성하여 제1 기판(200)과 제2 기판(300)을 접합하는 실시예를 설명하였다. 그러나, 접합 절연 패턴층(241) 및 접합 금속 패턴층(340)이 형성되는 기판은 상술한 실시예에서와 같이 한정되지 않는다.
도 14는 제1 기판(200')에 접합 금속 패턴층(270)이 형성되고, 제2 기판(300')에 접합 절연 패턴층(350)이 형성된 실시예를 나타내는 도면이다.
도 14를 참조하면, 제1 기판(200')은 도 3에 도시된 것과 동일하되, 접합 절연 패턴층(241)이 아닌 접합 금속 패턴층(270)을 포함할 수 있다. 구체적으로, 제1 기판(200')에 포함된 제1 전극 패드(231) 및 제2 전극 패드(232) 상에 금속 물질을 스크린 프린팅 방법, 전기 도금 방법 또는 스퍼터링 방법 등으로 증착하여 접합 금속 패턴층(270)을 형성할 수 있다.
또한, 제2 기판(300')은 도 8에 도시된 제2 기판(300') 상에 접합 절연 패턴층(350)을 형성한 것일 수 있다. 구체적으로, 제2 기판(300')의 제1 면(A)에 접합 절연 물질을 형성하고, 접합 절연 물질을 패터닝하여 접합 절연 패턴층(350)을 형성할 수 있다. 이 경우, 접합 절연 패턴층(350)은 제2 기판(300')의 제1 면(A)에서 비아홀(H1, H2)을 제외한 주변 영역에 형성될 수 있으며, 제1 기판(200')에 포함된 접합 금속 패턴층(270)과 맞물려 치합되도록 형성될 수 있다.
접합 금속 패턴층(270)을 포함하는 제1 기판(200')을 접합 절연 패턴층(350)을 포함하는 제2 기판(300') 상에 실장한 후, 접합 공정, 가공 공정(예를 들어, 사파이어 기판(210) 제거 공정, 형광체 수지 도포 공정 및 투명 수지 도포 공정 등) 및 절단 공정 등을 거쳐 도 13에 도시된 것과 동일한 구조의 발광소자 패키지를 제조할 수 있다.
도 15는 제2 기판(300")에 접합 금속 패턴층(370) 및 접합 절연 패턴층(380)이 형성된 실시예를 나타내는 도면이다.
도 15를 참조하면, 제1 기판(200")은 도 3에 도시된 것과 동일하되, 접합 절연 패턴층(241)이 형성되지 않은 구조를 가질 수 있다. 또한, 제2 기판(200")은 도 9에 도시된 것과 동일하되, 접합 금속 패턴층(370)의 주변 영역에 접합 절연 패턴층(360)이 더 형성된 것일 수 있다. 즉, 제1 면(A) 상에 접합 금속 패턴층(370) 및 접합 절연 패턴층(360)이 모두 포함된 형태로 제2 기판(300")을 제조할 수 있다. 접합의 용이성을 위하여 접합 금속 패턴층(370)과 접합 절연 패턴층(360)은 그 높이가 서로 상이할 수 있다. 예를 들어, 접합 금속 패턴층(370)보다 접합 절연 패턴층(360)이 높게 형성될 수 있다.
제1 전극 패드(231) 및 제2 전극 패드(232)가 제2 기판(300") 상에 형성된 접합 금속 패턴층(370)에 접합되도록 제1 기판(200")을 제2 기판(300") 상에 실장한 후, 접합 공정, 가공 공정(예를 들어, 사파이어 기판(210) 제거 공정, 형광체 수지 도포 공정 및 투명 수지 도포 공정 등) 및 절단 공정 등을 거쳐 도 13에 도시된 것과 동일한 구조의 발광소자 패키지를 제조할 수 있다.
도 16은 제1 기판(200"')에 접합 금속 패턴층(280) 및 접합 절연 패턴층(290)이 형성된 실시예를 나타내는 도면이다.
도 16을 참조하면, 제1 기판(200"')은 도 4에 도시된 것과 동일하되, 접합 절연 패턴층(290)의 주변 영역에 접합 금속 패턴층(280)이 더 형성된 것일 수 있다. 즉, 도 15에 도시된 실시예와는 달리, 제1 기판(200"') 상에 접합 금속 패턴층(280) 및 접합 절연 패턴층(290)이 모두 포함된 형태를 가질 수 있다.
접합 금속 패턴층(280) 및 접합 절연 패턴층(290)이 제2 기판(300"')의 제1 면(A)과 마주하도록 제1 기판(200"')을 제2 기판(300"') 상에 실장한 후, 접합 공정, 가공 공정(예를 들어, 사파이어 기판(210) 제거 공정, 형광체 수지 도포 공정 및 투명 수지 도포 공정 등) 및 절단 공정 등을 거쳐 도 13에 도시된 것과 동일한 구조의 발광소자 패키지를 제조할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100 : 발광소자 패키지 200 : 제1 기판
300 : 제2 기판 210 : 사파이어 기판
110, 220 : 발광 구조물 130, 250 : 형광체 수지층
140, 260 : 렌즈부 H1, H2 : 비아홀
151, 310 : 절연층 152, 320 : 금속 씨드층
153, 330 : 배선 금속층
160, 241, 280, 350, 360 : 접합 절연 패턴층
170, 290, 340, 370 : 접합 금속 패턴층

Claims (14)

  1. 제1 질화물계 반도체층, 활성층 및 제2 질화물계 반도체층을 포함하고, 상기 제1 질화물계 반도체층의 일부 영역이 노출되도록 메사 구조를 갖는 발광 구조물, 상기 노출된 제1 질화물계 반도체층 상에 형성된 제1 전극 패드, 상기 제2 질화물계 반도체층 상에 형성된 제2 전극 패드, 상기 제1 질화물계 반도체층의 광 추출면 상에 배치된 형광체 수지층 및 상기 형광체 수지층 상에 배치된 렌즈부를 포함하는 발광소자;
    상기 제1 전극 패드 및 상기 제2 전극 패드가 노출되도록 형성된 접합 절연 패턴층;
    제1 면에서 제2 면까지 관통하는 비아홀을 포함하고, 상기 비아홀의 내부면에 형성되어 제2 면의 일부 영역까지 연장된 배선 금속층을 포함하는 기판; 및
    상기 기판의 제1 면에서 상기 비아홀을 통해 노출된 상기 배선 금속층에 접합되고, 상기 제1 전극 패드 및 상기 제2 전극 패드에 접합된 접합 금속 패턴층; 을 포함하고,
    상기 형광체 수지층의 크기, 상기 접합 절연 패턴층의 크기 및 상기 렌즈부의 크기는 상기 기판의 크기와 동일한 것을 특징으로 하는 발광소자 패키지.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 질화물계 반도체층의 광 추출면은 요철 패턴을 포함하는 발광소자 패키지.
  4. 제1항에 있어서,
    상기 기판에 형성된 비아홀은,
    상기 내부면이 65° 내지 90° 경사각을 갖도록 상기 제1 면에서 상기 제2 면으로 갈수록 커지는 직경을 갖는 발광소자 패키지.
  5. 제1항에 있어서,
    상기 배선 금속층은,
    상기 비아홀의 내부면에 균일한 두께로 형성되어 상기 비아홀의 내부와 동일한 형상을 갖는 발광소자 패키지.
  6. 일 면에 제1 전극 패드 및 제2 전극 패드가 형성된 발광소자를 복수 개 구비하고, 상기 제1 전극 패드 및 제2 전극 패드가 노출되도록 형성된 접합 절연 패턴층을 포함하는 제1 기판을 마련하는 단계;
    제1 면에서 제2 면까지 관통하는 복수 개의 비아홀을 포함하고, 상기 비아홀의 내부면에 형성되어 제2 면의 일부 영역까지 연장된 배선 금속층을 포함하는 제2 기판을 마련하는 단계;
    상기 제2 기판의 제1 면에서 상기 복수 개의 비아홀을 통해 노출된 상기 배선 금속층에 접합되는 접합 금속 패턴층을 형성하는 단계;
    상기 제1 전극 패드 및 상기 제2 전극 패드가 상기 접합 금속 패턴층과 마주하도록 상기 제1 기판을 상기 제2 기판 상에 실장하는 단계;
    상기 접합 절연 패턴층을 용융시키고 상기 제1 기판을 가압함으로써, 상기 제1 기판과 상기 제2 기판을 접합하는 단계; 및
    접합된 상기 제1 기판과 상기 제2 기판을 가공하여 칩 단위로 분리된 발광소자 패키지를 제조하는 단계
    를 포함하는 발광소자 패키지 제조 방법.
  7. 제6항에 있어서,
    상기 제1 기판을 마련하는 단계는,
    사파이어 기판 상에 제1 질화물계 반도체층, 활성층 및 제2 질화물계 반도체층을 포함하는 발광 구조물을 형성하는 단계;
    상기 제1 질화물계 반도체층의 일부 영역이 노출되도록 상기 활성층 및 상기 제2 질화물계 반도체층을 식각하는 단계;
    상기 노출된 제1 질화물계 반도체층 상에 상기 제1 전극 패드를 형성하고, 상기 제2 질화물계 반도체층 상에 상기 제2 전극 패드를 형성하는 단계;
    상기 제1 전극 패드 및 상기 제2 전극 패드가 형성된 상기 발광 구조물의 일 면에 접합 절연 물질을 형성하는 단계; 및
    상기 제1 전극 패드 및 상기 제2 전극 패드가 노출되도록 상기 접합 절연 물질을 패터닝하여 상기 접합 절연 패턴층을 형성하는 단계
    를 포함하는 발광소자 패키지 제조 방법.
  8. 제7항에 있어서,
    상기 칩 단위로 분리된 발광소자 패키지를 제조하는 단계는,
    상기 제1 기판을 구성하는 발광 구조물에서 상기 사파이어 기판을 제거하여 상기 제1 질화물계 반도체층을 노출시키는 단계;
    상기 노출된 제1 질화물계 반도체층 상에 요철 패턴을 형성하는 단계;
    상기 요철 패턴이 생성된 제1 질화물 반도체층 상에 형광체 수지를 도포하는 단계;
    상기 형광체 수지 상에 투명 수지를 도포하는 단계; 및
    상기 접합된 제1 기판과 상기 제2 기판을 칩 단위로 절단하여 분리하는 단계
    를 포함하는 발광소자 패키지 제조 방법.
  9. 제6항에 있어서,
    상기 제2 기판을 마련하는 단계는,
    도전성 기판을 식각하여 상기 복수 개의 비아홀을 형성하는 단계;
    상기 복수 개의 비아홀을 포함하는 도전성 기판의 표면에 절연층을 형성하는 단계;
    상기 비아홀의 내부면에 형성되어 상기 제2 면까지 연장되도록 상기 절연층 상에 금속 씨드층을 형성하는 단계; 및
    상기 비아홀의 내부면에 형성되어 상기 제2 면의 일부 영역까지 연장되도록 상기 금속 씨드층 상에 금속 물질을 도금하여 상기 배선 금속층을 형성하는 단계
    를 포함하는 발광소자 패키지 제조 방법.
  10. 제6항에 있어서,
    상기 복수 개의 비아홀은,
    상기 내부면이 65° 내지 90° 경사각을 갖도록 상기 제1 면에서 상기 제2 면으로 갈수록 커지는 직경을 갖는 발광소자 패키지 제조 방법.
  11. 제9항에 있어서,
    상기 배선 금속층을 형성하는 단계는,
    상기 금속 씨드층 상에 균일한 두께로 상기 금속 물질을 도금하여 상기 비아홀의 내부와 동일한 형상을 갖도록 상기 배선 금속층을 형성하는 발광소자 패키지 제조 방법.
  12. 제6항에 있어서,
    상기 접합 금속 패턴층을 형성하는 단계는,
    상기 제1 기판에서 상기 접합 절연 패턴층을 통해 노출된 상기 제1 전극 패턴 및 상기 제2 전극 패턴과 맞물리고, 상기 접합 금속 패턴층의 외측면이 상기 접합 절연 패턴층과 이격되도록 형성하는 발광소자 패키지 제조 방법.
  13. 일 면에 제1 전극 패드 및 제2 전극 패드가 형성된 발광소자를 복수 개 구비하고, 상기 제1 전극 패드 및 제2 전극 패드 상에 형성된 접합 금속 패턴층을 포함하는 제1 기판을 마련하는 단계;
    제1 면에서 제2 면까지 관통하는 복수 개의 비아홀을 포함하고, 상기 비아홀의 내부면에 형성되어 제2 면의 일부 영역까지 연장된 배선 금속층을 포함하는 제2 기판을 마련하는 단계;
    상기 제2 기판의 제1 면에서 상기 복수 개의 비아홀을 제외한 주변 영역에 접합 절연 패턴층을 형성하는 단계;
    상기 접합 금속 패턴층이 상기 제2 기판의 제1 면에서 상기 복수 개의 비아홀을 통해 노출된 상기 배선 금속층에 마주하도록 상기 제1 기판을 상기 제2 기판상에 실장하는 단계;
    상기 접합 절연 패턴층을 용융시키고 상기 제1 기판에 압력을 가함으로써, 상기 제1 기판과 상기 제2 기판을 접합하는 단계; 및
    상기 접합된 제1 기판과 상기 제2 기판을 가공하여 칩 단위로 분리된 발광소자 패키지를 제조하는 단계
    를 포함하는 발광소자 패키지 제조 방법.
  14. 제7항에 있어서,
    상기 제1 전극 패드 및 상기 제2 전극 패드가 형성된 상기 발광 구조물의 일 면에 접합 절연 물질을 형성하는 단계 전에, 상기 발광 구조물의 일면을 산소 플라즈마 처리를 하는 단계를 더 포함하는 발광소자 패키지 제조 방법.
KR1020100121990A 2010-12-02 2010-12-02 발광소자 패키지 및 그 제조 방법 KR101591991B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100121990A KR101591991B1 (ko) 2010-12-02 2010-12-02 발광소자 패키지 및 그 제조 방법
US13/295,850 US9070852B2 (en) 2010-12-02 2011-11-14 Light emitting device package and manufacturing method thereof
EP11191558.3A EP2461382B1 (en) 2010-12-02 2011-12-01 Light Emitting Diode Package and Manufacturing Method Thereof
CN201110402793.6A CN102543981B (zh) 2010-12-02 2011-12-02 发光装置封装件及其制造方法
US14/720,199 US9472722B1 (en) 2010-12-02 2015-05-22 Light emitting device package and manufacturing method thereof
US15/170,115 US9577147B2 (en) 2010-12-02 2016-06-01 Light emitting device package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100121990A KR101591991B1 (ko) 2010-12-02 2010-12-02 발광소자 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120060469A KR20120060469A (ko) 2012-06-12
KR101591991B1 true KR101591991B1 (ko) 2016-02-05

Family

ID=45047671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100121990A KR101591991B1 (ko) 2010-12-02 2010-12-02 발광소자 패키지 및 그 제조 방법

Country Status (4)

Country Link
US (3) US9070852B2 (ko)
EP (1) EP2461382B1 (ko)
KR (1) KR101591991B1 (ko)
CN (1) CN102543981B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010003715T8 (de) * 2009-09-20 2013-01-31 Viagan Ltd. Baugruppenbildung von elektronischen Bauelementen auf Waferebene
KR101735670B1 (ko) * 2010-07-13 2017-05-15 엘지이노텍 주식회사 발광 소자
KR20120100193A (ko) * 2011-03-03 2012-09-12 서울옵토디바이스주식회사 발광 다이오드 칩
US8941137B2 (en) * 2011-03-06 2015-01-27 Mordehai MARGALIT Light emitting diode package and method of manufacture
JP5985322B2 (ja) * 2012-03-23 2016-09-06 株式会社東芝 半導体発光装置及びその製造方法
US9000414B2 (en) * 2012-11-16 2015-04-07 Korea Photonics Technology Institute Light emitting diode having heterogeneous protrusion structures
KR101422547B1 (ko) * 2012-11-19 2014-07-24 박종익 엘이디 패키지의 전극 형성방법
JP2014150196A (ja) 2013-02-01 2014-08-21 Toshiba Corp 半導体発光装置およびその製造方法
KR101958418B1 (ko) 2013-02-22 2019-03-14 삼성전자 주식회사 발광 소자 패키지
KR101578266B1 (ko) * 2013-03-12 2015-12-16 박진성 웨이퍼 레벨 칩 스케일 발광다이오드 패키지
CN103247743B (zh) * 2013-05-24 2016-04-20 安徽三安光电有限公司 贴面式发光器件及其制作方法
CN103633237B (zh) * 2013-12-18 2016-03-30 江阴长电先进封装有限公司 一种led封装结构及其圆片级封装方法
KR20150101311A (ko) * 2014-02-26 2015-09-03 삼성전자주식회사 발광 소자 패키지
JP6185415B2 (ja) * 2014-03-27 2017-08-23 株式会社東芝 半導体発光装置
TWI557955B (zh) * 2014-04-23 2016-11-11 光寶光電（常州）有限公司 Ｌｅｄ承載座及其製造方法
KR20150138479A (ko) * 2014-05-29 2015-12-10 삼성전자주식회사 발광 소자 패키지의 제조 방법
JP6413460B2 (ja) * 2014-08-08 2018-10-31 日亜化学工業株式会社 発光装置及び発光装置の製造方法
CN104393137B (zh) * 2014-09-30 2017-08-25 厦门市三安光电科技有限公司 一种倒装发光器件及其制作方法
CN104638086A (zh) * 2015-03-09 2015-05-20 武汉大学 一种含高电流密度三维电极结构的led芯片
JP2016174062A (ja) * 2015-03-17 2016-09-29 株式会社東芝 半導体発光素子およびその製造方法
US10217914B2 (en) 2015-05-27 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR20160149363A (ko) 2015-06-17 2016-12-28 삼성전자주식회사 반도체 발광소자
DE102015112280A1 (de) 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
KR20170111974A (ko) * 2016-03-30 2017-10-12 엘지이노텍 주식회사 발광소자, 백라이트 유닛 및 조명장치
KR102673595B1 (ko) * 2017-02-14 2024-06-12 삼성전자주식회사 Led 장치 및 그 제조 방법
KR102356216B1 (ko) * 2017-05-30 2022-01-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
KR102359818B1 (ko) * 2017-07-21 2022-02-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 그 제조방법
KR102356476B1 (ko) * 2017-07-25 2022-02-03 현대모비스 주식회사 차량의 후진주행 지원 장치 및 그 제어방법
CN107703663A (zh) * 2017-09-26 2018-02-16 张家港康得新光电材料有限公司 2d/3d可切换面板及显示装置
KR102509064B1 (ko) * 2017-11-03 2023-03-10 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 이를 포함하는 조명장치
KR102486038B1 (ko) * 2017-12-01 2023-01-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR102550291B1 (ko) * 2018-01-16 2023-07-03 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
KR102593358B1 (ko) * 2018-08-14 2023-10-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
CN112397487B (zh) * 2019-08-12 2024-04-09 湖北三安光电有限公司 发光器件及制作方法和含该发光器件的显示屏和照明器材
JP7320717B2 (ja) * 2019-10-11 2023-08-04 日亜化学工業株式会社 発光装置の製造方法
CN112864291A (zh) * 2021-01-13 2021-05-28 广州市艾佛光通科技有限公司 一种嵌入式led芯片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006404A1 (en) * 2004-06-30 2006-01-12 James Ibbetson Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US20100203657A1 (en) * 2009-02-09 2010-08-12 Samsung Electronics Co., Ltd. Method of fabricating light emitting device

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
EP1959506A2 (en) 1997-01-31 2008-08-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor light-emitting device
US20070102827A1 (en) * 1997-12-08 2007-05-10 3M Innovative Properties Company Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3469484B2 (ja) 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
WO2002089221A1 (en) * 2001-04-23 2002-11-07 Matsushita Electric Works, Ltd. Light emitting device comprising led chip
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
US6919646B2 (en) * 2002-03-12 2005-07-19 Nec Electronics Corporation Semiconductor device with contacting electrodes
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
EP1603170B1 (en) 2003-03-10 2018-08-01 Toyoda Gosei Co., Ltd. Method for manufacturing a solid-state optical element device
US20040188696A1 (en) 2003-03-28 2004-09-30 Gelcore, Llc LED power package
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
EP1697983B1 (en) 2003-12-09 2012-06-13 The Regents of The University of California Highly efficient gallium nitride based light emitting diodes having surface roughening
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR101197046B1 (ko) * 2005-01-26 2012-11-06 삼성디스플레이 주식회사 발광다이오드를 사용하는 2차원 광원 및 이를 이용한 액정표시 장치
KR100665121B1 (ko) 2005-02-28 2007-01-09 삼성전기주식회사 파장변환형 발광 다이오드 패키지 제조방법
US20070108459A1 (en) * 2005-04-15 2007-05-17 Enfocus Engineering Corp Methods of Manufacturing Light Emitting Devices
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
US9111950B2 (en) 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
US20080149946A1 (en) * 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
US7867793B2 (en) * 2007-07-09 2011-01-11 Koninklijke Philips Electronics N.V. Substrate removal during LED formation
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101438818B1 (ko) 2008-04-01 2014-09-05 엘지이노텍 주식회사 발광다이오드 소자
KR101505432B1 (ko) 2008-06-26 2015-03-26 서울반도체 주식회사 발광소자 패키지 및 이의 제조방법
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US20100065949A1 (en) * 2008-09-17 2010-03-18 Andreas Thies Stacked Semiconductor Chips with Through Substrate Vias
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US20100109025A1 (en) * 2008-11-05 2010-05-06 Koninklijke Philips Electronics N.V. Over the mold phosphor lens for an led
KR100999800B1 (ko) 2010-02-04 2010-12-08 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
JP2011199221A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
US8901586B2 (en) * 2010-07-12 2014-12-02 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same
CN101997074A (zh) * 2010-07-30 2011-03-30 晶科电子（广州）有限公司 一种基于硅基板的led表面贴片式封装结构及其封装方法
KR20150091805A (ko) * 2014-02-04 2015-08-12 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 패키지
KR102098245B1 (ko) * 2014-02-11 2020-04-07 삼성전자 주식회사 광원 패키지 및 그를 포함하는 표시 장치
US9412724B2 (en) * 2014-04-23 2016-08-09 Lite-On Opto Technology (Changzhou) Co., Ltd. Chip-scale packaged LED device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006404A1 (en) * 2004-06-30 2006-01-12 James Ibbetson Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US20100203657A1 (en) * 2009-02-09 2010-08-12 Samsung Electronics Co., Ltd. Method of fabricating light emitting device

Also Published As

Publication number Publication date
EP2461382A2 (en) 2012-06-06
EP2461382B1 (en) 2019-02-06
CN102543981B (zh) 2015-11-25
KR20120060469A (ko) 2012-06-12
US9472722B1 (en) 2016-10-18
US20120138988A1 (en) 2012-06-07
CN102543981A (zh) 2012-07-04
EP2461382A3 (en) 2014-01-01
US9070852B2 (en) 2015-06-30
US9577147B2 (en) 2017-02-21
US20160276536A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
KR101591991B1 (ko) 발광소자 패키지 및 그 제조 방법
US8319246B2 (en) Semiconductor device and method for manufacturing same
US9502627B2 (en) Wafer level photonic devices dies structure and method of making the same
EP2672531B1 (en) Light emitting device package and method of manufacturing the same
KR101251186B1 (ko) 고반사성 금속 결합부를 갖는 발광 다이오드 에미터 기판
TWI489662B (zh) 半導體發光裝置及其製造方法
US9484498B2 (en) Light emitting structure having electrodes forming a concave surface and manufacturing method thereof
US20110297994A1 (en) Semiconductor light emitting device
JP2011119557A (ja) 発光装置及びその製造方法
JP2007214360A (ja) 半導体装置及びその製造方法
TWI569469B (zh) 用於覆晶發光二極體之ｐ－ｎ分離金屬填充
KR20120077876A (ko) 이종 기판 접합 구조 및 방법
US20090242923A1 (en) Hermetically Sealed Device with Transparent Window and Method of Manufacturing Same
JP2014150196A (ja) 半導体発光装置およびその製造方法
KR102461968B1 (ko) 발광 소자
JP2008053290A (ja) 光半導体装置およびその製造方法
JP2009147292A (ja) 半導体装置およびその製造方法
KR20180075856A (ko) 마이크로 엘이디 모듈 및 그 제조방법
TWI398018B (zh) 一種製造發光元件陣列之方法
EP2860769A1 (en) Layer structure for surface-emitting thin-film p-side-up light-emitting diode
KR101806806B1 (ko) 전자 소자 탑재용 기판의 제조방법
JP5827700B2 (ja) 半導体発光装置及び発光装置
US20120175630A1 (en) Light emitting diodes and method for manufacturing the same
JP2016143783A (ja) 電子装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 5