KR101806806B1 - 전자 소자 탑재용 기판의 제조방법 - Google Patents

전자 소자 탑재용 기판의 제조방법 Download PDF

Info

Publication number
KR101806806B1
KR101806806B1 KR1020110138348A KR20110138348A KR101806806B1 KR 101806806 B1 KR101806806 B1 KR 101806806B1 KR 1020110138348 A KR1020110138348 A KR 1020110138348A KR 20110138348 A KR20110138348 A KR 20110138348A KR 101806806 B1 KR101806806 B1 KR 101806806B1
Authority
KR
South Korea
Prior art keywords
substrate
core
electrode substrate
hole
electrode
Prior art date
Application number
KR1020110138348A
Other languages
English (en)
Other versions
KR20130071045A (ko
Inventor
서종완
김형근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110138348A priority Critical patent/KR101806806B1/ko
Priority to US13/722,456 priority patent/US8748312B2/en
Publication of KR20130071045A publication Critical patent/KR20130071045A/ko
Application granted granted Critical
Publication of KR101806806B1 publication Critical patent/KR101806806B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

본 발명은 전자 소자 탑재용 기판의 제조방법에 관한 것으로서, 판상의 기판몸체에 두께 방향으로 적어도 하나의 관통공을 형성하는 단계; 상기 관통공에 각각 결합가능한 적어도 하나의 코어를 상면에 갖는 전극기판을 형성하는 단계; 상기 관통공에 코어가 삽입되도록 상기 기판몸체와 상기 전극기판을 결합하는 단계; 및 상기 전극기판의 코어를 제외한 부분을 제거하는 단계를 포함하여, 고집적화가 가능하고 제조시간이 감소된 전자 소자 탑재용 기판을 제조할 수 있으므로, 수율이 향상되고 생산비용이 절감되는 효과가 있다.

Description

전자 소자 탑재용 기판의 제조방법{FABRICATION METHOD OF SUBSTRATE}
본 발명은 전자 소자 탑재용 기판의 제조방법에 관한 것이다.
발광 다이오드는 전기에너지를 이용하여 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광 다이오드는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광 다이오드를 이용한 휴대폰 키패드, 사이드 뷰어, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광 다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품과 같이, 발광 다이오드의 용도가 점차 대형화, 고출력화, 고효율화된 제품으로 진행하고 있으므로 이와 같은 용도에 사용되는 발광 다이오드의 특성도 이를 충족하는 높은 수준이 요청되고 있다.
종래에는 발광 다이오드를 고집적화하기 위해 전자소자 탑재용 기판에 발광소자를 탑재하였으나, 제조시간이 많이 소요되는 문제점이 있었으며, 당 기술 분야에서는 제조시간과 생산비용이 감소된 전자 소자 탑재용 기판의 제조방법이 요구되고 있다.
본 발명의 일측면은 판상의 기판몸체에 두께 방향으로 적어도 하나의 관통공을 형성하는 단계; 상기 관통공에 각각 결합가능한 적어도 하나의 코어를 상면에 갖는 전극기판을 형성하는 단계; 상기 관통공에 코어가 삽입되도록 상기 기판몸체와 상기 전극기판을 결합하는 단계; 및 상기 전극기판의 코어를 제외한 부분을 제거하는 단계를 포함하는 전자 소자 탑재용 기판의 제조방법을 제공한다.
이때, 상기 전극기판은 Si 기판을 식각하여 형성될 수 있으며, 상기 기판몸체는 Si 기판일 수 있다.
또한, 상기 전극기판을 형성하는 단계는 상기 전극기판에 대응되는 몰드에 합성수지를 사출하여 형성할 수 있으며, 상기 전극기판의 표면에 금속층을 형성하는 단계를 더 포함할 수도 있다.
또한, 상기 전극기판을 형성하는 단계는 금속판의 상면을 가공하여 상기 코어를 형성할 수 있으며, 상기 기판몸체와 상기 전극기판을 결합하는 단계는 상기 관통공에 상기 코어를 삽입하고 수지를 언더필하여 결합할 수 있다. 이때, 상기 수지는 에폭시(epoxy) 수지 또는 실리콘(silicone) 수지일 수 있다.
또한, 상기 전극기판의 코어를 제외한 부분을 제거하는 단계는 상기 코어를 제외한 부분을 그라인딩(Grinding)하여 제거할 수 있으며, 상기 기판몸체의 저항값은 상기 전극기판의 저항값보다 클 수 있다.
또한, 상기 전극기판의 코어를 제외한 부분을 제거하는 단계 후에, 상기 관통공과 결합된 상기 코어의 노출된 면을 덮도록 UBM(Under Bump Metallurgy)을 형성할 수도 있다.
상술된 전자 소자 탑재용 기판의 제조방법은 제조시간이 감소되는 전자 소자 탑재용 기판을 제조할 수 있으므로, 발광 다이오드의 수율이 향상되고 생산비용이 절감되는 효과가 있다.
도 1은 본 발명의 일실시형태에 의한 전자 소자 탑재용 기판을 개략적으로 도시한 사시도이다.
도 2 내지 도 5는 본 발명의 일실시예에 의한 전자 소자 탑재용 기판의 제조방법을 개략적으로 나태낸 단면도이다.
도 6 내지 도 9는 본 발명의 다른 실시예에 의한 전자 소자 탑재용 기판의 제조방법을 개략적으로 나타낸 단면도이다.
도 10은 도 9의 B를 확대한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
이러한 실시예는 본 발명에 대하여 당업계에서 통상의 지식을 가진 자에게 발명의 범위를 예시하기 위해 제공되는 것이다. 그러므로 본 발명은 이하의 실시예들에 한정되는 것이 아니라, 특허청구범위가 제시하는 다양한 형태로 구현될 수 있다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위하여 과장될 수 있으며, 도면 상에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 참조부호를 사용할 것이다.
도 1은 본 발명의 일실시형태에 의한 전자 소자 탑재용 기판을 개략적으로 도시한 사시도이고, 도 2 내지 도 5는 본 발명의 일실시예에 의한 전자 소자 탑재용 기판의 제조방법을 개략적으로 나타낸 단면도이다.
우선, 도 2에 도시된 것과 같이, 기판몸체(110)에 관통공(111)을 형성한다.
상기 기판몸체(110)는 판상의 기판이 사용될 수 있으며, 구체적으로, Si, 사파이어, ZnO, GaAs, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등의 물질로 이루어진 반도체 기판을 사용할 수 있다.
상기 관통공(111)은 상기 기판몸체(110)의 두께 방향으로 적어도 하나를 형성한다. 상기 관통공(111)은 상기 기판몸체(110)의 두께 방향을 관통하는 폐곡면을 가지는 기둥형상의 공간으로 형성할 수 있으며, 상기 기둥형상의 공간은 원기둥 또는 다각형 기둥 등과 같이 다양한 형상으로 형성할 수 있다. 본 발명의 일실시형태에서는 원기둥 형태의 폐곡면을 가지도록 형성할 수 있다.
상기 관통공(111)은 상기 기판몸체(110)를 건식식각하여 형성할 수 있다. 상기 건식식각은 특정한 식각법으로 제한되는 것이 아니라, 당업계에서 사용되는 일반적인 식각방법이 사용될 수 있다. 또한 상기 관통공(111)은 레이저-드릴링(Laser-Drilling)법에 의해서도 형성할 수 있다.
다음으로, 도 3에 도시된 바와 같이, 상기 관통공(111)에 결합가능한 코어(121)를 상면에 갖는 전극기판(120)을 형성한다.
상기 전극기판(120)은 상기 관통공(111)에 결합가능한 코어(121)가 상기 관통공(111)에 대응되는 개수로 돌출 형성된 기판이다. 상기 전극기판(120)은 합성수지와 같은 절연물 또는 금속 등과 같이 다양한 소재로 형성할 수 있다. 구체적으로, 상기 전극기판(120)은 상기 전극기판(120)에 대응되는 형상이 새겨진 몰드에 합성수지를 사출하여 형성할 수 있다. 또한, 금속판의 상면을 금형, 밀링(Milling) 또는 레이저(Laser) 가공하여 형성할 수도 있다.
상기 코어(121)는 상기 전극기판(120)의 상면에 적어도 하나 형성된다. 상기 코어(121)는 상기 관통공(111)에 결합되어 상기 전자소자 탑재용 기판(100)의 양 표면이 서로 통전될 수 있도록 한다.
상기 코어(121)는 상기 관통공(111)에 결합되도록 대응되는 크기로 형성하되, 공정 상의 오차 또는 추가적으로 증착될 수 있는 금속층 등을 감안하여 상기 관통공(111)에 삽입될 수 있는 크기로 형성할 수 있다. 이때, 상기 코어(121)는 MEMS(Microelectromechanical Systems)과 같은 미세공정에 의해 상기 전극기판(120) 상에 형성될 수 있다.
상기 코어(121)를 합성수지와 같은 절연물로 형성한 경우에는 상기 코어(121)의 표면에 금속층(122)을 더 형성하여, 상기 전자소자 탑재용 기판(100)의 양 표면이 서로 통전되게 할 수 있다. 상기 금속층(122)은 상기 코어(121)의 표면을 감싸도록 형성하되, 상기 금속층(122)은 Ni, Au, Ag, Ti, Cr 및 Cu로 구성된 그룹으로부터 선택된 물질로 이루어진 단일층 또는 복수층으로 형성할 수 있다. 상기 코어(121)는 화학기상증착법 및 전자빔 증발법과 같은 당업계의 공지의 증착 방법 또는 스퍼터링 등의 공정에 의해 형성될 수 있다.
종래의 전자소자 탑재용 기판의 관통전극은 기판 상에 관통공을 형성하고, 관통공에 도금공정을 통해 전극을 형성하였으므로 제조시간이 많이 소요되었다. 특히 관통공은 고 종횡비의 미세관의 형태로 형성되므로, 여기에 금속을 도금하는데 많은 시간이 소요되었으며 내부에 보이드(Void)가 형성되기 쉬운 문제점이 있었다. 본 발명의 일실시예에서는 이러한 도금 공정 대신에 미리 형성된 코어 형상의 전극을 관통공에 결합하여 사용하므로, 종래의 방법에 비하여 제조시간이 단축되며, 보이드의 형성이 근본적으로 차단된다. 또한, 도금공정과 같이 관리가 까다로운 제조공정이 제거됨으로써, 공정이 단순화되고 제조비용이 감소되는 효과를 기대할 수 있는 것이다.
다음으로, 도 4에 도시된 바와 같이, 상기 관통공(111)에 상기 코어(121)를 삽입하여 상기 기판몸체(110)와 상기 전극기판(120)을 결합한다.
상기 기판몸체(110)와 상기 전극기판(120)의 결합은 상기 관통공(111)에 상기 코어(121)를 억지 끼움하여 결합할 수도 있으나, 상기 기판몸체(110)와 상기 전극기판(120)을 결합한 후, 상기 기판몸체(110)와 상기 전극기판(120)이 접하는 면에 수지를 언더필(Underfill)하여 결합할 수도 있다. 상기 수지로는 에폭시(epoxy)수지 또는 실리콘(silicone)수지가 사용될 수 있다.
또한, 상기 기판몸체(110)와 상기 전극기판(120)이 결합하는 면에 접착제를 도포하고 도포된 면을 서로 접착함으로써 결합할 수도 있다. 이와 같이, 상기 기판몸체(110)와 상기 전극기판(120)을 결합하면, 도 4에 도시된 바와 같이, 상기 코어(121)의 단부 또는 코어(121)의 단부에 형성된 금속층(122)이 노출되게 된다.
다음으로, 상기 전극기판(120)의 상기 코어(121)를 제외한 부분을 제거한다. 상기 전극기판(120)의 일부 제거는 상기 전극기판(120)을 그라인딩(Grinding)과 같은 물리적 방법에 의해 제거 함으로써 수행될 수 있으나, 반드시 이러한 방법에만 한정하는 것은 아니다. 이와 같이 상기 전극기판(120)의 상기 코어(121)를 제외한 부분을 제거하면, 상기 코어(121)가 상기 기판몸체(110)의 양 표면을 관통하여 노출된다.
앞서 설명한 바와 같이, 상기 코어(121)를 금속으로 형성한 경우, 코어 자체의 전기전도성에 의해 상기 기판몸체(110)의 양 표면을 서로 통전하게 할 수 있으며, 합성수지와 같은 절연물로 상기 코어(121)를 형성한 경우에는 상기 코어(121)의 표면에 형성된 금속층(122)에 의해 상기 기판몸체(110)의 양 표면을 통전하게 할 수 있다.
상기 전극기판(120)의 코어를 제외한 부분을 제거하는 단계 후에, 상기 관통공(111)에 결합된 상기 코어(121)의 노출된 면을 덮도록 UBM(Under Bump Metallurgy, 130)을 더 형성할 수 있다. 상기 UBM(130)은 상기 기판몸체(110)를 솔더링하기 위한 접점으로서 기능하며, Ti, Ni, Cu 또는 구리합금 등으로 형성될 수 있다.
도 6 내지 도 9는 본 발명의 다른 실시예에 의한 전자 소자 탑재용 기판(200)의 제조방법을 개략적으로 나타낸 단면도이며, 도 10은 도 9의 B를 확대한 도면이다.
본 발명의 다른 실시예는 앞서 설명한 일실시예와 달리, 기판몸체(210)와 전극기판(220)을 Si으로 형성하고 상기 기판몸체(210)와 전극기판(220)의 코어(221)를 SDB(Si Direct Bonding)한 경우이다.
우선, 도 6에 도시된 것과 같이, 상기 기판몸체(210)에 관통공(211)을 형성한다. 앞서 설명한 바와 같이, 상기 기판몸체(210)는 판상의 반도체 기판이 사용될 수 있으며, 구체적으로는 Si이 사용될 수 있다. 상기 관통공(211)은 상기 기판몸체(210)의 두께 방향으로 적어도 하나가 형성된다.
앞서 일실시예에서 설명한 바와 같이, 상기 관통공(211)은 상기 기판몸체(210)의 두께 방향으로 적어도 하나를 형성한다. 상기 관통공(211)은 상기 기판몸체(210)의 두께 방향을 관통하는 폐곡면을 가지는 기둥형상의 공간으로 형성할 수 있으며, 상기 기둥형상의 공간은 원기둥 또는 다각형 기둥 등과 같이 다양한 형상을 형성할 수 있다. 본 발명의 일실시형태에서는 원기둥 형태의 폐곡면을 가지도록 형성할 수 있다. 이때, 상기 관통공(211)은 건식식각에 의하여 형성할 수 있으며, 레이저-드릴링(Laser-Drilling)에 의해서도 형성할 수 있다.
다음으로, 도 7에 도시된 바와 같이, 상기 관통공(211)에 결합되는 코어(221)를 상면에 갖는 전극기판(220)을 형성한다. 상기 전극기판(220)은 상기 관통공(211)에 결합되는 코어(221)가 상기 관통공에 대응되는 개수로 돌출 형성된 기판이다. 앞서 설명한 일실시예와 같이 상기 코어(221)는 상기 관통공(211)에 결합되어 상기 기판몸체(210)의 양 표면이 서로 통전될 수 있도록 한다. 상기 전극기판(220)도 판상의 반도체 기판을 사용하여 형성할 수 있으며, 본 발명의 다른 실시예에서는 구체적으로는 Si이 사용될 수 있다.
상기 코어(221)는 상기 관통공(211)에 결합되도록 대응되는 크기로 형성하되, 공정 상의 오차 또는 추가적으로 증착될 수 있는 금속층 등을 감안하여, 상기 관통공(211)에 삽입될 수 있는 크기로 형성할 수 있다. 이때, 상기 코어(221)는 MEMS(Microelectromechanical Systems)과 같은 미세공정에 의해 형성될 수 있다.
다음으로, 도 8에 도시된 바와 같이, 상기 관통공(211)에 상기 코어(221)를 삽입하여 상기 기판몸체(210)에 상기 전극기판(220)을 결합한다. 상기 기판몸체(210)와 상기 전극기판(220)의 결합은 상기 기판몸체(210)의 관통공(211)과 상기 전극기판(220)의 코어(221)를 SDB(Si Direct Bonding)함으로써, 이루어질 수 있다.
구체적으로, 상기 SDB는 두 반도체 기판을 접착제 없이 열처리를 통해 접합시키는 방법으로, 접착층을 형성하지 않으므로 접착층 형성 및 제거를 위한 모듈이나 공정이 불필요하므로 공정 비용 및 시간을 감축시킬 수 있는 장점이 있다.
예를 들어, 상기 기판몸체(210)와 상기 전극기판(220)의 코어(221) 사이의 결합은 열처리를 통해, 상기 기판몸체(210)와 상기 전극기판(220)의 사이의 본딩층(222)을 성장시킴으로서 가능하다. 본 발명의 일실시예에서 상기 본딩층(222)은 SiO2층일 수 있다. 상기 SiO2층은 성장하면서, 상기 기판몸체(210)와 상기 전극기판(220)의 코어(221)를 결합하게 된다.
이때, 도 10에 도시된 바와 같이, 상기 기판몸체(210)와 상기 코어(221)의 사이의 간격(C)은 열처리를 통해 SiO2층이 형성될 수 있는 범위로 할 수 있으며, 구체적으로 상기 간격(C)은 10㎛ 이하의 범위로 할 수 있다.
이와 같이, SDB에 의하여, 상기 기판몸체(210)와 상기 전극기판(220)의 코어(221) 사이를 결합할 경우에는, 상기 기판몸체(210)와 상기 전극기판(220)의 코어(221) 사이에만 SiO2층이 성장되므로, 상기 관통공(211)상에 노출된 코어(221)의 상부면에는 절연층인 SiO2층이 성장되지 않는다. 또한, 상기 기판몸체(210)의 저항값을 상기 전극기판(220)의 저항값보다 크게 하면, 상기 코어(221)가 전극과 같은 기능을 하게 된다. 상기 기판몸체(210)와 상기 전극기판(220)의 저항값은 Si에 도핑되는 불순물의 농도를 조절함으로써 조정할 수 있다. 상기 기판몸체(210)와 상기 전극기판(220)의 저항값은 특정한 값으로 한정되는 것은 아니며, 상기 기판몸체(210)에 흐르는 전류값이 상기 코어(221)에 흐르는 전류값의 크기에 비해 무시할 수 있는 값이 되어, 상기 코어(221)만 전도체로서 기능할 수 있는 범위의 값이면 적용할 수 있다.
다음으로, 상기 전극기판(220)의 상기 코어(221)를 제외한 부분을 제거한다. 상기 전극기판(220)의 일부 제거는 상기 절연전자 소자 탑재용 기판을 그라인딩(Grinding)과 같은 물리적 방법에 의해 수행될 수 있으나, 반드시 이에만 한정하는 것은 아니다. 이와 같이 상기 전극기판(220)의 상기 코어(221)를 제외한 부분을 제거하면, 상기 코어(221)가 상기 기판몸체(210)의 양면을 관통하여 형성된다.
상기 전극기판(220)의 코어(221)를 제외한 부분을 제거하는 단계 후에, 상기 관통공(211)에 결합된 상기 코어(121)의 노출된 면을 덮도록 UBM(Under Bump Metallurgy, 230)을 형성할 수 있다. 상기 UBM(230)은 상기 기판몸체(210)를 솔더링하기 위한 접점으로서 기능하며, Ti, Ni, Cu 또는 구리합금 등으로 이루어질 수 있다.
100, 200: 전자 소자 탑재용 기판
110, 210: 기판몸체
111, 211: 관통공
120, 220: 전극기판
121, 221: 코어
122: 금속층
222: 본딩층
130: UBM(Under Bump Metallurgy)

Claims (12)

  1. 판상의 기판몸체에 두께 방향으로 적어도 하나의 관통공을 형성하는 단계;
    상기 관통공에 각각 결합가능하고, 절연물질로 이루어진 적어도 하나의 코어를 상면에 갖는 전극기판을 형성하는 단계;
    상기 관통공에 코어가 삽입되도록 상기 기판몸체와 상기 전극기판을 결합하는 단계; 및
    상기 전극기판의 코어를 제외한 부분을 제거하는 단계를 포함하는 전자 소자 탑재용 기판의 제조방법.
  2. 제1항에 있어서,
    상기 전극기판은 Si 기판을 식각하여 형성된 것을 특징으로 하는 전자 소자 탑재용 기판의 제조방법.
  3. 제2항에 있어서,
    상기 기판몸체는 Si 기판인 것을 특징으로 하는 전자 소자 탑재용 기판의 제조방법.
  4. 제1항에 있어서,
    상기 전극기판을 형성하는 단계는 상기 전극기판에 대응되는 몰드에 합성수지를 사출하여 형성하는 것을 특징으로 하는 전자 소자 탑재용 기판의 제조방법.
  5. 제4항에 있어서,
    상기 전극기판을 형성하는 단계는 상기 전극기판의 표면에 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전자 소자 탑재용 기판의 제조방법.
  6. 삭제
  7. 제1항에 있어서,
    상기 기판몸체와 상기 전극기판을 결합하는 단계는 상기 관통공에 상기 코어를 삽입하고 수지를 언더필하여 결합하는 것을 특징으로 하는 전자 소자 탑재용 기판의 제조방법.
  8. 제3항에 있어서,
    상기 기판몸체의 저항값은 상기 전극기판의 저항값보다 큰 것을 특징으로 하는 전자 소자 탑재용 기판의 제조방법.
  9. 제8항에 있어서,
    상기 기판몸체와 상기 전극기판을 결합하는 단계는 상기 관통공에 상기 코어를 삽입하고 SDB(Si Direct Bonding)하여 결합하는 것을 특징으로 하는 전자 소자 탑재용 기판의 제조방법.
  10. 제1항에 있어서,
    상기 전극기판의 코어를 제외한 부분을 제거하는 단계 후에, 상기 관통공과 결합된 상기 코어의 노출된 면을 덮도록 UBM(Under Bump Metallurgy)를 형성하는 것을 특징으로 하는 전자 소자 탑재용 기판의 제조방법.
  11. 삭제
  12. 삭제
KR1020110138348A 2011-12-20 2011-12-20 전자 소자 탑재용 기판의 제조방법 KR101806806B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110138348A KR101806806B1 (ko) 2011-12-20 2011-12-20 전자 소자 탑재용 기판의 제조방법
US13/722,456 US8748312B2 (en) 2011-12-20 2012-12-20 Method of manufacturing substrate for mounting electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110138348A KR101806806B1 (ko) 2011-12-20 2011-12-20 전자 소자 탑재용 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20130071045A KR20130071045A (ko) 2013-06-28
KR101806806B1 true KR101806806B1 (ko) 2017-12-11

Family

ID=48610519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110138348A KR101806806B1 (ko) 2011-12-20 2011-12-20 전자 소자 탑재용 기판의 제조방법

Country Status (2)

Country Link
US (1) US8748312B2 (ko)
KR (1) KR101806806B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102479996B1 (ko) 2018-05-17 2022-12-20 삼성전자주식회사 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171048A (ja) * 2000-12-01 2002-06-14 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007036060A (ja) * 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010137358A (ja) * 2007-04-12 2010-06-24 Kyowa Hakko Chemical Co Ltd パターン形成方法およびパターン形成装置
JP2010183016A (ja) * 2009-02-09 2010-08-19 Toyota Motor Corp 太陽電池及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4813035B2 (ja) 2004-10-01 2011-11-09 新光電気工業株式会社 貫通電極付基板の製造方法
JP5193503B2 (ja) 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
JP5367616B2 (ja) * 2009-02-23 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171048A (ja) * 2000-12-01 2002-06-14 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007036060A (ja) * 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010137358A (ja) * 2007-04-12 2010-06-24 Kyowa Hakko Chemical Co Ltd パターン形成方法およびパターン形成装置
JP2010183016A (ja) * 2009-02-09 2010-08-19 Toyota Motor Corp 太陽電池及びその製造方法

Also Published As

Publication number Publication date
US20130157417A1 (en) 2013-06-20
US8748312B2 (en) 2014-06-10
KR20130071045A (ko) 2013-06-28

Similar Documents

Publication Publication Date Title
KR101591991B1 (ko) 발광소자 패키지 및 그 제조 방법
TWI385825B (zh) 光電元件及其製造方法
US8319246B2 (en) Semiconductor device and method for manufacturing same
TWI437724B (zh) 基板剝離之強健發光二極體結構
JP2020150274A (ja) 発光デバイスを支持基板に取り付ける方法
KR101422300B1 (ko) 복합 기판 및 이를 위한 제조 방법
US8754439B2 (en) Light-emitting element and the manufacturing method thereof
KR101047720B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
EP2477244B1 (en) Method of manufacturing a light-emitting device package on a wafer level
TWI569469B (zh) 用於覆晶發光二極體之ｐ－ｎ分離金屬填充
US20150243846A1 (en) Light emitting device package
KR102227866B1 (ko) 두꺼운 금속 층들을 갖는 반도체 발광 디바이스
JP2006135313A (ja) 発光ダイオード
US8569164B2 (en) Through substrate structure, device package having the same, and methods for manufacturing the same
JP6100794B2 (ja) 厚い金属層を有する半導体発光デバイス
US20120267674A1 (en) Mounting substrate, light emitting body, and method for manufacturing mounting substrate
KR101806806B1 (ko) 전자 소자 탑재용 기판의 제조방법
US20130320293A1 (en) Semiconductor light emitting device package and method of manufacturing the same
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
EP2860769A1 (en) Layer structure for surface-emitting thin-film p-side-up light-emitting diode
KR20170124483A (ko) 3족 질화물 반도체층 성장을 위한 템플릿, 3족 질화물 반도체 발광소자 및 이들을 제조하는 방법
JP2005109506A (ja) 金属化された支持体を有する光電素子
TW201314959A (zh) 使用載體晶圓之發光二極體晶圓層次處理

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant