KR20150091805A - 반도체 발광소자 및 반도체 발광소자 패키지 - Google Patents

반도체 발광소자 및 반도체 발광소자 패키지 Download PDF

Info

Publication number
KR20150091805A
KR20150091805A KR1020140012463A KR20140012463A KR20150091805A KR 20150091805 A KR20150091805 A KR 20150091805A KR 1020140012463 A KR1020140012463 A KR 1020140012463A KR 20140012463 A KR20140012463 A KR 20140012463A KR 20150091805 A KR20150091805 A KR 20150091805A
Authority
KR
South Korea
Prior art keywords
layer
substrate
light emitting
nano
conductive semiconductor
Prior art date
Application number
KR1020140012463A
Other languages
English (en)
Inventor
고건우
차남구
금현성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140012463A priority Critical patent/KR20150091805A/ko
Priority to US14/521,423 priority patent/US20150221825A1/en
Publication of KR20150091805A publication Critical patent/KR20150091805A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 실시예에 따른 반도체 발광소자는, 기판, 기판 상에 배치되는 제1 도전형 반도체 베이스층, 제1 도전형 반도체 베이스층 상에 서로 이격되어 배치되며, 각각 제1 도전형 반도체 코어, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들, 제2 도전형 반도체층 상에서 복수의 나노 발광구조물들 사이에 연결되어 배치되는 투명전극층, 및 기판을 관통하여 제2 도전형 반도체층과 전기적으로 연결되는 제1 전극을 포함한다.

Description

반도체 발광소자 및 반도체 발광소자 패키지{SEMICONDUCTOR LIGHT EMITTING DEVICE AND PACKAGE HAVING THE SAME}
본 발명은 반도체 발광소자 및 반도체 발광소자 패키지에 관한 것이다.
발광 다이오드(LED)는 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치, 디스플레이 장치의 백라이트 등 다양한 제품에서 중요한 광원으로 주목 받고 있다. 특히, GaN, AlGaN, InGaN, InAlGaN 등의 3족 질화물 기반의 LED는 청색 또는 자외선광을 출력하는 반도체 발광소자로서 중요한 역할을 하고 있다.
최근에 LED의 활용범위가 넓어짐에 따라 고전류/고출력 분야의 광원 분야로 그 활용범위가 확대되고 있다. 이와 같이 LED가 고전류/고출력 분야에서 요구됨에 따라 당 기술 분야에서는 발광 특성의 향상을 위한 연구가 계속되어 왔다. 특히, 결정성 향상과 발광 영역의 증대를 통한 광 효율 증가를 위해, 나노 발광구조물을 구비하는 반도체 발광소자 및 그 제조 기술이 제안되었다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 발광 면적의 손실이 최소화되고 열방출이 용이한 반도체 발광소자를 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 공정이 단순화되고 소형화가 가능한 반도체 발광소자 패키지를 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 발광소자는, 기판; 상기 기판 상에 배치되는 제1 도전형 반도체 베이스층; 상기 제1 도전형 반도체 베이스층 상에 서로 이격되어 배치되며, 각각 제1 도전형 반도체 코어, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들; 상기 제2 도전형 반도체층 상에서 상기 복수의 나노 발광구조물들 사이에 연결되어 배치되는 투명전극층; 및 상기 기판을 관통하여 상기 제2 도전형 반도체층과 전기적으로 연결되는 제1 전극을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 전극은 상기 기판의 하면으로부터 상기 복수의 나노 발광구조물들 사이로 연장될 수 있다.
본 발명의 일 실시예에서, 상기 제1 전극은, 상기 기판, 상기 제1 도전형 반도체 베이스층, 상기 투명전극층 및 상기 복수의 나노 발광구조물들의 일부를 관통하여 연장되는 관통부; 및 상기 관통부와 상기 투명전극층을 연결하는 콘택부를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 콘택부는 상기 투명전극층의 상부에서 상기 복수의 나노 발광구조물들 사이의 상기 관통부를 둘러쌀 수 있다.
본 발명의 일 실시예에서, 상기 관통부는 상기 기판 및 상기 제1 도전형 반도체 베이스층과 절연층에 의해 전기적으로 분리될 수 있다.
본 발명의 일 실시예에서, 상기 절연층은 상기 관통부의 측면을 둘러쌀 수 있다.
본 발명의 일 실시예에서, 상기 제1 전극은 상기 기판 및 상기 제1 도전형 반도체 베이스층을 관통하여 상기 투명전극층과 접촉될 수 있다.
본 발명의 일 실시예에서, 상기 제1 전극의 상부에는 상기 복수의 나노 발광구조물이 배치되지 않으며 상기 투명전극층이 평탄하게 배치될 수 있다.
본 발명의 일 실시예에서, 상기 기판을 관통하여 상기 제1 도전형 반도체 베이스층과 연결되는 제2 전극을 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 도전형 반도체 베이스층 상에 배치되며, 상기 제1 도전형 반도체 베이스층이 노출된 복수의 개구부를 가지는 마스크층을 더 포함하고, 상기 마스크층은 DBR층일 수 있다.
본 발명의 일 실시예에서, 상기 기판은 실리콘(Si) 기판일 수 있다.
본 발명의 일 실시예에서, 상기 복수의 나노 발광구조물들의 사이에 충전되는 충전층을 더 포함하고, 상기 제1 전극은 상기 충전층을 관통하여 연장되며, 상기 제1 전극의 상부면은 상기 충전층의 상부면과 실질적으로 동일한 면을 이룰 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자 패키지는, 패키지 기판; 및 상기 패키지 기판 상에 실장되는 반도체 발광소자를 포함하고, 상기 반도체 발광소자는, 기판; 상기 기판 상에 배치되는 제1 도전형 반도체 베이스층; 상기 제1 도전형 반도체 베이스층 상에 서로 이격되어 배치되며, 각각 제1 도전형 반도체 코어, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들; 상기 제2 도전형 반도체층 상에서 상기 복수의 나노 발광구조물들 사이에 연결되어 배치되는 투명전극층; 및 상기 기판을 관통하여 각각 상기 제2 도전형 반도체층 및 상기 제1 도전형 베이스층과 전기적으로 연결되는 제1 및 제2 전극을 포함하고, 상기 반도체 발광소자는 발광면이 상부를 향하고, 상기 제1 및 제2 전극이 상기 패키지 기판에 연결되도록 상기 패키지 기판에 실장될 수 있다.
본 발명의 일 실시예에서, 상기 반도체 발광소자를 봉지하는 렌즈부를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 패키지 기판은 적어도 하나의 관통홀을 포함할 수 있다.
기판을 향하도록 전극들을 배치함으로써, 발광 면적의 손실이 최소화되고 열방출이 용이한 반도체 발광소자가 제공될 수 있다. 또한, 패키지 기판 상에 플립칩 실장됨으로써, 공정이 단순화되고 소형화가 가능한 반도체 발광소자 패키지가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 3a 내지 도 3l은 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 개략적인 단면도들이다.
도 4는 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 9는 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 10은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
본 발명의 실시예는 여러 가지 다른 형태로 변형되거나 여러 가지 실시예가 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 발명의 실시예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 1을 참조하면, 반도체 발광소자(100)는, 기판(101), 기판(101) 상에 형성된 제1 도전형 반도체 베이스층(120), 마스크층(130), 나노 발광구조물(140), 투명전극층(150) 및 충전층(160)을 포함한다. 나노 발광구조물(140)은 제1 도전형 반도체 베이스층(120)으로부터 성장되어 형성된 제1 도전형 반도체 코어(142), 활성층(144) 및 제2 도전형 반도체층(146)을 포함한다. 반도체 발광소자(100)는 기판(101)을 관통하여 각각 제2 도전형 반도체층(146) 및 제1 도전형 반도체 베이스층(120)과 전기적으로 연결되는 제1 및 제2 전극(180, 190)을 더 포함할 수 있다.
특별히 다른 설명이 없는 한, 본 명세서에서, '상부', '상면', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있을 것이다.
기판(101)은 반도체 성장용 기판으로 제공되며, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 기판(101)으로 실리콘(Si)을 사용하는 경우, 대구경화에 보다 적합하고 상대적으로 가격이 낮아 생산성이 향상될 수 있다. 또한, 실리콘(Si)의 경우, 식각과 같은 기계적 가공이 용이할 수 있다. 질화물계 화합물의 성장을 위해서, 예를 들어, 실리콘(Si) 기판의 (111)면을 이용할 수 있다.
실시예에 따라, 기판(101)의 표면에는 요철이 형성되어 광 추출 효율을 향상시킬 수 있다. 또한, 실시예에 따라, 기판(101) 상에는 제1 도전형 반도체 베이스층(120)의 결정성을 향상시키기 위한 버퍼층이 더 배치될 수 있다. 상기 버퍼층은 예를 들어, 도핑 없이 저온에서 성장된 AlGaN 또는 GaN으로 이루어질 수 있다.
제1 도전형 반도체 베이스층(120)은 기판(101) 상에 배치될 수 있다. 제1 도전형 반도체 베이스층(120)은 Ⅲ-Ⅴ족 화합물일 수 있으며, 예컨대 GaN일 수 있다. 제1 도전형 반도체 베이스층(120)은 예컨대 n형으로 도핑된 n-GaN일 수 있다.
본 실시예에서, 제1 도전형 반도체 베이스층(120)은 나노 발광구조물(140)의 제1 도전형 반도체 코어(142)를 성장시키기 위한 결정면을 제공할 뿐만 아니라, 각 나노 발광구조물(140)의 일 측에 공통적으로 연결되어 콘택 전극의 역할을 수행할 수도 있다.
마스크층(130)이 제1 도전형 반도체 베이스층(120) 상에 배치된다. 마스크층(130)은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있으며, 예를 들어, SiOx, SiOxNy, SixNy, Al2O3, TiN, AlN, ZrO, TiAlN, TiSiN 중 적어도 하나로 이루어질 수 있다. 특히, 마스크층(130)은 분산형 브래그 반사(Distributed Bragg Reflector, DBR)층 또는 무지향성 반사(Omni-Directional Reflector, ODR)층일 수 있다. 이 경우, 마스크층(130)은 굴절률이 서로 다른 층이 교대로 반복하여 배치된 구조를 가질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 실시예에 따라, 마스크층(130)은, 예를 들어, SiO, SiON, SiN, Al2O3, TiN, AlN, ZrO, TiAlN 및 TiSiN 중 적어도 하나로 이루어진 단일층일 수도 있다.
마스크층(130)은 제1 도전형 반도체 베이스층(120)의 일부를 노출하는 복수의 개구부들을 포함한다. 상기 복수의 개구부들의 크기에 따라 나노 발광구조물(140)의 직경, 길이, 위치 및 성장 조건이 결정될 수 있다. 상기 복수의 개구부들은 원형, 사각형, 육각형 등 다양한 형태를 가질 수 있다.
복수의 나노 발광구조물들(140)이 복수의 개구부들에 해당하는 위치에 각각 배치될 수 있다. 나노 발광구조물(140)은 복수의 개구부에 의해 노출된 제1 도전형 반도체 베이스층(120) 영역으로부터 성장된 제1 도전형 반도체 코어(142)와, 제1 도전형 반도체 코어(142)의 표면에 순차적으로 형성된 활성층(144) 및 제2 도전형 반도체층(146)을 포함하는 코어-쉘(core-shell) 구조를 가질 수 있다.
제1 도전형 반도체 코어(142) 및 제2 도전형 반도체층(146)은 각각 n형 및 p형 불순물이 도핑된 반도체로 이루어질 수 있으나, 이에 한정되지 않고 반대로 각각 p형 및 n형 반도체로 이루어질 수도 있다. 제1 도전형 반도체 코어(142) 및 제2 도전형 반도체층(146)은 질화물 반도체, 예컨대, AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있으며, 각각의 층은 단일층으로 이루어질 수도 있지만, 도핑 농도, 조성 등의 특성이 서로 다른 복수의 층들을 구비할 수도 있다. 다만, 제1 도전형 반도체 코어(142) 및 제2 도전형 반도체층(146)은 질화물 반도체 외에도 AlInGaP나 AlInGaAs 계열의 반도체를 이용할 수도 있을 것이다. 본 실시예에서, 제1 도전형 반도체 코어(142)은 예를 들어, Si 또는 C가 도핑된 n-GaN이고, 제2 도전형 반도체층(146)은 Mg 또는 Zn이 도핑된 p-GaN일 수 있다.
도시된 것과 같이, 제1 도전형 반도체 코어(142)의 폭은 마스크층(130)의 개구부들의 폭보다 넓게 형성될 수 있으나, 이에 한정되지 않는다.
활성층(144)은 제1 도전형 반도체 코어(142)의 표면에 배치될 수 있다. 활성층(144)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, InGaN 등의 단일 물질로 이루어진 층일 수도 있으나, 양자장벽층과 양자우물층이 서로 교대로 배치된 단일 또는 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있다. 활성층(144)이 InGaN을 포함하는 경우, In의 함량을 증가시킴으로써 격자 부정합에 의한 결정 결함이 감소될 수 있으며, 반도체 발광소자(100)의 내부 양자 효율이 증가될 수 있다. 또한, 활성층(144) 내의 In의 함량에 따라, 발광 파장이 조절될 수 있다.
반도체 발광소자(100)가 포함하는 나노 발광구조물(140)의 개수는 도면에 도시된 것에 한정되지 않으며, 반도체 발광소자(100)는 예를 들어, 수십 내지 수백만 개의 나노 발광구조물들(140)을 포함할 수 있다. 본 실시예의 나노 발광구조물(140)은 하부의 육각기둥 영역과 상부의 육각 피라미드 영역으로 이루어질 수 있다. 이 경우, 제1 도전형 반도체 코어(142)는 서로 다른 결정면인 하부의 m면 및 상부의 r면을 가질 수 있으며, 결정면에 따라 상부에 형성되는 활성층(144) 및 제2 도전형 반도체층(146)의 두께가 서로 상이할 수 있다. 예를 들어, m면 상에서의 활성층(144) 및 제2 도전형 반도체층(146)의 두께가 r면 상에서의 활성층(144) 및 제2 도전형 반도체층(146)의 두께보다 두꺼울 수 있다.
또한, 실시예에 따라, 나노 발광구조물(140)은 피라미드형 또는 기둥형일 수도 있다. 나노 발광구조물(140)은 이와 같은 3차원 형상을 가지므로, 발광 표면적이 상대적으로 넓어 광효율이 증가될 수 있다.
투명전극층(150)은 제2 도전형 반도체층(146)과 전기적으로 연결된다. 투명전극층(150)은 나노 발광구조물(140)의 상면 및 측면을 덮으며, 인접하는 나노 발광구조물들(140) 사이에서 서로 연결되도록 배치될 수 있다. 투명전극층(150)은 예를 들어, ITO(Indium tin Oxide), AZO(Aluminium Zinc Oxide), IZO(Indium Zinc Oxide), ZnO, GZO(ZnO:Ga), In2O3, SnO2, CdO, CdSnO4, 또는 Ga2O3일 수 있다.
충전층(160)은 나노 발광구조물(140) 및 투명전극층(150) 상에 배치될 수 있다. 충전층(160)은 인접한 나노 발광구조물들(140) 사이에 충전되며, 나노 발광구조물(140) 및 나노 발광구조물(140) 상의 투명전극층(150)을 덮도록 배치될 수 있다. 실시예에 따라, 충전층(160)의 상부면은 나노 발광구조물(140)을 따라 굴곡이 형성될 수 있다.
충전층(160)는 투광성 절연 물질로 이루어질 수 있으며, 예를 들어, SiO2, SiNx, Al2O3, HfO, TiO2 또는 ZrO을 포함할 수 있다. 실시예에 따라, 충전층(160)의 상부에 패시베이션층이 더 배치될 수 있다.
제1 및 제2 전극(180, 190)은 각각 제2 도전형 반도체층(146) 및 제1 도전형 반도체 베이스층(120)과 전기적으로 연결되도록, 기판(101)의 하부로부터 기판(101)을 관통하도록 배치될 수 있다.
제1 전극(180)은 콘택부(183), 제1 관통부(185) 및 제1 본딩부(187)를 포함할 수 있다. 콘택부(183)는 마스크층(130)의 상부에서 제1 관통부(185)를 둘러싸도록 배치될 수 있으며, 제1 관통부(185)와 투명전극층(150)을 연결할 수 있다. 콘택부(183)는 제1 관통부(185)의 형성 공정에서 식각 정지층으로 이용될 수 있으며, 이에 대해서는 하기에 도 3j를 참조하여 상세히 설명한다. 콘택부(183)의 상면은 충전층(160)의 상면과 실질적으로 동일한 평면을 이룰 수 있다. 제1 관통부(185)는 기판(101)의 하면 상에 배치되는 제1 본딩부(187)로부터 연장되어, 기판(101) 및 제1 도전형 반도체 베이스층(120)을 관통하고, 나노 발광구조물들(140)의 사이로 연장될 수 있다. 제1 본딩부(187)는 기판(101)의 하면에 배치되어 반도체 발광소자(100)가 패키지 기판과 같은 외부장치에 실장될 때, 전기적으로 접속되도록 반도체 발광소자(100)와 상기 외부장치를 연결할 수 있다.
제2 전극(190)은 제2 관통부(195) 및 제2 본딩부(197)를 포함할 수 있다. 제2 관통부(195)는 기판(101)의 하면 상에 배치되는 제2 본딩부(197)로부터 연장되어, 기판(101)을 관통하여 제1 도전형 반도체 베이스층(120)과 연결될 수 있다. 제2 본딩부(197)는 기판(101)의 하면에 배치되어 제1 본딩부(187)와 함께 반도체 발광소자(100)가 패키지 기판과 같은 외부장치에 실장될 때, 전기적으로 접속되도록 할 수 있다.
제1 및 제2 전극(180, 190)은 반도체 발광소자(100)의 하부에서 서로 이격되어 배치될 수 있으며, 제1 및 제2 관통부(185, 195)가 예를 들어 원통형의 형상을 가질 수 있다. 다만, 제1 및 제2 전극(180, 190)의 개수, 크기, 형상 및 배치는 실시예에 따라 다양하게 변화될 수 있다. 예를 들어, 제1 및 제2 전극(180, 190)의 크기는 반도체 발광소자(100)의 크기, 발광 면적 및 전류 흐름 등을 고려하여 다양하게 변화될 수 있으며, 복수 개의 제1 전극(180)이 서로 이격되어 배치될 수도 있다.
제1 및 제2 전극(180, 190)은 도전성 물질의 단일층 또는 다층 구조로 이루어질 수 있다. 예컨대, 제1 및 제2 전극(180, 190)은 Au, Ag, Cu, Zn, Al, In, Ti, Si, Ge, Sn, Mg, Ta, Cr, W, Ru, Rh, Ir, Ni, Pd, Pt 등의 물질 또는 그 합금 중 하나 이상을 포함할 수 있다.
제1 및 제2 전극(180, 190)은 제1 및 제2 절연층(174, 176)에 의해 기판(101) 등과 전기적으로 절연될 수 있다. 제1 절연층(174)은 제2 관통부(195)와 기판(101) 사이에 배치될 수 있다. 제2 절연층(176)은 제1 관통부(185)의 측면을 둘러싸도록 배치되어, 제1 관통부(185)가 기판(101) 및 제1 도전형 반도체 베이스층(120)와 전기적으로 분리되도록 할 수 있다. 또한, 제2 절연층(176)은 제1 관통부(185)를 따라 마스크층(130)의 상부로도 연장될 수 있으나, 이에 한정되지는 않는다.
본 실시예의 반도체 발광소자(100)는 와이어 본딩을 사용하지 않기 때문에, 제1 전극(180)의 크기를 조절하여 발광 면적을 확보할 수 있으며, 도전성 물질인 제1 및 제2 전극(180, 190)이 나노 발광구조물들(140)의 하부에 배치되어 방열 효과가 향상될 수 있다.
도 2는 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
이하의 도면들에서, 도 1과 동일한 도면 번호는 동일한 부재를 나타내므로 중복되는 설명은 생략한다.
도 2를 참조하면, 반도체 발광소자(100a)는, 기판(101), 기판(101) 상에 형성된 제1 도전형 반도체 베이스층(120), 마스크층(130), 나노 발광구조물(140), 투명전극층(150) 및 충전층(160)을 포함한다. 나노 발광구조물(140)은 제1 도전형 반도체 베이스층(120)으로부터 성장되어 형성된 제1 도전형 반도체 코어(142), 활성층(144) 및 제2 도전형 반도체층(146)을 포함한다. 반도체 발광소자(100)는 기판(101)을 관통하여 각각 제2 도전형 반도체층(146) 및 제1 도전형 반도체 베이스층(120)과 전기적으로 연결되는 제1 및 제2 전극(180a, 190)을 더 포함할 수 있다.
본 실시예에서, 제1 전극(180a)은 도 1의 실시예의 반도체 발광소자(100)에서와 다른 형상의 콘택부(183a) 및 제1 관통부(185a)를 포함할 수 있다.
콘택부(183a)는 마스크층(130)의 측면이 나노 발광구조물(140)을 따라 형성되어, 나노 발광구조물(140) 상의 투명전극층(150)과 접하도록 배치될 수 있다. 실시예에 따라, 콘택부(183a)의 측면 중 일부만이 나노 발광구조물(140)을 따라 굴곡진 면을 가지고, 다른 일부는 나노 발광구조물들(140)의 사이에서 평탄한 면을 가질 수도 있다. 제1 관통부(185a)는 콘택부(183a)의 내측에 배치될 수 있으며, 나노 발광구조물(140)과 유사한 크기를 가질 수 있다. 실시예에 따라, 제1 관통부(185a)는 콘택부(183a) 내에 여러 개가 배치될 수도 있으며, 각각의 제1 관통부(185a)의 측벽에는 제2 절연층(176)이 배치될 수 있다.
도 3a 내지 도 3l은 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 개략적인 단면도들이다. 도 3a 내지 도 3l에서는, 도 1의 반도체 발광소자를 기준으로 설명하지만, 다른 실시예들의 반도체 발광소자 역시 유사한 방식으로 제조될 수 있을 것이다.
도 3a를 참조하면, 기판(101)을 마련하고, 기판(101) 상에 제1 도전형 반도체를 성장시켜 제1 도전형 반도체 베이스층(120)을 형성할 수 있다.
제1 도전형 반도체 베이스층(120)은 나노 발광구조물(140)(도 1 참조)을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 나노 발광구조물(140)의 일 측을 서로 전기적으로 연결하는 구조물로서 제공될 수 있다. 따라서, 제1 도전형 반도체 베이스층(120)은 전기적 도전성을 갖는 반도체 단결정으로 형성될 수 있으며, 이 경우, 기판(101)은 결정성장용 기판일 수 있다. 특히, 기판(101)은 후속 공정에서의 식각 등이 용이하도록 실리콘(Si) 기판을 사용할 수 있다. 기판(101)은 제1 두께(T1)를 가질 수 있으며, 이는 후속 공정 중에 박형화(thinning)될 수 있다.
도 3b를 참조하면, 제1 도전형 반도체 베이스층(120) 상에 마스크층(130)을 형성할 수 있다.
마스크층(130)은 제1 및 제2 층(132, 134)이 교대로 반복되는 복수의 층들을 포함할 수 있다. 마스크층(130)은 반사층으로 기능하여, 활성층(142)으로부터 생성된 빛 중 기판(101) 방향을 향하는 광을 나노 발광구조물(140)의 상부를 향하여 리디렉션(redirection)할 수 있다. 마스크층(130)은 DBR층 또는 ODR층일 수 있다. 제1 및 제2 층(132, 134)은 굴절률이 서로 다른 층일 수 있으며, 예를 들어, SiO2 및 TiO2일 수 있다.
도 3c를 참조하면, 마스크층(130) 상에 몰드층(135)을 형성하고, 마스크층(130) 및 몰드층(135)에 복수의 제1 개구부들(H1)을 형성할 수 있다.
먼저, 마스크층(130) 상에 몰드층(135)을 형성하고, 도시되지 않은 별도의 마스크 패턴을 이용하여 마스크층(130) 및 몰드층(135)을 패터닝함으로써, 복수의 제1 개구부들(H1)이 형성될 수 있다. 마스크층(130) 및 몰드층(135)은 특정 식각 조건에서 식각율이 상이한 물질들로 이루어질 수 있으며, 이에 의해 상기 복수의 제1 개구부들(H1) 형성 시의 식각 공정이 제어될 수 있다. 구체적으로, 마스크층(130)을 이루는 복수의 층들 중 최상부의 제1 층(132)(도 3b 참조)과 몰드층(135)은 서로 다른 물질로 이루어질 수 있으며, 예를 들어, 제1 층(132)은 TiO2로 이루어지고, 몰드층(135)은 SiO2로 이루어질 수 있다.
마스크층(130) 및 몰드층(135)의 총 두께는 목적하는 나노 발광구조물(140)(도 1 참조)의 높이를 고려하여 설계될 수 있다. 또한, 복수의 제1 개구부들(H1)의 크기는 목적하는 나노 발광구조물(140)의 크기를 고려하여 설계될 수 있다.
도 3d를 참조하면, 상기 복수의 제1 개구부들(H1)이 충전되도록 제1 도전형 반도체 베이스층(120)이 노출된 영역 상에 제1 도전형 반도체를 성장시킴으로써 복수의 제1 도전형 반도체 코어들(142a)을 형성할 수 있다.
제1 도전형 반도체 코어(142a)는 예컨대 n형 질화물 반도체로 이루어질 수 있으며, 제1 도전형 반도체 베이스층(120)과 동일한 물질로 이루어질 수 있다. 제1 도전형 반도체 코어(142a)는 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD) 또는 MBE 공정을 이용하여 형성될 수 있다.
도 3e를 참조하면, 복수의 제1 도전형 반도체 코어들(142a)의 측면이 노출되도록 몰드층(135)을 제거하고, 활성층(144) 및 제2 도전형 반도체층(146)을 형성할 수 있다.
먼저, 몰드층(135)을 마스크층(130) 및 제1 도전형 반도체 코어(142)에 대하여 선택적으로 제거하여, 마스크층(130)이 잔존되도록 할 수 있다. 상기 제거 공정은, 예를 들어 습식 식각 공정에 의할 수 있다. 마스크층(130)은 후속 공정에서, 활성층(144) 및 제2 도전형 반도체층(146)이 제1 도전형 반도체 베이스층(120)과 접속되는 것을 방지하는 역할을 할 수 있다.
몰드층(135)을 제거한 후에, 제1 도전형 반도체 코어(142)의 결정면을 반극성 또는 비극성 결정면과 같이 결정성장에 유리한 안정적인 면으로 전환시키기 위한 열처리 공정이 수행될 수도 있다. 이에 의해, 제1 도전형 반도체 코어(142)의 폭이 마스크층(130)의 복수의 제1 개구부들(H1)(도 3c 참조)의 폭보다 커질 수 있으며, 재성장이 이루어져 제1 도전형 반도체 코어(142)의 결정성이 향상될 수 있다. 다만, 본 공정은 실시예에 따라 복수의 제1 개구부들(H1)의 형상 및 그에 따른 제1 도전형 반도체 코어(142)의 성장 형상을 고려하여 생략될 수도 있다.
다음으로, 제1 도전형 반도체 코어(142) 상에 표면에 활성층(144) 및 제2 도전형 반도체층(146)을 순차적으로 성장시킬 수 있다. 이에 의해, 코어-쉘 구조의 나노 발광구조물(140)이 형성될 수 있다. 증착 방법에 따라, 활성층(144) 및 제2 도전형 반도체층(146)은 상술한 것과 같이 제1 도전형 반도체 코어(142)의 m면과 r면 상에서 서로 다른 두께를 가질 수도 있다.
또한, 실시예에 따라, 활성층(144)의 상부에 전하차단층이 더 배치될 수 있다. 상기 전하차단층은 제1 도전형 반도체 코어(142)로부터 주입된 전하가 활성층(144)에서의 전자와 정공의 결합(recombination)에 이용되지 않고 제2 도전형 반도체층(146)으로 이동되는 것을 방지하는 역할을 할 수 있다. 상기 전하차단층은 활성층(144)보다 큰 밴드갭 에너지를 가지는 물질을 포함할 수 있으며, 예를 들어, AlGaN 또는 AlInGaN을 포함할 수 있다.
도 3f를 참조하면, 제2 도전형 반도체층(146) 상에 투명전극층(150) 및 충전층(160)을 형성할 수 있다.
투명전극층(150)은 인접한 나노 발광구조물들(140) 사이에서 마스크층(130)의 상부면을 덮도록 연장되어 복수의 나노 발광구조물들(140) 상에 하나의 층으로 형성될 수 있다.
다음으로, 투명전극층(150) 상에 충전층(160)이 형성될 수 있다. 실시예에 따라, 충전층(160)은 복수의 층들로 이루어질 수 있으며, 상기 복수의 층들은 서로 다른 물질로 이루어지거나, 동일한 물질을 포함하는 경우라도 서로 다른 증착 공정에 의해서 형성될 수 있다.
도 3g를 참조하면, 충전층(160)의 일부를 제거하고 예비 콘택부(183P)를 형성할 수 있다.
먼저, 제1 전극(180)(도 1 참조)이 형성될 영역에서 충전층(160)을 제거하는 공정이 수행된다. 상기 제거 공정은 투명전극층(150)을 식각정지층으로 이용하여 수행될 수 있다. 다음으로, 콘택부(183)(도 1 참조)를 형성할 물질을 증착하여 예비 콘택부(183P)를 형성할 수 있다. 실시예에 따라, 도 2의 반도체 발광소자(100a)에서와 같이, 예비 콘택부(183P)와 충전층(160)의 경계가 나노 발광구조물(140) 상에 놓일 수도 있으며, 이 경우 예비 콘택부(183P)의 측벽은 나노 발광구조물(140) 상의 투명전극층(150)을 따라 형성될 수 있다.
예비 콘택부(183P)는 투명전극층(150)과 접착력이 우수한 도전성 물질로 형성될 수 있다. 예를 들어, 예비 콘택부(183P)는 Cr을 포함할 수 있으며, Cr/Au, Cr/Ni, Cr/Al과 같이 다중층으로 이루어질 수도 있다.
도 3h를 참조하면, 기판(101)의 박형화 공정이 수행되고 제2 개구부(H2)가 형성될 수 있다. 도 3h는 도 3g의 도면이 180도 회전된 구조로 도시된다.
기판(101)은 반도체 소자의 두께 감소를 위해 박형화될 수 있으며, 실리콘(Si) 기판인 경우, 화학적 기계적 연마(Chemical Mechanical Polishing, CMP) 공정과 같은 평탄화 공정에 의해 용이하게 박형화될 수 있다. 기판(101)은 제2 두께(T2)를 가질 수 있으며, 이는 최조의 제1 두께(T1)(도 3a 참조)보다 작을 수 있다. 제2 두께(T2)는 100 ㎛ 이하의 두께, 예를 들어, 수십 마이크로미터의 두께를 가질 수 있다.
다음으로, 제2 전극(190)(도 1 참조)이 형성될 영역에서 기판(101)의 일부를 제거하여 제1 도전형 반도체 베이스층(120)을 노출시키는 제2 개구부(H2)를 형성할 수 있다. 본 공정에서, 도시되지 않은 하드 마스크층, 예를 들어 패터닝된 실리콘 산화물층을 이용하여 기판(101)을 식각할 수 있다. 실시예에 따라, 제2 개구부(H2)는 제1 도전형 반도체 베이스층(120)에 소정 깊이의 리세스(recess)를 형성할 수도 있다. 기판(101)이 실리콘(Si) 기판인 경우, 사파이어 기판에 비하여 상대적으로 가공이 용이하므로, 본 단계에서 식각 공정이 용이할 수 있다.
도 3i를 참조하면, 제1 절연층(174) 및 제2 관통부(195)를 형성할 수 있다.
먼저, 제1 절연층(174)을 기판(101)의 노출된 면 상에 형성한 후, 제2 개구부(H2) 저면에서 제1 절연층(174)의 일부를 제거하여 제1 도전형 반도체 베이스층(120)이 노출되게 할 수 있다.
다음으로, 도전성 물질을 증착하여 제2 관통부(195)를 형성할 수 있다. 제2 관통부(195)는 예를 들어, 도금 또는 무전해도금에 의해 형성할 수 있다. 제1 절연층(174)에 의해 제2 관통부(195)는 기판(101)과 전기적으로 분리될 수 있다.
도 3j를 참조하면, 예비 콘택부(183P)가 형성된 영역에 제3 개구부(H3)를 형성할 수 있다.
제3 개구부(H3)는 기판(101)의 일 면으로부터 기판(101), 제1 도전형 반도체 베이스층(120) 및 예비 콘택부(183P)로 둘러싸인 나노 발광구조물(140)의 적어도 일부를 제거하여 형성될 수 있다. 본 단계에서 예비 콘택부(183P)는 식각 정지층으로 기능할 수 있다. 나노 발광구조물(140) 사이의 상대적으로 얇은 두께의 예비 콘택부(183P)는 함께 제거되어 콘택부(183)를 형성할 수 있다. 또한, 제3 개구부(H3)의 하부의 콘택부(183)의 두께는 도시된 것보다 두껍게 잔존할 수도 있다. 다만, 실시예에 따라, 나노 발광구조물(140) 사이의 예비 콘택부(183P)는 제거되지 않고 잔존할 수도 있으며, 이 경우 도 2의 반도체 발광소자(100a)와 같이, 후속에서 나노 발광구조물(140)의 크기에 대응되는 콘택부(185a)가 형성될 수 있다.
상기 제거 공정은 식각 물질에 따라 다른 식각제를 사용하며 여러 단계로 순차적으로 수행될 수 있다. 특히, 기판(101)을 식각한 후에는 Cl2 플라즈마를 이용하여 식각을 수행할 수 있다. 본 단계에 의해 콘택부(183)는, 도 3j에 도시된 방향을 기준으로, 투명전극층(150)의 하부에서 제3 개구부(H3)의 측면 및 하면에 배치될 수 있다.
도 3k를 참조하면, 제2 절연층(176) 및 제1 관통부(185)를 형성할 수 있다.
먼저, 제2 절연층(176)을 제3 개구부(H3) 내에 형성한 후, 제3 개구부(H3)의 저면에서 제2 절연층(176)의 일부를 제거하여 콘택부(183)가 노출되게 할 수 있다. 제2 절연층(176)은 제3 개구부(H3) 내의 기판(101) 및 제1 도전형 반도체 베이스층(120) 상에 형성되어, 제1 관통부(185)가 기판(101) 및 제1 도전형 반도체 베이스층(120)와 전기적으로 분리되도록 할 수 있다. 도시된 것과 같이, 제2 절연층(176)은 제2 관통부(195) 상에도 형성될 수 있으며, 제2 관통부(195)가 노출되도록 일부가 제거될 수 있다.
도 3k에서는 제2 절연층(176)이 제1 도전형 반도체 베이스층(120)의 하부로 연장되도록 도시되었으나, 본 발명은 이에 한정되지 않는다. 실시예에 따라, 제2 절연층(176)은 기판(101) 및 제1 도전형 반도체 베이스층(120)의 측벽에만 형성될 수도 있다.
다음으로, 도전성 물질을 증착하여 제1 관통부(185)를 형성할 수 있다. 제1 관통부(185)는 예를 들어, 도금, 무전해도금 또는 물리 기상 증착(Physical Vapor Deposition, PVD)에 의할 수 있다. 본 단계에서, 제2 관통부(195) 상에도 도전성 물질이 증착되어 제2 관통부(195)의 일부를 이룰 수 있다.
도 3l을 참조하면, 기판(101)의 일 면 상으로 연장되는 제1 및 제2 본딩부(187, 197)를 형성할 수 있다.
제1 및 제2 본딩부(187, 197)는 각각 제1 및 제2 관통부(185, 195)에 연결되도록 형성될 수 있으며, 이에 의해 최종적으로 제1 및 제2 전극(180, 190)이 형성될 수 있다. 제1 및 제2 본딩부(187, 197)는 도전성 물질로 이루어질 수 있으며, 예를 들어, Ag, Al, Ni, Cr, Cu, Au, Pd, Pt, Sn, W, Rh, Ir, Ru, Mg, Zn, Ti 또는 이들을 포함하는 합금 물질 중 하나 이상으로 이루어질 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 4를 참조하면, 반도체 발광소자(100b)는, 기판(101), 기판(101) 상에 형성된 제1 도전형 반도체 베이스층(120), 마스크층(130), 나노 발광구조물(140), 투명전극층(150) 및 충전층(160)을 포함한다. 나노 발광구조물(140)은 제1 도전형 반도체 베이스층(120)으로부터 성장되어 형성된 제1 도전형 반도체 코어(142), 활성층(144) 및 제2 도전형 반도체층(146)을 포함한다. 반도체 발광소자(100)는 기판(101)을 관통하여 각각 제2 도전형 반도체층(146) 및 제1 도전형 반도체 베이스층(120)과 전기적으로 연결되는 제1 및 제2 전극(180b, 190)을 더 포함할 수 있다.
본 실시예에서, 제1 전극(180b)은 도 1의 실시예의 반도체 발광소자(100)에서와 달리, 제1 관통부(185b) 및 제1 본딩부(187)만을 포함할 수 있다. 즉, 콘택부(183)(도 1 참조)가 생략될 수 있다.
제1 관통부(185b)는 기판(101)의 하면 상에 배치되는 제1 본딩부(187)로부터 연장되어, 기판(101) 및 제1 도전형 반도체 베이스층(120)을 관통하고, 투명전극층(150)과 접촉되어 연결될 수 있다. 따라서, 제1 관통부(185b)의 상부에는 나노 발광구조물(140)이 배치되지 않을 수 있다. 실시예에 따라, 나노 발광구조물(140)이 배치되지 않는 영역은 도시된 것보다 작을 수 있으며, 그에 따라 제1 관통부(185b)의 폭도 작아질 수 있다.
본 실시예의 반도체 발광소자(100b)는, 도 3c를 참조하여 상술한 제조 공정에서, 제1 전극(180b)이 형성될 영역 상에 제1 개구부(H1)를 형성하지 않고, 도 3f를 참조하여 상술한 공정에서 상기 영역 상에 수평하게 연장되는 투명전극층(150)의 영역을 형성함으로써 제조될 수 있다. 또한, 도 3g의 예비 콘택층(183P) 형성 단계는 생략될 수 있으며, 도 3j에서 투명전극층(150)을 식각 정지층으로 이용하여 기판(101) 및 제1 도전형 반도체 베이스층(120)만이 식각된 형태로 제3 개구부(H3)를 형성함으로써 제조될 수 있다. 또한, 실시예에 따라, 제1 및 제2 전극(180b, 190)의 형성 순서가 달라지거나 제1 및 제2 전극(180b, 190)이 동시에 형성될 수도 있으며, 그에 따라 제1 및 제2 절연층(174, 176a)의 배치도 변화될 수 있다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 5를 참조하면, 반도체 발광소자 패키지(1000)는 도 1의 반도체 발광소자(100), 패키지 기판(210) 및 봉지체(220)를 포함한다. 본 실시예의 반도체 발광소자 패키지(100)는 칩 스케일 패키지(Chip Scale Package, CSP)이며, 웨이퍼 레벨 패키지(Wafer Level Package, WLP)일 수 있다.
반도체 발광소자(100)는 제1 및 제2 전극(180, 190)이 패키지 기판(210)의 전극패턴(217)과 연결되도록 실장될 수 있다.
패키지 기판(210)은 몸체부(215), 몸체부(215)를 둘러싸는 절연층(212) 및 절연층(212) 상의 전극패턴(217)을 포함할 수 있다. 또한, 패키지 기판(210)에는 상하면을 관통하는 비아홀(218)이 형성될 수 있으며, 비아홀(218)은 도전성 물질로 이루어지거나, 도시된 것과 같이, 전극패턴(217)이 내부로 연장될 수 있다. 패키지 기판(210)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 패키지 기판(210)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(220)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시예에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(220) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
본 실시예에서, 반도체 발광소자 패키지(1000)는 도 1에 도시된 반도체 발광소자(100)를 포함하는 것으로 도시되었으나, 실시예에 따라, 도 2 및 도 4를 참조하여 상술한 다른 실시예의 반도체 발광소자(100a, 100b)를 포함할 수도 있다.
본 실시예의 반도체 발광소자 패키지(1000)는 반도체 발광소자(100)가 와이어 본딩 없이 패키지 기판(210)에 실장될 수 있어, 공정이 단순화될 수 있으며, 와이어 본딩에 따른 불량 발생을 예방할 수 있다. 또한, 칩 스케일의 소형화된 반도체 발광소자 패키지(1000)를 구현할 수 있다.
도 6을 참조하면, 반도체 발광소자 패키지(2000)는 반도체 발광소자(2001), 패키지 본체(2002) 및 한 쌍의 리드 프레임(2003)을 포함하며, 반도체 발광소자(2001)는 리드 프레임(2003)에 실장되어 리드 프레임(2003)과 전기적으로 연결될 수 있다. 실시예에 따라, 반도체 발광소자(2001)는 리드 프레임(2003) 아닌 다른 영역, 예컨대, 패키지 본체(2002)에 실장될 수도 있을 것이다. 또한, 패키지 본체(2002)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 반도체 발광소자(2001)를 봉지하도록 투광성 물질로 이루어진 봉지체(2005)가 형성될 수 있다.
본 실시예에서, 반도체 발광소자 패키지(2000)는 도 1에 도시된 반도체 발광소자(100)와 유사한 구조를 가지는 반도체 발광소자(1001)를 포함하는 것으로 도시되었다. 구체적으로, 도 1의 반도체 발광소자(100)가 제1 및 제2 전극(170, 180)이 모두 실장 기판(2010)을 향해 아래로 배치된 플립칩 구조로 실장될 수 있다. 다만, 실시예에 따라, 반도체 발광소자 패키지(1000)는 도 2 및 도 4를 참조하여 상술한 다른 실시예의 반도체 발광소자(100a, 100b)를 포함할 수도 있다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 7을 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 도 5 및 도 6을 참조하여 상술한 구조 또는 이와 유사한 구조를 갖는 반도체 발광소자 패키지를 이용할 수 있으며, 또한, 반도체 발광소자를 직접 기판(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다.
도 7의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 8에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 9는 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 9의 분해사시도를 참조하면, 조명장치(5000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(5003)과 구동부(5008)와 외부접속부(5010)를 포함한다. 또한, 외부 및 내부 하우징(5006, 5009)과 커버부(5007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(5003)은 도 1, 도 2 및 도 4를 참조하여 상술한 다른 실시예의 반도체 발광소자(100, 100a, 100b)와 동일하거나 유사한 구조를 가지는 반도체 발광소자(5001)와 그 반도체 발광소자(5001)가 탑재된 회로기판(5002)을 포함할 수 있다. 본 실시예에서는, 1개의 반도체 발광소자(5001)가 회로기판(5002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 반도체 발광소자(5001)가 직접 회로기판(5002)에 실장되지 않고, 패키지 형태로 제조된 후에 실장될 수도 있다.
외부 하우징(5006)은 열방출부로 작용할 수 있으며, 발광모듈(5003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5004) 및 조명장치(5000)의 측면을 둘러싸는 방열핀(5005)을 포함할 수 있다. 커버부(5007)는 발광모듈(5003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(5008)는 내부 하우징(5009)에 장착되어 소켓구조와 같은 외부접속부(5010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(5008)는 발광모듈(5003)의 광원(5001)을 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
또한, 도면에는 도시되지 않았으나, 조명장치(5000)는 통신 모듈을 더 포함 할 수도 있다.
도 10은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도 10을 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(6000)는 광원(6001), 반사부(6005), 렌즈 커버부(6004)를 포함하며, 렌즈 커버부(6004)는 중공형의 가이드(6003) 및 렌즈(6002)를 포함할 수 있다. 광원(6001)은 도 5 및 도 6 중 어느 하나의 발광소자 패키지를 적어도 하나 포함할 수 있다. 또한, 헤드 램프(6000)는 광원(6001)에서 발생된 열을 외부로 방출하는 방열부(6012)를 더 포함할 수 있으며, 방열부(6012)는 효과적인 방열이 수행되도록 히트싱크(6010)와 냉각팬(6011)을 포함할 수 있다. 또한, 헤드 램프(6000)는 방열부(6012) 및 반사부(6005)를 고정시켜 지지하는 하우징(6009)을 더 포함할 수 있으며, 하우징(6009)은 몸체부(6006) 및 일면에 방열부(6012)가 결합하여 장착되기 위한 중앙홀(6008)을 구비할 수 있다. 또한, 하우징(6009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 전방홀(6007)을 구비할 수 있다. 반사부(6005)는 하우징(6009)에 고정되어, 광원(6001)에서 발생된 빛이 반사되어 전방홀(6007)을 통과하여 외부로 출사되게 할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
101: 기판 120: 제1 도전형 반도체 베이스층
130: 마스크층 140: 나노 발광구조물
142: 제1 도전형 반도체 코어 144: 활성층
146: 제2 도전형 반도체층 150: 투명전극층
160: 충전층 174: 제1 절연층
176: 제2 절연층 180: 제1 전극
183: 콘택부 185: 제1 관통부
187: 제1 본딩부 190: 제2 전극
195: 제2 관통부 197: 제2 본딩부

Claims (10)

  1. 기판;
    상기 기판 상에 배치되는 제1 도전형 반도체 베이스층;
    상기 제1 도전형 반도체 베이스층 상에 서로 이격되어 배치되며, 각각 제1 도전형 반도체 코어, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들;
    상기 제2 도전형 반도체층 상에서 상기 복수의 나노 발광구조물들 사이에 연결되어 배치되는 투명전극층; 및
    상기 기판을 관통하여 상기 제2 도전형 반도체층과 전기적으로 연결되는 제1 전극을 포함하는 반도체 발광소자.
  2. 제1 항에 있어서,
    상기 제1 전극은 상기 기판의 하면으로부터 상기 복수의 나노 발광구조물들 사이로 연장되는 것을 특징으로 하는 반도체 발광소자.
  3. 제2 항에 있어서,
    상기 제1 전극은,
    상기 기판, 상기 제1 도전형 반도체 베이스층, 상기 투명전극층 및 상기 복수의 나노 발광구조물들의 일부를 관통하여 연장되는 관통부; 및
    상기 관통부와 상기 투명전극층을 연결하는 콘택부를 포함하는 것을 특징으로 하는 반도체 발광소자.
  4. 제3 항에 있어서,
    상기 콘택부는 상기 투명전극층의 상부에서 상기 복수의 나노 발광구조물들 사이의 상기 관통부를 둘러싸는 것을 특징으로 하는 반도체 발광소자.
  5. 제3 항에 있어서,
    상기 관통부는 상기 기판 및 상기 제1 도전형 반도체 베이스층과 절연층에 의해 전기적으로 분리되는 것을 특징으로 하는 반도체 발광소자.
  6. 제5 항에 있어서,
    상기 절연층은 상기 관통부의 측면을 둘러싸는 것을 특징으로 하는 반도체 발광소자.
  7. 제1 항에 있어서,
    상기 제1 전극은 상기 기판 및 상기 제1 도전형 반도체 베이스층을 관통하여 상기 투명전극층과 접촉되는 것을 특징으로 하는 반도체 발광소자.
  8. 제1 항에 있어서,
    상기 기판을 관통하여 상기 제1 도전형 반도체 베이스층과 연결되는 제2 전극을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  9. 제1 항에 있어서,
    상기 복수의 나노 발광구조물들의 사이에 충전되는 충전층을 더 포함하고,
    상기 제1 전극은 상기 충전층을 관통하여 연장되며, 상기 제1 전극의 상부면은 상기 충전층의 상부면과 실질적으로 동일한 면을 이루는 것을 특징으로 하는 반도체 발광소자.
  10. 패키지 기판; 및
    상기 패키지 기판 상에 실장되는 반도체 발광소자를 포함하고,
    상기 반도체 발광소자는,
    기판;
    상기 기판 상에 배치되는 제1 도전형 반도체 베이스층;
    상기 제1 도전형 반도체 베이스층 상에 서로 이격되어 배치되며, 각각 제1 도전형 반도체 코어, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들;
    상기 제2 도전형 반도체층 상에서 상기 복수의 나노 발광구조물들 사이에 연결되어 배치되는 투명전극층; 및
    상기 기판을 관통하여 각각 상기 제2 도전형 반도체층 및 상기 제1 도전형 베이스층과 전기적으로 연결되는 제1 및 제2 전극을 포함하고,
    상기 반도체 발광소자는 발광면이 상부를 향하고, 상기 제1 및 제2 전극이 상기 패키지 기판에 연결되도록 상기 패키지 기판에 실장되는 것을 특징으로 하는 반도체 발광소자 패키지.
KR1020140012463A 2014-02-04 2014-02-04 반도체 발광소자 및 반도체 발광소자 패키지 KR20150091805A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140012463A KR20150091805A (ko) 2014-02-04 2014-02-04 반도체 발광소자 및 반도체 발광소자 패키지
US14/521,423 US20150221825A1 (en) 2014-02-04 2014-10-22 Semiconductor light emitting device and semiconductor light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140012463A KR20150091805A (ko) 2014-02-04 2014-02-04 반도체 발광소자 및 반도체 발광소자 패키지

Publications (1)

Publication Number Publication Date
KR20150091805A true KR20150091805A (ko) 2015-08-12

Family

ID=53755548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140012463A KR20150091805A (ko) 2014-02-04 2014-02-04 반도체 발광소자 및 반도체 발광소자 패키지

Country Status (2)

Country Link
US (1) US20150221825A1 (ko)
KR (1) KR20150091805A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101591991B1 (ko) 2010-12-02 2016-02-05 삼성전자주식회사 발광소자 패키지 및 그 제조 방법
FR3054292B1 (fr) * 2016-07-22 2019-04-05 Valeo Vision Module lumineux de vehicule terrestre
US10877217B2 (en) 2017-01-06 2020-12-29 Rockley Photonics Limited Copackaging of asic and silicon photonics
CN110799874A (zh) * 2017-08-01 2020-02-14 洛克利光子有限公司 具有发射光学子组件和接收光学子组件的模块

Also Published As

Publication number Publication date
US20150221825A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
JP6510888B2 (ja) 半導体発光素子の製造方法
KR102075986B1 (ko) 반도체 발광소자
US9070835B2 (en) Semiconductor light emitting device
US9735313B2 (en) Semiconductor light emitting device package and method for manufacturing the same
KR102188494B1 (ko) 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
KR102070089B1 (ko) 반도체 발광소자 패키지 및 이를 이용한 조명장치
US9997668B2 (en) Semiconductor light-emitting device
KR102252993B1 (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
TW201547070A (zh) 發光二極體
US9142722B2 (en) Semiconductor light emitting device and illumination apparatus including the same
US9269865B2 (en) Nanostructure semiconductor light emitting device
US9537049B2 (en) Nanostructure semiconductor light emitting device
US9537051B2 (en) Nanostructure semiconductor light emitting device
KR20150054383A (ko) 반도체 발광소자
US9941443B2 (en) Semiconductor light emitting device
KR20150091805A (ko) 반도체 발광소자 및 반도체 발광소자 패키지
KR101735672B1 (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid