JP6510888B2 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP6510888B2
JP6510888B2 JP2015104881A JP2015104881A JP6510888B2 JP 6510888 B2 JP6510888 B2 JP 6510888B2 JP 2015104881 A JP2015104881 A JP 2015104881A JP 2015104881 A JP2015104881 A JP 2015104881A JP 6510888 B2 JP6510888 B2 JP 6510888B2
Authority
JP
Japan
Prior art keywords
region
light emitting
layer
conductivity type
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015104881A
Other languages
English (en)
Other versions
JP2016021556A (ja
Inventor
大 明 千
大 明 千
智 慧 延
智 慧 延
在 赫 許
在 赫 許
現 聖 琴
現 聖 琴
漢 珪 成
漢 珪 成
榮 進 崔
榮 進 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2016021556A publication Critical patent/JP2016021556A/ja
Application granted granted Critical
Publication of JP6510888B2 publication Critical patent/JP6510888B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光素子の製造方法に関し、特に発光効率が向上した半導体発光素子の製造方法に関する。
発光ダイオード（ＬＥＤ）は、従来の光源に比べて長い寿命、低い消費電力、速い応答速度、環境への優しさ等の長所を有する次世代光源として知られており、照明装置、ディスプレー装置のバックライト等の多様な製品における重要な光源として注目を浴びている。特に、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）等のＩＩＩ族窒化物ベースのＬＥＤは、青色又は紫外線光を出力する半導体発光素子として重要な役割をしている。
最近、ＬＥＤの活用範囲が広くなるにつれて、高電流／高出力分野の光源としてその活用範囲が拡大されている。このようにＬＥＤが高電流／高出力分野で求められるにつれて、当技術分野では発光特性の向上のための研究が行われてきた。特に、結晶性の向上と発光領域の増大による光効率増加のために、ナノ発光構造物を備える半導体発光素子及びその製造技術が提案された。しかしながら、従来の半導体発光素子では発光波長のバラツキにより発光効率のさらなる改善に課題があった。
本発明は従来の半導体発光素子における問題点に鑑みてなされたものであって、本発明の目的は、発光効率が向上した半導体発光素子の製造方法を提供することにある。
上記目的を達成するためになされた本発明の一実施形態による半導体発光素子の製造方法は、基板上に第１の導電型半導体からなるベース層を形成する段階と、上記ベース層上に、上記ベース層の一部が露出した複数の開口部を有するマスク層及びモールド層を形成する段階と、上記ベース層から上記開口部に延長される本体部及び上記本体部上に配置される錐状の上端部を含む複数の第１の導電型半導体コアを形成する段階と、それぞれの上記複数の第１の導電型半導体コア上に活性層及び第２の導電型半導体層を順次形成する段階と、を有し、上記複数の第１の導電型半導体コアを形成する段階は、上記上端部の頂点が上記本体部の中心縦軸上に位置するように第１の領域を形成する段階と、上記モールド層を除去する段階と、上記本体部が六角柱状の形状を有するように上記第１の領域上に追加成長領域を形成する段階とを含むことを特徴とする。
上記本体部において上記第１の領域は傾斜した側面を有することが好ましい。
上記追加成長領域を形成する段階において、上記本体部の成長は上記本体部の下部で主になされ、上記本体部が上記基板に実質的に垂直な側面を有することが好ましい。
上記複数の第１の導電型半導体コアは窒化ガリウム（ＧａＮ）系物質からなり、上記第１の領域を形成する段階において、供給されるガリウム（Ｇａ）前駆体と窒素（Ｎ）前駆体の比は１．４〜２．０の範囲であり、工程温度は９００℃〜１０００℃の範囲であることが好ましい。
上記第１の領域は、上記開口部を満たして上記モールド層の上部に延長され、上記モールド層上で上記開口部より大きい幅を有することが好ましい。
上記追加成長領域を形成する段階は、水素（Ｈ２）雰囲気で上記複数の第１の導電型半導体コアを成長させる段階を含むことが好ましい。
上記水素（Ｈ２）雰囲気で上記複数の第１の導電型半導体コアを成長させる段階の前に、窒素（Ｎ２）雰囲気で上記複数の第１の導電型半導体コアを成長させる段階をさらに含むことが好ましい。
上記水素（Ｈ２）雰囲気で上記複数の第１の導電型半導体コアを成長させる段階の前後に、窒素（Ｎ２）雰囲気で上記複数の第１の導電型半導体コアを成長させる段階をさらに含むことが好ましい。
上記追加成長領域は、上記第１の領域上に位置し上記窒素（Ｎ２）雰囲気で成長した第２の領域、上記第２の領域上に位置し水素（Ｈ２）雰囲気で成長した第３の領域、及び上記第３の領域上に位置し上記窒素（Ｎ２）雰囲気で成長した第４の領域を含み、上記本体部において上記第３の領域は下部における厚さが上部における厚さより厚いことが好ましい。
上記第３の領域の不純物の濃度は、上記第２及び第４の領域の不純物の濃度より高いことが好ましい。
上記第３の領域の形成時に供給される不純物ソースの量は、上記第２及び第４の領域の形成時に供給される不純物ソースの量の５倍〜７倍であることが好ましい。
上記上端部の頂点が上記本体部の中心縦軸から上記本体部の幅の１．５％の距離以内に配置される比率が６０％以上であることが好ましい。
上記目的を達成するためになされた本発明の一実施形態による半導体発光素子の製造方法は、ベース層上に、上記ベース層から突出する本体部及び上記本体部上に配置される錐状の上端部を含む複数の第１の導電型半導体コアを形成する段階と、それぞれの上記複数の第１の導電型半導体コア上に活性層及び第２の導電型半導体層を順次形成する段階と、を有し、上記複数の第１の導電型半導体コアを形成する段階は、第１のガス雰囲気及び第１の温度で上記複数の第１の導電型半導体コアの第１の領域を形成する段階と、第２のガス雰囲気及び第２の温度で上記複数の第１の導電型半導体コアの上記第１の領域上に上記複数の第１の導電型半導体コアの第２の領域を形成する段階と、第３のガス雰囲気及び第３の温度で上記複数の第１の導電型半導体コアの上記第２の領域上に上記複数の第１の導電型半導体コアの第３の領域を形成する段階とを含み、上記第３のガス雰囲気における圧力は上記第２のガス雰囲気における圧力より小さいことを特徴とする。
上記複数の第１の導電型半導体コアは窒化ガリウム（ＧａＮ）系物質からなり、上記第１の領域を形成する段階において、供給されるガリウム（Ｇａ）前駆体と窒素（Ｎ）前駆体の比は１．４〜２．０の範囲であり、工程温度は９００℃〜１０００℃の範囲であることが好ましい。
上記第２の温度は、上記第３の温度より低いことが好ましい。
上記第２の温度は９５０℃〜１０５０℃の範囲であり、上記第３の温度は１０５０℃〜１１５０℃の範囲であることが好ましい。
上記第２のガス雰囲気は窒素（Ｎ２）雰囲気であり、上記第３のガス雰囲気は水素（Ｈ２）雰囲気であることが好ましい。
上記複数の第１の導電型半導体コアを形成する段階は、第４のガス雰囲気及び第４の温度で上記複数の第１の導電型半導体コアの上記第３の領域上に上記複数の第１の導電型半導体コアの第３の領域を形成する段階をさらに含み、上記第４のガス雰囲気は上記第２のガス雰囲気と同じであり、上記第４の温度は上記第２の温度と同じであることが好ましい。
上記上端部の頂点が上記本体部の中心縦軸から上記本体部の幅の１．５％の距離以内に配置される比率が６０％以上であることが好ましい。
上記第３の領域の形成時に供給される不純物ソースの量は、上記第２の領域の形成時に供給される不純物ソースの量の５倍〜７倍であることが好ましい。
本発明に係る半導体発光素子の製造方法よれば、ナノ発光構造物の形成時にセンタリングを向上させることにより発光波長のバラツキが改善され発光効率が向上した半導体発光素子を提供することができる。
本発明の一実施形態による半導体発光素子の概略的な斜視図である。 本発明の一実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の一実施形態による半導体発光素子の製造方法による第１の導電型半導体コアの形成過程を示す概略図である。 本発明の第２の実施形態による半導体発光素子の概略的な斜視図である。 本発明の第２の実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の第２の実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の第２の実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の第２の実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。 本発明の第２の実施形態による半導体発光素子の製造方法による第１の導電型半導体コアの形成過程を示す概略図である。 本発明の一実施例による半導体発光素子の製造方法による第１の導電型半導体コアを示す電子顕微鏡写真である。 本発明の一実施例による半導体発光素子の製造方法による第１の導電型半導体コアを示す電子顕微鏡写真である。 本発明の一実施例による半導体発光素子の製造方法による第１の導電型半導体コアを示す電子顕微鏡写真である。 本発明の第３の実施形態による半導体発光素子の概略的な断面図である。 本発明の第４の実施形態による半導体発光素子の概略的な断面図である。 本発明の第５の実施形態による半導体発光素子の概略的な断面図である。 本発明の一実施形態による半導体発光素子をパッケージに適用した例を示す図である。 本発明の一実施形態による半導体発光素子をパッケージに適用した例を示す図である。 本発明の一実施形態による半導体発光素子をバックライトユニットに適用した例を示す図である。 本発明の一実施形態による半導体発光素子をバックライトユニットに適用した例を示す図である。 本発明の実施形態による半導体発光素子を照明装置に適用した例を示す図である。 本発明の実施形態による半導体発光素子をヘッドランプに適用した例を示す図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供するものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張することがある。
図１は、本発明の一実施形態による半導体発光素子の概略的な斜視図である。
図１を参照すると、半導体発光素子１００は、基板１０１、基板１０１上に形成されたベース層１２０、マスク層１３０、ナノ発光構造物１４０、透明電極層１５０、及び充填層１６０を含むことができる。ナノ発光構造物１４０は、第１の導電型半導体のベース層１２０から成長して形成された第１の導電型半導体コア１４２、活性層１４４、及び第２の導電型半導体層１４６を含むことができる。半導体発光素子１００はそれぞれベース層１２０及び第２の導電型半導体層１４６と電気的に連結される第１及び第２の電極１７０、１８０をさらに含むことができる。
なお、図１では、理解のために一部の構成要素、例えば、透明電極層１５０及び充填層１６０が一部の領域のみに示されており、ｘ方向の一端にはナノ発光構造物１４０を含む一部の構成要素の切断面が示されている。
また、本明細書において、「上部」、「上面」、「下部」、「下面」、「側面」等の用語は、図面に基づくもので、実際に素子が配置される方向によって変わることができる。
基板１０１は、半導体成長用基板であり、サファイア、炭化シリコン（ＳｉＣ）、酸化マグネシウムアルミニウム（ＭｇＡｌ２Ｏ４）、酸化マグネシウム（ＭｇＯ）、酸化リチウムアルミニウム（ＬｉＡｌＯ２）、酸化リチウムガリウム（ＬｉＧａＯ２）、窒化ガリウム（ＧａＮ）等の絶縁性物質、導電性物質又は半導体物質を用いて製造され得る。サファイアは、六角‐菱形（Ｈｅｘａ‐Ｒｈｏｍｂｏ Ｒ３ｃ）の対称性を有する結晶体であり、ｃ軸及びａ軸方向の格子定数がそれぞれ１３．００１Åと４．７５８Åであり、Ｃ（０００１）面、Ａ（１１−２０）面、Ｒ（１−１０２）面等を有する。上記Ｃ面は、窒化物薄膜の成長が比較的容易であり、高温で安定するため、窒化物成長用基板に主に用いられる。一方、基板１０１にシリコン（Ｓｉ）を用いる場合、大口径化により適合し、価格が相対的に低いため、量産性を向上することができる。
基板１０１の表面に凹凸を形成することにより光抽出効率を向上することができる。上記凹凸の形状は図示したものに限定されない。実施形態により、基板１０１上には、ベース層１２０の結晶性を向上させるためのバッファ層がさらに配置され得る。上記バッファ層は、例えば、ドーピングなしに低温で成長した窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ）からなることができる。
実施形態により、基板１０１は除去されて省略され得る。例えば、半導体発光素子１００がパッケージ基板のような外部装置上にフリップチップ実装される場合には更なる工程で基板１０１が除去され、基板１０１にシリコン（Ｓｉ）を用いる場合にも後続工程で基板１０１が除去され得る。
ベース層１２０は、基板１０１上に配置され得る。ベース層１２０は、ＩＩＩ−V族化合物、例えば、窒化ガリウム（ＧａＮ）からなることができる。ベース層１２０は、例えば、ｎ型にドーピングされたｎ型窒化ガリウム（ｎ−ＧａＮ）からなることができる。
本実施形態において、ベース層１２０は、ナノ発光構造物１４０の第１の導電型半導体コア１４２を成長させるための結晶面を提供する上、各ナノ発光構造物１４０の一側に共通に連結されることによりコンタクト電極の役割も行うことができる。
マスク層１３０は、ベース層１２０上に配置され得る。マスク層１３０は、酸化シリコン又は窒化シリコンからなり、例えば、酸化シリコン（ＳｉＯｘ）、酸窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉｘＮｙ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化チタン（ＴｉＮ）、窒化アルミニウム（ＡｌＮ）、酸化ジルコニウム（ＺｒＯ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンシリコン（ＴｉＳｉＮ）のうち少なくとも一つからなることができる。特に、マスク層１３０は、分布ブラッグ反射（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ、ＤＢＲ）層又は無指向性反射（Ｏｍｎｉ‐Ｄｉｒｅｃｔｉｏｎａｌ Ｒｅｆｌｅｃｔｏｒ、ＯＤＲ）層であればよい。この場合、マスク層１３０は、屈折率の相違する層が交互に繰り返し配置された構造を有することができる。但し、本発明は、これに限定されず、実施形態によりマスク層１３０が単一層であってもよい。
マスク層１３０は、ベース層１２０の一部を露出する複数の開口部Ｈを有することができる。また、複数の開口部Ｈのサイズによってナノ発光構造物１４０の直径、長さ、位置及び成長条件が決定されてもよい。複数の開口部Ｈは、円形、四角形、六角形等の多様な形状を有することができる。
複数のナノ発光構造物１４０は、複数の開口部Ｈに該当する位置にそれぞれ配置され得る。ナノ発光構造物１４０は、ベース層１２０のうち複数の開口部Ｈによって露出した領域から成長した第１の導電型半導体コア１４２、第１の導電型半導体コア１４２の表面に順次形成された活性層１４４、及び第２の導電型半導体層１４６を含むコア−シェル（ｃｏｒｅ−ｓｈｅｌｌ）構造を有することができる。図示したように、第１の導電型半導体コア１４２の幅はマスク層１３０の複数の開口部Ｈの幅より広ければよいが、幅の相対的な差は図示したものに限定されない。
第１の導電型半導体コア１４２及び第２の導電型半導体層１４６はそれぞれｎ型及びｐ型不純物がドーピングされた半導体からなることができるが、これに限定されず、逆に、ｐ型及びｎ型半導体からなることもできる。第１の導電型半導体コア１４２及び第２の導電型半導体層１４６は、窒化物半導体、例えば、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成を有する窒化アルミニウムインジウムガリウムからなり、各層が単一層であってもよいが、ドーピング濃度、組成等の特性の相違する複数の層からなってもよい。但し、第１の導電型半導体コア１４２及び第２の導電型半導体層１４６は、窒化物半導体の他にも、リン化アルミニウムインジウムガリウム（ＡｌＩｎＧａＰ）やヒ化アルミニウムインジウムガリウム（ＡｌＩｎＧａＡｓ）系の半導体からなることもできる。本実施形態において、第１の導電型半導体コア１４２は、例えば、シリコン（Ｓｉ）又は炭素（Ｃ）がドーピングされたｎ型窒化ガリウム（ｎ−ＧａＮ）からなり、第２の導電型半導体層１４６は、マグネシウム（Ｍｇ）又は亜鉛（Ｚｎ）がドーピングされたｐ型窒化ガリウム（ｐ−ＧａＮ）からなることができる。
活性層１４４は、第１の導電型半導体コア１４２の表面に配置され得る。活性層１４４は、電子と正孔の再結合によって所定のエネルギーを有する光を放出し、窒化インジウムガリウム（ＩｎＧａＮ）等の単一物質からなる層であってもよいが、量子障壁層と量子井戸層が交互に配置された単一量子井戸（ＳＱＷ）又は多重量子井戸（ＭＱＷ）構造、例えば、窒化物半導体の場合は窒化ガリウム（ＧａＮ）／窒化インジウムガリウム（ＩｎＧａＮ）構造を有してもよい。活性層１４４が窒化インジウムガリウム（ＩｎＧａＮ）を含む場合はインジウム（Ｉｎ）の含量を増加させることにより、格子不整合による結晶欠陥が減少し、半導体発光素子１００の内部量子効率を増加することができる。また、活性層１４４内のインジウム（Ｉｎ）の含量によって発光波長が調節され得る。
半導体発光素子１００に含まれるナノ発光構造物１４０の個数は、図示したものに限定されず、例えば、数十〜数百万個であってもよい。複数のナノ発光構造物１４０は、六角形に配列され得る。
複数のナノ発光構造物１４０は、マスク層１３０上の六角柱状の本体部Ｂ、及び本体部Ｂ上の六角錐状の上端部Ｔを含むことができる。本体部Ｂ及び上端部Ｔは、ナノ発光構造物１４０をなす第１の導電型半導体コア１４２、活性層１４４及び第２の導電型半導体層１４６のそれぞれに同一に適用され得る。特に、第１の導電型半導体コア１４２の場合、本体部Ｂは、ベース層１２０からマスク層１３０上に延長され得る。ナノ発光構造物１４０は、このような３次元形状を有するため、発光表面積が相対的に広くなり、光効率を増加することができる。
ナノ発光構造物１４０の本体部Ｂは第１の高さＨ１を有し、上端部Ｔは第１の高さＨ１より小さい第２の高さＨ２を有することができる。例えば、第１の高さＨ１は２．５μｍ〜４μｍの範囲を有し、第２の高さＨ２は３００ｎｍ〜６００ｎｍの範囲を有することができる。本体部Ｂはｍ面である結晶面（ｃｒｙｓｔａｌ ｐｌａｎｅ）を有し、上端部Ｔはｒ面である結晶面を有することができる。
複数のナノ発光構造物１４０において、上端部Ｔの六角錐の頂点ＴＣが、本体部Ｂの垂直方向における中心軸である中心縦軸ＣＶ、即ち、ｚ方向に本体部Ｂの中心を貫通する軸から本体部Ｂの幅の１．５％の距離以内、例えば、中心縦軸ＣＶから１０ｎｍ以内に配置される比率が６０％以上であればよい。本体部Ｂの幅は、ナノ発光構造物１４０の発光波長によって変わり、例えば、７００ｎｍ〜１．３μｍの範囲を有することができる。この場合、ナノ発光構造物１４０のサイズによって、上端部Ｔの頂点ＴＣが中心縦軸ＣＶから本体部Ｂの幅の０．７％〜１．５％の距離以内に位置する比率が６０％以上であればよい。
以下では、ナノ発光構造物１４０の上端部Ｔの頂点ＴＣが、本体部Ｂの中心縦軸ＣＶに垂直な平面上で上記本体部Ｂの中心縦軸ＣＶの近くに位置する程度を「センタリング（ｃｅｎｔｅｒｉｎｇ）」という用語で表現する。即ち、センタリングは、上端部Ｔの頂点ＴＣが本体部Ｂを基準に一方向に偏らずに本体部Ｂの上面の中心の近くに位置する程度を示す。したがって、センタリングが向上するほど、上端部Ｔの中心縦軸ＣＶが本体部Ｂの中心縦軸ＣＶに近づく。また、本体部Ｂの幅は、基板１０１の上面に平行な平面上で、本体部Ｂの中心を通る対角線の長さを意味し、本体部Ｂが正六角形でない場合は中心を通る最大長を意味する。ナノ発光構造物１４０のセンタリングについては、以下に図１８〜２０を参照してより詳細に説明する。
本発明の実施形態による第１の導電型半導体コア１４２は、複数の工程段階で形成され得るため、別々の工程段階で形成された第１〜第４の領域１４２Ａ、１４２Ｂ、１４２Ｃ、１４２Ｄを含むことができる。第１及び第２の領域１４２Ａ、１４２Ｂは傾斜した側面を有し、第３の領域１４２Ｃは基板１０１に垂直な側面を有することができる。第１〜第４の領域１４２Ａ、１４２Ｂ、１４２Ｃ、１４２Ｄのそれぞれの相対的な厚さは図示したものに限定されない。
第１〜第４の領域１４２Ａ、１４２Ｂ、１４２Ｃ、１４２Ｄは、同じ物質からなることができるが、内部の不純物の濃度は相違してもよい。例えば、第３の領域１４２Ｃの不純物の濃度は、隣接した第２及び第４の領域１４２Ｂ、１４２Ｄの不純物の濃度より高くてもよい。例えば、第３の領域１４２Ｃの不純物の濃度は、隣接した第２及び第４の領域１４２Ｂ、１４２Ｄの不純物の濃度より約４倍〜６倍高くてもよい。第１〜第４の領域１４２Ａ、１４２Ｂ、１４２Ｃ、１４２Ｄについては、以下に図２〜図１１を参照してより詳細に説明する。
透明電極層１５０は、第２の導電型半導体層１４６と電気的に連結され得る。透明電極層１５０は、ナノ発光構造物１４０の上面及び側面を覆い、隣接したナノ発光構造物１４０の間で互いに連結されるように配置されてもよい。透明電極層１５０は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ ｔｉｎ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、亜鉛酸化物（ＺｎＯ）、ＧＺＯ（ＺｎＯ：Ｇａ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化カドミウム（ＣｄＯ）、酸化カドミウムスズ（ＣｄＳｎＯ４）又は酸化ガリウム（Ｇａ２Ｏ３）であればよい。
充填層１６０は、ナノ発光構造物１４０及び透明電極層１５０上に配置され得る。充填層１６０は、隣接したナノ発光構造物１４０の間に充填され、ナノ発光構造物１４０及び上記ナノ発光構造物１４０上の透明電極層１５０を覆うように配置されてもよい。実施形態により、充填層１６０の上面は、ナノ発光構造物１４０に沿って屈曲が形成され得る。
充填層１６０は、透光性絶縁物質からなり、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ）、酸化チタン（ＴｉＯ２）又は酸化ジルコニウム（ＺｒＯ）を含むことができる。但し、実施形態により、充填層１６０は、導電性物質を含むこともできる。この場合、充填層１６０は、第２の電極１８０と電気的に接続されるように形成されるか一体に形成されてもよく、半導体発光素子１００は、第１及び第２の電極１７０、１８０がパッケージ基板のような外部基板に向かうようにフリップチップ構造で実装され得る。
実施形態により、充填層１６０の上部にパッシベーション層がさらに配置され得る。上記パッシベーション層は、第１及び第２の電極１７０、１８０の上面を露出させるように配置されてもよい。
第１及び第２の電極１７０、１８０はそれぞれ、ベース層１２０及び第２の導電型半導体層１４６と電気的に接続されるように、半導体発光素子１００の一側においてベース層１２０及び透明電極層１５０上に配置され得る。但し、第１及び第２の電極１７０、１８０の配置及び形態は、例示したものに限定されず、実施形態によって多様に変わってもよい。例えば、第１及び第２の電極１７０、１８０は、電極パッド及びここから延長される電極指を含む形態を有してもよい。実施形態により、基板１０１が導電性物質からなる場合は、第１の電極１７０が基板１０１の下部に配置されてもよく省略されてもよい。
第１及び第２の電極１７０、１８０は、導電性物質の単一層構造又は多層構造を有することができる。例えば、第１及び第２の電極１７０、１８０は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、チタン（Ｔｉ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、マグネシウム（Ｍｇ）、タンタル（Ｔａ）、クロム（Ｃｒ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等の物質又はその合金のうち一つ以上を含むことができる。
図２〜図１０は、本発明の一実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。なお、図２〜図１０は、図１の半導体発光素子の第１及び第２の電極１７０、１８０を横切って切断した断面を示す。但し、図示の便宜のために、ナノ発光構造物１４０の個数は任意に選択して示した。
図２を参照すると、基板１０１の上面に凹凸を形成し、基板１０１上に第１の導電型半導体を成長させてベース層１２０を形成することができる。
ベース層１２０は、ナノ発光構造物１４０（図１参照）を成長させる結晶成長面を提供し、各ナノ発光構造物１４０の一側を電気的に接続する構造物である。したがって、ベース層１２０は、電気的導電性を有する半導体単結晶で形成され得る。この場合、基板１０１は結晶成長用基板であればよい。
図３を参照すると、ベース層１２０上にベース層１２０を露出させる複数の開口部Ｈを有するマスク層１３０及びモールド層１３５を形成することができる。
まず、マスク層１３０を形成する物質及びモールド層１３５を形成する物質を順次蒸着し、マスクパターン（図示せず）を用いてパターニングして複数の開口部Ｈを形成することにより、マスク層１３０及びモールド層１３５を形成することができる。複数の開口部Ｈは下部に向かって直径が減少する円筒形に形成されるため、複数の開口部Ｈの側面は基板１０１の上面に対して所定の傾斜角θＡを有することができる。上記傾斜角θＡは、例えば、７０度〜９０度の範囲を有することができる。
マスク層１３０及びモールド層１３５は、特定エッチング条件でエッチング率が相違する物質からなり、ベース層１２０ともエッチング率が相違する物質からなることができる。これにより、複数の開口部Ｈの形成時のエッチング工程が制御されることができる。例えば、マスク層１３０は窒化シリコン（ＳｉＮ）からなり、モールド層１３５は酸化シリコン（ＳｉＯ２）からなることができる。
マスク層１３０及びモールド層１３５の全厚さは、所望のナノ発光構造物１４０（図１参照）の高さを考慮して設計され得る。また、複数の開口部Ｈのサイズは、所望のナノ発光構造物１４０のサイズを考慮して設計され得る。
図４を参照すると、複数の開口部Ｈによって露出したベース層１２０から第１の導電型半導体を成長させることにより、複数の第１の導電型半導体コア１４２（図１参照）の第１の領域１４２Ａを形成することができる。
第１の領域１４２Ａは、複数の開口部Ｈの形状のように上部の直径が大きいように傾斜した側面を有することができる。また、複数の開口部Ｈが円筒形の形状を有する場合、第１の領域１４２Ａの本体部Ｂは円筒形の形状を有し、第１の領域１４２Ａの上端部Ｔは一部のコーナーが完全に形成されていない六角錐又は円錐の形状を有することができる。本実施形態において、ベース層１２０の上面からモールド層１３５の上面までの高さは第３の高さＨ３であり、ベース層１２０の上面から第１の領域１４２Ａの本体部Ｂの上端までの高さは第３の高さＨ３と同じか第３の高さＨ３より小さい第４の高さＨ４であればよい。
第１の領域１４２Ａは、例えば、ｎ型窒化物半導体からなり、ベース層１２０と同じ物質からなることができる。第１の領域１４２Ａは、有機金属化学蒸着（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＭＯＣＶＤ）又は分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ、ＭＢＥ）工程を用いて形成され得る。
本段階では、第１の領域１４２Ａの上端部Ｔの頂点ＴＣが本体部Ｂの上面の中心の近くに配置されるようにするために、即ち、センタリングを向上させるために、供給される前駆体の流量（ｆｌｕｘ）及び温度等の工程条件を制御することができる。
例えば、第１の領域１４２Ａが窒化ガリウム（ＧａＮ）系物質からなる場合、ガリウム前駆体及び窒素前駆体が供給され、供給されるガリウム前駆体対窒素前駆体の比は１．４〜２．０の範囲であればよい。窒素前駆体の流量を相対的に小さくすることにより、工程が行われるチャンバー内で成長が起こる領域が一部の領域に偏らないようにすることができるため、第１の領域１４２Ａの成長速度を減少させることができる。
また、工程温度は、９００℃〜１０００℃の範囲内で決定され得る。工程温度が上記範囲より低い場合は、成長効率が低下する可能性があり、工程温度が上記範囲より高い場合は、成長表面における前駆体物質の拡散が活発になり、熱力学的に安定していない面で成長が起こる異常（ａｂｎｏｒｍａｌ）成長が促進されるため、上端部Ｔの縁における成長率が高くなってセンタリングが低下する可能性がある。
第１の領域１４２Ａは、成長の高さが高いほど成長速度が増加するため、縦横比が大きいほど上部における異常成長が増加する。したがって、本実施形態のように工程条件を制御し、前駆体が安定したサイトで成長に寄与するようにすることにより、センタリングを向上させることができる。センタリングは後続工程で本体部Ｂのｍ面の成長に影響を及ぼし、センタリングが向上する場合は本体部Ｂが潰れることなく六角柱状に形成されることができる。
図５を参照すると、第１の領域１４２Ａの一部が露出するようにモールド層１３５を除去することができる。
まず、モールド層１３５をマスク層１３０及び第１の領域１４２Ａに対して選択的に除去してマスク層１３０が残存するようにすることができる。上記除去工程としては、例えば、湿式エッチング工程を用いることができる。マスク層１３０は、後続工程で形成される活性層１４４及び第２の導電型半導体層１４６がベース層１２０と接続することを防止する役割をすることができる。
第１の領域１４２Ａは、基板１０１の上面に対して所定の傾斜角θＢを有することができる。上記傾斜角θＢは、図３を参照して上述した開口部Ｈの傾斜角θＡと類似し、例えば、７０度〜９０度の範囲を有することができる。
図６を参照すると、第１の領域１４２Ａの露出した面上に複数の第１の導電型半導体コア１４２の第２の領域１４２Ｂを形成することができる。
第２の領域１４２Ｂは、上端部Ｔの六角錐状を制御するために、相対的に低速で成長するように調節され得る。第２の領域１４２Ｂの形成は、例えば、窒素（Ｎ２）雰囲気で行われてもよい。工程チャンバー内にガリウム前駆体、窒素前駆体及び不純物のソースガスが供給され、例えば、ガリウム前駆体としてトリエチルガリウム（ＴＥＧａ）が供給され、窒素前駆体としてアンモニア（ＮＨ３）が用いられる。工程温度は、９５０℃〜１０５０℃の範囲で決定され得る。また、工程圧力は相対的に高い圧力範囲、例えば、１８０ｍｂａｒ〜２２０ｍｂａｒの範囲で選択されることにより、上端部Ｔと本体部Ｂの成長速度の差を減少させることができる。
第２の領域１４２Ｂは、上端部Ｔでは第１の厚さＴ１で形成され、本体部Ｂでは第１の厚さＴ１と同じか厚い第２の厚さＴ２で形成され得る。
図７を参照すると、第２の領域１４２Ｂ上に複数の第１の導電型半導体コア１４２の第３の領域１４２Ｃを形成することができる。
第３の領域１４２Ｃは、本体部Ｂの六角柱状を制御するために、第２の領域１４２Ｂより高速で本体部Ｂが成長するように調節され得る。第３の領域１４２Ｃの形成は、例えば、水素（Ｈ２）雰囲気で行われる。工程チャンバー内にガリウム前駆体、窒素前駆体及び不純物のソースガスが供給され、例えば、ガリウム前駆体として水素（Ｈ２）雰囲気でうまく分解されるトリメチルガリウム（ＴＭＧａ）が供給され、窒素前駆体としてアンモニア（ＮＨ３）が用いられる。水素（Ｈ２）雰囲気で上端部Ｔのｒ面が水素（Ｈ２）によってパッシベーションされ得るため、上端部Ｔよりも本体部Ｂの成長が誘導され得る。
また、第３の領域１４２Ｃの形成時に注入される不純物の濃度が、第２の領域１４２Ｂ及び後続で形成される第４の領域１４２Ｄの不純物の濃度より高くなるように、不純物のソースガス量が調節され得る。例えば、第３の領域１４２Ｃの形成時に供給される不純物ソースの量は、第２及び第４の領域１４２Ｂ、１４２Ｄの形成時に供給される不純物ソースの量の５倍〜７倍であってもよい。したがって、第３の領域１４２Ｃの不純物の濃度は、第２の領域１４２Ｂ及び第４の領域１４２Ｄの不純物の濃度より５倍〜７倍高い。但し、周辺に一部拡散される場合、濃度差が緩和される可能性があるため、第３の領域１４２Ｃの不純物の濃度は第２の領域１４２Ｂ及び第４の領域１４２Ｄの不純物の濃度より約４倍〜６倍高くなる。
工程温度は、第２の領域１４２Ｂの形成時の温度より高い温度範囲、例えば、１０５０℃〜１１５０℃の範囲で決定される。また、工程圧力は、第２の領域１４２Ｂの形成時の圧力より低い圧力範囲、例えば、８０ｍｂａｒ〜１２０ｍｂａｒの範囲で選択され得る。
第３の領域１４２Ｃは、上端部Ｔより本体部Ｂの方で厚く形成され得る。また、本体部Ｂ内でも、上部が第３の厚さＴ３で形成され、下部が第３の厚さＴ３より厚い第４の厚さＴ４で形成されてもよい。
図８を参照すると、第３の領域１４２Ｃ上に複数の第１の導電型半導体コア１４２の第４の領域１４２Ｄを形成することができる。
第４の領域１４２Ｄは、自己制限（ｓｅｌｆ‐ｌｉｍｉｔａｔｉｏｎ）成長によって第１の導電型半導体コア１４２の全体的な形状を制御するために、相対的に低速で成長するように調節され得る。第４の領域１４２Ｄの形成のための工程条件は、第２の領域１４２Ｂの形成のための工程条件と同じか類似してもよい。第４の領域１４２Ｄの形成は、例えば、窒素（Ｎ２）雰囲気で行われる。また、工程温度は、９５０℃〜１０５０℃の範囲で決定され得る。
第４の領域１４２Ｄは、自己制限成長によって第１の導電型半導体コア１４２の各結晶面が完全に形成されるようにするものであるため、その厚さが図示の相対的な厚さに限定されず、実施形態によって多様であってもよい。例えば、第４の領域１４２Ｄは、第１〜第３の領域１４２Ａ、１４２Ｂ、１４２Ｃに比べて相対的に小さい厚さで形成される。また、図８には第４の領域１４２Ｄの上端部Ｔの頂点ＴＣが第３の領域１４２Ｃと一致することを示しているが、図示したものに限定されず、実施形態によって変わってよい。
第４の領域１４２Ｄを形成することにより、第１〜第４の領域１４２Ａ、１４２Ｂ、１４２Ｃ、１４２Ｄを含む第１の導電型半導体コア１４２が形成され得る。本実施形態によれば、第１の領域１４２Ａの形成後に、第１の導電型半導体コア１４２の残りの領域を別々の工程段階で第２〜第４の領域１４２Ｂ、１４２Ｃ、１４２Ｄの三つの領域に分けて形成することができる。これにより、第１の導電型半導体コア１４２内の不純物、例えば、シリコン（Ｓｉ）のドーピング濃度を高くして発光効率を向上させ且つ不純物ソースの供給によって発生する可能性のある第１の導電型半導体コア１４２の異常成長を防止することができる。具体的には、第２及び第３の領域１４２Ｂ、１４２Ｃのみを形成する場合は上端部Ｔの頂点ＴＣが本体部Ｂの中心縦軸ＣＶから１０ｎｍ以内に配置されない比率が約６０％であったが、第４の領域１４２Ｄを形成することにより同じシリコン（Ｓｉ）ドーピング濃度に対して上記比率が３％に減少した。
但し、本発明は、これに限定されず、実施形態により、第１〜第４の領域１４２Ａ、１４２Ｂ、１４２Ｃ、１４２Ｄの一部の領域の形成は省略されてもよい。例えば、特定実施形態において、第１の導電型半導体コア１４２は、第４の領域１４２Ｄを除き、第１〜第３の領域１４２Ａ、１４２Ｂ、１４２Ｃのみを含むこともできる。
図９を参照すると、第１の導電型半導体コア１４２上に活性層１４４及び第２の導電型半導体層１４６を形成することができる。
本段階により、コア−シェル構造のナノ発光構造物１４０が形成され得る。蒸着方法により、活性層１４４及び第２の導電型半導体層１４６は、第１の導電型半導体コア１４２のｍ面とｒ面上で相違する厚さを有することもできる。例えば、活性層１４４及び第２の導電型半導体層１４６は、本体部Ｂにおける厚さが上端部Ｔにおける厚さより厚くてもよい。
実施形態により、活性層１４４の上部に電荷遮断層がさらに配置され得る。また、実施形態により、第１の導電型半導体コア１４２の上端部の傾斜面に活性層１４４が配置されず、上記電荷遮断層が配置されてもよい。上記電荷遮断層は、第１の導電型半導体コア１４２から注入された電荷が活性層１４４における電子と正孔の結合（ｒｅｃｏｍｂｉｎａｔｉｏｎ）に用いられずに第２の導電型半導体層１４６に移動することを防止する役割をすることができる。上記電荷遮断層は、活性層１４４より大きいバンドギャップエネルギーを有する物質、例えば、窒化アルミニウムガリウム（ＡｌＧａＮ）又は窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）を含むことができる。
図１０を参照すると、第２の導電型半導体層１４６上に透明電極層１５０及び充填層１６０を形成することができる。
透明電極層１５０は、隣接したナノ発光構造物１４０の間でマスク層１３０の上面を覆うように延長されて複数のナノ発光構造物１４０上に一つの層で形成されることができる。
実施形態により、充填層１６０は、複数の層からなり、上記複数の層は、相違する物質からなってもよく、同じ物質を含む場合でも相違する蒸着工程により形成され得る。
次いで、一領域からベース層１２０を露出させて第１の電極１７０を形成し、透明電極層１５０上に第２の電極１８０を形成することができる。
実施形態により、透明電極層１５０の代わりに反射電極層を形成してもよく、上記反射電極層は銀（Ａｇ）又はアルミニウム（Ａｌ）を含むことができる。この場合、半導体発光素子は、パッケージ基板のような外部装置にフリップチップ実装され得る。
図１１は、本発明の一実施形態による半導体発光素子の製造方法による第１の導電型半導体コアの形成過程を示す概略図である。
図１１を参照すると、図１〜図１０を参照して上述した第１の導電型半導体コア１４２の第１〜第４の領域１４２Ａ、１４２Ｂ、１４２Ｃ、１４２Ｄが順次示されている。
図３のモールド層１３５の開口部Ｈが円柱状の場合、第１の領域１４２Ａは、（ａ）に示すように、円柱状又はコーナーが曲がっている六角柱状の本体部Ｂ、及び円錐状又はコーナーが曲がっている六角錐状の上端部Ｔを有することができる。例えば、第１の領域１４２Ａの本体部Ｂは開口部Ｈの形状に沿い、且つ上端部Ｔは空間内で自由に形成されるため、結晶学的に安定した面に沿って成長して六角錐状の形状を有することができる。この場合、第１の領域１４２Ａは、円柱状の本体部Ｂ及びコーナーが曲がっている六角錐状の上端部Ｔを有することができる。第１の領域１４２Ａは、図４を参照して上述した多様な工程条件により高いセンタリングを有するように形成され得る。このような第１の領域１４２Ａのセンタリングは、後続で第２〜第４の領域１４２Ｂ、１４２Ｃ、１４２Ｄが形成される間に反映されて維持され得る。
第２の領域１４２Ｂは、（ｂ）に示すように、上端部Ｔが六角錐状を有するように形成され得る。第２の領域１４２Ｂは、上端部Ｔと本体部Ｂの全てで成長するが、低速で成長しながら主に上端部Ｔが熱力学的及び結晶学的に安定した形状を有するように形成され得る。
第３の領域１４２Ｃは、（ｃ）に示すように、本体部Ｂが六角柱状の形状を有するように形成され得る。第３の領域１４２Ｃは、上端部Ｔと本体部Ｂの全てで成長するが、高速で成長しながら主に本体部Ｂが熱力学的及び結晶学的に安定した形状を有するように形成され得る。
第４の領域１４２Ｄは、（ｄ）に示すように、第１の導電型半導体コア１４２の全体的な形状を制御するようにさらに成長することができる。第４の領域１４２Ｄを形成することにより、第１の導電型半導体コア１４２は六角柱状の本体部Ｂ及び六角錐状の上端部Ｔを有することができる。但し、実施形態により、第４の領域１４２Ｄの形成は省略してもよい。
本発明の実施形態によれば、上端部Ｔのセンタリングを制御し、これによる本体部Ｂの成長を均一にすることにより、均一に成長したｍ面上に発光層である活性層１４４が均一に成長することができるため、複数のナノ発光構造物１４０から均一な光が放出され得る。
図１２は、本発明の第２の実施形態による半導体発光素子の概略的な斜視図である。
なお、図１２において図１と同じ図面番号は同じ構成要素を示すため、重複する説明は省略する。
図１２を参照すると、半導体発光素子１００ａは、基板１０１、基板１０１上に形成されたベース層１２０、マスク層１３０、ナノ発光構造物１４０ａ、透明電極層１５０、及び充填層１６０を含むことができる。ナノ発光構造物１４０ａは、第１の導電型半導体のベース層１２０から成長して形成された第１の導電型半導体コア１４２’、活性層１４４及び第２の導電型半導体層１４６を含むことができる。半導体発光素子１００ａはそれぞれベース層１２０及び第２の導電型半導体層１４６と電気的に接続される第１及び第２の電極１７０、１８０をさらに含むことができる。
なお、図１２では、理解のために一部の構成要素、例えば、透明電極層１５０及び充填層１６０を一部の領域のみに示しており、ｘ方向の一端にはナノ発光構造物１４０ａを含む一部の構成要素の切断面を示している。
複数のナノ発光構造物１４０ａは、マスク層１３０上の六角柱状の本体部Ｂ及び本体部Ｂ上の六角錐状の上端部Ｔを含むことができる。本体部Ｂ及び上端部Ｔは、ナノ発光構造物１４０ａをなす第１の導電型半導体コア１４２’、活性層１４４及び第２の導電型半導体層１４６のそれぞれに同一に適用され得る。特に、第１の導電型半導体コア１４２’の場合、本体部Ｂは、ベース層１２０からマスク層１３０上に延長され得る。複数のナノ発光構造物１４０ａにおいて、上端部Ｔの六角錐の頂点ＴＣが本体部Ｂの上面の中心から１０ｎｍ以内の範囲内に配置される比率が６０％以上であればよい。
本発明の実施形態による第１の導電型半導体コア１４２’は、複数の工程段階で形成され得るため、別々の工程段階で形成された第１及び第２の領域１４２Ａ’、１４２Ｂ’を含むことができる。第１の領域１４２Ａ’は傾斜した側面を有し、第２の領域１４２Ｂ’は基板１０１に垂直な側面を有することができる。第１及び第２の領域１４２Ａ’、１４２Ｂ’は、同じ物質からなることができる。第１及び第２の領域１４２Ａ’、１４２Ｂ’については、以下に図１３〜図１７を参照してより詳細に説明する。
図１３〜図１６は、本発明の第２の実施形態による半導体発光素子の製造方法を説明するための概略的な断面図である。なお、図１３〜図１６は、図１２の半導体発光素子の第１及び第２の電極１７０、１８０を横切って切断した断面を示す。但し、図示の便宜のために、ナノ発光構造物１４０ａの個数は任意に選択して示した。
まず、図２及び図３を参照して上述したように、基板１０１上にベース層１２０、マスク層１３０、及びモールド層１３５を形成する工程が行われ得る。
次いで、図１３を参照すると、複数の開口部Ｈによって露出したベース層１２０から第１の導電型半導体を成長させることにより、複数の第１の導電型半導体コア１４２’（図１２参照）の第１の領域１４２Ａ’を形成することができる。
第１の領域１４２Ａ’は、複数の開口部Ｈの形状のように、また上部の直径が大きいように傾斜した側面を有することができる。また、複数の開口部Ｈが円筒形の形状を有する場合、第１の領域１４２Ａ’の本体部Ｂは円筒形の形状を有することができる。第１の領域１４２Ａ’の上端部Ｔは、モールド層１３５上に形成され、六角錐状の形状を有することができる。したがって、上端部Ｔの下面の幅が本体部Ｂの幅より大きい。ベース層１２０の上面からモールド層１３５の上面までの高さが第５の高さＨ５の場合、ベース層１２０の上面から第１の領域１４２Ａ’の上端部Ｔの頂点ＴＣまでの高さは、第５の高さＨ５より大きい第６の高さＨ６である。
本段階では、第１の領域１４２Ａ’の上端部Ｔの頂点ＴＣが本体部Ｂの上面の中心の近くに配置されるようにするために、即ち、センタリングを向上させるために、上端部Ｔがモールド層１３５内に形成されず、モールド層１３５の上部に形成されるようにすることができる。上端部Ｔがモールド層１３５内に形成される場合は、開口部Ｈが形成されたモールド層１３５の側壁に沿って蒸着物質が拡散されるにつれ、上端部Ｔの縁における成長率が高くなり、センタリングが相対的に低下する可能性がある。しかしながら、本実施形態のように上端部Ｔがモールド層１３５の上部に形成される場合は、蒸着物質が均一に伝達されることにより、熱力学的に安定した面に沿って成長がなされることができるため、センタリングがより向上することができる。
図１４を参照すると、第１の領域１４２Ａ’の一部が露出するようにモールド層１３５を除去することができる。
まず、モールド層１３５をマスク層１３０及び第１の領域１４２Ａ’に対して選択的に除去してマスク層１３０が残存するようにすることができる。上記除去工程としては、例えば、湿式エッチング工程を用いることができる。マスク層１３０は、後続工程で形成される活性層１４４及び第２の導電型半導体層１４６がベース層１２０と接続することを防止する役割をすることができる。
第１の領域１４２Ａ’は、基板１０１の上面に対して所定の傾斜角θＣを有することができる。上記傾斜角θＣは、図１３を参照して上述した開口部Ｈの傾斜角と類似し、例えば、７０度〜９０度の範囲を有することができる。
図１５を参照すると、第１の領域１４２Ａ’上に複数の第１の導電型半導体コア１４２’の第２の領域１４２Ｂ’を形成することができる。
第２の領域１４２Ｂ’は、六角柱状の本体部Ｂを形成するために、本体部Ｂの成長が優先的になされるように工程条件が調節され得る。第２の領域１４２Ｂ’の形成は、例えば、水素（Ｈ２）雰囲気で行われ、ガリウム前駆体としては、例えば、水素（Ｈ２）雰囲気でうまく分解されるトリメチルガリウム（ＴＭＧａ）が用いられる。水素（Ｈ２）雰囲気で上端部Ｔのｒ面が水素（Ｈ２）によってパッシベーションされ得るため、上端部Ｔよりも本体部Ｂの成長が誘導され得る。工程温度は、例えば、１０５０℃〜１１５０℃の範囲で決定される。また、工程圧力は、例えば、８０ｍｂａｒ〜１２０ｍｂａｒの範囲で選択される。
第２の領域１４２Ｂ’は、上端部Ｔより本体部Ｂの方で厚く形成され得る。また、本体部Ｂ内でも、上部が第５の厚さＴ５で形成され、下部が第５の厚さＴ５より厚い第６の厚さＴ６で形成されてもよい。
実施形態により、図８を参照して上述した第４の領域１４２Ｄに対応する領域が第２の領域１４２Ｂ’上にさらに形成され得る。
図１６を参照すると、第１の導電型半導体コア１４２’上に活性層１４４及び第２の導電型半導体層１４６を形成することができる。
本段階により、コア−シェル構造のナノ発光構造物１４０ａが形成され得る。蒸着方法により、活性層１４４及び第２の導電型半導体層１４６は、第１の導電型半導体コア１４２’のｍ面とｒ面上で相違する厚さを有することもできる。例えば、活性層１４４及び第２の導電型半導体層１４６は、本体部Ｂにおける厚さが上端部Ｔにおける厚さより厚くてもよい。
図１７は、本発明の第２の実施形態による半導体発光素子の製造方法による第１の導電型半導体コアの形成過程を示す概略図である。
図１７を参照すると、図１２〜図１６を参照して上述した第１の導電型半導体コア１４２’の第１及び第２の領域１４２Ａ’、１４２Ｂ’が順次示されている。
図１３のモールド層１３５の開口部Ｈが円柱状の場合、第１の領域１４２Ａ’は、（ａ）に示すように、円柱状又はコーナーが曲がっている六角柱状の本体部Ｂ、及びコーナーが曲がっている六角錐状又は六角錐状の上端部Ｔを有することができる。例えば、第１の領域１４２Ａ’の本体部Ｂは開口部Ｈの形状に沿い、且つ上端部Ｔは空間内で自由に形成されるため、結晶学的に安定した面に沿って成長して六角錐状の形状を有することができる。また、上端部Ｔの下端が本体部Ｂによって固定されずに成長するため、上端部Ｔは六角錐状を有するように成長することができる。したがって、第１の領域１４２Ａ’は、円柱状の本体部Ｂ及び六角錐状の上端部Ｔを有し、高いセンタリングを有するように形成されることができる。このような第１の領域１４２Ａ’のセンタリングは、後続で第２の領域１４２Ｂ’が形成されても維持され得る。
第２の領域１４２Ｂ’は、（ｂ）に示すように、本体部Ｂが六角柱状の形状を有するように形成することができる。第２の領域１４２Ｂ’は、上端部Ｔと本体部Ｂの全てで成長するが、高速で成長しながら主に本体部Ｂが熱力学的及び結晶学的に安定した形状を有するように形成され得る。
実施形態により、図１１を参照して上述した第４の領域１４２Ｄに対応する領域が第２の領域１４２Ｂ’上にさらに形成されてもよい。
本発明の実施形態によれば、上端部Ｔのセンタリングを制御し、これによる本体部Ｂの成長を均一にすることにより、均一に成長したｍ面上に発光層である活性層１４４が成長することができるため、複数のナノ発光構造物１４０ａから均一な光が放出され得る。
図１８〜図２０は、本発明の一実施例による半導体発光素子の製造方法による第１の導電型半導体コアを示す電子顕微鏡写真である。
図１８〜図２０は、走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ、ＳＥＭ）を用いて第１の導電型半導体コア１４２（図１参照）の第１の領域１４２Ａを上部から観察した結果を示す。
図１８及び図１９はそれぞれ比較例１及び２による第１の導電型半導体コア１４２の第１の領域１４２Ａを示し、図２０は図４を参照して上述した本発明の実施例による第１の導電型半導体コア１４２の第１の領域１４２Ａを示す。本発明の実施例と比べ、比較例１は前駆体の流量及び工程温度が全て相違し、比較例２は工程温度のみが相違する。具体的には、比較例１の場合、供給されるガリウム前駆体対窒素前駆体の比が０．７〜０．９の範囲、工程温度が約１１００℃の条件で成長した。比較例２の場合、工程温度が約１１００℃の条件で成長した。
各場合について、第１の領域１４２Ａのセンタリングの程度を表１に示した。各値は、上端部Ｔの頂点ＴＣが本体部Ｂの中心縦軸ＣＶから離隔している距離による比率を示す。「未形成」は、上端部Ｔの頂点ＴＣが認識可能に形成されていない場合を示す。
Figure 0006510888
図１８〜図２０及び表１を参照すると、前駆体の流量を調節して成長速度を減少させた比較例２は、比較例１に比べ、１０ｎｍ以内にセンタリングされた比率が２０．５０％上昇した。また、前駆体の流量と工程温度を全て制御した本発明の実施例は、比較例２に比べ、１０ｎｍ以内にセンタリングされた比率がさらに上昇して６０％以上、具体的には６６．７０％を示した。
一実施形態において、第１の領域１４２Ａの幅は、例えば、３４０ｎｍ〜３８０ｎｍの範囲であり、後続で第２〜第４の領域１４２Ｂ、１４２Ｃ、１４２Ｄが形成されることにより４３０ｎｍ〜４７０ｎｍの範囲を有することができる。表１の上端部Ｔの頂点ＴＣが本体部Ｂの中心縦軸ＣＶから離隔している距離は、第１の領域１４２Ａで測定された値である。しかしながら、後続で第２〜第４の領域１４２Ｂ、１４２Ｃ、１４２Ｄが形成されても、センタリングはほぼ変わらないため、第１の導電型半導体コア１４２の第１の領域１４２Ａにおけるセンタリング比率は同一に維持された。
このようにセンタリングが向上すると、後続工程でｍ面の成長も安定的になされるため、複数のナノ発光構造物１４０から放出される光の波長のバラツキも減少した。
図２１は、本発明の第３の実施形態による半導体発光素子の概略的な断面図である。
図２１を参照すると、半導体発光素子１００ｂは、基板１０１、基板１０１上に形成されたベース層１２０、マスク層１３０、ナノ発光構造物１４０ｂ、透明電極層１５０、及び充填層１６０を含む。ナノ発光構造物１４０ｂは、ベース層１２０から成長して形成された第１の導電型半導体コア１４２、高抵抗層１４３、活性層１４４、及び第２の導電型半導体層１４６を含む。半導体発光素子１００ｂはそれぞれベース層１２０及び第２の導電型半導体層１４６と電気的に接続される第１及び第２の電極１７０、１８０をさらに含むことができる。
図２１には明示していないが、第１の導電型半導体コア１４２は、図１又は図１２のように、第１〜第４の領域１４２Ａ、１４２Ｂ、１４２Ｃ、１４２Ｄを含むか又は第１及び第２の領域１４２Ａ’、１４２Ｂ’を含むことができる。
本実施形態において、第１の導電型半導体コア１４２の上端部である傾斜面の表面上に高抵抗層１４３がさらに配置されてもよい。但し、実施形態により、高抵抗層１４３は、活性層１４４の表面上に配置され得る。
高抵抗層１４３は、第１の導電型半導体コア１４２の上端部で発生する可能性のある漏れ電流を遮断するように電気的抵抗が高い物質からなることができる。例えば、高抵抗層１４３は、ドーピングされないか、又は第１の導電型半導体コア１４２と逆の導電型の不純物がドーピングされた半導体からなることができる。例えば、第１の導電型半導体コア１４２がｎ型窒化ガリウム（ｎ−ＧａＮ）の場合、高抵抗層１４３は、アンドープ（ｕｎｄｏｐｅｄ）窒化ガリウム（ＧａＮ）又はマグネシウム（Ｍｇ）のようなｐ型不純物がドーピングされた窒化ガリウム（ＧａＮ）からなることができる。但し、高抵抗層１４３の組成は実施形態によって多様であってもよく、窒化ガリウム（ＧａＮ）の第１の導電型半導体コア１４２を成長させた後に原位置（ｉｎ‐ｓｉｔｕ）でアルミニウム（Ａｌ）及びインジウム（Ｉｎ）のうち少なくとも一つのソースを追加供給してＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ＜１）の組成を有する窒化アルミニウムインジウムガリウムからなる層で形成してもよい。
本実施形態の半導体発光素子１００ｂは、異種界面を含むマスク層１３０及び高抵抗層１４３を形成することにより、ナノ発光構造物１４０ｂの上部及び下部の全てで漏れ電流が効果的に遮断され得る。
図２２は、本発明の第４の実施形態による半導体発光素子の概略的な断面図である。
図２２を参照すると、半導体発光素子１００ｃは、導電性基板１０９、第１の導電型半導体のベース層１２０ａ、マスク層１３０、及びナノ発光構造物１４０を含む。ナノ発光構造物１４０は、第１の導電型半導体のベース層１２０ａから成長して形成された第１の導電型半導体コア１４２、活性層１４４、及び第２の導電型半導体層１４６を含む。半導体発光素子１００ｃはそれぞれ第１の導電型半導体のベース層１２０ａ及び第２の導電型半導体層１４６と電気的に接続される第１の電極１７０ａ、第２の電極（１８０ａ、１８０ｂ）をさらに含むことができる。
図２２には明示していないが、第１の導電型半導体コア１４２は、図１又は図１２のように、第１〜第４の領域１４２Ａ、１４２Ｂ、１４２Ｃ、１４２Ｄを含むか又は第１及び第２の領域１４２Ａ’、１４２Ｂ’を含むことができる。
導電性基板１０９は、導電性物質からなり、例えば、Ｓｉ基板又はＳｉ‐Ａｌ合金基板であればよい。
第２の電極（１８０ａ、１８０ｂ）はコンタクト電極層１８０ａ及び接合電極層１８０ｂを含み、導電性基板１０９は接合電極層１８０ｂによってコンタクト電極層１８０ａと電気的に接続され得る。実施形態により、図１のように、ナノ発光構造物１４０を覆う透明電極層１５０がさらに配置されてもよい。
コンタクト電極層１８０ａは、ナノ発光構造物１４０の第２の導電型半導体層１４６とのオーミックコンタクトを実現することができる適切な物質を含むことができる。コンタクト電極層１８０ａは、例えば、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、亜鉛酸化物（ＺｎＯ）又はグラフェン層からなることができる。また、コンタクト電極層１８０ａは、銀（Ａｇ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、白金（Ｐｔ）、金（Ａｕ）等の物質を含み、ニッケル／銀（Ｎｉ／Ａｇ）、亜鉛／銀（Ｚｎ／Ａｇ）、ニッケル／アルミニウム（Ｎｉ／Ａｌ）、亜鉛／アルミニウム（Ｚｎ／Ａｌ）、パラジウム／銀（Ｐｄ／Ａｇ）、パラジウム／アルミニウム（Ｐｄ／Ａｌ）、イリジウム／銀（Ｉｒ／Ａｇ）、イリジウム／金（Ｉｒ／Ａｕ）、白金／銀（Ｐｔ／Ａｇ）、白金／アルミニウム（Ｐｔ／Ａｌ）、ニッケル／銀／白金（Ｎｉ／Ａｇ／Ｐｔ）等のように上記物質が２層以上からなる構造を有することができる。特に、コンタクト電極層１８０ａは、光抽出効率を考慮して、反射性金属層で形成され得る。この場合、活性層１４４から放出されて導電性基板１０９に向かう光を上部に反射させることができる。接合電極層１８０ｂは、例えば、ニッケル／スズ（Ｎｉ／Ｓｎ）のような共融金属層であればよい。
本実施形態の半導体発光素子１００ｃは、図１０を参照して上述した工程で充填層１６０の代わりにコンタクト電極層１８０ａを形成し、接合電極層１８０ｂをコンタクト電極層１８０ａ上に形成する工程により製造してもよい。次いで、コンタクト電極層１８０ａ上に導電性基板１０９を接合させ、半導体層の成長用基板である第１の導電型半導体のベース層１２０ａ上の基板１０１（図１参照）を除去することができる。本実施形態の第１の導電型半導体のベース層１２０ａは、図１の半導体発光素子１００とは異なり、凹凸を含まなくてもよいが、これに限定されない。
図２３は、本発明の第５の実施形態による半導体発光素子の概略的な断面図である。
図２３を参照すると、半導体発光素子１００ｄは、基板１０１、基板１０１上に形成された第１の導電型半導体のベース層１２０、絶縁層１３０、ナノ発光構造物１４０、透明電極層１５０、及び充填層１６０ａを含む。ナノ発光構造物１４０は、第１の導電型半導体のベース層１２０から成長して形成された第１の導電型半導体コア１４２、活性層１４４及び第２の導電型半導体層１４６を含む。なお、本図面では、半導体発光素子１００ｄの一部の構成要素、例えば、図１の第１及び第２の電極１７０、１８０は省略した。
図２３には明示していないが、第１の導電型半導体コア１４２は、図１又は図１２のように、第１〜第４の領域１４２Ａ、１４２Ｂ、１４２Ｃ、１４２Ｄを含むか又は第１及び第２の領域１４２Ａ’、１４２Ｂ’を含むことができる。
また、充填層１６０ａは、ナノ発光構造物１４０の形状に沿って曲がっている上面を有することができる。
本実施形態の半導体発光素子１００ｄは、Ｒ１領域、Ｒ２領域、Ｒ３領域を含み、各領域におけるナノ発光構造物１４０間の離隔距離がそれぞれ第１〜第３の長さＤ１、Ｄ２、Ｄ３と相違してもよい。第１の長さＤ１が最も小さく、第３の長さＤ３が最も大きくてもよい。
本実施形態のように、半導体発光素子１００ｄがナノ発光構造物１４０間の離隔距離の相違するＲ１領域、Ｒ２領域、Ｒ３領域を含む場合は、各領域で成長したナノ発光構造物１４０内の活性層１４４のインジウム（Ｉｎ）の含量又は成長の厚さが相違する。例えば、同じ成長条件下で成長した場合、ナノ発光構造物１４０間の離隔距離が大きいほど、活性層１４４のインジウム（Ｉｎ）の含量が増加し、成長の厚さが厚くなる。したがって、Ｒ１領域、Ｒ２領域、Ｒ３領域のナノ発光構造物１４０は、相違する波長を有する光を放出し、これを混合して白色光を放出することができる。
実施形態により、Ｒ１領域、Ｒ２領域、Ｒ３領域におけるナノ発光構造物１４０のサイズも相違してもよい。
図２４及び図２５は、本発明の一実施形態による半導体発光素子をパッケージに適用した例を示す図である。
図２４を参照すると、半導体発光素子パッケージ１０００は、半導体発光素子１００１、パッケージ本体１００２、及び一対のリードフレーム１００３を含む。半導体発光素子１００１は、リードフレーム１００３に実装されてワイヤＷを介して上記リードフレーム１００３と電気的に接続され得る。実施形態により、半導体発光素子１００１は、リードフレーム１００３ではなく他の領域、例えば、パッケージ本体１００２に実装されてもよい。また、パッケージ本体１００２は、光の反射効率が向上するようにコップの形状を有し、このような反射コップ状のパッケージ本体１００２には、半導体発光素子１００１とワイヤＷ等を封止するように透光性物質からなる封止体１００５が形成され得る。
本実施形態において、半導体発光素子パッケージ１０００は、図１に示す半導体発光素子１００と類似した構造を有する半導体発光素子１００１を含むことができるが、図１２、図２１、図２２及び図２３を参照して上述した他の実施形態の半導体発光素子１００ａ、１００ｂ、１００ｃ、１００ｄを含むこともできる。
図２５を参照すると、半導体発光素子パッケージ２０００は、半導体発光素子２００１、実装基板２０１０、及び封止体２００３を含む。半導体発光素子２００１は、実装基板２０１０に実装されてワイヤＷ及び導電性基板１０９（図２１参照）を介して上記実装基板２０１０と電気的に接続され得る。
実装基板２０１０は、基板本体２０１１、上面電極２０１３、及び下面電極２０１４を備えることができる。また、実装基板２０１０は、上面電極２０１３と下面電極２０１４を接続する貫通電極２０１２を含むことができる。実装基板２０１０は、ＰＣＢ、ＭＣＰＣＢ、ＭＰＣＢ、ＦＰＣＢ等の基板であってもよく、実装基板２０１０の構造は、多様な形で応用され得る。
封止体２００３を、上面が膨らんでいるドーム状のレンズ構造で形成することができるが、実施形態により、表面が凸状又は凹状のレンズ構造で形成することにより、封止体２００３の上面から放出される光の指向角を調節することができる。
本実施形態において、半導体発光素子パッケージ２０００は、図２２に示す半導体発光素子１００ｃと同じ構造を有する半導体発光素子２００１を含むことができるが、実施形態により、図１、図１２、図２１及び図２３を参照して上述した他の実施形態の半導体発光素子１００、１００ａ、１００ｂ、１００ｄを含むこともできる。
図２６及び図２７は、本発明の一実施形態による半導体発光素子をバックライトユニットに適用した例を示す図である。
図２６を参照すると、バックライトユニット３０００は、基板３００２上に光源３００１が実装され、その上部に配置された一つ以上の光学シート３００３を備える。光源３００１としては、図２４及び図２５を参照して上述した構造又はこれと類似した構造を有する半導体発光素子パッケージを用いることができ、半導体発光素子を基板３００２に直接実装（所謂、ＣＯＢ型）して用いることもできる。
図２６のバックライトユニット３０００は、光源３００１が液晶表示装置の配置された上部に向かって光を放射するのに対し、他の実施形態である図２７のバックライトユニット４０００は、基板４００２上に実装された光源４００１が側方向に光を放射し、その光が導光板４００３に入射して面光源の形に変わることができる。導光板４００３を通った光は上部に放出され、光抽出効率を向上させるために導光板４００３の下面に反射層４００４が配置されてもよい。
図２８は、本発明の実施形態による半導体発光素子を照明装置に適用した例を示す図である。
図２８の分解斜視図を参照すると、照明装置５０００は、一例としてバルブ型ランプであり、発光モジュール５００３と駆動部５００８と外部接続部５０１０を含み、外部及び内部ハウジング５００６、５００９とカバー部５００７のような外形構造物をさらに含むことができる。発光モジュール５００３は、図１、図１２、図２１、図２２及び図２３を参照して上述した実施形態の半導体発光素子１００、１００ａ、１００ｂ、１００ｃ、１００ｄと同じか類似の構造を有する半導体発光素子５００１と上記半導体発光素子５００１が搭載された回路基板５００２を含むことができる。本実施形態には一つの半導体発光素子５００１が回路基板５００２上に実装された形が例示されているが、必要に応じて、複数装着されることもできる。また、半導体発光素子５００１が回路基板５００２に直接実装されず、パッケージの形で製造された後に実装されてもよい。
外部ハウジング５００６は、熱放出部として作用し、発光モジュール５００３と直接接触して放熱効果を向上させる熱放出板５００４、及び照明装置５０００の側面を取り囲む放熱ピン５００５を含むことができる。カバー部５００７は、発光モジュール５００３上に装着され、凸状のレンズの形状を有することができる。駆動部５００８は、内部ハウジング５００９に装着されてソケット構造のような外部接続部５０１０に連結され、外部電源から電源を受けることができる。また、駆動部５００８は、発光モジュール５００３の光源５００１を駆動させることができる適正な電流源に変換させて提供する役割をする。例えば、上記駆動部５００８は、ＡＣ−ＤＣコンバータ又は整流回路部品等で構成され得る。
また、図示してはいないが、照明装置５０００は、通信モジュールをさらに含むこともできる。
図２９は、本発明の実施形態による半導体発光素子をヘッドランプに適用した例を示す図である。
図２９を参照すると、車両用ライト等に用いられるヘッドランプ６０００は、光源６００１、反射部６００５、レンズカバー部６００４を含み、レンズカバー部６００４は、中空状のガイド６００３及びレンズ６００２を含むことができる。光源６００１は、図２４及び図２５のいずれか一つの発光素子パッケージを少なくとも一つ含むことができる。また、ヘッドランプ６０００は光源６００１で発生した熱を外部に放出する放熱部６０１２をさらに含み、放熱部６０１２は効果的な放熱が行われるようにヒートシンク６０１０と冷却ファン６０１１を含むことができる。また、ヘッドランプ６０００は、放熱部６０１２及び反射部６００５を固定させて支持するハウジング６００９をさらに含むことができ、ハウジング６００９は、本体部６００６、及び一面に放熱部６０１２が結合して装着されるための中央ホール６００８を備えることができる。また、ハウジング６００９は、上記一面と一体に連結されて直角方向に折れ曲がる他面に前方孔６００７を備えることができる。反射部６００５は、ハウジング６００９に固定され、光源６００１で発生した光が反射されて前方孔６００７を通過して外部に出射されるようにすることができる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載した本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１００、１００ａ、１００ｂ、１００ｃ、１００ｄ 半導体発光素子
１０１ 基板
１２０、１２０ａ ベース層
１３０ マスク層
１３５ モールド層
１４０、１４０ａ、１４０ｂ ナノ発光構造物
１４２、１４２’ 第１の導電型半導体コア
１４２Ａ、１４２Ａ’ 第１の領域
１４２Ｂ、１４２Ｂ’ 第２の領域
１４２Ｃ 第３の領域
１４２Ｄ 第４の領域
１４３ 高抵抗層
１４４ 活性層
１４６ 第２の導電型半導体層
１５０ 透明電極層
１６０、１６０ａ 充填層
１７０、１７０ａ 第１の電極
１８０ 第２の電極
１８０ａ コンタクト電極層
１８０ｂ 接合電極層

Claims (18)

  1. 基板上に第１の導電型半導体からなるベース層を形成する段階と、
    前記ベース層上に、前記ベース層の一部が露出した複数の開口部を有するマスク層及びモールド層を形成する段階と、
    前記ベース層から前記開口部に延長される本体部及び前記本体部上に配置される錐状の上端部を含む複数の第１の導電型半導体コアを形成する段階と、
    それぞれの前記複数の第１の導電型半導体コア上に活性層及び第２の導電型半導体層を順次形成する段階と、
    を含み、
    前記複数の第１の導電型半導体コアを形成する段階は、
    前記上端部の頂点が前記本体部の中心縦軸上に位置するように第１の領域を形成する段階と、
    前記モールド層を除去する段階と、
    前記本体部が六角柱状の形状を有するように前記第１の領域上に追加成長領域を形成する段階とを含むことを特徴とする半導体発光素子の製造方法。
  2. 前記本体部において前記第１の領域は傾斜した側面を有することを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 前記追加成長領域を形成する段階において、前記本体部の成長は前記本体部の下部で主になされ、前記本体部が前記基板に実質的に垂直な側面を有することを特徴とする請求項２に記載の半導体発光素子の製造方法。
  4. 前記第１の領域は、前記開口部を満たして前記モールド層の上部に延長され、前記モールド層上で前記開口部より大きい幅を有することを特徴とする請求項１に記載の半導体発光素子の製造方法。
  5. 前記追加成長領域を形成する段階は、水素（Ｈ２）雰囲気で前記複数の第１の導電型半導体コアを成長させる段階を含むことを特徴とする請求項１に記載の半導体発光素子の製造方法。
  6. 前記水素（Ｈ２）雰囲気で前記複数の第１の導電型半導体コアを成長させる段階の前に、
    窒素（Ｎ２）雰囲気で前記複数の第１の導電型半導体コアを成長させる段階をさらに含むことを特徴とする請求項５に記載の半導体発光素子の製造方法。
  7. 前記水素（Ｈ２）雰囲気で前記複数の第１の導電型半導体コアを成長させる段階の前後に、
    窒素（Ｎ２）雰囲気で前記複数の第１の導電型半導体コアを成長させる段階をさらに含むことを特徴とする請求項５に記載の半導体発光素子の製造方法。
  8. 前記追加成長領域は、前記第１の領域上に位置し前記窒素（Ｎ２）雰囲気で成長した第２の領域、前記第２の領域上に位置し水素（Ｈ２）雰囲気で成長した第３の領域、及び前記第３の領域上に位置し前記窒素（Ｎ２）雰囲気で成長した第４の領域を含み、
    前記本体部において前記第３の領域は下部における厚さが上部における厚さより厚いことを特徴とする請求項７に記載の半導体発光素子の製造方法。
  9. 前記第３の領域の不純物の濃度は、前記第２及び第４の領域の不純物の濃度より高いことを特徴とする請求項８に記載の半導体発光素子の製造方法。
  10. 前記第３の領域の形成時に供給される不純物ソースの量は、前記第２及び第４の領域の形成時に供給される不純物ソースの量の５倍〜７倍であることを特徴とする請求項８に記載の半導体発光素子の製造方法。
  11. ベース層上に、前記ベース層から突出する本体部及び前記本体部上に配置される錐状の上端部を含む複数の第１の導電型半導体コアを形成する段階と、
    それぞれの前記複数の第１の導電型半導体コア上に活性層及び第２の導電型半導体層を順次形成する段階と、
    を含み、
    前記複数の第１の導電型半導体コアを形成する段階は、
    第１のガス雰囲気及び第１の温度で前記複数の第１の導電型半導体コアの第１の領域を形成する段階と、
    第２のガス雰囲気及び第２の温度で前記複数の第１の導電型半導体コアの前記第１の領域上に前記複数の第１の導電型半導体コアの第２の領域を形成する段階と、
    第３のガス雰囲気及び第３の温度で前記複数の第１の導電型半導体コアの前記第２の領域上に前記複数の第１の導電型半導体コアの第３の領域を形成する段階とを含み、
    前記第３のガス雰囲気における圧力は前記第２のガス雰囲気における圧力より小さいことを特徴とする半導体発光素子の製造方法。
  12. 前記複数の第１の導電型半導体コアは窒化ガリウム（ＧａＮ）系物質からなり、
    前記第１の領域を形成する段階において、供給されるガリウム（Ｇａ）前駆体と窒素（Ｎ）前駆体の比は１．４〜２．０の範囲であり、工程温度は９００℃〜１０００℃の範囲であることを特徴とする請求項１または１１に記載の半導体発光素子の製造方法。
  13. 前記第２の温度は、前記第３の温度より低いことを特徴とする請求項１１に記載の半導体発光素子の製造方法。
  14. 前記第２の温度は９５０℃〜１０５０℃の範囲であり、前記第３の温度は１０５０℃〜１１５０℃の範囲であることを特徴とする請求項１１に記載の半導体発光素子の製造方法。
  15. 前記第２のガス雰囲気は窒素（Ｎ２）雰囲気であり、前記第３のガス雰囲気は水素（Ｈ２）雰囲気であることを特徴とする請求項１１に記載の半導体発光素子の製造方法。
  16. 前記複数の第１の導電型半導体コアを形成する段階は、
    第４のガス雰囲気及び第４の温度で前記複数の第１の導電型半導体コアの前記第３の領域上に前記複数の第１の導電型半導体コアの第３の領域を形成する段階をさらに含み、
    前記第４のガス雰囲気は前記第２のガス雰囲気と同じであり、前記第４の温度は前記第２の温度と同じであることを特徴とする請求項１５に記載の半導体発光素子の製造方法。
  17. 前記上端部の頂点が前記本体部の中心縦軸から前記本体部の幅の１．５％の距離以内に配置される比率が６０％以上であることを特徴とする請求項１または１６に記載の半導体発光素子の製造方法。
  18. 前記第３の領域の形成時に供給される不純物ソースの量は、前記第２の領域の形成時に供給される不純物ソースの量の５倍〜７倍であることを特徴とする請求項１１に記載の半導体発光素子の製造方法。
JP2015104881A 2014-07-11 2015-05-22 半導体発光素子の製造方法 Active JP6510888B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0087465 2014-07-11
KR1020140087465A KR102198694B1 (ko) 2014-07-11 2014-07-11 반도체 발광소자 및 반도체 발광소자 제조방법

Publications (2)

Publication Number Publication Date
JP2016021556A JP2016021556A (ja) 2016-02-04
JP6510888B2 true JP6510888B2 (ja) 2019-05-08

Family

ID=55068235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015104881A Active JP6510888B2 (ja) 2014-07-11 2015-05-22 半導体発光素子の製造方法

Country Status (4)

Country Link
US (1) US9553235B2 (ja)
JP (1) JP6510888B2 (ja)
KR (1) KR102198694B1 (ja)
CN (1) CN105280761B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102212557B1 (ko) 2014-11-03 2021-02-08 삼성전자주식회사 나노구조 반도체 발광소자
KR102252993B1 (ko) 2014-11-03 2021-05-20 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자의 제조방법
ES2901111T3 (es) * 2015-07-13 2022-03-21 Crayonano As Diodos emisores de luz y fotodetectores en forma de nanohilos/nanopirámides
JP6959915B2 (ja) 2015-07-13 2021-11-05 クラヨナノ エーエス グラファイト基板上に成長させたナノワイヤ又はナノピラミッド
CA2993884A1 (en) 2015-07-31 2017-02-09 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
CN106935151B (zh) * 2017-02-28 2019-04-26 郑清团 晶圆级的微米-纳米级半导体led显示屏及其制备方法
JP7090861B2 (ja) * 2017-02-28 2022-06-27 学校法人上智学院 光デバイスおよび光デバイスの製造方法
JP7333666B2 (ja) * 2017-02-28 2023-08-25 学校法人上智学院 光デバイスおよび光デバイスの製造方法
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP6897287B2 (ja) * 2017-04-28 2021-06-30 日亜化学工業株式会社 発光素子
JP6947386B2 (ja) * 2017-06-29 2021-10-13 学校法人 名城大学 半導体発光素子および半導体発光素子の製造方法
JP7205820B2 (ja) * 2018-08-07 2023-01-17 豊田合成株式会社 半導体レーザー素子とその製造方法
CN109346400B (zh) * 2018-10-17 2021-09-10 吉林大学 一种高质量Ga2O3薄膜及其异质外延制备方法
JP7312997B2 (ja) * 2018-11-09 2023-07-24 学校法人 名城大学 半導体発光素子
USD983056S1 (en) * 2019-12-13 2023-04-11 Gened Co., Ltd. Probe pin
USD983680S1 (en) * 2020-03-10 2023-04-18 GuiLin Huayi Peakmeter Co. Ltd. Voltage detector
CN111613706B (zh) * 2020-04-17 2021-07-27 南京航空航天大学 硅基红光发射增强异质结二极管及其制备方法
JP7176700B2 (ja) * 2020-07-31 2022-11-22 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7320794B2 (ja) * 2021-03-15 2023-08-04 セイコーエプソン株式会社 発光装置、プロジェクター、およびディスプレイ
KR102619552B1 (ko) * 2021-06-10 2023-12-28 한양대학교 산학협력단 Pn 접합을 갖는 3차원 마이크로 구조체 기반 압전소자

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1744365B1 (en) 1996-08-27 2009-04-15 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
CN1241272C (zh) 2001-08-22 2006-02-08 索尼公司 氮化物半导体器件及其制造方法
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
JP4525500B2 (ja) 2005-07-14 2010-08-18 パナソニック電工株式会社 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100659897B1 (ko) 2006-02-10 2006-12-20 엘지전자 주식회사 나노 로드 구조물을 갖는 기판을 제조하는 방법
AU2007313096B2 (en) * 2006-03-10 2011-11-10 Unm Rainforest Innovations Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
US8049203B2 (en) 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
KR101549270B1 (ko) * 2007-01-12 2015-09-01 큐나노 에이비 질화물 나노와이어 및 이의 제조 방법
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
JP5112761B2 (ja) 2007-06-26 2013-01-09 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
US20110140072A1 (en) 2008-08-21 2011-06-16 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US8642368B2 (en) * 2010-03-12 2014-02-04 Applied Materials, Inc. Enhancement of LED light extraction with in-situ surface roughening
JP4848464B2 (ja) * 2010-03-12 2011-12-28 シャープ株式会社 発光装置の製造方法
US9329433B2 (en) * 2010-03-12 2016-05-03 Sharp Kabushiki Kaisha Light-emitting device manufacturing method, light-emitting device, lighting device, backlight, liquid-crystal panel, display device, display device manufacturing method, display device drive method and liquid-crystal display device
KR20130136906A (ko) * 2010-06-18 2013-12-13 글로 에이비 나노와이어 ｌｅｄ 구조와 이를 제조하기 위한 방법
CN103098216A (zh) 2010-06-24 2013-05-08 Glo公司 具有用于定向纳米线生长的缓冲层的衬底
KR101691906B1 (ko) 2010-09-14 2017-01-02 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광 소자 제조방법
KR101710159B1 (ko) * 2010-09-14 2017-03-08 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
KR101762175B1 (ko) * 2010-11-29 2017-07-27 삼성전자 주식회사 발광소자 및 그 제조방법
KR101258583B1 (ko) 2011-10-21 2013-05-02 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
JP5946333B2 (ja) 2012-06-07 2016-07-06 エルシード株式会社 Ｉｉｉ族窒化物半導体デバイス及びその製造方法
TWI476953B (zh) * 2012-08-10 2015-03-11 Univ Nat Taiwan 半導體發光元件及其製作方法
EP2973752A4 (en) * 2013-03-15 2016-11-09 Glo Ab DIELECTRIC FILM WITH HIGH BREAKING INDEX TO INCREASE EXTRACTION EFFICIENCY OF NANODRAHT LEADS

Also Published As

Publication number Publication date
CN105280761A (zh) 2016-01-27
US20160013365A1 (en) 2016-01-14
KR20160008027A (ko) 2016-01-21
JP2016021556A (ja) 2016-02-04
US9553235B2 (en) 2017-01-24
CN105280761B (zh) 2018-04-17
KR102198694B1 (ko) 2021-01-06

Similar Documents

Publication Publication Date Title
JP6510888B2 (ja) 半導体発光素子の製造方法
KR102075986B1 (ko) 반도체 발광소자
US9412903B2 (en) Semiconductor light emitting device
US10170663B2 (en) Semiconductor light emitting device package and method for manufacturing the same
KR102188494B1 (ko) 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
KR102252993B1 (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
KR102070089B1 (ko) 반도체 발광소자 패키지 및 이를 이용한 조명장치
US9525106B2 (en) Semiconductor light emitting device
US9142722B2 (en) Semiconductor light emitting device and illumination apparatus including the same
US9269865B2 (en) Nanostructure semiconductor light emitting device
US9537051B2 (en) Nanostructure semiconductor light emitting device
KR20150054383A (ko) 반도체 발광소자
US9941443B2 (en) Semiconductor light emitting device
US20150221825A1 (en) Semiconductor light emitting device and semiconductor light emitting device package
US9142730B2 (en) Method of manufacturing semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190405

R150 Certificate of patent or registration of utility model

Ref document number: 6510888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250