JP6959915B2 - グラファイト基板上に成長させたナノワイヤ又はナノピラミッド - Google Patents

Description

本発明は、好ましくは、有機金属気相エピタキシー（ＭＯＶＰＥ）法又は分子線エピタキシー（ＭＢＥ）法により成長させるナノワイヤ又はナノピラミッドアレイ用の、透明で導電性且つフレキシブルな基板である薄いグラファイト層上の孔パターンマスク層の製造に関する。グラファイト基板に、ナノワイヤ又はナノピラミッドアレイのようなパターン化された形態にナノワイヤ又はナノピラミッドを成長させるようにパターン化できるシード層を設ける。あるいは、シード層自体に、ナノワイヤ又はナノピラミッドを成長させるように（シード層と共に）パターン化することができるマスキング層を設ける。シード層及び場合によってはその上にマスキング層を有するグラファイト層を基板から他の支持面に移動させることができ、これにより鉛直方向へのナノワイヤ又はナノピラミッドの成長を促進し得る。

近年、ナノテクノロジーが重要な工学分野となるにつれ、半導体ナノワイヤへの関心が高まっている。ナノワイヤは、著者によっては、ナノウィスカー、ナノロッド、ナノピラー、ナノコラム等ともよばれ、センサー、太陽電池から発光ダイオード（ＬＥＤ）に至るまで様々な電気デバイスにおいて重要な用途を見出している。

本願において、ナノワイヤという用語は、本質的に一次元の形態である、すなわちその幅又は直径がナノメートル寸法であり、一般に、長さが数百ｎｍ〜数μｍの範囲内である構造体として解釈されるものとする。通常、ナノワイヤの少なくとも２つの寸法が、５００ｎｍ以下、例えば３５０ｎｍ以下、特に３００ｎｍ以下、例えば２００ｎｍ以下であると考えられる。

金属（例えば、Ｎｉ、Ｐｔ、Ａｕ、Ａｇ）、半導体（例えば、Ｓｉ、ＩｎＰ、ＧａＮ、ＧａＡｓ、ＺｎＯ）、及び絶縁性（例えば、ＳｉＯ₂、ＴｉＯ₂）ナノワイヤを含む多くの異なるタイプのナノワイヤが存在する。本発明者らは主として、半導体ナノワイヤに関心があるが、以下詳細に説明する原理は、ありとあらゆるナノワイヤ技術に適用可能であると考えられる。

従来、半導体ナノワイヤは、ナノワイヤ自体と同一の基板上に成長させていた（ホモエピタキシャル成長）。したがって、例えば、ＧａＡｓナノワイヤは、ＧａＡｓ基板上に成長させる。これは、もちろん、基板の結晶構造と成長するナノワイヤの結晶構造との格子整合を確実なものとする。基板及びナノワイヤの双方が、同一の結晶構造を有し得る。しかしながら、本発明は、グラファイト基板上に成長させるナノワイヤに関する（ヘテロエピタキシャル成長）。

グラファイト基板は、グラフェン又はその誘導体の単層又は複数層からなる基板である。グラフェンは、その最も微細な形態では、ハニカム格子パターンに配列された二重電子結合（ｓｐ²結合と呼ばれる）により結合された炭素原子の１原子層厚のシートである。グラファイト基板は、薄く、軽く、フレキシブルでありながら非常に強い。

ＩＴＯ、ＺｎＯ／Ａｇ／ＺｎＯ、ＴｉＯ₂／Ａｇ／ＴｉＯ₂などの他の既存の透明導電体と比較して、グラフェンは非特許文献１の最近のレビュー論文に説明されているように優れた光電特性を有することが実証されている。

グラフェン上でナノワイヤ（ＮＷ）を成長させることは、新しいことではない。特許文献１では、ＭＢＥを用いてグラフェン基板上で半導体ナノワイヤを成長させることについて検討されている。特許文献２は、グラフェン上に成長させたＮＷ上にグラフェントップコンタクトを使用する特許文献１の開示事項の改良に関するものである。

多くの用途において、ナノワイヤ又はナノピラミッドを、鉛直に、すなわち、基板表面に垂直に成長させ得ることは重要なことである。半導体ナノワイヤは、通常、［１１１］方向（立方晶構造の場合）又は［０００１］方向（六方晶構造の場合）に成長する。これは、基板の表面原子が六方対称に配置されている場合、基板表面は、（１１１）又は（０００１）配向でなければならないことを意味する。

しかしながら、ナノワイヤ又はナノピラミッドは、基板上、任意の位置又は任意の方向にランダムに成長し得るという問題がある。よって、ナノワイヤを配置するために、ナノワイヤを孔パターン領域内でのみ成長させる孔配列パターンを有するマスクを使用することが知られている。マスクはまた、基板に垂直な方向にＮＷの成長を促進することもできる。通常、シリカ層を基板に適用し、エッチングし、所望のパターンの孔を形成する。それにより、ナノワイヤは、孔の位置でのみ成長する。非特許文献２は、シリカマスクを用いてＳｉ上に成長させたＧａＡｓナノワイヤを示している。非特許文献３などの他の刊行物にも、マスクを用いた結晶成長が記載されている。非特許文献４には、ガリウム液滴の位置決めによるナノワイヤの位置決め技術が記載されている。ナノワイヤは、Ｇａ液滴からのみ成長するため、それらの位置を制御することができる。

国際公開第２０１２／０８０２５２号 国際公開第２０１３／１０４７２３号

Nature Photonics 4（2010）611 Nano Letters 14（2014）960-966、Munshiら Journal of Crystal Growth 310（2008）1049-56 Nanotechnology 22（2011）275602、Plissardら Appl. Phys. Lett. 94 (2009) 062107, Kimら

しかしながら、本発明者らは、従来のシリカ又は窒化ケイ素マスクをグラファイト基板上に堆積することには、問題があることに気づいた。マスクは、酸化物及び窒化物などの不活性化合物で作ることができる。特に、孔パターンマスクは、ＳｉＯ₂、Ｓｉ₃Ｎ₄、ＨｆＯ₂又はＡｌ₂Ｏ₃などの少なくとも１つの絶縁材料を含む。これらの材料は、化学蒸着（ＣＶＤ）、プラズマ強化ＣＶＤ（ＰＥ−ＣＶＤ）、スパッタリング及び原子層堆積（ＡＬＤ）により、一般的な半導体基板上に高品質で堆積することができる。しかしながら、これらの堆積法は、グラファイト基板には容易に適用できない。ＣＶＤによる酸化物又は窒化物材料の堆積は、高反応性の酸素又は窒素ラジカルを常に伴い、これは、グラフェン中の炭素結合を容易に損傷させる可能性があり、高電気伝導などの有用な特性の重大な損失をもたらし得る。ラジカルがＰＥ−ＣＶＤ堆積においてプラズマ形態でさらに活性化される場合、損傷は更に深刻なものとなる。この問題は、プラズマ中、高度に加速された酸化物／窒化物元素がグラファイト表面に衝突するスパッタリングにおける問題と非常に類似している。

さらに、グラファイト基板は、表面上にダングリングボンドを含まないため、疎水性であると共に化学的に不活性である。このため、例えば、Ｈ₂ＯベースのＡＬＤ技術を用いた酸化物及び窒化物の堆積が困難であり、グラフェン表面の複雑な化学的官能化を必要とすることから、更にその特性を低下させる。

したがって、本発明者らは、マスキング層の適用前、又は、シード層の酸化物層への変換及びＮＷ又はナノピラミッドの位置決め成長のためのパターニングの前に、グラファイト基板上にシード層を適用することを提案する。

本発明者らは、薄いシード層は、グラファイト基板上にその基板の表面を損傷することなく堆積できることを見出した。薄いシード層は、また、基板上に他の不所望の材料が堆積しないよう基板を保護する。

特に、シード層は、グラフェンと反応しない不活性層である。よって、このシード層を酸化し、酸化物層を形成することができ、また、シード層は、マスキング層の堆積用の支持体を形成することができる。その後、これらの層をエッチングし、ＮＷ又はナノピラミッドを成長させるための孔を形成することができる。従って、解決策全般としては、はるかに攻撃性が低く、グラフェンの欠陥が少なくなり、異物混入のリスクが低くなる。

高品質な酸化物堆積のためにグラフェン上に薄いシード層を適用することは、新しいことではない。非特許文献５には、ＡＬＤによりグラフェン上に酸化アルミニウムを堆積する前に、薄いアルミニウム層を堆積することが記載されている。しかしながら、グラファイト基板上でのナノワイヤ又はナノピラミッドの成長を制御する上でのシード層の重要性は、これまで誰も検討していない。

さらに、本発明者らは、ＮＷ又はナノピラミッドの成長のためにグラフェンの移動が所望される場合、シード層及びマスキング層を適用することで、グラフェン用の「炭素汚染のない」足場として使用できることを見出した。

単層及び多層グラフェンの成長は、様々な基板上で成功裏に実証されている。高温でのＳｉ昇華を用いて、グラフェンをＳｉＣ基板上で成長させることができる。グラフェンのＣＶＤ成長は、周知の技術であり、最も一般的な方法は、Ｃｕ、Ｎｉ、Ｐｔ、Ｒｕなどの金属触媒を使用することである。近年、Ｇｅ及びＳｉなどの半導体上や、ＳｉＯ₂及びＡｌ₂Ｏ₃などの絶縁体上でのグラフェンの成長が報告されている。

本発明者らは、その下に金属触媒を有する成長した状態のままのグラフェンは、ＮＷの成長用に容易には使用できない場合もあることに気づいた。例えば、Ｃｕ上に成長させたＣＶＤグラフェンをＮＷ成長に使用することはできない。というのも、とりわけ、成長チャンバー内での、高温でのＣｕの蒸発及び外方拡散により、Ｃｕが成長したＮＷに深刻な汚染を引き起こし得るからである。金属触媒上のＣＶＤ成長グラフェンは、通常、底部金属表面を露出させるマイクロ（又はナノ）クラックと局所的な欠陥とを有する。露出した金属表面は、ＮＷ成長中、半導体材料との反応性が高く、グラフェン表面上での適切なＮＷ成長を圧倒し破壊し得る。従って、ＮＷ成長の前に、ＣＶＤ成長グラフェンを金属触媒表面から他の表面へ移動させることが必要であり得る。

グラフェン移動用の足場としてシード（及び使用可能なマスク）層を使用することには、別の重要な利点がある。これらの層は、グラフェンのＣＶＤ成長後に直接堆積することができることから、グラフェン移動用の電子ビームレジストなどのポリマー系材料の堆積を含むその後の処理において清浄なグラフェン表面を保護する。ＣＶＤ成長グラフェン上のポリマー系材料の直接堆積では、常に残留炭素が表面に残ることにより、ＮＷ成長中の炭素汚染が生じ、ＮＷのドーピング制御及び光学特性が低下し、且つ、成長装置が汚染される。また、ＮＷの成長自体も影響される可能性がある。

従って、ポリマー系材料を堆積する前にシード（及び使用可能なマスク）層を堆積することにより、グラフェン表面の炭素汚染を無くすことが可能となる。ポリマー系材料を孔パターニングプロセスに取り入れることも有益であり得る。それは、電子ビームリソグラフィー（ナノインプリント）により孔パターニングを行う場合、電子ビームレジスト（又はナノインプリントレジスト）であり得る。シード層又はマスク層上の残留炭素は、シード層又はマスク層のない露出したグラフェンを容易に破壊するであろう酸素プラズマ処理及びウェット化学エッチングにより完全に清浄化することができる。

従って、本発明は、一態様において、
任意に支持体上に担持された、グラファイト基板と、
任意の支持体の反対側で、前記基板の上に直接堆積した厚さ５０ｎｍ以下のシード層と、
前記シード層の上に直接存在する酸化物又は窒化物マスキング層と、を有する組成物であって、
前記シード層を通過し、前記マスキング層から前記グラファイト基板まで通過する複数の孔が存在し、且つ、
複数のナノワイヤ又はナノピラミッドが、前記孔内で前記基板から成長し、前記ナノワイヤ又はナノピラミッドは、少なくとも１つの半導体ＩＩＩ−Ｖ族化合物を含む、組成物を提供する。

本発明は、別の態様において、
任意に支持体上に担持された、グラファイト基板と、
任意の支持体の反対側で、前記基板の上に直接存在する厚さ５０ｎｍ以下の酸化又は窒化されたシード層と、任意に
前記酸化又は窒化されたシード層の上に直接存在する酸化物又は窒化物マスキング層と、を含む組成物であって、
前記シード層を通過し、存在する場合には前記マスキング層から前記グラファイト基板まで通過する複数の孔が存在し、且つ、
複数のナノワイヤ又はナノピラミッドが、前記孔内で前記基板から成長し、前記ナノワイヤ又はナノピラミッドは、少なくとも１つの半導体ＩＩＩ−Ｖ族化合物を含む、組成物を提供する。

本発明は、別の態様において、
（Ｉ）支持体上にグラファイト基板を準備し、その上に厚さ５０ｎｍ以下のシード層を堆積することと、
（ＩＩ）前記シード層を酸化又は窒化し、酸化又は窒化されたシード層を形成することと、任意に
（ＩＩＩ）前記酸化又は窒化されたシード層上にマスキング層（例えば、酸化物又は窒化物マスキング層）を堆積することと、
（ＩＶ）任意に、グラファイト基板を異なる支持体に移動させることと、
（Ｖ）前記酸化又は窒化されたシード層及び存在する場合には前記マスキング層に、前記基板まで貫通している複数の孔を導入することと、
（ＶＩ）複数の半導体ＩＩＩ−Ｖ族ナノワイヤ又はナノピラミッドを、好ましくは分子線エピタキシー又は有機金属気相エピタキシー法により、孔内に成長させることと、を含む方法を提供する。

本発明は、別の態様において、
（Ｉ）支持体上にグラファイト基板を準備し、その上に厚さ５０ｎｍ以下のシード層を堆積することと、
（ＩＩ）前記シード層上に酸化物又は窒化物マスキング層を堆積することと、
（ＩＩＩ）前記シード層及び前記マスキング層に、前記基板まで貫通する複数の孔を導入することと、
（ＩＶ）任意に、グラファイト基板を異なる支持体に移動させることと、
（Ｖ）複数の半導体ＩＩＩ−Ｖ族ナノワイヤ又はナノピラミッドを、好ましくは分子線エピタキシー又は有機金属気相エピタキシーにより、孔内に成長させることと、を含む方法を提供する。

本発明は、別の態様において、上記に定義した方法により得られる生成物を提供する。

任意に、グラファイト基板の表面は、前記複数の孔内で化学的／物理的に改質し、ナノワイヤ又はナノピラミッドのエピタキシャル成長を促進することができる。

本発明は、別の態様において、太陽電池、発光デバイス又は光検出器など、先に定義された組成物を含む、電子デバイスなどのデバイスを提供する。

図１ａは、本明細書において請求している組成物の製造の流れ図を示す。 図１ｂは、グラフェン基板１が、箔又は膜の形態の金属触媒層１０上に成長する流れ図を示す。 図２ａは、Ａｌ酸化物及びシリカから形成された２つのマスキング層と共にＡｌシード層を通過する孔パターンを有するグラファイト基板の概略図を示す。 図２ｂ−１は、ＭＢＥを用いて得られた基板上に成長させたコア−シェル型ＧａＡｓナノワイヤを示す。 図２ｂ−２は、ＭＢＥを用いて得られた基板上に成長させたＧａＮナノロッドを示す。 図２ｂ−ｃは、ＭＯＣＶＤを用いて得られた基板上に成長させたＧａＮマイクロピラミッドを示す。 図３ａは、シリカに酸化されたＳｉシード層とその上に堆積したシリカマスクとを有するグラファイト基板の概略図を示す。 図３ｂは、ＭＢＥを用いて得られた基板上に成長させたＧａＡｓナノワイヤを示す。 図４ａは、ＭＯＶＰＥによりパターン化された単層又は二重層グラフェン上に成長させたＧａＮナノピラミッドの（ａ）低倍率斜視ＳＥＭ像。 図４ｂは、ＭＯＶＰＥによりパターン化された単層又は二重層グラフェン上に成長させたＧａＮナノピラミッドの（ｂ）高倍率斜視ＳＥＭ像。

［定義］
ＩＩＩ−Ｖ族化合物半導体とは、ＩＩＩ族から少なくとも１つの元素とＶ族から少なくとも１つの元素とを含むものを意味する。各族から２つ以上の元素が含まれていてもよく、例えば、ＩｎＧａＡｓ、ＡｌＧａＮ（すなわち、三元化合物）、ＡｌＩｎＧａＮ（すなわち、四元化合物）などが挙げられる。半導体ナノワイヤ又はナノピラミッドという用語は、ＩＩＩ−Ｖ族元素から成る半導体物質から作られるナノワイヤ又はナノピラミッドのことを指す。

本明細書において使用するナノワイヤという用語は、ナノメートル寸法の固体のワイヤー様構造を指す。ナノワイヤは、好ましくは、ナノワイヤの大部分、例えば、その長さの少なくとも７５％にわたって均一な直径を有する。ナノワイヤという用語は、ナノロッド、ナノピラー、ナノコラム又はナノウィスカーの使用を包含するものであり、それらのいくつかは、テーパー状末端構造を有する場合もある。ナノワイヤは、本質的に、その幅又は直径がナノメートル寸法であり且つその長さが通常数百ｎｍ〜数μｍの範囲内である一次元形態であるといえる。理想的には、ナノワイヤの直径は、５００ｎｍ以下である。理想的には、ナノワイヤ直径は、５０〜５００ｎｍであるが、直径は、数ミクロンを超えてもよい（マイクロワイヤと呼ばれる）。

理想的には、ナノワイヤのベース及びナノワイヤのトップの直径は、ほぼ同一（例えば、互いの２０％以内）であるべきである。

ナノピラミッドという用語は、固体ピラミッド型構造を指す。本明細書において、ピラミッド型（pyramidal）という用語は、一般にベースの中心上の単一の点に向かって側面が先細になるベースを有する構造を定義するのに使用されている。当然のことながら、単一の頂点が面取りされたように見える場合もある。ナノピラミッドは、３〜８面又は４〜７面など、複数の面を有していてもよい。従って、ナノピラミッドのベースは、正方形、五角形、六角形、七角形、八角形などであってもよい。ピラミッドは、面がベースから中心点に向かって先細になる（従って、三角形の面を形成する）ように形成される。三角形の面は、通常、（１−１０１）面又は（１−１０２）面で終端している。（１−１０１）ファセットを有する三角形の側面は、先端の単一の点に収束するか、又は先端に収束する前に新しいファセット（（１−１０２）面）を形成し得る。場合によっては、ナノピラミッドは、そのトップが｛０００１｝面で終端され、切頂されている。ベース自体は、ピラミッド構造を形成すべく先細になり始めるまでは、断面が均一な部分を有していてもよい。従って、ベースの厚さは２００ｎｍ以下、例えば、５０ｎｍであってもよい。

ナノピラミッドのベースは、その最も広い点で直径が５０及び５００ｎｍであり得る。ナノピラミッドの高さは、２００ｎｍ〜数ミクロン、例えば、長さ４００ｎｍ〜１ミクロンであってもよい。

当然のことながら、基板は、複数のナノワイヤ又はナノピラミッドを含む。これは、ナノワイヤ又はナノピラミッドのアレイと呼ばれることがある。

基板用のグラファイト層は、単層又は複数層のグラフェン若しくはその誘導体から成る膜である。グラフェンという用語は、ハニカム結晶構造のｓｐ²結合炭素原子の平面シートを指す。グラフェンの誘導体は、表面修飾されたものである。例えば、水素原子はグラフェン表面に結合してグラフェイン（graphane）を形成することができる。炭素原子及び水素原子と共に酸素原子が表面に結合したグラフェンは、酸化グラフェンと呼ばれる。表面修飾は、化学ドーピング又は酸素／水素若しくは窒素プラズマ処理によっても可能であり得る。

エピタキシーという用語は、「上方に（above）」を意味するギリシャ語起源のｅｐｉと、「規則正しい状態に（in ordered manner）」を意味するｔａｘｉｓに由来する。ナノワイヤ又はナノピラミッドの原子配列は、基板の結晶構造に基づく。これは当技術分野でよく使用される用語である。本明細書において、エピタキシャル成長とは、基板の配向を模倣するナノワイヤ又はナノピラミッドの基板上での成長を意味する。

選択領域成長（ＳＡＧ）は、配置されたナノワイヤ又はナノピラミッドを成長させる最も有望な方法である。この方法は、金属触媒がナノワイヤ又はナノピラミッドの成長のための核生成サイトとして機能する、金属触媒支援気相-液相-固相（ＶＬＳ）法とは異なる。ナノワイヤ又はナノピラミッドを成長させるための他の無触媒法は、ナノワイヤ又はナノピラミッドがランダムな位置で核生成される自己組織化や自発的なＭＢＥ成長などである。これらの方法では、ナノワイヤの長さと直径と、ナノピラミッドの高さと幅が大きく変動する。配置されたナノワイヤ又はナノピラミッドは、触媒支援法により成長させることもできる。

ＳＡＧ法又は触媒支援定位置成長法（catalyst-assisted positioned growth method）は、通常、基板上にナノ孔パターンを有するマスクを必要とする。ナノワイヤ又はナノピラミッドは、基板上のパターン化されたマスクの孔内で核生成する。これにより、ナノワイヤ又はナノピラミッドは、均一なサイズで、所定の位置に得られる。

マスクという用語は、シード層上に直接堆積するマスク材を指す。理想的には、マスク材は、ＬＥＤの場合には放射光（可視、ＵＶ−Ａ、ＵＶ−Ｂ又はＵＶ−Ｃであり得る）を吸収しないか、又は光検出器の場合には対象となる入射光を吸収しない。マスクはまた、電気的に非導電性でなければならない。マスクは、Ａｌ₂Ｏ₃、ＳｉＯ₂、Ｓｉ₃Ｎ₄、ＴｉＯ₂、Ｗ₂Ｏ₃などを含む１つ又は２つ以上の材料を含み得る。その後、マスク材における孔パターンは、電子線リソグラフィー又はナノインプリントリソグラフィー及びドライ又はウェットエッチングを用いて作製することができる。

分子線エピタキシー（ＭＢＥ）は、結晶基板上に堆積物を形成する方法である。ＭＢＥプロセスは、真空中で結晶基板を加熱して、基板の格子構造を活性化させることにより行われる。その後、原子ビーム又は分子量ビームを基板表面に指向させる。上記で用いた元素という用語は、その元素の原子、分子又はイオンの適用を包含するものとする。指向させた原子又は分子が基板の表面に到達すると、指向させた原子又は分子は、以下に詳細に説明するように、基板の活性化された格子構造又は触媒液滴にぶつかる。時間の経過と共に、入射原子がナノワイヤを形成する。

有機金属気相成長法（ＭＯＣＶＤ）とも呼ばれる有機金属気相エピタキシー法（ＭＯＶＰＥ）は、結晶基板上に堆積物を形成するためのＭＢＥの代替方法である。ＭＯＶＰＥの場合、堆積材料は有機金属前駆体の形態で供給され、高温の基板に到達すると分解し、基板表面に原子が残る。さらに、この方法は、基板表面全体にわたって堆積材料（原子／分子）を運ぶためにキャリアガス（通常、Ｈ₂及び／又はＮ₂）を必要とする。他の原子と反応するこれらの原子は、基板表面上にエピタキシャル層を形成する。堆積パラメーターを注意深く選択することにより、ナノワイヤが形成される。

グラフェン移動プロセスは、成長した状態のままのグラフェンを金属触媒から他の支持体に移動させるために一般に使用されるプロセスである。プロセス全般としては、まず、電子ビームレジストやフォトレジストなどのポリマー系層を、通常、スピンコーティング法により、厚さ０．１〜１μｍで、足場としてグラフェン上に堆積する。次いで、ウェットエッチング溶液中において金属触媒をエッチング除去するか、又は電解質中における電気化学的層間剥離（Nat. Commun. 3 (2012) 699）かのいずれかにより、上にポリマー層を有するグラフェンを金属触媒から剥離する。上にポリマー層を有するグラフェンは、この段階で溶液中に浮遊しており、所望の支持体上に移動させることができる。移動後、ポリマー層はアセトンで除去するか、又は電子ビームリソグラフィー若しくはナノインプリントリソグラフィー用のレジストとしてさらに処理することができる。

［発明の詳細な説明］
本発明は、シード層及び任意にマスキング層と組み合わせて、ナノワイヤ又はナノピラミッド成長用の基板としてグラファイト層を使用することに関する。理想的には、グラファイト層は透明で導電性があり且つフレキシブルである。 半導体ナノワイヤ又はナノピラミッドアレイは、前記ナノワイヤ又はナノピラミッド基板からエピタキシャル成長した複数のナノワイヤ又はナノピラミッドを含む。

ナノワイヤ又はナノピラミッドをエピタキシャル成長させることにより、形成された材料に均質性が付与され、例えば、機械的、光学的又は電気的特性など、様々な最終特性を向上させ得る。

エピタキシャルナノワイヤ又はナノピラミッドは、気体、液体又は固体の前駆体から成長させてもよい。基板は、種結晶としての機能を果たすため、堆積したナノワイヤ又はナノピラミッドは、基板と同様の格子構造及び配向になり得る。エピタキシーは、多結晶膜又は非晶質膜を単結晶基板上にさえ堆積する、他の薄膜堆積方法とは異なる。

［ナノワイヤ又はナノピラミッド成長用基板］
ナノワイヤ又はナノピラミッドを成長させるために使用される基板は、グラファイト基板であり、特にグラフェンである。本明細書で使用するグラフェンという用語は、ハニカム（六方晶）結晶格子に高密度に充填されたｓｐ²結合炭素原子の平面シートのことを指す。このグラファイト基板は、好ましくは厚さ２０ｎｍ以下とする。理想的には、１０層以下、好ましくは５層以下のグラフェン又はその誘導体（これは、数層グラフェンと呼ばれる）を含むものとする。特に好ましいのは、グラフェンの１原子厚の平面シートである。

結晶又は「フレーク」形態のグラファイトは、積層された多くのグラフェンシート（すなわち、１１シート以上）からなる。よって、グラファイト基板とは、１枚又は複数枚のグラフェンシートから形成されたものである。

基板の厚さは一般に、２０ｎｍ以下であることが好ましい。グラフェンシートを積層し、面間隔が０．３３５ｎｍのグラファイトを形成する。好ましいグラファイト基板は、そのような層をほんの数層有するのみであり、理想的には厚さが１０ｎｍ未満であってもよい。更により好ましくは、グラファイト基板の厚さは５ｎｍ以下であってもよい。一般に、基板の面積は制限されない。この面積は、０．５ｍｍ²以上、例えば、５ｍｍ²以下又はそれ以上、例えば１０ｃｍ²以下と大きくてもよい。よって、基板の面積は、実用性により制限されるだけである。

非常に好ましい実施形態において、基板は、化学蒸着（ＣＶＤ）法を用いて金属触媒上に成長させた単層又は多層グラフェンである。金属触媒は、例えば、Ｃｕ、Ｎｉ又はＰｔから成る金属膜又は金属箔であり得る。これらの金属触媒上に成長させたグラフェン層の別の基材への移動は、以下に詳述する技術により影響され得る。また、基板は、単結晶グラファイトであるキッシュグラファイトから剥離された積層グラファイト基板であるか、又は高配向性熱分解グラファイト（ＨＯＰＧ）である。

グラファイト基板は、改質することなく使用するのが好ましいが、グラファイト基板の表面を改質してもよい。例えば、水素、酸素、窒素、ＮＯ₂又はそれらの組み合わせのプラズマで基板を処理することができる。基板の酸化により、ナノワイヤ又はナノピラミッドの核生成が促進される場合もある。基板を前処理し、例えば、ナノワイヤ又はナノピラミッド成長前に純度を確保することが好ましい場合もある。ＨＦ又はＢＯＥなどの強酸を用いた処理は、任意である。基板は、イソプロパノール、アセトン又はｎ−メチル−２−ピロリドンで洗浄し、表面不純物を除去してもよい。

清浄化したグラファイト表面は、ドーピングにより更に改質することができる。ドーパント原子又は分子は、ナノワイヤ又はナノピラミッドを成長させるためのシードとしての役割を果たし得る。ＦｅＣｌ₃、ＡｕＣｌ₃又はＧａＣｌ₃の溶液を、ドーピング工程に使用することができる。

グラファイト層、より好ましくは、グラフェンは、それらの優れた光学的、電気的、熱的及び機械的特性で周知となっている。それらは非常に薄いが非常に強く、軽く、フレキシブルであり、不浸透性である。本発明において最も重要なことは、それらが電気的及び熱的に伝導性が高く、フレキシブル且つ透明であることである。現在商業ベースで使用されているＩＴＯ、ＺｎＯ／Ａｇ／ＺｎＯ及びＴｉＯ₂／Ａｇ／ＴｉＯ₂等の他の透明導電体と比べて、グラフェンは、はるかに高い透明性（波長２００〜２０００ｎｍの対象のスペクトル範囲で透過率約９８％）及び導電性（１ｎｍ厚でシート抵抗１０００オーム（Ｏｈｍ／□）未満）を有することが実証されている。

［基板用支持体］
グラファイト基板は、その上にナノワイヤ又はナノピラミッドを成長させるために、支持されることが必要な場合もある。基板は、従来の半導体基板及び透明ガラスを含む任意の種類の材料上で支持することができる。

従来の半導体基板は、表面に垂直な結晶方位［１１１］、［１１０］又は［１００］を有する結晶Ｓｉ及びＧａＡｓであり得る。それらはまた、ＳｉＯ₂、Ｓｉ₃Ｎ₄などの酸化物層又は窒化物層を上に備えていてもよい。他の支持基板のいくつかの例としては、溶融シリカ、溶融石英、炭化ケイ素、溶融アルミナ又はＡｌＮが挙げられる。支持体は不活性でなければならない。ナノワイヤ又はナノピラミッドの成長後、デバイスに使用する前に、例えば、グラファイト基板から支持体を剥離することによって、支持体を除去してもよい。

［シード層及びマスキング層］
本発明では、グラファイト基板上に薄いシード層を適用する必要がある。そのシード層は、金属、半導体又は絶縁性であってもよい。そのシード層は、好ましくは、熱蒸着又は電子ビーム蒸着により堆積する。グラフェン表面を劣化させなければ、スパッタリング、ＣＶＤ又はＰＥ−ＣＶＤが可能である。例えば、リモートプラズマ技術では、グラフェン表面は、高い運動エネルギーを持つシード材料の直接プラズマに曝されるのではなく、低エネルギーの拡散したシード材料のみを選択的に堆積でき、損傷が少ない。

シード層の厚さは、５０ｎｍ以下でなければならず、例えば４０ｎｍ以下、特に３０ｎｍ以下である。シード層は、理論的には、１ｎｍ又は２ｎｍなど、できるだけ薄くし、基板を損傷から保護することができる。その最小厚さは、１ｎｍであってもよい。特に好ましい選択肢としては、厚さが２〜２０ｎｍであり、これは、堆積後に走査電子顕微鏡法で容易に確認することができる。

対象となる半導体シード層は、例えば、成長させるナノワイヤ又はナノピラミッドに関して以下に記載するものなどのＩＩＩ−Ｖ族元素や、Ｓｉ及びＧｅなどのＩＶ族元素をベースとするものである。しかしながら、シード層は、単一元素から形成されるのが好ましい。理想的には、その元素は、金属元素であり、この用語は、この場合Ｓｉを包含する。金属シード層を形成するために使用される金属は、好ましくは、遷移金属、Ａｌ、Ｓｉ、Ｇｅ、Ｓｂ、Ｔａ、Ｗ又はＮｂである。Ｂも使用してもよい。理想的には、第一遷移金属（例えば、第一遷移金属）、Ｓｉ又はＡｌが使用される。理想的には、Ａｌ、Ｓｉ、Ｃｒ又はＴｉである。当然のことながら、シード層材料と基板とは反応してはならない。Ａｌはグラフェンを酸化する危険性があるため、Ａｌは避けるのが好ましい。

シード層は、必要に応じて複数の層から形成し、例えば、シード層の下にあるグラファイト基板と上に堆積したマスキング層との間の理想的な接着を確実なものとしてもよい。同一のシード層材料は、それら他の層の両方に接着するためには理想的ではないため、シード層のスタックを使用してもよい。

従って、複数のシード層を使用することもできるが、この場合も、これらは金属元素をベースとするのが好ましい。また、シード層の総厚は、５０ｎｍ以下であることが不可欠である。

シード層を堆積した後は、２つの選択肢がある。シード層自体を酸化又は窒化するか、或いは、マスキング層をシード層の上に堆積することができる。

第１の実施形態では、シード層を酸素又は窒素に曝露し、シード層を酸化又は窒化し対応する酸化物又は窒化物にする。酸素／窒素は、純粋なガスとして供給することができるが、より好都合には、単に空気で供給する。酸化プロセスの温度及び圧力を制御し、確実に、シード層を酸化／窒化するが、グラファイト層は酸化／窒化しないようにする。酸素／窒素プラズマ処理も適用できる。好ましい酸化物は、二酸化ケイ素、二酸化チタン又は酸化アルミニウムである。

第２の実施形態では、酸化物又は窒化物マスキング層、好ましくは金属酸化物層若しくは金属窒化物層又は半金属酸化物若しくは半金属窒化物）を、シード層の上に堆積する。これは、原子層堆積又はシード層の堆積に関して上述した技術により実施できる。使用される酸化物は、金属又は半金属（例えば、Ｓｉ）ベースであるのが好ましい。マスキング層に使用されるカチオンの性質は、シード層と同じ選択肢、すなわちＡｌ、Ｓｉ又は遷移金属、特に第一３ｄ遷移金属（Ｓｃ−Ｚｎ）から選択してもよい。従って、マスキング層は、シード層元素の酸化物又は窒化物から形成することができる。シード層（マスキング層に隣接する）の金属原子は、マスキング層のカチオンと同じであることが好ましい。しかしながら、マスキング層は、シード層とは異なる材料から形成されるべきである。

好ましいマスキング層は、ＳｉＯ₂、Ｓｉ₃Ｎ₄、ＴｉＯ₂又はＡｌ₂Ｏ₃、Ｗ₂Ｏ₃などの酸化物をベースとする。

第２マスキング層を第１マスキング層の上に適用することは、特にＡｌ₂Ｏ₃が下側のマスキング層として使用される場合、本発明の範囲内である。ここでも、この層に使用される材料は、遷移金属、Ａｌ若しくはＳｉの金属酸化物又は金属窒化物などの酸化物又は窒化物である。シリカの使用が好ましい。第２マスキング層が第１マスキング層と異なるのが好ましい。この第２マスキング層を適用するためには、原子層堆積の使用が適切であり、また、シード層堆積で説明したものと同じ技術を用いることができる。

各マスキング層の厚さは、５〜１００ｎｍ、例えば、１０〜５０ｎｍであってもよい。複数のこのような層、例えば、２，３又は４層のマスキング層があってもよい。

シード層及びマスキング層の厚さの合計は、最高２００ｎｍまで、例えば、３０〜１００ｎｍであってもよい。

シード層及びマスキング層は、好ましくは、連続しており、基板全体を覆っている。これにより、確実に、それらの層に欠陥が無いことによりシード層／マスキング層上のナノワイヤ又はナノピラミッドの核生成を防止する。

更なる実施形態では、上記で定義したようなマスキング層を、上記で定義した酸化又は窒化されたシード層に適用することができる。例えば、二酸化ケイ素層は、ＰＥ−ＣＶＤにより、酸化されたシリコンシード層上に適用してもよい。ここでもまた、マスキング層の厚さは、５〜１００ｎｍ、例えば、１０〜５０ｎｍであってもよい。

シード層又はマスキング層は、ナノワイヤ又はナノピラミッドがシード層上で核形成できないように、欠陥がなく滑らかなものでなければならない。

［シード（及び／又はマスキング）層を有するグラフェンの移動］
箔又は膜形態のＣｕ、Ｐｔ及びＮｉなどの金属触媒支持体を用いた単層又は多層グラフェンのＣＶＤ成長は、かなり成熟したプロセスである。デバイス製造においてグラフェンを使用するためには、グラフェンを金属触媒から分離することにより、上記で定義したような別の支持体にグラフェンを移動させることが好ましい。これを行う最も一般的な方法は、ウェットエッチング法を用いてグラフェンを移動させることであり、例えば、Ｃｕ箔上のＣＶＤ成長グラフェンがベースであり、まず、電子ビームレジストを足場として堆積し、次いでＣｕエッチング溶液に浸漬する。これにより、ＣＶＤグラフェン／電子ビームレジスト層はエッチング溶液中に浮遊した状態となり、他の基板に移動させることができる。しかしながら、この方法では、Ｃｕ箔の不完全ウェットエッチング又はＣＶＤ成長中のグラフェン上へのＣｕの再堆積から生じる残留Ｃｕにより、移動したグラフェン上は常にかなり汚染された状態となる。

更なる汚染は、電子ビームレジストの足場に由来する炭素残留物として存在するであろう。これらは、ＮＷ又はナノピラミッドの成長に有害であり得、ＮＷ又はナノピラミッド及び成長装置を汚染し得る。電子ビームレジストなどのポリマー系層の足場を堆積する前にＣＶＤ成長グラフェン上にシード層（又はシード層とマスク層）を堆積することにより、グラフェン表面上の炭素残留物による汚染問題を排除することができる。グラフェンを移動させるための電気化学的剥離法によりＰｔ上にＣＶＤ成長グラフェンを用いることが好ましい。Ｐｔは、約１０００℃のグラフェン成長温度で、蒸気圧が非常に低く（＜１０^-7ｍｍＨｇ）、融点が非常に高い（Ｔ＞１５００℃）。電気化学的剥離法とは、電解質溶液に電圧を印加することにより、陰極で発生する水素泡により金属触媒表面からグラフェン（この場合グラフェン／Ｐｔスタックである）を剥離する方法である。陽極もＰｔから成る。Ｐｔがエッチングされることはない。従って、これは、成長したグラフェン上にＰｔ残留物が生じることはなく、よって、ＮＷ又はナノピラミッド成長において汚染問題が生じることはない。

次のパターニングプロセスにポリマー足場を使用することも可能である。使用されるポリマー足場が電子ビームレジストである場合、それは、乾燥工程以外の他のプロセスなしに、支持体へ移動させた後の孔パターニングの電子ビームリソグラフィーに直接使用することができる。

したがって、本発明は、別の態様において、
（Ｉ）Ｐｔなどの金属触媒層上にＣＶＤ成長単層又は多層グラフェンから成るグラファイト基板を準備し、その上に厚さ５０ｎｍ以下のシード層を堆積することと、
（ＩＩ）前記シード層を酸化又は窒化し、酸化又は窒化されたシード層を形成することと、任意に
（ＩＩＩ）前記酸化又は窒化されたシード層上にマスキング層を堆積することと、
（ＩＶ）前記マスキング層（存在する場合）又は前記酸化されたシード層若しくは窒化層の上に、前記グラファイト基板を別の支持体に移動させるための足場として機能し得るポリマー層を堆積することと、
（Ｖ）グラファイト基板を前記金属触媒層から別の支持体に移動させることと、
（ＶＩ）任意に、ポリマー層を除去し、任意に、存在する上層の上に更なる酸化物又は窒化物マスキング層を堆積することと、
（ＶＩＩ）存在する全ての層を通過し前記グラファイト基板まで貫通している複数の孔を導入することと、
（ＶＩＩＩ）複数の半導体ＩＩＩ−Ｖ族ナノワイヤ又はナノピラミッドを、好ましくは分子線エピタキシー又は有機金属気相エピタキシーにより、孔内に成長させることと、
を含む方法を提供する。

本発明は、別の態様において、
（Ｉ）Ｐｔなどの金属触媒層上にＣＶＤ成長単層又は多層グラフェンから成るグラファイト基板を準備し、その上に厚さ５０ｎｍ以下のシード層を堆積することと、
（ＩＩ）前記シード層上にマスキング層を堆積することと、
（ＩＩＩ）前記グラファイト基板を別の支持体に移動させるための足場として機能し得るポリマー層を、前記マスキング層上に堆積することと、
（ＩＶ）グラファイト基板を前記金属触媒層から支持体に移動させることと、
（Ｖ）任意に、ポリマー層を除去し、任意に、存在する上層の上に更なる酸化物又は窒化物マスキング層を堆積することと、
（ＶＩ）存在する全ての層を通過し前記基板まで貫通している複数の孔を導入することと、
（ＶＩＩ）複数の半導体ＩＩＩ−Ｖ族ナノワイヤ又はナノピラミッドを、好ましくは分子線エピタキシー又は有機金属気相エピタキシーにより、孔内に成長させることと、
を含む方法を提供する。

ポリマー層は、電子ビームレジストとして使用できるものであり、当該技術分野において周知となっている。好適なポリマーとしては、ポリ（メタ）アクリレート、メチルメタクリレートとメタクリル酸とをベースとする共重合体（ＰＭＭＡ／ＭＡ）からなる共重合体レジスト、スチレンアクリレート、ノボラック系電子ビームレジスト、エポキシ系ポリマー樹脂、他のアクリレートポリマー、グルタルイミド、フェノールホルムアルデヒドポリマーなどが挙げられる。

ポリマー層の厚さは、１００〜２０００ｎｍであればよい。

［パターニング］
ナノワイヤ又はナノピラミッドは、グラファイト基板から成長する必要がある。これは、シード層やマスキング層（存在する場合）など、基板までに存在するすべての上層を通過する孔をパターニングする必要があることを意味する。これらの孔のエッチングは、周知のプロセスであり、電子ビームリソグラフィー又は他の公知の技術を用いて行うことができる。マスクの孔パターンは、従来のフォト／電子ビームリソグラフィー又はナノインプリントを用いて容易に製造することができる。ナノワイヤ又はナノピラミッドを成長させるグラファイト表面上に規則的な核形成サイトのアレイを生成するために、集束イオンビーム技術を使用してもよい。マスキング層及びシード層に形成される孔は、所望の任意のパターンに配置することができる。

孔は、好ましくは、断面が実質的に円形である。各孔の深さは、シード層とマスキング層の厚さと同じである。孔の直径は、好ましくは最高５００ｎｍまで、例えば、最高１００ｎｍまで、理想的には、最高２０〜２００ｎｍまでである。孔の直径により、ナノワイヤ又はナノピラミッドのサイズの最大直径が決まるため、孔のサイズとナノワイヤ又はナノピラミッドの直径とは一致するはずである。しかしながら、コアシェルナノワイヤ又はナノピラミッド形状を採用することにより、ナノワイヤ又はナノピラミッドの直径は、孔のサイズよりも大きくすることが可能である。

孔の数は、基板の面積及び所望のナノワイヤ又はナノピラミッドの密度によって決まる。

ナノワイヤ又はナノピラミッドが孔内で成長し始めると、これは、ナノワイヤ又はナノピラミッドの初期成長が基板に対して確実に実質的に垂直となるようにするのに役立つ。これは、本発明のさらに好ましい特徴である。１つの孔につき１つのナノワイヤ又はナノピラミッドが成長するのが好ましい。

［ナノワイヤ又はナノピラミッドの成長］
商業的に重要なナノワイヤ又はナノピラミッドを製造するために、これらは基板上にエピタキシャル成長することが好ましい。また、基板に垂直に、よって、理想的には［１１１］（立方晶構造の場合）又は［０００１］（六方晶構造の場合）方向に成長することも理想的である。

しかしながら、本発明者らは、半導体ナノワイヤ又はナノピラミッド内の原子とグラフェンシート内の炭素原子との可能な格子整合を確定することにより、グラファイト基板上でのエピタキシャル成長が可能であることを見出した。

グラフェン層における炭素−炭素結合長は、約０．１４２ｎｍである。グラファイトは六方晶構造を有する。本発明者らは、成長するナノワイヤ又はナノピラミッド材料とグラファイト基板との間の格子不整合が非常に低くなり得るため、グラファイトにより、半導体ナノワイヤ又はナノピラミッドが成長できる基板を提供できることに以前気づいた。

本発明者らは、グラファイト基板の六方対称性と、立方晶構造を有する［１１１］方向に成長するナノワイヤ又はナノピラミッドの（１１１）面における（六方晶構造を有する［０００１］方向に成長するナノワイヤ又はナノピラミッドの（０００１）面における）半導体原子の六方対称性とにより、成長するナノワイヤ又はナノピラミッドと基板との間で格子整合を得ることができることに気づいた。これに関する科学の包括的な説明は、特許文献２に見られる。

理論によって制限されることを望むものではないが、グラファイト層内の炭素原子の六方対称性と、それぞれ［１１１］及び［０００１］結晶方向（殆どのナノワイヤ又はナノピラミッドの成長の好ましい方向）の立方晶又は六方晶半導体の原子の六方対称性とにより、半導体原子がグラファイト基板の炭素原子よりも上方に、理想的には六方パターンに配置された場合、グラファイト基板と半導体との間に緊密な格子整合が得られる。これは新規かつ驚くべき発見であり、グラファイト基板上でのナノワイヤ又はナノピラミッドのエピタキシャル成長を可能にし得る。

特許文献２に記載されているような半導体原子の異なる六方配列は、このような材料の半導体ナノワイヤ又はナノピラミッドを鉛直に成長させ、薄い炭素系グラファイト材の上に自立ナノワイヤ又はナノピラミッドを形成することを可能にし得る。

成長するナノピラミッドにおいて、三角形の面は、通常、（１−１０１）面又は（１−１０２）面で終端している。（１−１０１）ファセットを有する三角形の側面は、先端の単一の点に収束するか、又は先端に収束する前に新しいファセット（（１−１０２）面）を形成し得る。場合によっては、ナノピラミッドは、そのトップが｛０００１｝面で終端され、切頂されている。

成長するナノワイヤ又はナノピラミッドと基板との間に格子不整合がないことが理想的であるが、ナノワイヤ又はナノピラミッドは、例えば、薄膜よりもはるかに大きな格子不整合に対応できる。本発明のナノワイヤ又はナノピラミッドは、基板との格子不整合が最高約１０％であってもよく、エピタキシャル成長は依然として可能である。理想的には、格子不整合は、７．５％以下であるべきで、例えば、５％以下などである。

立方晶ＩｎＡｓ（ａ＝６．０５８Å）、立方晶ＧａＳｂ（ａ＝６．０９３Å）のように、半導体によっては、格子不整合が非常に小さい（＜約１％）ため、これらの半導体ナノワイヤ又はナノピラミッドの優れた成長が期待できる。

ナノワイヤ／ナノピラミッドの成長は、フラックス比により制御することができる。ナノピラミッドは、例えば、高いＶ族フラックスが使用される場合に促進される。

成長させるナノワイヤは、本質的に、その幅又は直径がナノメートル寸法であり且つその長さが通常数百ｎｍ〜数μｍの範囲内である一次元形態であると言える。理想的には、ナノワイヤの直径は、５００ｎｍ以下である。理想的には、ナノワイヤの直径は、５０〜５００ｎｍであるが、直径は、数ミクロンを超えてもよい（マイクロワイヤと呼ばれる）。

よって、本発明において成長させるナノワイヤの長さは、２５０ｎｍ〜数ミクロン、例えば、最高５ミクロンであってもよい。好ましくは、ナノワイヤの長さは少なくとも１ミクロンである。複数のナノワイヤを成長させる場合、それらが全てこれらの寸法要件を満たすのが好ましい。基板上に成長させるナノワイヤの少なくとも９０％は、長さが１ミクロン以上であるのが理想的である。実質的に全てのナノワイヤの長さが、少なくとも１ミクロンであるのが好ましい。

ナノピラミッドは、高さ２５０ｎｍ〜１ミクロン、例えば、高さ４００〜８００ｎｍ、例としては、約５００ｎｍであってもよい。

さらに、成長させたナノワイヤ又はナノピラミッドが同じ寸法、例えば、互いの１０％以内の寸法を有することが好ましい。よって、基板上のナノワイヤ又はナノピラミッドの少なくとも９０％（好ましくは、実質的に全て）が、同一の直径及び／又は同一の長さ（すなわち、互いの直径／長さの１０％以内）であるのが好ましい。従って、本質的に、当業者は、均質性と、寸法が実質的に同一であるナノワイヤ又はナノピラミッドとを求めている。

ナノワイヤ又はナノピラミッドの長さは、成長プロセスが実行される時間の長さによって制御されることが多い。プロセスの時間が長い程、通常、ナノワイヤは（かなり）長くなる。

ナノワイヤ又はナノピラミッドは、通常、六角形の断面形状を有する。ナノワイヤの断面直径（すなわち、その厚さ）は、２５ｎｍ〜数ミクロンであり得る。上述の如く、直径は、理想的には、ナノワイヤの大部分にわたって一定である。ナノワイヤの直径は、下記に更に説明するように、ナノワイヤの作製に使用される原子の割合及び／又は基板温度を操作することにより制御することができる。

さらに、ナノワイヤ又はナノピラミッドの長さ及び直径は、それらが形成される温度に影響され得る。高い温度は、高いアスペクト比（すなわち、より長い及び／又はより薄いナノワイヤ）をもたらす。当業者は、成長プロセスを操作し、所望の寸法のナノワイヤ又はナノピラミッドを設計することができる。

本発明のナノワイヤ又はナノピラミッドは、少なくとも１つのＩＩＩ−Ｖ族化合物から形成される。ＩＩＩ族の選択肢は、Ｂ、Ａｌ、Ｇａ、Ｉｎ及びＴｌである。本発明における好ましい選択肢は、Ｇａ、Ａｌ及びＩｎである。

グループＶの選択肢は、Ｎ、Ｐ、Ａｓ、Ｓｂである。全てが好ましい。

勿論、ＩＩＩ族から２つ以上の元素及び／又はＶ族から２つ以上の元素を使用することも可能である。ナノワイヤ又はナノピラミッド製造用の好ましい化合物としては、ＡｌＡｓ、ＧａＳｂ、ＧａＰ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＧａＡｓ、ＩｎＰ、ＩｎＮ、ＩｎＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ又はＡｌＧａＡｓが挙げられる。一つの選択肢としては、Ｎと組み合わせたＡｌ、Ｇａ及びＩｎをベースとする化合物が挙げられる。ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ又はＡｌＮの使用が非常に好ましい。

ナノワイヤ又はナノピラミッドは、（後述の任意のドーピング原子と共に）Ｇａ、Ａｌ、Ｉｎ及びＮから成るのが最も好ましい。

二元材料の使用が可能である一方で、本発明においては、ＡｌＧａＮのような１つのＶ族アニオンと共に２つのＩＩＩ族カチオンが存在する三元ナノワイヤ又はナノピラミッドの使用が好ましい。従って、この三元化合物は、式ＸＹＺ（但し、ＸはＩＩＩ族元素であり、ＹはＸとは異なるＩＩＩ族であり、ＺはＶ族元素である）のものであってもよい。ＸＹＺにおけるＸのＹに対するモル比は、好ましくは０．１〜０．９であり、すなわち、前記式は、好ましくは、Ｘ_xＹ_1-xＺ（但し、添字ｘは０．１〜０．９である）である。

四元系も使用することが可能であり、式Ａ_xＢ_1-xＣ_yＤ_1-y（但し、Ａ及びＢはＩＩＩ族元素、Ｃ及びＤはＶ族元素である）で表すことができる。ここでも、添字ｘとｙは、通常、０．１〜０．９である。他の選択肢は、当業者には明らかであろう。

［ドーピング］
本発明のナノワイヤ又はナノピラミッドは、ｐｎ又はｐｉｎ接合を有し、例えば、ＬＥＤにおけるそれらの使用を可能にし得る。従って、本発明のＮＷ又はナノピラミッドは、任意に、ｐ型半導体領域とｎ型半導体領域との間に非ドープ真性半導体領域を有する。

従って、ナノワイヤ又はナノピラミッドは、ドープされていることが不可欠である。ドーピングは、通常、例えば、ＭＢＥ又はＭＯＶＰＥ成長中に、ナノワイヤに不純物イオンを導入することを必要とする。ドーピングレベルは、約１０¹⁵／ｃｍ³〜１０²⁰／ｃｍ³に制御することができる。ナノワイヤ又はナノピラミッドは、必要に応じてｐ型ドープ又はｎ型ドープすることができる。ドープされた半導体は、外因性半導体（extrinsic conductor）である。

真性半導体にドナー（アクセプタ）不純物をドープすることにより、ｎ（ｐ）型半導体は、正孔（電子）濃度よりも高い電子（正孔）濃度を有する。ＩＩＩ−Ｖ族化合物用の好適なドナー（アクセプタ）は、Ｔｅ、Ｓｎ（Ｂｅ、Ｍｇ及びＺｎ）であり得る。Ｓｉは、両性であり、成長表面の配向及び成長条件により、Ｓｉが移動する部位によってドナー又はアクセプタのいずれかであり得る。ドーパントは、成長プロセスの間に、又は形成後のナノワイヤ若しくはナノピラミッドのイオン注入により導入することができる。

ＬＥＤの外部量子効率（ＥＱＥ）をより高くするためには、キャリア注入効率をより高くする必要がある。しかしながら、ＡｌＧａＮ合金中のＡｌ含有量が増加すると共に、Ｍｇアクセプタのイオン化エネルギーが増加することにより、Ａｌ含有量の高いＡｌＧａＮ合金において正孔濃度をより高くすることは困難となる。本発明者らは、正孔注入効率（特に高含有量のＡｌからなるクラッド層／バリア層における）をより高くするために、個々に又は一緒に使用することのできるいくつかの方法を考案している。

従って、ドーピングプロセスにおいて克服すべき問題がある。本発明のナノワイヤ又はナノピラミッドは、Ａｌを含むことが好ましい。Ａｌの含有量が高いほどバンドギャップが高くなることにより、ナノワイヤ又はナノピラミッドの活性層からのＵＶ−Ｃ ＬＥＤ放射が可能になり、且つ／又はドーピングされたクラッド層／バリア層における放射光の吸収を回避するため、Ａｌの使用は有益である。バンドギャップが高い場合、ナノワイヤ又はナノピラミッドのこの部分により紫外光が吸収される可能性は低い。従って、ナノワイヤ又はナノピラミッドにおけるＡｌＮ又はＡｌＧａＮの使用が好ましい。

しかしながら、高い導電率（高い正孔濃度）を得るためのＡｌＧａＮ又はＡｌＮのｐ型ドーピングは、ＡｌＧａＮ合金中のＡｌ含有量の増加と共にＭｇ又はＢｅアクセプタのイオン化エネルギーが増加するため困難である。本発明者らは、平均Ａｌ含有量のより高いＡｌＧａＮ合金において導電率を最大にする（すなわち、正孔濃度を最大にする）ために様々な解決策を提案している。

ナノワイヤ又はナノピラミッドがＡｌＮ又はＡｌＧａＮを含む場合、ｐ型ドーパントを導入することにより高い導電率を得ることは困難である。
１つの解決策は、短周期超格子（ＳＰＳＬ）によるものである。この方法では、Ａｌ組成のより高い均一なＡｌＧａＮ層の代わりに、Ａｌ含有量の異なる交互に重なる層からなる超格子構造体を成長させる。例えば、Ａｌ含有量が３５％のクラッド層は、例えば、交互に重なるＡｌ_xＧａ_1-xＮ：Ｍｇ／Ａｌ_yＧａ_1-yＮ：Ｍｇ（ｘ＝０．３０／ｙ＝０．４０）からなる、厚さ１．８〜２．０ｎｍのＳＰＳＬで置き換えることができる。Ａｌ組成のより低い層におけるアクセプタの低いイオン化エネルギーにより、クラッド層のバリア高さを損なうことなく、正孔注入効率が向上する。この効果は、界面の分極場によりさらに増強される。ＳＰＳＬに続いて、より良好な正孔注入のために、高度にｐドープされたＧａＮ：Ｍｇ層を設けることができる。

より一般的には、本発明者らは、ｐ型ドープされたＡｌ_zＧａ_1-zＮ合金（ｘ＜ｚ＜ｙ）の代わりに、ｐ型ドープされたＡｌ_xＧａ_1-xＮ／Ａｌ_yＧａ_1-yＮ短周期超格子（すなわち、Ａｌ_xＧａ_1-xＮ及びＡｌ_yＧａ_1-yＮが交互に重なる薄層）（Ａｌモル分率ｘは、ｙより低い）をナノワイヤ又はナノピラミッド構造に導入することを提案している。当然のことながら、ｘは０といった低い値（すなわちＧａＮ）であってもよく、ｙは１といった高い値（つまりＡｌＮ）であってもよい。超格子周期は、好ましくは５ｎｍ以下でなければならず、例えば２ｎｍなどであり、その場合、超格子は単一のＡｌ_zＧａ_1-zＮ合金（ｚはｘ及びｙの層厚加重平均である）として機能するが、Ａｌ含有量のより低いＡｌ_xＧａ_1-xＮ層に対するｐ型ドーピング効率がより高いため、Ａｌ_zＧａ_1-zＮ合金よりも高い導電率を有する。

ｐ型ドープされた超格子を有するナノワイヤ又はナノピラミッドでは、ｐ型ドーパントがＭｇ又はＢｅなどのアルカリ土類金属であることが好ましい。

Ａｌ含有ナノワイヤ／ナノピラミッドのドーピングの問題を解決するためのさらなる選択肢は、同様の原理に基づく。Ａｌ含有量が少ないか又はＡｌを含有しない薄いＡｌＧａＮ層を含む超格子の代わりに、ナノワイヤ又はナノピラミッド内のＡｌＧａＮの成長方向にＡｌ含有量（モル分率）の勾配を有するナノ構造を設計することができる。従って、ナノワイヤ又はナノピラミッドが成長するにつれて、Ａｌ含有量を減少／増加させ、その後、再度増加／減少させ、ナノワイヤ又はナノピラミッド内にＡｌ含有量勾配を作り出す。

これは、分極ドーピングと呼ばれる場合もある。一方法において、層には、ＧａＮからＡｌＮに向かって又はＡｌＮからＧａＮに向かって勾配を付与する。ＧａＮからＡｌＮ及びＡｌＮからＧａＮへの勾配領域は、それぞれ、ｎ型及びｐ型伝導をもたらし得る。これは、隣接ダイポールと比較して大きさの異なるダイポールの存在により生じ得る。ＧａＮからＡｌＮ及びＡｌＮからＧａＮへの勾配領域は、それぞれ、ｎ型ドーパント及びｐ型ドーパントで更にドーピングすることができる。

好ましい実施形態では、ドーパントとしてＢｅを使用し、ＡｌＧａＮナノワイヤにおいてｐ型ドーピングが用いられる。

従って、１つの選択肢は、ＧａＮナノワイヤ／ナノピラミッドから開始し、Ａｌを増加させ、Ｇａ含有量を徐々に減少させて、おそらく成長厚１００ｎｍを超すＡｌＮを形成することであろう。この勾配領域は、結晶面、極性、そして勾配領域においてＡｌ含量がそれぞれ減少しているか増加しているかによって、ｐ型又はｎ型領域として機能し得る。次に、反対のプロセスを実施し、ＧａＮを再度生成し、ｎ型又はｐ型領域（前に作製したものとは反対の領域）を作り出す。これらの勾配領域は、Ｓｉなどのｎ型ドーパントやＭｇ又はＢｅなどのｐ型ドーパントで更にドープし、それぞれ、電荷キャリア密度の高いｎ型又はｐ型領域を得ることが可能である。結晶面及び極性は、当該技術分野において公知であるように、ナノワイヤ／ナノピラミッドのタイプによって決まる。

従って、別の態様において、本発明のナノワイヤ又はナノピラミッドは、Ａｌ、Ｇａ及びＮ原子を含み、ナノワイヤ又はナノピラミッドの成長中に、Ａｌ濃度を変化させ、ナノワイヤ又はナノピラミッド内にＡｌ濃度勾配を作り出す。

第３の実施形態では、Ａｌ含有ナノワイヤ又はナノピラミッドにおけるドーピングの問題に、トンネル接合を用いて対処する。トンネル接合は、２つの導電性材料の間の、薄層などのバリアである。本発明において、バリアは、半導体デバイスの中央のオーミック電気コンタクトとして機能する。

一方法において、薄い電子ブロック層が活性領域の直後に挿入され、その後、活性層に使用されるＡｌ含有量より高いＡｌ含有量を有するｐ型ドープされたＡｌＧａＮクラッド層が続く。ｐ型ドープされたクラッド層の後には、高濃度にｐ型ドープされたクラッド層と非常に薄いトンネル接合層が続き、そして、ｎ型ドープされたＡｌＧａＮ層が続く。トンネル接合層は、電子がｐ−ＡｌＧａＮ中の価電子帯からｎ−ＡｌＧａＮ中の伝導帯へトンネルし、ｐ−ＡｌＧａＮ層に注入される正孔を生成するように選択される。

より一般的には、ナノワイヤ又はナノピラミッドが、非常に薄いＡｌ層などのＡｌ層により分離されたドープＧａＮの２つの領域（１つのｐドープ領域と１つのｎドープ領域）を有することが好ましい。Ａｌ層の厚さは、１〜１０ｎｍなど、数ｎｍであってもよい。当然のことながら、高濃度にドープされたＩｎＧａＮ層を含め、トンネル接合としての機能を果たすことができる任意の材料は他にもある。

ドープされたＧａＮ層をＡｌ層上に成長させることができることは、特に驚きである。

従って、本発明は、一実施形態において、Ａｌ層により分離された、ｐ型ドープされた（Ａｌ）ＧａＮ領域とｎ型ドープされた（Ａｌ）ＧａＮ領域を有するナノワイヤ又はナノピラミッドを提供する。

本発明のナノワイヤ又はナノピラミッドは、放射状に又は軸方向にヘテロ構造形態を有するように成長させることができる。例えば、軸方向にヘテロ構造化されたナノワイヤ又はナノピラミッドの場合、ｐ型ドープされたコアを最初に成長させた後、ｎドープされたコアを続けて成長させる（又はその逆）ことによりｐｎ接合を軸方向に形成することができる。放射状にヘテロ構造化されたナノワイヤ又はナノピラミッドの場合、ｐ型ドープされたナノワイヤ又はナノピラミッドコアを最初に成長させた後、ｎ型ドープされた半導体シェルを成長させる（又はその逆）ことによりｐｎ接合を放射状に形成することができる（コアシェルナノワイヤ）。真性シェルは、ｐｉｎナノワイヤの場合、ドープ領域の間に配置することができる。ＮＷ又はナノピラミッドは、軸方向又は放射状に成長させ、第１のセクション及び第２のセクションから形成される。これら２つのセクションに異なるドープをし、ｐｎ接合又はｐｉｎ接合を生成する。ＮＷ又はナノピラミッドの第１又は第２のセクションは、ｐ型ドープされた又はｎ型ドープされたセクションである。

本発明のナノワイヤ又はナノピラミッドは、エピタキシャル成長するのが好ましい。それらは、共有結合、イオン結合又は準ファンデルワールス（quasi van der Waals）結合を介して下地基板に結合する。従って、ナノワイヤのベースと基板との接合部において、ナノワイヤ内に結晶面がエピタキシャルに形成される。これらは、同じ結晶学的方向に互いに積み重なり合うことにより、ナノワイヤをエピタキシャル成長させる。ナノワイヤ又はナノピラミッドは、鉛直に成長するのが好ましい。本明細書において使用する鉛直という用語は、ナノワイヤ又はナノピラミッドが、支持体に対して垂直に成長することを意味する。当然のことながら、実験科学では、成長角度は正確に９０°でなくてもよいが、鉛直にという用語は、ナノワイヤ又はナノピラミッドが、鉛直／垂直方向の約１０°以内、例えば、５°以内にあることを意味する。共有結合、イオン結合又は準ファンデルワールス結合を介したエピタキシャル成長により、ナノワイヤ又はナノピラミッドと基板とが密接に接触することが期待される。電気的接触特性をさらに高めるために、基板をドープし、成長したナノワイヤ又はナノピラミッドの主要なキャリアと一致させることができる。

ナノワイヤ又はナノピラミッドは、高温での基板への物理的及び化学的結合を伴いエピタキシャル成長させるため、ボトムコンタクトは、オーミックであるのが好ましい。

当然のことながら、基板は、複数のナノワイヤ又はナノピラミッドを含む。ナノワイヤ又はナノピラミッドは、互いにほぼ平行に成長するのが好ましい。従って、少なくとも９０％、例えば、少なくとも９５％、好ましくは実質的に全てのナノワイヤ又はナノピラミッドが、基板の同一面から同一方向に成長するのが好ましい。

当然ながら、エピタキシャル成長が起こり得る基板内には多くの面が存在する。実質的に全てのナノワイヤ又はナノピラミッドが、同一面から成長するのが好ましい。その面が、基板表面に平行であることが好ましい。理想的には、成長したナノワイヤ又はナノピラミッドは、実質的に平行である。ナノワイヤ又はナノピラミッドは、基板に対して実質的に垂直に成長するのが好ましい。

本発明のナノワイヤは、好ましくは、立方晶構造を有するナノワイヤ又はナノピラミッドの場合［１１１］方向に、六方晶構造を有するナノワイヤ又はナノピラミッドの場合［０００１］方向に成長すべきである。成長するナノワイヤ又はナノピラミッドの結晶構造が立方晶である場合、ナノワイヤ又はナノピラミッドとグラファイト基板との間の（１１１）界面が、軸方向成長が生じる面である。ナノワイヤ又はナノピラミッドが六方晶構造を有する場合、ナノワイヤ又はナノピラミッドとグラファイト基板との間の（０００１）界面が、軸方向成長が生じる面である。面（１１１）及び（０００１）はいずれもナノワイヤの同一（六方晶の）面を示すが、成長するナノワイヤの結晶構造に応じて面の命名法が異なるだけである。

ナノワイヤ又はナノピラミッドは、好ましくは、ＭＢＥ又はＭＯＶＰＥにより成長させる。ＭＢＥ法では、基板に各反応物の分子ビームを供給し、例えば、ＩＩＩ族元素とＶ族元素とを同時に供給することが好ましい。グラファイト基板上におけるナノワイヤ又はナノピラミッドの核生成及び成長は、ＭＢＥ技術を用いて、例えば、ＩＩＩ族元素とＶ族元素とを交互に供給することができるマイグレーション・エンハンスト・エピタキシー（ＭＥＥ）又は原子層ＭＢＥ（ＡＬＭＢＥ）を使用することによって、より高度に制御し得る。

好ましい技術は、固体ソースＭＢＥであり、ガリウム及びヒ素等の非常に純粋な元素を、ゆっくりと蒸発（例えば、ガリウム）又は昇華（例えば、ヒ素）し始めるまで、別個のエフュージョンセル内で加熱する。その後、ガス状の元素は、基板上で凝結し、そこで互いに反応し得る。ガリウム及びヒ素の例においては、単結晶ＧａＡｓが形成される。「ビーム」という用語の使用は、蒸発した原子（例えば、ガリウム）又は分子（例えば、Ａｓ₄又はＡｓ₂）が、基板に到達するまで、互いに又は真空チャンバーガスと相互作用しないことを意味する。

ＭＢＥは、バックグラウンド圧力が通常約１０^-10〜１０^-9Ｔｏｒｒの超高真空中で行われる。ナノ構造は、通常、例えば、１時間当たり最高数μｍ、例えば、約１０μｍといった速度で、ゆっくりと成長させる。これにより、ナノワイヤ又はナノピラミッドをエピタキシャル成長させ、構造性能を最大化することができる。

ＭＯＶＰＥ法において、基板は、反応器内に保持され、キャリアガス及び各反応物の有機金属ガス、例えば、ＩＩＩ族元素を含む有機金属前駆体及びＶ族元素を含む有機金属前駆体が、好ましくは同時に基板に供給される。典型的なキャリアガスは、水素、窒素又はこれら２つの混合物である。グラファイト基板上におけるナノワイヤ又はナノピラミッドの核生成及び成長は、ＭＯＶＰＥ技術を用いて、例えば、ＩＩＩ族元素とＶ族元素とを交互に供給することができるパルス層成長技術を使用することによって、より高度に制御し得る。

［ナノワイヤ又はナノピラミッドの選択領域成長］
本発明のナノワイヤ又はナノピラミッドは、例えば、ＩＩＩ族窒化物ナノワイヤの場合、選択領域成長（ＳＡＧ）法により成長させてもよい。その場合、成長チャンバー内において、グラファイト基板温度は、対象のナノワイヤ又はナノピラミッドの成長に適した温度に設定することができる。成長温度は、３００〜１０００℃の範囲内であり得る。しかしながら、使用する温度は、ナノワイヤの材料の性質により特定される。ＧａＮの場合、好ましい温度は、７００〜９５０℃であり、例えば、８００〜９００℃、例としては８１０℃などである。ＡｌＧａＮの場合、その範囲はわずかに高く、例えば、８００〜９８０℃、例としては８３０〜９５０℃などであり、例えば、８５０℃である。

従って、当然のことながら、ナノワイヤ又はナノピラミッドは、ナノワイヤ内に異なるＩＩＩ−Ｖ族半導体を含むことができ、例えば、ＧａＮ基部に始まり、続いて、ＡｌＧａＮ成分又はＡｌＧａＩｎＮ成分といった具合である。

ナノワイヤの成長は、Ｇａエフュージョンセル、窒素プラズマセル及びドーパントセルのシャッターを同時に開くことにより開始され、ドープされたＧａＮナノワイヤ又はナノピラミッド（本明細書においては「基部」と呼ぶ）の成長を開始することができる。ＧａＮ基部の長さは、１０ｎｍから数百ナノメートルの間に維持することができる。その後、必要に応じて基板温度を上昇させ、Ａｌシャッターを開きＡｌＧａＮナノワイヤ又はナノピラミッドの成長を開始することができる。ＧａＮ基部を成長させることなく、グラファイト層上においてＡｌＧａＮナノワイヤ又はナノピラミッドの成長を開始することができる。ｎドープ及びｐドープされたナノワイヤ又はナノピラミッドは、ナノワイヤ又はナノピラミッドの成長中に、それぞれ、ｎドーパントセル及びｐドーパントセルのシャッターを開くことにより得られる。例えば、ナノワイヤ又はナノピラミッドのｎドーピングのためのＳｉドーパントセル、及びナノワイヤ又はナノピラミッドのｐドーピングのためのＭｇドーパントセルなど。

エフュージョンセルの温度により、成長速度を制御することができる。従来の面（層ごとの）成長中に測定される、便利な成長速度は、１時間あたり０．０５〜２μｍ、例えば、１時間あたり０．１μｍである。Ａｌ／Ｇａの比は、エフュージョンセルの温度を変えることにより変化させることができる。

成長させるナノワイヤ又はナノピラミッドの性質に応じて、分子ビームの圧力を調整することもできる。好適なレベルのビーム等価圧力は、１ｘ１０^-7〜１ｘ１０^-4Ｔｏｒｒである。

反応物（例えば、ＩＩＩ族原子及びＶ族分子など）間のビームフラックス比は変化させることができ、好ましいフラックス比は、他の成長パラメーター及び成長させるナノワイヤ又はナノピラミッドの性質によって決まる。窒化物の場合、ナノワイヤ又はナノピラミッドは、常に窒素が豊富な条件下で成長させる。

本発明の一実施形態では、２段階成長法などの多段階成長法を採用し、例えば、ナノワイヤ又はナノピラミッドの核生成とナノワイヤ又はナノピラミッドの成長とを別々に最適化する。

ＭＯＶＰＥの大きな利点は、ナノワイヤ又はナノピラミッドを、はるかにより速い成長速度で成長させることができることである。この方法は、例えば、真性ＡｌＮ／Ａｌ（Ｉｎ）ＧａＮ多重量子井戸（ＭＱＷ）、ＡｌＧａＮ電子ブロック層（ＥＢＬ）及びｐドープされた（Ａｌ）ＧａＮシェルから成るシェルを有するｎドープされたＧａＮコアなど、放射状ヘテロ構造ナノワイヤ又はナノピラミッド及びマイクロワイヤの成長に有利である。この方法はまた、例えば、Ｖ／ＩＩＩモル比をより低く、基板温度をより高くするなど、成長パラメーターを変更した連続成長モード又はパルス成長技術などの技術を用いて、軸方向にヘテロ構造化されたナノワイヤ又はナノピラミッドの成長も可能にする。

より詳細には、反応器は、サンプルを配置した後、排気しなければならず、且つ、Ｎ₂でパージし、反応器内の酸素及び水分を除去する。これは、成長温度でのグラフェンへの損傷を避けるためであり、且つ、前駆体と酸素及び水との望ましくない反応を避けるためである。全圧は、５０〜４００Ｔｏｒｒになるよう設定する。反応器をＮ₂でパージした後、約１２００℃の基板温度でＨ₂雰囲気下において基板の熱的クリーニングを行う。その後、基板温度は、対象のナノワイヤ又はナノピラミッドの成長に適した温度に設定することができる。成長温度は、７００〜１２００℃の範囲内であり得る。しかしながら、使用する温度は、ナノワイヤの材料の性質により特定される。ＧａＮの場合、好ましい温度は、８００〜１１５０℃であり、例えば、９００〜１１００℃、例としては１１００℃などである。ＡｌＧａＮの場合、その範囲はわずかに高く、例えば、９００〜１２５０℃、例としては１０５０〜１２５０℃などであり、例えば、１２５０℃である。

ナノワイヤ又はナノピラミッドを成長させるための有機金属前駆体は、Ｇａの場合、トリメチルガリウム（ＴＭＧａ）又はトリエチルガリウム（ＴＥＧａ）、Ａｌの場合、トリメチルアルミニウム（ＴＭＡｌ）又はトリエチルアルミニウム（ＴＥＡｌ）、及びＩｎの場合、トリメチルインジウム（ＴＭＩｎ）又はトリエチルインジウム（ＴＥＩｎ）のそれぞれいずれかであり得る。ドーパント用の前駆体は、シリコンの場合、ＳｉＨ₄、また、Ｍｇの場合、ビス（シクロペンタジエニル）マグネシウム（Ｃｐ₂Ｍｇ）又はビス（メチルシクロペンタジエニル）マグネシウム（（ＭｅＣｐ）₂Ｍｇ）であり得る。ＴＭＧａ、ＴＭＡｌ及びＴＭＩｎの流量は、５〜１００ｓｃｃｍに維持することができる。ＮＨ₃の流量は、５〜１５０ｓｃｃｍの間で変化させることができる。

特に、簡易な気相−固相成長の使用により、ナノワイヤ又はナノピラミッドを成長させ得る。従って、ＭＢＥの場合、触媒を用いることなく基板に反応物（例えば、Ｉｎ及びＮ）を簡易適用することにより、ナノワイヤを形成し得る。これは、従って、グラファイト基板上における上記の元素から形成された半導体ナノワイヤ又はナノピラミッドの直接成長を提供する本発明の更なる態様を成す。よって、直接という用語は、成長を可能にする触媒の膜が存在しないことを意味する。

［ナノワイヤ又はナノピラミッドの触媒支援成長（Catalyst-assisted growth）］
本発明のナノワイヤ又はナノピラミッドはまた、触媒の存在下で成長させてもよい。それらの孔に触媒を導入し、ナノワイヤ又はナノピラミッド成長させるための核形成サイトを提供することができる。触媒は、ナノワイヤ又はナノピラミッドを構成する元素のうちの１つ、いわゆる自己触媒であるか、又は、ナノワイヤを構成する元素のいずれとも異なっているかのいずれかであり得る。

触媒支援成長の場合、触媒はＡｕ又はＡｇであってもよく、また、触媒は、ナノワイヤ又はナノピラミッドの成長に使用される族の金属（例えばＩＩＩ族金属）、中でも実際のナノワイヤ又はナノピラミッドを構成する金属元素の１つであってもよい（自己触媒作用）。従って、ＩＩＩ−Ｖ族ナノワイヤ又はナノピラミッドを成長させるための触媒としてＩＩＩ族の別の元素を使用することが可能であり、例えば、Ｇａ（Ｖ族）ナノワイヤ又はナノピラミッドなどの場合、触媒としてＧａを用いることが可能である。好ましくは、触媒はＡｕであるか、又は成長は自己触媒される（すなわちＧａ（Ｖ族）ナノワイヤ又はナノピラミッドなどの場合、Ｇａ）。触媒は、シード層／マスキング層を通過しパターン形成された孔内の基板上に堆積し、ナノワイヤ又はナノピラミッドを成長させるための核生成サイトとして機能し得る。理想的には、これは、層に孔をエッチングした後、シード層又はマスキング層上に形成される触媒材料の薄膜を設けることにより行われ得る。温度がＮＷ又はナノピラミッドの成長温度まで上昇するにつれて触媒膜が溶融すると、触媒は、基板上にナノメートルサイズの粒子状の液滴を形成し、これらの液滴がナノワイヤ又はナノピラミッドが成長できるポイントを形成する。

これは、触媒が液体であり、分子ビームが気体であり、且つ、ナノワイヤ又はナノピラミッドが固体成分となるため、気相−液相−固相成長（ＶＬＳ）と呼ばれる。場合によっては、触媒粒子は、いわゆる気相−固相−固相成長（ＶＳＳ）機構により、ナノワイヤ又はナノピラミッドの成長中に固体であってもよい。ナノワイヤ又はナノピラミッドが成長する（ＶＬＳ法により）につれ、液（例えば、金）滴はナノワイヤのトップに滞留する。その液滴が、成長後にナノワイヤ又はナノピラミッドのトップに滞留することにより、トップ電極と接触する際に主要な役割を果たし得る。

上記のように、自己触媒（self-catalysed）ナノワイヤ又はナノピラミッドを製造することも可能である。自己触媒とは、ナノワイヤ又はナノピラミッドの成分の１つがその成長のための触媒として作用することを意味する。

例えば、Ｇａ層を、シード層／マスキング層に適用し、溶融し、Ｇａ含有ナノワイヤ又はナノピラミッドを成長させるための核生成サイトとして作用する液滴を形成し得る。ここでも、Ｇａ金属部分は、ナノワイヤのトップに配置されることになり得る。

より詳細には、Ｇａ／Ｉｎフラックスを基板表面に一定時間供給し、基板を加熱すると同時に表面上にＧａ／Ｉｎ液滴の形成を開始させることができる。その後、基板温度は、対象のナノワイヤ又はナノピラミッドの成長に適した温度に設定することができる。成長温度は、３００〜７００℃の範囲内であり得る。しかしながら、使用する温度は、ナノワイヤの材料、触媒材料及び基板材料の性質によって特定される。ＧａＡｓの場合、好ましい温度は５４０〜６３０℃、例えば、５９０〜６３０℃、例としては６１０℃などである。ＩｎＡｓの場合、その範囲はより低く、例えば、４２０〜５４０℃、例としては４３０〜５４０℃などであり、例えば、４５０℃である。

ナノワイヤの成長は、触媒膜が堆積され溶融された時点で、Ｇａ／Ｉｎエフュージョンセルと対イオンエフュージョンセルのシャッターを同時に開くことにより開始することができる。

エフュージョンセルの温度により、成長速度を制御することができる。従来の面（層ごとの）成長中に測定される、便利な成長速度は、１時間あたり０．０５〜２μｍ、例えば、１時間あたり０．１μｍである。

成長させるナノワイヤ又はナノピラミッドの性質に応じて、分子ビームの圧力を調整することもできる。好適なレベルのビーム等価圧力は、１ｘ１０^-7〜１ｘ１０^-5Ｔｏｒｒである。

反応物（例えば、ＩＩＩ族原子及びＶ族分子など）間のビームフラックス比は変化させることができ、好ましいフラックス比は、他の成長パラメーター及び成長させるナノワイヤ又はナノピラミッドの性質によって決まる。

反応物間のビームフラックス比は、ナノワイヤの結晶構造に影響を及ぼし得ることが分かっている。例えば、触媒としてのＡｕ、成長温度５４０℃のＧａＡｓナノワイヤ又はナノピラミッド成長、面（層ごとの）成長速度１時間当たり０．６μｍに相当するＧａフラックス、及びＡｓ₄の場合、９×１０^-6Ｔｏｒｒのビーム等価圧力（ＢＥＰ）を用いて、ウルツ鉱結晶構造が得られる。これに対して、同じ成長温度でＧａＡｓナノワイヤ又はナノピラミッドを成長させるが、１時間当たり０．９μｍの面成長速度に相当するＧａフラックス及びＡｓ₄の場合、４×１０^-6ＴｏｒｒのＢＥＰを用いることで、閃亜鉛鉱型結晶構造が得られる。

場合によっては、ナノワイヤの直径は、成長パラメーターを変えることにより変化させることができる。例えば、軸方向ナノワイヤ又はナノピラミッド成長速度がＡｓ₄フラックスにより決定される条件下で自己触媒ＧａＡｓナノワイヤ又はナノピラミッドを成長させる場合、Ｇａ：Ａｓ₄フラックス比を増加／減少させることにより、ナノワイヤ又はナノピラミッドの直径を増加／減少させることができる。従って、当業者は、多くの方法でナノワイヤ又はナノピラミッドを操作することができる。さらに、ナノワイヤ又はナノピラミッドコアの周囲にシェルを成長させ、コア―シェル形状にすることで直径を変化させることもできる。

従って、本発明の一実施形態では、２段階成長法などの多段階成長法を採用し、例えば、ナノワイヤ又はナノピラミッドの核生成とナノワイヤ又はナノピラミッドの成長とを別々に最適化する。

さらに、孔のサイズを制御し、各孔内に確実に１つのナノワイヤ又はナノピラミッドしか成長できないようにすることができる。従って、マスク内の孔１つにつき１つのナノワイヤ又はナノピラミッドしか成長しないのが好ましい。最後に、孔は、孔内に形成される触媒の液滴が、ナノワイヤ又はナノピラミッドの成長を可能にするのに十分な大きさのサイズにすることができる。このようにして、Ａｕ触媒を用いても、規則的なナノワイヤ又はナノピラミッドのアレイを成長させることができる。

［トップコンタクト］
本発明のいくつかのデバイスを作製するためには、ナノワイヤ又はナノピラミッドのトップは、トップコンタクトを有する必要がある。

好ましい一実施形態において、トップコンタクトは、別のグラファイト層を用いて形成される。この場合、本発明は、形成されたナノワイヤ又はナノピラミッドの上にグラファイト層を配置し、トップコンタクトを形成することを含む。グラファイトのトップコンタクト層は、基板層と実質的に平行であることが好ましい。また、当然のことながら、グラファイト層の面積は、基板の面積と同じである必要はない。ナノワイヤ又はナノピラミッドのアレイを有する基板とのトップコンタクトを形成するために、多数のグラファイト層が必要となる場合もある。

使用されるグラファイト層は、基板に関して詳細に上述した層と同じものであり得る。トップコンタクトは、グラファイトであり、より具体的には、グラフェンである。このグラフェン基板に含まれるグラフェン又はその誘導体は、１０層以下、好ましくは５層以下（これは、数層グラフェンと呼ばれる）でなければならない。特に好ましくは、グラフェンの１原子厚の平面シートである。

結晶又は「フレーク」形態のグラファイトは、積層された多くのグラフェンシート（すなわち、１１枚以上）から成る。トップコンタクトの厚さは、２０ｎｍ以下であるのが好ましい。更により好ましくは、グラファイトトップコンタクトの厚さは、５ｎｍ以下であってもよい。

グラフェンは、半導体ナノワイヤ又はナノピラミッドに直接接触する場合、通常、ショットキーコンタクトを形成し、これは、コンタクト接合部でバリアを形成することにより電流の流れを妨げる。この問題により、半導体上に堆積したグラフェンに関する研究は、主にグラフェン／半導体ショットキー接合部の使用に限定されていた。

形成されたナノワイヤ又はナノピラミッドへのトップコンタクトの適用は、任意の便利な方法により実現できる。グラファイト層を基板キャリアに移動させるための上述した方法と同様の方法を用いてもよい。キッシュグラファイト、高配向性熱分解グラファイト（ＨＯＰＧ）又はＣＶＤに由来するグラファイト層は、機械的又は化学的方法により剥離し得る。その後、それらを、ＨＦ又は酸溶液などのエッチング溶液に移し、剥離プロセスに由来する混入物質及びＣＵ（Ｎｉ、Ｐｔ等）（特にＣＶＤ成長グラファイト層の場合）を除去することができる。エッチング溶液は、脱イオン水などの他の溶液にさらに交換し、グラファイト層を洗浄することができる。次いで、グラファイト層は、形成されたナノワイヤ又はナノピラミッド上にトップコンタクトとして容易に移動させることができる。ここでも、剥離及び移動プロセスの間、薄いグラファイト層を支持するために電子ビームレジスト又はフォトレジストを使用してもよく、これは堆積後に容易に除去することができる。

グラファイト層は、エッチング及びすすぎ後、ナノワイヤ又はナノピラミッドアレイのトップに移される前に完全に乾燥させることが好ましい。グラファイト層とナノワイヤ又はナノピラミッドとの間の接触を強化するために、この「乾式」移動中に穏やかな圧力及び熱を加えることができる。

あるいは、グラファイト層は、溶液（例えば、脱イオン水）と共に、ナノワイヤ又はナノピラミッドアレイの上に移動させることができる。溶液が乾燥するにつれて、グラファイト層は、下のナノワイヤ又はナノピラミッドとの密なコンタクトを自然に形成する。この「湿式」移動法では、乾燥プロセス中の溶液の表面張力により、ナノワイヤ又はナノピラミッドアレイが曲がったり又は破壊されたりする可能性がある。これを防ぐために、この湿式法を使用する場合、より頑強なナノワイヤ又はナノピラミッドを用いることが好ましい。直径８０ｎｍ超のナノワイヤが好適であり得る。臨界点乾燥法を使用し、乾燥プロセス中に表面張力により引き起こされるダメージを回避してもよい。これを防止する別の方法は、ナノワイヤ間又はナノピラミッド間の充填材として電気絶縁性の支持材を使用することである。

ナノワイヤ又はナノピラミッドアレイ上に水滴があり、それを除去する試みが、例えば、窒素ブローを伴う場合、蒸発により水滴は小さくなるが、水滴は表面張力により常に球形を維持しようとする。これは、水滴の周囲又は内部のナノ構造を破損又は破壊し得る。

この問題は、臨界点乾燥法により回避される。温度と圧力を上昇させることにより、液体と気体との間の相境界を除去することができ、水を容易に除去することができる。

また、グラファイトトップコンタクトのドーピングを利用することもできる。グラファイトトップコンタクトの主要なキャリアは、ドーピングにより正孔又は電子のいずれかとして制御することができる。グラファイトトップコンタクトと半導体ナノワイヤ又はナノピラミッドにおけるドーピングタイプが同じであることが好ましい。

従って、当然のことながら、トップグラファイト層と基板はいずれもドープすることができる。実施形態によっては、基板及び／又はグラファイト層は、化学的方法によりドープされ、その化学的方法は、金属塩化物（ＦｅＣｌ₃、ＡｕＣｌ₃又はＧａＣｌ₃）、ＮＯ₂、ＨＮＯ₃、芳香族分子などの有機若しくは無機分子又はアンモニアなどの化学溶液の吸着を伴う。

基板の表面及び／又はグラファイト層は、その成長中に、置換ドーピング法により、Ｂ、Ｎ、Ｓ又はＳｉ等のドーパントを導入し、ドープすることもできる。

［応用］
半導体ナノワイヤ又はナノピラミッドは、広範囲にわたる有用性を有する。これらは半導体であるため、半導体技術が有用なあらゆる分野で応用されることが期待できる。これらは、主に集積ナノエレクトロニクス及びナノオプトエレクトロニクス用途に使用される。

それらを配置するのに理想的なデバイスは、太陽電池、ＬＥＤ又は光検出器であり得る。可能なデバイスの一つは、２つの端子としての２つのグラフェン層間に挟まれたナノワイヤ又はナノピラミッド太陽電池である。

このような太陽電池は、同時に効率的で安価且つ柔軟性を有する可能性がある。これは急速に発展している分野であり、これらの有益な材料に関する更なる応用が、今後数年間に見られるであろう。同一概念を用いて、発光ダイオード（ＬＥＤ）、導波管、及びレーザなどの他の光電子デバイスも製造することができる。

当然のことながら、本発明のデバイスには、電極が設けられており、デバイスに電荷を流すことができる。

ここで、以下の非限定的実施例及び図面と関連させ、本発明について更に検討する。

図１ａは、本明細書において請求している組成物の製造の流れ図を示す。グラフェン層１は支持体２上に担持される。薄いシード層３がグラフェン層上に蒸着される。第１の実施形態では、シード層は酸化され、酸化シード層４を形成し、孔５が酸化シード層を通過し下のグラファイト基板までパターニングされる。次に、孔内でナノワイヤを成長させる。

別のプロセスでは、金属酸化物又は窒化物層６を、シード層３の上に堆積し、その後、孔５を、シード層及びマスキング層の両方を通過しパターニングする。次に、孔内でナノワイヤを成長させる。

図１ｂは、グラフェン基板１が、箔又は膜の形態の金属触媒層１０上に成長する流れ図を示す。次いで、シード層３をグラフェンに適用する。このシード層は酸化され層４になり得、及び／又はマスキング層６も適用することができる。次に、酸、水酸化物、炭酸塩又は塩化物の溶液をベースとする水性電解質を使用する電気化学的剥離法により、グラフェン層１を金属触媒層１０から除去し、新しい基材１１に移動させる。その後、パターニングの前に別のマスキング層６’を堆積する機会がある。

図２ａは、Ａｌ酸化物及びシリカから形成された２つのマスキング層と共にＡｌシード層を通過する孔パターンを有するグラファイト基板の概略図を示す。図２ｂ−１は、ＭＢＥを用いて得られた基板上に成長させたコア−シェル型ＧａＡｓナノワイヤを示す。図２ｂ−２は、ＭＢＥを用いて得られた基板上に成長させたＧａＮナノロッドを示す。図２ｂ−ｃは、ＭＯＣＶＤを用いて得られた基板上に成長させたＧａＮマイクロピラミッドを示す。

図３ａは、シリカに酸化されたＳｉシード層とその上に堆積したシリカマスクとを有するグラファイト基板の概略図を示す。図３ｂは、ＭＢＥを用いて得られた基板上に成長させたＧａＡｓナノワイヤを示す。

図４：ＭＯＶＰＥによりパターン化された単層又は二重層グラフェン上に成長させたＧａＮナノピラミッドの（ａ）低倍率斜視ＳＥＭ像及び（ｂ）高倍率斜視ＳＥＭ像。

Claims (24)

1. 任意に支持体上に担持された、グラファイト基板と、
   任意の支持体の反対側で、前記基板の上に直接堆積した厚さ５０ｎｍ以下のシード層と、
   前記シード層の上に直接存在する酸化物又は窒化物マスキング層と、を含むデバイスであって、
   前記シード層を通過し、前記マスキング層から前記グラファイト基板まで通過する複数の孔が存在し、且つ、
   複数のナノワイヤ又はナノピラミッドが、前記孔内で前記基板から成長し、前記ナノワイヤ又はナノピラミッドは、少なくとも１つの半導体ＩＩＩ−Ｖ族化合物を含む、デバイス。
2. 前記シード層が、金属層又は酸化金属若しくは窒化金属の層である、請求項１に記載のデバイス。
3. 前記基板が、グラフェンである、請求項１または２に記載のデバイス。
4. 前記ナノワイヤ又はナノピラミッドが、前記基板からエピタキシャル成長する、請求項１〜３のいずれかに記載のデバイス。
5. 前記基板の厚さが、最高２０ｎｍである、請求項１〜４のいずれかに記載のデバイス。
6. 前記シード層が、第一（３ｄ）遷移系列（Ｓｃ−Ｚｎ）、Ｂ、Ａｌ、Ｓｉ、Ｇｅ、Ｓｂ、Ｔａ、Ｗ、若しくはＮｂの金属層又はその酸化層である、請求項１〜５のいずれかに記載のデバイス。
7. 前記マスキング層が、金属酸化物又は金属窒化物を含む、請求項１〜６のいずれかに記載のデバイス。
8. 前記マスキング層が、Ａｌ₂Ｏ₃、ＴｉＯ₂、ＳｉＯ₂、ＡｌＮ、ＢＮ又はＳｉ₃Ｎ₄を含む、請求項１〜７のいずれかに記載のデバイス。
9. 支持体が、半導体基板、透明ガラス、ＡｌＮ又は炭化ケイ素を含む、請求項１〜８のいずれかに記載のデバイス。
10. 支持体が、ＳｉＯ₂、Ｓｉ₃Ｎ₄などの酸化物層若しくは窒化物層が上に有るか又は無い表面に垂直な結晶方位［１１１］、［１１０］若しくは［１００］を有する結晶Ｓｉ又はＧａＡｓを含む半導体基板か、或いは、溶融シリカ又は溶融アルミナの透明ガラスを含む、請求項１〜９のいずれかに記載のデバイス。
11. 前記ナノワイヤ又はナノピラミッドがドープされている、請求項１〜１０のいずれかに記載のデバイス。
12. 前記ナノワイヤ又はナノピラミッドが、コア―シェルナノワイヤ若しくはナノピラミッド又は放射状にヘテロ構造化されたナノワイヤ若しくはナノピラミッドである、請求項１〜１１のいずれかに記載のデバイス。
13. 前記ナノワイヤ又はナノピラミッドが、軸方向にヘテロ構造化されたナノワイヤ又はナノピラミッドである、請求項１〜１２のいずれかに記載のデバイス。
14. 前記ナノワイヤ又はナノピラミッドの上に、グラファイトのトップコンタクト層が存在する、請求項１〜１３のいずれかに記載のデバイス。
15. 前記マスキング層が、少なくとも２つの異なる層、例えば、酸化物層と窒化物層とを含む、請求項１〜１４のいずれかに記載のデバイス。
16. 方法であって、
    （Ｉ）支持体上にグラファイト基板を準備し、その上に厚さ５０ｎｍ以下のシード層を堆積することと、
    （ＩＩ）前記シード層を酸化又は窒化し、酸化又は窒化されたシード層を形成することと、任意に
    （ＩＩＩ）前記酸化又は窒化されたシード層上にマスキング層を堆積することと、
    （ＩＶ）任意に、前記グラファイト基板を異なる支持体に移動させることと、
    （Ｖ）前記酸化又は窒化されたシード層及び存在する場合には前記マスキング層に、前記基板まで貫通している複数の孔を導入することと、
    （ＶＩ）複数の半導体ＩＩＩ−Ｖ族ナノワイヤ又はナノピラミッドを、前記孔内に成長させることと、を含む方法。
17. 方法であって、
    （Ｉ）支持体上にグラファイト基板を準備し、その上に厚さ５０ｎｍ以下のシード層を堆積することと、
    （ＩＩ）前記シード層上に酸化物又は窒化物マスキング層を堆積することと、
    （ＩＩＩ）前記シード層及び前記マスキング層に、前記基板まで貫通する複数の孔を導入することと、
    （ＩＶ）任意に、前記グラファイト基板を異なる支持体に移動させることと、
    （Ｖ）複数の半導体ＩＩＩ−Ｖ族ナノワイヤ又はナノピラミッドを、前記孔内に成長させることと、を含む方法。
18. 方法であって、
    （Ｉ）Ｐｔなどの金属触媒層上にＣＶＤ成長単層又は多層グラフェンから成るグラファイト基板を準備し、その上に厚さ５０ｎｍ以下のシード層を堆積することと、
    （ＩＩ）前記シード層を酸化又は窒化し、酸化又は窒化されたシード層を形成することと、任意に
    （ＩＩＩ）前記酸化又は窒化されたシード層上にマスキング層を堆積することと、
    （ＩＶ）前記マスキング層（存在する場合）又は前記酸化若しくは窒化されたシード層の上に、前記グラファイト基板を別の支持体に移動させるための足場として機能し得るポリマー層を堆積することと、
    （Ｖ）前記グラファイト基板を前記金属触媒層から支持体に移動させることと、
    （ＶＩ）任意に、前記ポリマー層を除去し、任意に、存在する上層の上に更なる酸化物又は窒化物マスキング層を堆積することと、
    （ＶＩＩ）存在する全ての層を通過し前記基板まで貫通している複数の孔を導入することと、
    （ＶＩＩＩ）複数の半導体ＩＩＩ−Ｖ族ナノワイヤ又はナノピラミッドを、前記孔内に成長させることと、を含む方法。
19. 方法であって、
    （Ｉ）Ｐｔなどの金属触媒層上にＣＶＤ成長単層又は多層グラフェンから成るグラファイト基板を準備し、その上に厚さ５０ｎｍ以下のシード層を堆積することと
    （ＩＩ）前記シード層上にマスキング層を堆積することと、
    （ＩＩＩ）前記グラファイト基板を別の支持体に移動させるための足場として機能し得るポリマー層を、前記マスキング層上に堆積することと、
    （ＩＶ）前記グラファイト基板を前記金属触媒層から支持体に移動させることと、
    （Ｖ）任意に、ポリマー層を除去し、任意に、存在する上層の上に更なる酸化物又は窒化物マスキング層を堆積することと、
    （ＶＩ）存在する全ての層を通過し前記基板まで貫通している複数の孔を導入することと、
    （ＶＩＩ）複数の半導体ＩＩＩ−Ｖ族ナノワイヤ又はナノピラミッドを、前記孔内に成長させることと、を含む方法。
20. 前記グラフェンの移動が、酸、水酸化物、炭酸塩又は塩化物の溶液を含む水性電解質を使用する電気化学的剥離法により行われる、請求項１８又は１９に記載の方法。
21. 前記ナノワイヤ又はナノピラミッドを、触媒の存在下又は不在下で成長させる、請求項１６〜２０のいずれかに記載の方法。
22. 前記孔内に前記複数の半導体ＩＩＩ−Ｖ族ナノワイヤ又はナノピラミッドを成長させる工程は、分子線エピタキシー又は有機金属気相エピタキシーにより行われる請求項１６〜２１のいずれかに記載の方法。
23. 請求項１〜１５のいずれかに記載のデバイスであり、前記デバイスは、電子デバイス、例えば太陽電池又はＬＥＤであるデバイス。
24. 前記グラファイト基板の表面を、前記複数の孔内で、化学的／物理的に改質し、ナノワイヤ又はナノピラミッドのエピタキシャル成長を促進する、請求項１〜１５のいずれかに記載のデバイス。

Images