KR101517551B1 - 발광소자의 제조방법 및 그에 의해 제조된 발광소자 - Google Patents

발광소자의 제조방법 및 그에 의해 제조된 발광소자 Download PDF

Info

Publication number
KR101517551B1
KR101517551B1 KR1020130138398A KR20130138398A KR101517551B1 KR 101517551 B1 KR101517551 B1 KR 101517551B1 KR 1020130138398 A KR1020130138398 A KR 1020130138398A KR 20130138398 A KR20130138398 A KR 20130138398A KR 101517551 B1 KR101517551 B1 KR 101517551B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
type semiconductor
light emitting
zinc oxide
Prior art date
Application number
KR1020130138398A
Other languages
English (en)
Inventor
김범준
이종람
김수영
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020130138398A priority Critical patent/KR101517551B1/ko
Application granted granted Critical
Publication of KR101517551B1 publication Critical patent/KR101517551B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02601Nanoparticles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0041Processes relating to semiconductor body packages relating to wavelength conversion elements

Abstract

본 발명은 발광소자를 구성하는 반도체층 상에 그래핀 시드층을 형성한 후 상기 그래핀 시드층에 산화아연 나노막대를 형성함에 따라 넓은 면적에 균일하게 고밀도의 나노막대를 성장시킬 수 있고, 이를 통해 발광소자의 광추출 효율을 증가시킬 수 있는 발광소자의 제조방법 및 그에 의해 제조된 발광소자에 관한 것이다.
이를 위한 본 발명의 발광소자의 제조방법은, 제1형 반도체층, 상기 제1형 반도체층 상에 구비된 활성층, 상기 활성층 상에 구비되어 상기 활성층으로부터 방출된 광을 투과시키는 제2형 반도체층을 포함하여 구성된 발광소자의 제조방법에 있어서, 상기 제2형 반도체층 상에 그래핀 시드층을 형성하는 단계; 및 상기 그래핀 시드층 상에 산화아연 나노막대를 성장시키는 단계;를 포함한다.

Description

발광소자의 제조방법 및 그에 의해 제조된 발광소자{METHOD FOR MANUFACTURING LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE MANUFACTURED THEREBY}
본 발명은 발광소자의 제조방법 및 그에 의해 제조된 발광소자에 관한 것으로서, 더욱 상세하게는, 발광소자를 구성하는 반도체층 상에 그래핀 시드층을 형성한 후 상기 그래핀 시드층에 산화아연 나노막대를 형성함에 따라 넓은 면적에 균일하게 고밀도의 나노막대를 성장시킬 수 있고, 이를 통해 발광소자의 광추출 효율을 증가시킬 수 있는 발광소자의 제조방법 및 그에 의해 제조된 발광소자에 관한 것이다.
최근, 1차원적 나노 사이즈의 재료들은 새로운 광학적, 전자적, 화학적, 기계적, 전기적인 특성을 가짐에 따라 전 세계적으로 활발히 연구되고 있는 분야이다.
나노막대는 직경이 나노미터 단위이고, 길이는 직경에 비해 훨씬 큰 수백 나노미터부터 밀리미터 단위를 가지는 물질을 말한다.
수많은 물질의 나노막대 중에서도 산화아연(ZnO)계 나노막대는 산화아연의 다양한 특성들에 의해 활발히 연구되고 있는 추세이다.
산화아연의 여러 응용분야 중 질화물 발광 다이오드와 같은 발광소자에서 광추출을 향상시키는 방법에 관해서 활발히 연구가 진행되고 있다.
질화물 발광 다이오드의 물질 중 하나인 질화갈륨은 2.5의 큰 굴절률을 가지고 있어서 활성층에서 발생한 빛이 내부 전반사 및 내부 흡수되어 공기로 추출되는 빛의 양이 제한적이라는 한계가 있다.
이를 해결하기 위해서 공기의 굴절률(n=1)과 발광소자를 구성하는 질화갈륨 반도체층의 굴절률(n=2.5)의 사이의 굴절률(n=1.9)을 가지며 표면에 거칠기를 증가시킬 수 있는 산화아연 나노막대가 광추출 증가 기술로 활용되고 있다.
질화갈륨 반도체층의 표면에 산화아연 나노막대를 성장시킴으로써 발광소자의 내부에서 전반사 및 내부 흡수되던 빛을 산화아연 나노막대를 통해 공기 중으로 추출하여 광효율을 높이고자 하는 것이다.
상술한 산화아연 나노막대는 질화갈륨 반도체층과 거의 동일한 결정구조 및 격자 상수를 가지고 있기 때문에 질화갈륨 반도체층의 표면에 쉽게 성장된다.
한편, 질화갈륨 반도체층의 표면 상태, 즉, 표면에너지, 거칠기, 결함, 데미지 정도에 따라서 산화아연 나노막대의 성장률이 달라지게 되는데, 수직형 발광 다이오드의 경우에는 N 분극 n 형 질화갈륨 반도체층이 레이저에 의해서 데미지를 받고, N 분극 특성을 가지고 있기 때문에 질화갈륨 반도체층 상에 산화아연 나노막대의 성장이 더욱 많은 제한을 받게 된다.
도 1의 (a)는 광 절연막 제거(laser lift off, LLO) 후 사파이어가 제거된 n형 질화물 갈륨 반도체층의 불균일한 표면 상태를 관찰한 주사 전자 현미경(SEM)사진으로서, 사진에서 보이듯이 일정 영역에 걸쳐서 나노 사이즈의 닷(dot)들이 형성되어 표면 상태가 균일하지 않은 것을 관찰할 수 있다.
도 1의 (b)는 도 1의 (a)와 같은 표면 상태를 갖는 질화물 갈륨 반도체층 상에 산화아연 나노막대를 성장시킨 모습을 나타내는 주사 전자 현미경(SEM)사진으로서, 상기와 같은 불균일한 거칠기를 갖는 질화물 갈륨 반도체층 상에 산화아연 나노막대를 성장시키면 일정 영역에서만 나노막대가 성장이 되어 균일도가 낮은 문제점이 나타난다.
상술한 바와 같이, 상기 산화아연 나노막대의 성장은 질화갈륨 반도체층의 표면 상태에 영향을 크게 받기 때문에 수직형 발광 다이오드의 n형 질화물 갈륨 상에서 재현성 있고 밀도가 균일하게 성장시키는 것이 광추출이 향상된 발광 다이오드를 실현하기 위해 요구된다.
광추출이 향상된 발광 다이오드를 실현하기 위한 다른 방법으로서, 습식 식각 방법인 PCE(photo chemical etching) 방법을 사용하여 n형 질화물 갈륨 표면에 콘(cone) 형태의 나노 구조물을 형성시키는 방식이 적용되었다. PCE 기술은 질화물 갈륨을 NaOH 또는 KOH 용액 및 UV 빛과 반응 시켜 질화물 갈륨을 녹여내어 표면에 콘(cone) 형태를 형성시키는 습식형(wet) 식각 기술을 말한다.
도 2의 (a)는 수직형 질화물 갈륨 발광 다이오드에 PCE 기술을 적용하여, 산화아연 나노막대를 적용했을 때의 광출력을 나타내는 도면이다.
그러나, PCE 방법은 n형 질화물 갈륨 반도체층의 전위(dislocation)를 따라서 콘(cone) 형태의 나노 구조물이 형성되어 고전류 주입시 누설전류의 발생이 크다는 문제점이 있었다.
상술한 PCE 방법의 문제점을 극복하기 위하여 전술한 바와 같은 산화아연 나노막대를 성장시키는 연구가 더욱 진행되었고, 수직형 발광 다이오드에 적용한 결과 평평한 표면의 발광 다이오드에 비해서 광출력이 대략 111% 증가한 결과를 얻을 수 있었다.
그러나, 도 2의 (b)에 도시된 바와 같이, 산화아연 나노막대가 성장된 표면을 SEM으로 관찰하게 되면 나노막대의 밀도가 대략 67%에 그치고 있으며, 광추출 효율 증가의 한계가 있었다.
등록특허 제10-1286211호(2013.07.09)
상기 종래 기술에 따른 문제점을 해결하기 위한 본 발명의 목적은, 발광소자를 구성하는 반도체층 상에 그래핀 시드층을 형성한 후 상기 그래핀 시드층에 산화아연 나노막대를 형성함에 따라 넓은 면적에 균일하게 고밀도의 나노막대를 성장시킬 수 있고, 이를 통해 발광소자의 광추출 효율을 증가시킬 수 있는 발광소자의 제조방법 및 그에 의해 제조된 발광소자를 제공함에 있다.
상기 과제를 해결하기 위한 본 발명의 제1측면은, 제1형 반도체층, 상기 제1형 반도체층 상에 구비된 활성층, 상기 활성층 상에 구비되어 상기 활성층으로부터 방출된 광을 투과시키는 제2형 반도체층을 포함하여 구성된 발광소자의 제조방법에 있어서, 상기 제2형 반도체층 상에 그래핀 시드층을 형성하는 단계; 및 상기 그래핀 시드층 상에 산화아연 나노막대를 성장시키는 단계;를 포함한다.
본 발명의 제1측면에 있어서, 상기 그래핀 시드층 상에 산화아연 나노막대를 성장시키기 이전에, UV 처리, 오존 처리, 산소 플라즈마 처리, 아르곤 플라지마 처리, 질소 플라즈마 처리 중에서 선택된 하나 이상의 처리로 상기 그래핀 시드층의 표면을 처리할 수 있다.
본 발명의 제1측면에 있어서, 상기 그래핀 시드층 상에 산화아연 나노막대를 성장시킨 이후에, 상기 산화아연 나노막대 상에 굴절률 조절층을 형성할 수 있다.
본 발명의 제1측면에 있어서, 상기 굴절률 조절층은 상기 산화아연 나노막대의 굴절률보다 작을 수 있다.
본 발명의 제1측면에 있어서, 상기 굴절률 조절층은 MgO, Al2O3 중에서 선택된 중 1종 이상으로 이루어질 수 있다.
본 발명의 제1측면에 있어서, 상기 그래핀 시드층은 금 화합물이 도핑될 수 있다.
본 발명의 제1측면에 있어서, 상기 금 화합물은 브롬화 금, 수산화 금, 황화 금 중 어느 하나일 수 있다.
본 발명의 제1측면에 있어서, 상기 제2형 반도체층의 표면에 나노 구조물이 형성되며, 상기 그래핀 시드층은 상기 나노 구조물의 표면을 포함한 상기 제2형 반도체층 상에 형성될 수 있다.
본 발명의 제1측면에 있어서, 상기 제1형 반도체층은 p형 반도체층이고, 상기 제2형 반도체층은 n형 반도체층이며, 상기 발광소자는 수직형 질화물 반도체 발광 다이오드일 수 있다.
상기 과제를 해결하기 위한 본 발명의 제2측면은, 제1형 반도체층, 상기 제1형 반도체층 상에 구비된 활성층, 상기 활성층 상에 구비되어 상기 활성층으로부터 방출된 광을 투과시키는 제2형 반도체층을 포함하여 구성된 발광소자에 있어서, 상기 제2형 반도체층 상에 형성된 그래핀 시드층; 및 상기 그래핀 시드층 상에 형성된 산화아연 나노막대;를 포함한다.
본 발명의 제2측면에 있어서, 상기 그래핀 시드층은 UV 처리, 오존 처리, 산소 플라즈마 처리, 아르곤 플라지마 처리, 질소 플라즈마 처리 중에서 선택된 하나 이상으로 처리될 수 있다.
본 발명의 제2측면에 있어서, 상기 산화아연 나노막대 상에 형성된 굴절률 조절층;을 더 포함할 수 있다.
본 발명의 제2측면에 있어서, 상기 굴절률 조절층은 상기 산화아연 나노막대의 굴절률보다 작을 수 있다.
본 발명의 제2측면에 있어서, 상기 굴절률 조절층은 MgO, Al2O3 중에서 선택된 중 1종 이상으로 이루어질 수 있다.
본 발명의 제2측면에 있어서, 상기 산화아연 나노막대의 직경이 10㎚ ~ 3㎛이고, 길이가 10㎚ ~ 20㎛일 수 있다.
본 발명의 제2측면에 있어서, 상기 그래핀 시드층은 금 화합물이 도핑될 수 있다.
본 발명의 제2측면에 있어서, 상기 금 화합물은 브롬화 금, 수산화 금, 황화 금 중 어느 하나일 수 있다.
본 발명의 제2측면에 있어서, 상기 제2형 반도체층의 표면에 나노 구조물이 형성되며, 상기 그래핀 시드층은 상기 나노 구조물의 표면을 포함한 상기 제2형 반도체층 상에 형성될 수 있다.
본 발명의 제2측면에 있어서, 상기 제2형 반도체층과 상기 그래핀 시드층의 사이에 전류 주입 금속층이 형성될 수 있다.
본 발명의 제2측면에 있어서, 상기 제1형 반도체층은 p형 반도체층이고, 상기 제2형 반도체층은 n형 반도체층이며, 상기 발광소자는 수직형 질화물 반도체 발광 다이오드일 수 있다.
상술한 바와 같은 본 발명은, 발광소자를 구성하는 반도체층 상에 그래핀 시드층을 형성한 후 상기 그래핀 시드층에 산화아연 나노막대를 형성함에 따라 넓은 면적에 균일하게 고밀도의 나노막대를 성장시킬 수 있고, 이를 통해 발광소자의 광추출 효율을 증가시킬 수 있다는 이점이 있다.
또한, 상기 그래핀 시드층을 전사방법으로 형성한 후 UV 처리, 오존 처리, 산소 플라즈마 처리, 아르곤 플라지마 처리, 질소 플라즈마 처리 중에서 선택된 하나 이상의 처리로 상기 그래핀 시드층의 표면을 포토 리소그래피 공정처리하여 상기 그래핀 시드층을 패터닝할 수 있고, 비용이 적게 드는 저온의 수열합성법을 이용하여 산화아연 나노막대를 그래핀 시드층 상에 용이하게 성장시킬 수 있는 이점이 있다.
또한, 간단한 방식으로 고밀도의 나노막대를 성장시킬 수 있기 때문에 반도체 공정의 일부로 쉽게 편입될 수 있어, 반도체 공정과의 연계성을 높일 수 있고, 제조공정에 즉시 적용 가능하다는 이점이 있다.
도 1은 광 절연막 제거(laser lift off, LLO) 후 사파이어가 제거된 n형 질화물 갈륨 반도체층의 불균일한 표면 상태를 관찰한 주사 전자 현미경(SEM)사진 및 그에 따른 불균일한 산화아연 나노막대의 성장 모습을 나타내는 주사 전자 현미경(SEM)사진이다.
도 2는 수직형 질화물 갈륨계 발광 다이오드에서 n형 질화물 갈륨 반도체층의 표면에 성장된 불균일한 산화아연 나노막대에 따란 광출력 향상을 보여주는 도면이다.
도 3은 본 발명의 일실시예에 따른 발광소자의 제조방법에 의해 그래핀시드층에 고밀도의 산화아연 나노막대가 균일하게 형성된 상태를 나타내는 주사 전자 현미경(SEM) 사진이다.
도 4는 본 발명의 일실시예에 따른 발광소자의 제조방법에 의해 제조된 수직형 질화물 갈륨계 발광 다이오드를 도시한 단면도이다.
도 5는 본 발명의 다른 일실시예에 따른 발광소자의 제조방법에 의해 제조된 수직형 질화물 갈륨계 발광 다이오드를 도시한 단면도이다.
도 6은 본 발명의 또다른 일실시예에 따른 발광소자의 제조방법에 의해 제조된 수직형 질화물 갈륨계 발광 다이오드를 도시한 단면도이다.
본 발명은 그 기술적 사상 또는 주요한 특징으로부터 벗어남이 없이 다른 여러가지 형태로 실시될 수 있다. 따라서, 본 발명의 실시예들은 모든 점에서 단순한 예시에 지나지 않으며 한정적으로 해석되어서는 안된다.
제1, 제2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다.
상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소도 제1구성요소로 명명될 수 있다.
및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "구비하다", "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 발명은 그래핀 시드층을 산화아연 나노막대의 성장을 위한 씨앗층(seed)으로 이용하여, 발광소자를 구성하는 질화갈륨 반도체층의 표면상태와 관계없이 고밀도의 나노막대를 성장시킬 수 있도록 한 것으로서, 예를 들어, 수직형 질화물 반도체 발광 다이오드의 표면에 그래핀을 전사하여 그래핀 시드층을 형성하고, 상기 그래핀 시드층에 고밀도의 산화아연 나노막대를 성장시킴으로써 발광 다이오드의 광추출 효율을 향상시킬 수 있다.
한편, 상기 그래핀 시드층에 상기 산화아연 나노막대를 수열 합성법으로 성장시킬 경우, 성장 기판으로 구성된 그래핀 시드층의 거칠기는 나노막대의 밀도에 상당한 영향을 미치는데, 거칠기가 큰 그래핀 시드층은 높은 표면 에너지를 가지고 있기 때문에, 그 에너지를 줄여주기 위해서 Zn+ 이온과 OH- 이온이 거칠기가 큰 지점에 흡착되어 성장됨에 따라 더욱 밀도가 높은 나노막대를 성장시킬 수 있다. 이를 위해, 그래핀 시드층에 UV/오존 처리 등의 표면처리를 할 수 있으며, 이를 통해 나노막대 성장의 핵생성 지점(nucleation site)으로 작용하는 결함(defect)들이 형성할 수 있다. 이러한 결함에 의해서 질화갈륨 반도체층의 표면 상태와 관계없이 고밀도의 산화아연 나노막대를 형성시킬 수 있고, 활성층에서 발생한 빛을 반도체 외부로 더욱 높은 확률로 추출해낼 수 있다.
상술한 바와 같은 방법으로, 레이저에 의한 데미지로 결정성이 결여되거나 표면 상태가 불균일한 질화갈륨 반도체층의 표면에 그래핀 시드층을 형성하고, UV/오존 처리 등의 표면처리를 하는 것만으로 고밀도의 산화아연 나노막대를 성장시킬 수 있다. 또한, 이러한 방법은 발광소자를 구성하는 질화갈륨 반도체층의 표면에 그래핀을 전사하여 그래핀 시드층을 형성하고, UV/오존 표면처리 등의 표면처리와 같이 간단한 방법으로 구현이 가능하기 때문에 재현성이 있다. 또한, 이러한 방법은 산화아연 나노막대를 수열합성법으로 성장시키므로 저렴하고, 대면적 공정이 가능하며, 현재 널리 사용되고 있는 반도체 공정에 쉽게 적용이 가능한 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명의 일실시예에 따른 발광소자의 제조방법은, 제1형 반도체층, 상기 제1형 반도체층 상에 구비된 활성층, 상기 활성층 상에 구비되어 상기 활성층으로부터 방출된 광을 투과시키는 제2형 반도체층을 포함하여 구성된 발광소자의 제조방법으로서, 상기 제1형 반도체층은 p형 반도체층으로 구성되고, 상기 제2형 반도체층은 n형 반도체층으로 구성될 수 있으며, 상기 발광소자는 수직형 질화물 반도체 발광 다이오드일 수 있다.
이하에서는, p형 반도체층, 활성층, n형 반도체층이 순차적으로 적층된 구조로 구성된 수직형 질화물갈륨 발광 다이오드의 경우를 예로 들어 설명하지만, 다양한 구조의 수직형, 수평형 발광 소자에 본 기술이 적용될 수 있음은 물론이다.
본 발명의 일실시예에 따른 발광소자의 제조방법은, n형 반도체층 상에 그래핀 시드층을 형성하는 단계, 상기 그래핀 시드층에 표면처리를 수행하는 단계, 상기 그래핀 시드층 상에 산화아연 나노막대를 성장시키는 단계 및 상기 산화아연 나노막대 상에 굴절률 조절층을 형성하는 단계를 포함하여 이뤄진다.
예를 들어, 상기 발광소자는, 도 4에 도시된 바와 같이, 지지기판(11), 본딩레이어(12), 확산방지층(13), 보호층(14), 반사형 p전극(15), p형 반도체층(16), 활성층(17), n형 반도체층(18)을 포함하여 구성된 수직형 질화물갈륨 발광 다이오드일 수 있으며, 본 기술은 상술한 바와 같은 구성의 수직형 질화물갈륨 발광 다이오드 이외에도 다양한 형태의 수직형, 수평형 발광 소자에 적용될 수 있음은 물론이다.
한편, 도 6에 도시된 바와 같이, 상기 n형 반도체층(18')의 표면에는 나노 구조물(a)이 형성될 수 있으며, 상기 그래핀 시드층(100)은 상기 나노 구조물(a)의 표면을 포함한 상기 n형 반도체층(18') 상에 형성될 수 있다.
예를 들어, 상기 나노 구조물(a)은 육각기둥 형태 또는 삼각뿔 형태 등 다양한 형태로 상기 n형 반도체층(18')의 표면에서 돌출되도록 형성될 수 있으며, 상기 육각기둥 형태의 나노 구조물은 PCE(photo chemical etching) 과정에 의해 형성될 수 있고, 상기 삼각뿔 형태의 나노 구조물은 나노구조체를 마스크로 하여 건식 식각 과정을 통하여 형성될 수 있다.
한편, 도 5에 도시된 바와 같이, 상기 n형 반도체층(18(과 상기 그래핀 시드층(100)의 사이에 전류 주입 금속층(300)이 더욱 형성될 수 있으며, 상기 전류 주입 금속층(300)은 Ni, Ag, Pt, Au, Ti, Cr 중에서 선택된 중 1종 이상으로 이루어질 수 있고, 상기 전류 주입 금속층(300)의 두께는 1Å ~ 500Å일 수 있다.
먼저, 상기 n형 반도체층(18) 상에 그래핀 시드층(100)을 형성하는 단계에 대하여 설명하도록 한다.
상기 n형 반도체층(18) 상에 형성되는 그래핀 시드층(100)은, 예를 들어, 화학 기상 증착법(chemical vapor deposition method)에 의해 합성된 그래핀으로 구성될 수 있으며, 상기 그래핀 시드층(100)은 상기 n형 반도체층(18) 상에 전사하는 방식으로 형성될 수 있다.
한편, 상기 그래핀 시드층(100)은 금 화합물이 도핑된 형태로 구성될 수 있으며, 예를 들어, 상기 금 화합물은 브롬화 금, 수산화 금, 황화 금 중 어느 하나일 수 있다.
상기 그래핀 시드층(100)에 금 화합물을 도핑하는 방법은, 고속 회전을 통한 원심력으로 금 화합물을 도핑하는 스핀 코팅 또는 초음파를 이용하는 초음파 분산에 의해 도핑될 수 있다.
예를 들어, 초음파 분산을 통해 금 화합물을 도핑하는 경우에, 상기 금 화합물은 유기용매에 혼합되어 초음파 분산기를 이용하여 분산시킴에 따라 도핑될 수 있으며, 상기 유기용매로는 니트로메탄(nitromethane) 또는 메탄올(methanol)을 사용할 수 있다.
상술한 바와 같이, 그래핀 시드층(100)에 금 화합물을 도핑하는 경우에는, 도핑된 금 이온이 산화-환원 작용과 같은 일련의 메카니즘을 통해 그래핀에 금 입자로 남게 되어, 그래핀의 전도성을 향상시키는 효과가 있다는 이점이 있다.
다음으로, 상기 그래핀 시드층(100)에 표면처리를 수행하는 단계에 대하여 설명하도록 한다.
상기 그래핀 시드층(100)에 표면처리를 수행하는 것은 그래핀 시드층(100)의 거칠기를 증가시키기 위한 과정으로서, 상기 그래핀 시드층(100)의 거칠기를 증가시킴에 따라 높은 표면 에너지를 갖도록 하여 고밀도의 나노막대를 성장시킬 수 있다.
즉, 상기 그래핀 시드층(100)의 거칠기를 증가시켜 표면 에너지가 높아지도록 함에 따라 나노막대 성장의 핵생성 지점(nucleation site)으로 작용하는 결함(defect)들이 다수 형성되고, 상기 핵생성 지점을 중심으로 높아진 에너지를 줄여주기 위해 Zn+ 이온과 OH- 이온이 흡착되어 성장됨에 따라 고밀도의 나노막대가 성장될 수 있는 것이다.
상기 그래핀 시드층(100)에 수행하는 표면처리로서, UV 처리, 오존 처리, 산소 플라즈마 처리, 아르곤 플라지마 처리, 질소 플라즈마 처리 중에서 선택된 하나 이상의 처리일 수 있다.
예를 들어, UV 처리의 경우에, 5분 ~ 60 분 동안 처리할 수 있으며, 5분 미만으로 처리할 경우에는 그래핀에 결함이 충분히 형성되지 않아 산화아연 나노막대의 성장이 되지 않는 문제점이 있고, 60 분 초과로 처리할 경우에는 그래핀의 결함 밀도 증가와 산화 현상으로 그래핀의 전도성이 낮아져서 투명전극으로서의 역할을 하지 못하는 문제점이 있다.
상술한 바와 같이, 상기 그래핀 시드층(100)에 표면처리를 수행하는 과정은 상기 그래핀 시드층(100)의 거칠기를 더욱 거칠게 함에 따라 상기 n형 반도체층(18) 상에 성장되는 산화아연 나노막대(200)의 밀도를 더욱 높이기 위한 과정으로서, 이러한 과정은 생략가능하며, 그래핀 시드층(100)의 표면을 처리하지 않고 그래핀 시드층을 성장시킬 수도 있음은 물론이다.
다음으로, 상기 그래핀 시드층(100) 상에 산화아연 나노막대(200)를 성장시키는 단계에 대하여 설명하도록 한다.
상기 그래핀 시드층(100)에 산화아연 나노막대(200)를 성장시키기 위해 수열합성법을 이용할 수 있으며, 상기 산화아연 나노막대(200)의 수열합성을 위한 합성용 수용액은 아연염(Zinc Salt)과 헥사메틸렌테트라아민(hexamethylenetetraamine)을 포함할 수 있다.
이때, 상기 아연염과 상기 헥사메틸렌테트라아민의 몰 비율은 2:1 ~ 1:2인 것이 바람직하며, 상기 아연염과 상기 헥사메틸렌테트라아민을 포함하는 합성용 수용액의 몰 농도는 0.0001M ~ 1M인 것이 바람직하다.
상기 아연염과 상기 헥사메틸렌테트라아민의 몰 비율이 2:1 ~ 1:2을 벗어나는 경우에, 반응하는 화합물의 비율이 맞지 않아 산화아연 나노막대가 비정상적인 형태로 성장하는 문제점이 있다.
상기 아연염과 상기 헥사메틸렌테트라아민을 포함하는 합성용 수용액의 몰 농도가 0.0001M 미만인 경우에는 아연염의 함량 조절이 어렵고 산화아연 나노막대 형성이 잘 되지 않는 문제점이 있고, 1M 초과인 경우에는 산화아연 나노막대의 성장을 위한 소스 소모량이 많아 나노 구조물의 형상 및 크기 조절이 어려운 문제점이 있다.
한편, 상기 산화아연 나노막대(200)의 합성 온도는 60℃ ~ 200℃인 것이 바람직하며, 온도가 60℃미만인 경우에는 아연-하이드록시기 착화합물의 분해반응이 잘 일어나지 않아 산화아연 나노막대 형성이 잘 되지 않는 문제점이 있고, 200℃초과인 경우에는 반응용기 내부의 증기압력이 증가하여 성장 메커니즘이 변할 수 있어 산화아연 나노막대 형성의 조절이 어려운 문제점이 있다.
상술한 바와 같은 방법으로 성장된 산화아연 나노막대(200)의 직경은 대략 10㎚ ~ 3㎛이고, 길이가 대략 10㎚ ~ 20㎛의 크기일 수 있다.
도 3은 기판에 그래핀을 전사한 후 UV/오존으로 표면 처리를 하여 그래핀 시드층(100)을 형성한 영역(도면의 좌측)과, 그래핀 시드층(100)을 형성하지 않은 영역(도면의 우측)에 산화아연 나노막대(200)를 성장시킨 상태를 SEM으로 관찰한 사진이다.
도 3에 도시된 바와 같이, 그래핀 시드층(100)을 형성한 영역은 산화아연 나노막대(200)의 성장을 위한 그래핀 시드층(100)이 씨앗층으로서 기능하여 넓은 면적에 걸쳐서 나노막대가 고밀도로 균일하게 성장되었고, 그래핀 시드층(100)을 형성하지 않은 영역은 나노막대가 거의 성장되지 않은 것을 알 수 있다.
다음으로, 상기 산화아연 나노막대(200) 상에 굴절률 조절층(400)을 형성하는 단계에 대하여 설명하도록 한다.
도 7에 도시된 바와 같이, 상기 그래핀 시드층(100)에 성장된 산화아연 나노막대(200)의 표면 상에 상기 산화아연 나노막대(200)의 굴절률보다 작은 굴절률을 갖는 굴절률 조절층(400)을 형성할 수 있으며, 상기 굴절률 조절층(400)은 MgO, Al2O3 중에서 선택된 중 1종 이상으로 이루어질 수 있다.
상기 굴절률 조절층(400)은 상기 산화아연 나노막대(200)의 굴절률보다 작은 굴절률을 갖도록 형성됨에 따라 광 추출이 더욱 효과적으로 이뤄질 수 있도록 한다.
한편, 상기 굴절률 조절층(400)은 열증착 방법 또는 전자선 증착 방법에 의해 상기 산화아연 나노막대(200)의 표면 상에 형성될 수 있다.
상술한 바와 같이, 상기 산화아연 나노막대(200) 상에 굴절률 조절층(400)을 형성하는 과정은 활성층에서 발생하는 빛의 추출효율을 더욱 높이기 위한 과정으로서, 이러한 과정은 생략가능함은 물론이다.
[실시예 1]
도 4는 본 발명의 일실시예에 따른 발광소자의 제조방법에 의해 제조된 수직형 질화물 갈륨계 발광 다이오드를 도시한 단면도로서, 구체적으로, 질화물갈륨계 수직 발광다이오드에 대해 도시하였다.
먼저, MOCVD(metal-organic chemical vapor deposition)를 이용하여 사파이어 기판(11, 지지기판) 위에 증착된 질화물갈륨계 반도체(16, 17, 18)를 아세톤, IPA(Iso-propanol alcohol) 그리고 탈이온수를 이용하여 세척 후 질소로 건조하는 과정을 실시한다.
그 후 반사형 P-전극(15)을 전자선 증착법을 이용하여 형성하고 Ni, Au, Cu, Ni-Fe 합금 등의 금속 기판 또는 Si, GaAs 등과 반도체 기판 등의 전도성 기판(substrate, 11)를 부착한다.
사파이어가 있는 면으로 248nm의 파장을 갖는 KrF 레이저를 조사하여 사파이어와 GaN 사이를 분리해 냄으로써 도 4와 같은 수직형 질화물갈륨 발광 다이오드를 얻을 수 있다.
각 소자 사이를 건식식각으로 아이설레이션(isolation)한 후, SiO2를 이용하여 패시베이션(passivation)을 진행한다.
여기서 얻어진 n형 질화물 갈륨 반도체층(18) 위에 그래핀을 전사하여 그래핀 시드층(100)을 형성 후, 포토 리소그래피 공정을 통하여 그래핀이 질화물 반도체상에만 형성될 수 있도록 그래핀을 패터닝하고 그 위에 수열합성법을 통하여 산화아연 나노막대(200)를 성장시킨다.
[실시예 2]
도 5는 본 발명의 다른 일실시예에 따른 발광소자의 제조방법에 의해 제조된 수직형 질화물 갈륨계 발광 다이오드를 도시한 단면도로서, n형 질화물 갈륨으로 전류 주입을 향상시키기 위하여 그래핀 시드층(100)과 n형 질화물 갈륨(18) 사이에 전류 주입 금속층(300)을 삽입한 구조이다. 그래핀 시드층(100)과 n형 질화물 갈륨(18) 사이에 Ni, Ag, Ti, Pt, Cr, Au 등의 금속층을 삽입시키면 접촉 저항을 낮게 하여 전류 주입을 향상시킬 수 있다.
[실시예 3]
도 6은 본 발명의 또다른 일실시예에 따른 발광소자의 제조방법에 의해 제조된 수직형 질화물 갈륨계 발광 다이오드를 도시한 단면도로서, 나노구조체(a)가 형성된 n형 질화물 갈륨(18') 상에 그래핀을 전사하여 그래핀 시드층(200)을 형성 후, 추가적인 광추출 효율 향상을 위하여 산화아연 나노막대(200)를 성장시킨 것이다.
PCE 또는 나노스피어 또는 나노 임프린트 기술로 건식 식각한 후 나노구조체(a)가 형성된 n형 질화물 갈륨(18')의 표면에 그래핀 시드층(100)을 형성한 후 나노막대(200)를 성장시키면 추가적인 광추출 효율 향상을 기대할 수 있다.
본 발명은 첨부된 도면을 참조하여 바람직한 실시예를 중심으로 기술되었지만 당업자라면 이러한 기재로부터 본 발명의 범주를 벗어남이 없이 많은 다양하고 자명한 변형이 가능하다는 것은 명백하다. 따라서 본 발명의 범주는 이러한 많은 변형예들을 포함하도록 기술된 특허청구범위에 의해서 해석돼야 한다.
100:그래핀 시드층
200:나노막대
300:전류 주입 금속층
400:굴절률 조절층

Claims (20)

  1. 제1형 반도체층, 상기 제1형 반도체층 상에 구비된 활성층, 상기 활성층 상에 구비되어 상기 활성층으로부터 방출된 광을 투과시키는 제2형 반도체층을 포함하여 구성된 발광소자의 제조방법에 있어서,
    상기 제2형 반도체층 상에 그래핀 시드층을 형성하는 단계; 및
    상기 그래핀 시드층 상에 산화아연 나노막대를 성장시키는 단계;를 포함하며,
    상기 그래핀 시드층은 금 화합물이 도핑된 것을 특징으로 하는 발광소자의 제조방법.
  2. 제1항에 있어서,
    상기 그래핀 시드층 상에 산화아연 나노막대를 성장시키기 이전에,
    UV 처리, 오존 처리, 산소 플라즈마 처리, 아르곤 플라지마 처리, 질소 플라즈마 처리 중에서 선택된 하나 이상의 처리로 상기 그래핀 시드층의 표면을 처리하는 것을 특징으로 하는 발광소자의 제조방법.
  3. 제1항에 있어서,
    상기 그래핀 시드층 상에 산화아연 나노막대를 성장시킨 이후에,
    상기 산화아연 나노막대 상에 굴절률 조절층을 형성하는 것을 특징으로 하는 발광소자의 제조방법.
  4. 제3항에 있어서,
    상기 굴절률 조절층은 상기 산화아연 나노막대의 굴절률보다 작은 것을 특징으로 하는 발광소자의 제조방법.
  5. 제3항에 있어서,
    상기 굴절률 조절층은 MgO, Al2O3 중에서 선택된 중 1종 이상으로 이루어진 것을 특징으로 하는 발광소자의 제조방법.
  6. 삭제
  7. 제1항에 있어서,
    상기 금 화합물은 브롬화 금, 수산화 금, 황화 금 중 어느 하나인 것을 특징으로 하는 발광소자의 제조방법.
  8. 제1항에 있어서,
    상기 제2형 반도체층의 표면에 나노 구조물이 형성되며, 상기 그래핀 시드층은 상기 나노 구조물의 표면을 포함한 상기 제2형 반도체층 상에 형성되는 것을 특징으로 하는 발광소자의 제조방법.
  9. 제1항에 있어서,
    상기 제1형 반도체층은 p형 반도체층이고, 상기 제2형 반도체층은 n형 반도체층이며, 상기 발광소자는 수직형 질화물 반도체 발광 다이오드인 것을 특징으로 하는 발광소자의 제조방법.
  10. 제1형 반도체층, 상기 제1형 반도체층 상에 구비된 활성층, 상기 활성층 상에 구비되어 상기 활성층으로부터 방출된 광을 투과시키는 제2형 반도체층을 포함하여 구성된 발광소자에 있어서,
    상기 제2형 반도체층 상에 형성된 그래핀 시드층; 및
    상기 그래핀 시드층 상에 형성된 산화아연 나노막대;를 포함하며,
    상기 그래핀 시드층은 금 화합물이 도핑된 것을 특징으로 하는 발광소자.
  11. 제10항에 있어서,
    상기 그래핀 시드층은 UV 처리, 오존 처리, 산소 플라즈마 처리, 아르곤 플라지마 처리, 질소 플라즈마 처리 중에서 선택된 하나 이상으로 처리된 것을 특징으로 하는 발광소자.
  12. 제10항에 있어서,
    상기 산화아연 나노막대 상에 형성된 굴절률 조절층;을 더 포함하는 것을 특징으로 하는 발광소자.
  13. 제12항에 있어서,
    상기 굴절률 조절층은 상기 산화아연 나노막대의 굴절률보다 작은 것을 특징으로 하는 발광소자.
  14. 제12항에 있어서,
    상기 굴절률 조절층은 MgO, Al2O3 중에서 선택된 중 1종 이상으로 이루어진 것을 특징으로 하는 발광소자.
  15. 제10항에 있어서,
    상기 산화아연 나노막대의 직경이 10㎚ ~ 3㎛이고, 길이가 10㎚ ~ 20㎛인 것을 특징으로 하는 발광소자.
  16. 삭제
  17. 제10항에 있어서,
    상기 금 화합물은 브롬화 금, 수산화 금, 황화 금 중 어느 하나인 것을 특징으로 하는 발광소자.
  18. 제10항에 있어서,
    상기 제2형 반도체층의 표면에 나노 구조물이 형성되며, 상기 그래핀 시드층은 상기 나노 구조물의 표면을 포함한 상기 제2형 반도체층 상에 형성된 것을 특징으로 하는 발광소자.
  19. 제10항에 있어서,
    상기 제2형 반도체층과 상기 그래핀 시드층의 사이에 전류 주입 금속층이 형성된 것을 특징으로 하는 발광소자.
  20. 제10항에 있어서,
    상기 제1형 반도체층은 p형 반도체층이고, 상기 제2형 반도체층은 n형 반도체층이며, 상기 발광소자는 수직형 질화물 반도체 발광 다이오드인 것을 특징으로 하는 발광소자.
KR1020130138398A 2013-11-14 2013-11-14 발광소자의 제조방법 및 그에 의해 제조된 발광소자 KR101517551B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130138398A KR101517551B1 (ko) 2013-11-14 2013-11-14 발광소자의 제조방법 및 그에 의해 제조된 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130138398A KR101517551B1 (ko) 2013-11-14 2013-11-14 발광소자의 제조방법 및 그에 의해 제조된 발광소자

Publications (1)

Publication Number Publication Date
KR101517551B1 true KR101517551B1 (ko) 2015-05-06

Family

ID=53393836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130138398A KR101517551B1 (ko) 2013-11-14 2013-11-14 발광소자의 제조방법 및 그에 의해 제조된 발광소자

Country Status (1)

Country Link
KR (1) KR101517551B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160131591A (ko) * 2015-05-08 2016-11-16 울산과학기술원 태양전지의 비반사막 제조방법
US10347791B2 (en) 2015-07-13 2019-07-09 Crayonano As Nanowires or nanopyramids grown on graphitic substrate
US10714337B2 (en) 2015-07-31 2020-07-14 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
US10861696B2 (en) 2010-12-13 2020-12-08 Norwegian University Of Science And Technology Compositions comprising epitaxial nanowires on graphene substrates and methods of making thereof
US11239391B2 (en) 2017-04-10 2022-02-01 Norwegian University Of Science And Technology (Ntnu) Nanostructure
US11257967B2 (en) 2012-06-21 2022-02-22 Norwegian University Of Science And Technology (Ntnu) Solar cells
US11261537B2 (en) 2013-06-21 2022-03-01 Norwegian University Of Science And Technology (Ntnu) III-V or II-VI compound semiconductor films on graphitic substrates
US11594657B2 (en) 2015-07-13 2023-02-28 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100113884A (ko) * 2009-04-14 2010-10-22 금오공과대학교 산학협력단 산화아연 나노구조물을 포함하는 수직형 발광다이오드의 제조방법
KR20110061492A (ko) * 2009-12-01 2011-06-09 삼성전자주식회사 그라펜 및 무기물의 적층 구조체 및 이를 구비한 전기소자
KR20120077596A (ko) * 2010-12-30 2012-07-10 포항공과대학교 산학협력단 산화아연 나노막대 마스크를 이용한 발광다이오드의 제조방법
KR101309308B1 (ko) * 2010-04-14 2013-09-17 서울대학교산학협력단 전자소자와 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100113884A (ko) * 2009-04-14 2010-10-22 금오공과대학교 산학협력단 산화아연 나노구조물을 포함하는 수직형 발광다이오드의 제조방법
KR20110061492A (ko) * 2009-12-01 2011-06-09 삼성전자주식회사 그라펜 및 무기물의 적층 구조체 및 이를 구비한 전기소자
KR101309308B1 (ko) * 2010-04-14 2013-09-17 서울대학교산학협력단 전자소자와 그 제조방법
KR20120077596A (ko) * 2010-12-30 2012-07-10 포항공과대학교 산학협력단 산화아연 나노막대 마스크를 이용한 발광다이오드의 제조방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861696B2 (en) 2010-12-13 2020-12-08 Norwegian University Of Science And Technology Compositions comprising epitaxial nanowires on graphene substrates and methods of making thereof
US11257967B2 (en) 2012-06-21 2022-02-22 Norwegian University Of Science And Technology (Ntnu) Solar cells
US11261537B2 (en) 2013-06-21 2022-03-01 Norwegian University Of Science And Technology (Ntnu) III-V or II-VI compound semiconductor films on graphitic substrates
KR20160131591A (ko) * 2015-05-08 2016-11-16 울산과학기술원 태양전지의 비반사막 제조방법
KR101684947B1 (ko) * 2015-05-08 2016-12-09 울산과학기술원 태양전지의 비반사막 제조방법
US10347791B2 (en) 2015-07-13 2019-07-09 Crayonano As Nanowires or nanopyramids grown on graphitic substrate
US11264536B2 (en) 2015-07-13 2022-03-01 Crayonano As Nanowires or nanopyramids grown on a graphene substrate
US11594657B2 (en) 2015-07-13 2023-02-28 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors
US10714337B2 (en) 2015-07-31 2020-07-14 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
US11450528B2 (en) 2015-07-31 2022-09-20 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
US11239391B2 (en) 2017-04-10 2022-02-01 Norwegian University Of Science And Technology (Ntnu) Nanostructure

Similar Documents

Publication Publication Date Title
KR101517551B1 (ko) 발광소자의 제조방법 및 그에 의해 제조된 발광소자
US9202975B2 (en) Light emitting diode including graphene layer
US8957427B2 (en) Successive ionic layer adsorption and reaction process for depositing epitaxial ZnO on III-nitride-based light emitting diode and light emitting diode including epitaxial ZnO
US9190565B2 (en) Light emitting diode
KR101089123B1 (ko) 무기 반도체 물질의 나노구조물, 전자 디바이스, 화합물 반도체 물질의 나노구조물 제조 방법, 및 전자 디바이스 제조 방법
KR20110040676A (ko) 나노로드 발광 다이오드 및 이의 제조방법
Norek Approaches to enhance UV light emission in ZnO nanomaterials
US20140306256A1 (en) Light emitting diode
Kim et al. Enhanced surface and optical properties of colloidal silver nano-particles on GaN-based light-emitting diodes by a localized surface plasmon resonance effect using a low-cost metal-assisted chemical etching method
CN110416372A (zh) 一种面向micro-LED应用的无损微纳结构的制备方法
Park et al. Nanostructural effect of ZnO on light extraction efficiency of near-ultraviolet light-emitting diodes
CN112713227A (zh) 一种提高紫外AlInGaN发光二极管TM模出光效率的方法
CN102214748A (zh) 一种氮化镓基垂直结构led外延结构及制造方法
TWI585999B (zh) 金屬顆粒層之製備及使用其所製造之發光裝置
KR20100113876A (ko) 산화아연 나노구조물을 포함하는 발광다이오드의 제조방법
Lin et al. Characterization of the well-aligned ZnO nanorod structure on a pulsed laser deposited AlZnO seed layer
KR100621918B1 (ko) 투명 전도성 나노막대를 전극으로 포함하는 발광소자
CN109166953B (zh) 一种发光二极管芯片及其制作方法
CN113471340A (zh) 一种基于局域表面等离激元耦合增强的MIS结构的超快micro-LED及其制备方法
KR20150138890A (ko) 절연막을 이용한 표면 플라즈몬 공명 기반 발광 다이오드 제조방법
KR20100113884A (ko) 산화아연 나노구조물을 포함하는 수직형 발광다이오드의 제조방법
Miao et al. Synthesis and random laser application of ZnO nano-walls: a review
KR102128835B1 (ko) 그래핀 양자점 광증폭 발광소자를 포함하는 자동차 전장 부품
CN109360874B (zh) 基于石墨烯及多环银纳米薄膜电极的发光器件及其制备方法
KR102118907B1 (ko) 발광 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 5