KR101309308B1 - 전자소자와 그 제조방법 - Google Patents

전자소자와 그 제조방법 Download PDF

Info

Publication number
KR101309308B1
KR101309308B1 KR1020110034856A KR20110034856A KR101309308B1 KR 101309308 B1 KR101309308 B1 KR 101309308B1 KR 1020110034856 A KR1020110034856 A KR 1020110034856A KR 20110034856 A KR20110034856 A KR 20110034856A KR 101309308 B1 KR101309308 B1 KR 101309308B1
Authority
KR
South Korea
Prior art keywords
carbon layer
thin film
nanostructure
electronic device
layer
Prior art date
Application number
KR1020110034856A
Other languages
English (en)
Other versions
KR20110115105A (ko
Inventor
이규철
정건욱
이철호
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Publication of KR20110115105A publication Critical patent/KR20110115105A/ko
Priority to PCT/KR2012/002886 priority Critical patent/WO2012141561A2/ko
Priority to US14/110,400 priority patent/US20140021444A1/en
Application granted granted Critical
Publication of KR101309308B1 publication Critical patent/KR101309308B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 전자소자와 그 제조방법에 관한 것이다. 본 발명에 의하면, 그래핀(graphene) 또는 그래파이트(graphite)를 포함하는 탄소층, 상기 탄소층 위에 형성된 박막, 및 상기 탄소층 상에 마련된 나노 구조물을 포함하며, 상기 박막은 상기 나노 구조물을 덮는 것을 특징으로 하는 전자소자가 제공된다.

Description

전자소자와 그 제조방법{ELECTRONIC DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 전자소자와 그 제조방법에 관한 것이다.
그래핀(graphene)은 탄소원자들이 서로 연결되어 벌집모양의 2차원 평면 구조를 갖는 소재이다. 그래핀을 실험적으로 얻는 방법은, 2004년 맨체스터 대학(Manchester University)의 가임(Ander K. Geim) 등이 그래파이트로부터 그래핀을 역학적으로 분리해낸 것이 최초로 알려져 있으며, 그 이후 그래핀의 물리적, 화학적 성질에 대한 연구가 이어지고 있다. 최근에는 화학기상증착법(CVD)을 이용하여 30인치에 이르는 대형 기판에 그래핀을 성장하는 기술도 등장하였다. 이러한 그래핀이 두 층 이상 층상구조를 가지는 것이 그래파이트(graphite), 즉 흑연이다. 즉, 그래파이트의 한 층만을 분리하면 그래핀이 된다.
그래핀은 열 및 전기 전도도가 매우 우수하고, 화학적/기계적 안정성이 뛰어나며, 투명하다. 또한, 그래핀은 전자 이동도가 높고, 비저항이 낮으며, 표면적이 넓고, 상업적인 면에서도 탄소나노튜브(carbon nanotube)보다 유리하다. 또한, 그래핀 또는 그래핀을 포함하는 층상 구조의 그래파이트는 원래의 기판으로부터 쉽게 분리되어 다른 기판으로 이동(전이; transfer)할 수 있다.
이와 같이 그래핀이 우수한 물리, 화학적인 특성을 갖고 있음에도 불구하고, 그래핀을 전자소자로 이용하는 데에는 제한이 있었다. 특히, 그래핀의 표면은 화학적으로 매우 안정하고 반응성이 떨어지기 때문에, 그래핀 상에 구조물 또는 박막을 성장시키기가 매우 힘들었다. 따라서, 그래핀 상에 다양한 기능성 박막을 형성한 소자를 집적하여, 광소자 또는 메모리 소자 등의 각종 전자소자를 제조하는 것이 곤란하였다.
본 발명은 전술한 배경기술 하에서 도출된 것으로, 그래핀을 포함한 탄소층 상에 박막을 형성한 전자소자 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나, 본원이 해결하고자 하는 과제는 이상에서 기술한 과제로 제한되지 않으며, 기술되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 기술적 과제를 해결하기 위한 본 발명의 일실시예에 의하면, 그래핀(graphene) 또는 그래파이트(graphite)를 포함하는 탄소층; 상기 탄소층 위에 형성된 박막; 및 상기 탄소층 상에 마련된 나노 구조물을 포함하며, 상기 박막은 상기 나노 구조물을 덮는 것을 특징으로 하는 전자소자가 제공된다.
본 발명의 다른 실시예에 의하면, 그래핀 또는 그래파이트를 포함하는 탄소층; 상기 탄소층 위에 형성된 박막; 및 상기 박막 상에 형성된 드레인 전극을 포함하며, 상기 탄소층 상에 마련된 나노 구조물을 더 포함하며, 상기 박막은 상기 나노 구조물을 덮는 것을 특징으로 하는 전자소자가 제공된다.
본 발명의 또 다른 실시예에 의하면, 그래핀 또는 그래파이트를 포함하는 탄소층; 상기 탄소층 위에 형성된 박막; 및 상기 박막 상에 형성된 소스 전극을 포함하며, 상기 탄소층 상에 마련된 나노 구조물을 더 포함하며, 상기 박막은 상기 나노 구조물을 덮는 것을 특징으로 하는 전자소자가 제공된다.
본 발명의 또 다른 실시예에 의하면, 그래핀 또는 그래파이트를 포함하는 탄소층; 상기 탄소층 위에 형성된 박막; 및 상기 박막 상에 형성된 소스 전극, 드레인 전극 및 게이트 전극을 포함하며, 상기 탄소층 상에 마련된 나노 구조물을 더 포함하며, 상기 박막은 상기 나노 구조물을 덮는 것을 특징으로 하는 전자소자가 제공된다.
본 발명의 또 다른 실시예에 의하면, 그래핀 또는 그래파이트를 포함하는 탄소층을 마련하는 단계; 상기 탄소층 상에 나노 구조물을 형성하는 단계; 및 상기 나노 구조물을 덮는 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 전자소자의 제조방법이 제공된다.
본 발명의 실시예에 의한 전자소자 및 그 제조방법에 의하면, 그래핀 또는 그래파이트를 포함하는 탄소층 상에 박막을 형성함으로써, 광소자나 메모리 소자 등의 각종 전자소자를 제조할 수 있게 된다. 이러한 전자소자에서는 탄소층이 하층 기판과 분리되어 다른 기판에 부착될 수 있다. 또한, 금속촉매를 사용하지 않아도 불순물이 적은 고순도/고품질의 전자소자를 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 탄소층 상에 수직으로 박막이 성장된 전자소자를 나타낸 도면.
도 2 내지 도 6은 본 발명의 실시예에 따른 탄소층 상의 박막이 하나 이상의 나노 구조물을 포함하는 구성을 나타낸 도면.
도 7은 본 발명의 실시예에 따른 전자소자를 구성하는 나노 구조물의 표면을 균일하게 덮은 다층 필름층의 구성을 나타낸 도면.
도 8 내지 도 9는 본 발명의 실시예에 따른 탄소층 상에 하나 이상의 소정의 모양(원, 삼각형, 사각형, 오각형, 육각형 및 선을 포함)을 가지는 식각부를 나타낸 도면.
도 10은 본 발명의 실시예에 따른 식각부가 박막이 성장하는 씨드층으로 작용하는 예를 나타낸 도면.
도 11은 본 발명의 실시예에 따른 식각부에서 성장한 나노 구조물이 박막의 씨드층으로 작용하는 예를 나타낸 도면.
도 12은 본 발명의 실시예에 따른 식각부에서 성장한 박막이 복수의 박막들을 포함하는 예를 나타낸 도면.
도 13 내지 도 15는 본 발명의 실시예에 따른 탄소층과 박막 사이에 하나 이상의 개구부를 가지는 마스크층이 구성되는 예를 나타낸 도면.
도 16은 본 발명의 실시예에 따른 전자소자를 구성하는 박막을 균일하게 덮은 다층 필름층을 나타낸 도면.
도 17은 본 발명의 실시예에 따른 다층 필름층이 박막과 복수의 접합부를 형성하는 예를 나타낸 도면.
도 18은 본 발명의 실시예에 따른 접합부가 양자 우물 구조를 형성하는 예를 나타낸 도면.
도 19은 본 발명의 실시예에 따른 접합부가 p-n 접합부를 형성하는 예를 나타낸 도면.
도 20 내지 도 24는 본 발명의 실시예에 따른 전자소자를 개략적으로 나타낸 도면.
도 25 내지 도 26은 본 발명의 실시예에 따른 전자소자가 탄소층, 박막, 드레인 전극, 소스 전극 및 게이트 전극을 포함하는 예를 나타낸 도면.
도 27 내지 도 28은 본 발명의 실시예에 따른 전자소자가 탄소층, 박막, 유전체, 드레인 전극, 소스 전극 및 게이트 전극을 포함하는 예를 나타낸 도면.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 다른 부분 "상"에 존재한다고 할 때, 이는 어떤 부분이 다른 부분의 바로 위에(즉, 접촉하여) 존재하는 경우뿐 아니라, 그 중간에 다른 부재가 존재하는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1에 도시한 바와 같이, 전자소자는 탄소층(10) 및 이 탄소층(10) 상에 형성된 박막(20)을 포함하며, 탄소층(10)의 하부에는 기판(30)이 마련될 수 있다. 본 발명에 있어서 전자소자는 메모리소자, 검출소자, 다이오드, 트랜지스터, 발광소자, 수광소자, 태양전자소자 등을 포함하는 각종의 디바이스, 또는 이들 디바이스의 일부 부분을 칭하는 개념으로 이해되어야 한다
탄소층(10)은 그래핀(graphene) 또는 그래파이트(graphite)를 포함한다. 그래핀은 탄소원자가 서로 연결돼 벌집모양의 평면구조를 갖는 하나의 층으로 이루어진다. 그래핀은 다양한 구조를 가질 수 있는데, 이러한 구조는 그래핀 내에 포함될 수 있는 5 원환 및/또는 7 원환의 함량에 따라 달라질 수 있다. 전술한 바와 같이, 그래파이트는 그래핀이 두 층 이상 층상구조를 가지는 것으로 이해할 수 있다.
박막(20)은 탄소층(10) 상에 형성될 수 있다. 박막(20)의 내부에는 나노 구조물(40)이 인입되며, 이에 대해서는 후술하기로 한다. 박막(20)의 두께는 예컨대 10nm 내지 100μm일 수 있으며, 금속 또는 반도체 물질로 이루어질 수 있다.
탄소층(10)은 기판(30) 상에 위치할 수 있다. 그러나, 탄소층(10)이 충분한 기계적 강도를 갖는 경우 기판(30)이 반드시 필요한 것은 아니며, 이 경우 별도의 기판(30)을 두지 않고 탄소층(10) 자체가 기판의 역할을 하게 할 수도 있다.
또한, 탄소층(10)은 기판(30)과 분리가능할 수 있다. 이로써, 탄소층(10) 및 그 상측의 구조물은 기판(30)과 분리되어 전이(transfer)될 수 있다. 이는 전자소자의 제조시 매우 유리하다. 예컨대, 전자소자의 종류에 따라서 기판(30)의 선택에 제약이 생길 수 있다. 그러나 그래핀은 쉽게 분리되어 전이 가능하므로, 기판(30) 선택의 제약이 없다. 즉, 그래핀 및 그 위의 구조물을 원래의 기판(30)과 분리하여 원하는 특성을 갖는 다른 기판 상으로 전이할 수 있다. 예컨대, 유연하고 변경 가능한 고분자 기판이라든가, 투명한 기판, 또는 열전도성이 우수한 기판으로 옮기는 등의 전이가 자유롭다. 탄소층(10)과 기판(30)은 역학적 힘만으로도 분리될 수 있으며, 이를 역학적 리프트오프(mechanical lift-off)라 한다. 탄소층(10) 및 그 상측의 구조물들을 역학적 리프트 오프에 의해 기판으로부터 분리하여 다른 기판, 예컨대 사파이어 기판, 유리 기판, 금속 기판, 및 수지 기판으로 전이할 수 있다. 한편, 탄소층(10)이 복수층의 그래핀(즉, 그래파이트)을 포함할 경우, 탄소층(10)이 각각 한 층이상의 그래핀을 포함하는 2개 이상의 부분으로 분리되는 것도 가능하다.
기판(30)은 금속, 유리, 수지 등의 어떠한 재료도 가능하다. 예컨대, 기판(30)의 재료로서, 실리콘, 실리콘카바이드, 비소화갈륨, 스피넬, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 산화알루미늄, 산화티타늄, 사파이어, 쿼츠, 파이렉스를 사용할 수 있으나, 이러한 재료로 한정되는 것은 아니다.
도 2에 도시한 바와 같이, 탄소층(10) 상의 박막(20)은 하나 이상의 나노 구조물(40)을 포함할 수 있다.
나노 구조물(40)은 박막(20)이 성장하는 씨드층으로 작용할 수 있으며, 탄소층(10) 상의 임의의 지점에 마련될 수 있다. 나노 구조물(40)은 탄소층(10)에서 상측으로 성장하여 형성될 수 있다. 이는 나노 구조물(40)이 탄소층(10)에 대해 반드시 수직으로 형성되어야 하는 것이 아니라, 나노 구조물(40)이 탄소층(10)과 접하는 부분을 시점으로 하여, 탄소층(10)의 판면에 대해 상방으로 쌓아가기(bottom-up) 방법에 의해 임의의 방향으로 형성될 수 있다는 것을 의미한다. 물론, 나노 구조물(40)이 탄소층(10)의 판면에서 수직으로 연장되도록 형성되는 것도 가능하다.
쌓아가기 방법에 의해 제조된 나노 구조물(40)은 탄소층(10)과의 물질 상수(격자 상수나 열팽창 계수 등)의 차이에도 불구하고, 매우 낮은 전위 밀도를 가진 우수한 결정질로 성장할 수 있다. 따라서, 박막 증착과 식각 공정에 기반한 깎아내기(top-down) 방법으로 제조된 구조물보다 우수한 결정성과 전기적 및 광학적 성질을 가진다. 따라서, 전기적 성질 및 광학적 성질이 우수한 전자소자의 제조가 가능하다.
나노 구조물(40)은 대략 마이크로(micro) 또는 나노(nano) 스케일의 구조물로서, 그 크기 또는 형상에 특별한 제한이 있는 것은 아니다. 예컨대, 나노 구조물(40)의 직경(두께 포함)은 1nm 내지 500nm일 수 있으며, 나노 구조물(40)의 높이는 10nm 내지 100μm일 수 있다. 또한, 나노 구조물(40)의 직경(두께 포함)에 대한 길이의 비는 1 내지 1000일 수 있다. 본 발명에 있어서 "나노 구조물"은 반드시 나노 사이즈의 구조물로만 한정되는 것은 아니며, 나노 스케일에서의 독특한 특성을 지니며, 미세 전자소자를 형성할 수 있는 정도의 크기와 기능을 갖는다면, 나노 사이즈보다 다소 크거나 작은 구조물도 포함하는 것으로 이해해야 한다.
도 3 내지 도 6에 도시된 바와 같이, 나노 구조물(40)은 예컨대 나노 막대(41)(도 3 참조), 나노 바늘(42)(도 4 참조), 나노 튜브(43)(도 5 참조) 및 나노 벽(44)(도 6 참조)일 수 있으며, 이들의 조합일 수도 있다. 그러나, 나노 구조물(40)의 형상이 이러한 예로 한정되는 것은 아니다.
나노 구조물(40)의 재료는 금속 또는 반도체일 수 있으나, 특별히 한정되지는 않으며, 예컨대 산화아연, 산화아연마그네슘, 산화아연카드뮴, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 산화아연마그네슘망간, 질화갈륨, 잘화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨일 수 있다.
박막(20)은 나노 구조물(40)을 덮도록(피복하도록) 형성된다. 즉, 박막(20) 내에 나노 구조물(40)이 인입되어 있는 형태가 되며, 나노 구조물(40)은 박막(20)을 형성하기 위한 씨드(seed)층의 역할을 하게 된다. 그래핀 또는 그래파이트 상에 박막을 적층하는 것은 매우 힘드나, 그래핀 또는 그래파이트 상에 나노 구조물(40)을 형성하고, 이 나노 구조물(40)을 씨드로 하여 박막(20)을 형성하면 전자소자의 제조가 매우 용이해진다.
박막(20)은 금속 또는 반도체 물질로 이루어질 수 있다. 예컨대, 박막(20)의 재료는 질화갈륨 등의 질화물, 산화아연 등의 산화물 등이 될 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 박막(20)은 반도체 물질인 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨으로 제조될 수 있으나, 이러한 재료로 한정되는 것은 아니다. 박막(20)은, 나노 구조물(40)과의 정합을 위해 결정구조 및 격자상수가 나노 구조물(40)과 유사한 재료로 제조되는 것이 바람직하다.
도 7에 도시한 바와 같이, 전자소자를 구성하는 나노 구조물(40)은 표면을 덮은 다층 필름층(50)을 더 포함할 수 있다. 다층 필름층(50)은 전자소자의 기능을 구현하기 위한 기능층이거나 절연층일 수 있다. 다층 필름층(50)은 0.1nm ~ 100μm의 두께를 가질 수 있다.
한편, 탄소층(10) 상에는 나노 구조물(40)이 성장하는 씨드층인 데미지(damage)가 형성될 수 있다. 데미지의 형성에 대해서는 후술하기로 한다. 데미지는 식각부일 수 있으며, 그 형상에는 특별한 제한이 없으나, 예컨대, 도 8 내지 9에 도시한 바와 같이, 원, 삼각형, 사각형, 오각형, 육각형 및 선 형상일 수 있다. 데미지는 복수의 식각부로 형성될 수 있으며, 각 식각부 사이의 거리는 예컨대 1nm 내지 10μm일 수 있다. 복수의 식각부는 서로 상이한 형상을 가질 수 있다.
도 10에 도시한 바와 같이, 데미지는 박막(20)이 성장하는 씨드층으로 직접 작용할 수 있으며, 도 11에 도시한 바와 같이, 데미지에서 성장한 나노 구조물(40)이 박막(20)의 씨드층으로 작용할 수도 있다.
또한, 도 12에 도시한 바와 같이, 데미지에서 성장한 박막(20)은 서로 이격된 복수의 박막으로 형성될 수도 있다.
또한, 도 13 내지 15에서 도시한 바와 같이, 전자소자는 탄소층(10)과 박막(20) 사이에 하나 이상의 개구부를 가지는 마스크층을 더 포함할 수 있다. 도 13 내지 15에는 탄소층(빗금으로 표시)과 마스크층만이 도시되어 있으며, 이 마스크층 상의 개구부를 통해 나노 구조물(40)이 상측 방향으로 성장될 수 있다. 마스크층의 개구부는 임의의 형상을 가질 수 있으며, 예컨대 원, 삼각형, 사각형, 오각형, 육각형 및 선 형상일 수 있다. 마스크층의 개구부는 복수개 형성될 수 있으며, 개구부 사이의 거리는 예컨대 1nm 내지 10μm일 수 있다.
도 16에 도시한 바와 같이, 박막(20) 상에는 다층 필름층(50)이 형성될 수 있다. 다층 필름층(50)은 박막(20)을 균일하게 피복할 수 있으며, 그 두께에 특별한 제한은 없으나, 예컨대 0.1nm ~ 1000nm일 수 있다.
도 17에 도시한 바와 같이, 다층 필름층(50)은 박막(20)과 복수의 접합부를 형성할 수 있다. 다층 필름층(50)과 박막(20)의 접합부는 도 18에 도시한 바와 같이 양자 우물 구조일 수 있으며, 이 경우 다층 필름층(50)은 밴드갭이 작은 물질이며 박막(20)은 밴드갭이 큰 물질로 형성된다. 다층 필름층(50)과 박막(20)의 접합부는 도 19에 도시한 바와 같이 p-type 물질(60)과 n-type 물질(61)로 구성되는 p-n 접합부를 형성할 수 있다. 양자 우물 구조 및 p-n 접합부의 구조, 기능, 재료, 및 형성 방법 등은 종래 잘 알려져 있으므로, 상세한 설명은 생략하기로 한다.
이상 본 발명의 일실시예에 의한 전자소자의 구성을 설명하였으며, 이하에서는 도 1 내지 도 19를 참조하여 전자소자의 제조방법을 설명하기로 한다.
먼저, 그래핀 또는 그래파이트을 포함하는 탄소층(10)이 상측에 형성된 기판(30)을 준비하고, 탄소층(10) 상에 마스크층을 도포한다(도 1 및 도 13 참조). 기판(30) 상에 탄소층(10)을 형성하는 방법은 화학기상증착법(CVD)일 수 있으나, 이러한 방법으로 한정되는 것은 아니다. 예컨대, 그래파이트로부터 물리적 또는 화학적으로 그래핀을 분리하여 사용할 수도 있다. 한편, 화학기상증착법으로는 일반적인 CVD법 이외에도, RTCVD(급속가열 화학기상증착법, PECVD(플라즈마 화학기상증착법), ICPCVD(유도결합형 플라즈마 화학기상증착법), MOCVD(유기금속 화학기상증착법) 등이 사용될 수 있다.
한편, 본 실시예에서는 기판(30) 상에 탄소층(10)이 위치하는 것으로 설명하였으나, 기판(30)을 사용하지 않고 탄소층(10) 자체를 기판으로서 사용하는 것도 가능하다.
다음으로, 마스크층을 패터닝하여 복수개의 개구부를 형성한다(도 13 내지 15 참조). 마스크층을 패터닝하는 방법은 반도체 제조공정에서 잘 알려져 있으며, 예컨대 전자빔 리소그래피(e-beam lithography), 포토리소그래피(photolithography), 레이저 간섭 리소그래피(laser interference lithography) 또는 나노임프린트(nanoimprint) 등의 방법을 사용할 수 있다. 또한, 양극산화알루미늄(anodic aluminum oxide) 또는 블록공중합체(block copolymer) 등의 탬플릿(template)을 이용한 패터닝 방법도 사용할 수 있다.
다음으로, 마스크층에 형성된 개구부를 통해 탄소층(10)의 표면에 데미지(damage)를 생성시킨다(도 8 및 9 참조). 데미지를 생성하는 방법으로는 가스 플라즈마를 사용하거나 이온빔(ion beam), 전자빔, 양성자빔, 또는 중성자빔을 사용하는 방법이 있으나, 이에 한정되는 것은 아니다. 가스 플라즈마에 이용되는 가스의 종류로는 O2, N2, Cl2, H, Ar, CF4, SF6, BCl3, 오존 등이 있으나, 이에 한정되는 것은 아니다.
다음으로, 데미지로부터 나노 구조물(40)를 성장시킨 후, 마스크층을 제거한다(도 2 및 4 참조). 즉, 데미지는 나노 구조물(40)을 성장시키는 씨드층이 된다.
탄소층(10) 상에 나노 구조물(40)를 성장시키는 방법으로는, 유기금속 화학기상증착법을 포함하는 화학기상증착법(CVD), 스퍼터링(sputtering), 열 또는 전자빔 증발법(thermal or electron beam evaporation), 펄스레이저 증착법(pulse laser deposition) 등과 같은 물리적 성장법, 및 금과 같은 금속촉매를 이용하는 기상 이송법(vapor-phase transport process) 등을 사용할 수 있다. 무촉매 유기금속 화학기상증착법(catalyst-free MOCVD)을 사용할 경우, 촉매를 사용하지 않음으로 인해 촉매에 의한 오염을 방지할 수 있으며, 전기적, 광학적 성능이 우수한 나노 구조물(40)의 제조가 가능하다.
이와 같이, 그래핀 또는 그래파이트를 포함하는 탄소층(10)의 표면에 인위적으로 데미지를 줌으로써, 이 데미지를 기점으로 핵성성(nucleation) 및 성장(growth)이 일어나게 된다. 따라서, 그래핀 상에 나노 구조물(40)을 생성하는 것이 가능할 뿐만 아니라, 나노 구조물(40)의 위치 및 밀도 조절도 용이하게 이루어진다.
한편, 지금까지는 패터닝 및 데미지의 생성을 통해 나노 구조물(40)의 위치 및 밀도 조절을 행하였으나, 반드시 이러한 방법을 행할 필요가 있는 것은 아니다. 예컨대, 마스크층을 사용하지 않고 탄소층(10) 상에 직접 가스 플라즈마 식각을 행하여 무작위적으로 탄소층(10)에 데미지를 형성하는 것도 가능하다. 또한, 마스크층을 사용하지 않고 탄소층(10) 상에 이온빔을 주사하는 것도 가능하며, 이 경우 이온빔의 주사 위치를 조절하면 마스크층을 사용하지 않고서도 나노 구조물(40)의 위치 및 밀도 조절을 행하는 것이 가능하다.
또한, 반드시 탄소층(10) 상에 데미지를 생성시켜 이를 기점으로 나노 구조물(40)을 성장시켜야 하는 것도 아니다. 예컨대, 온도 및 압력 등의 공정 조건을 적절히 선택함으로써 탄소층(10) 상에 직접 나노 구조물(40)을 성장시키는 것도 가능하다.
다음으로, 나노 구조물(40)을 완전히 피복하도록 박막(20)을 형성한다(도 2 참조). 박막(20)의 형성 방법은 예컨대 화학적기상증착법일 수 있으며, 이러한 박막 형성 방법은 종래 잘 알려져 있으므로 상세한 설명은 생략한다.
이하에서는 도 20 내지 도 28을 참조하여 본 발명의 다른 실시예에 따른 전자소자를 설명하기로 한다. 본 실시예에서는 박막(20)의 상측 또는 하측에 소스 전극, 드레인 전극, 게이트 전극 등이 형성되며, 탄소층(10) 상에 박막(20)을 형성하는 방법은 앞의 실시예와 동일하므로 중복되는 설명은 생략한다. 또한, 소스 전극 등을 형성하는 방법은 종래 잘 알려져 있으므로, 본 실시예에 관련하여 전자소자의 제조방법을 따로 설명하지는 않는다.
또한, 본 실시예에서는 편의상 소스 전극, 드레인 전극 등의 용어를 사용하여 표현하였으나, 이들이 반드시 트랜지스터용 전극인 것은 아니다. 즉, 소스 전극과 드레인 전극은 단순히 전극의 명칭을 구별하기 위해 사용되는 경우도 있으며, 이 경우 예컨대 소스 전극은 제1 전극을, 드레인 전극은 제2 전극을 의미하기도 한다. 따라서, 이하의 실시예에서 나타내는 전자소자는 발광소자, 수광소자, 검출소자, 메모리소자, 트랜지스터, 다이오드 등에 폭넓게 적용될 수 있는 것으로 이해되어야 한다.
도 20 내지 23에서 도시한 바와 같이, 전자소자는 그래핀 또는 그래파이트를 포함하는 탄소층(10), 박막(20), 드레인 전극(70), 및 소스 전극(80)을 포함한다.
도 20에 도시된 바와 같이, 전자소자는 소스 전극(80), 소스 전극(80) 상에 형성된 탄소층(10), 탄소층(10) 상에 형성된 박막(20), 및 박막(20) 상에 형성된 드레인 전극(70)으로 이루어질 수 있다.
또한, 도 21에 도시한 바와 같이, 전자소자는 탄소층(10), 탄소층(10) 상에 형성된 소스 전극(80), 소스 전극(80) 상에 형성된 박막(20), 박막(20) 상에 형성된 드레인 전극(70)으로 이루어질 수도 있다.
또한, 도 22에 도시한 바와 같이, 전자소자는 단부가 마련된 탄소층(10), 탄소층(10)의 상측에 형성된 드레인 전극(70), 이 드레인 전극(70)과 이격되어 탄소층(10)의 단부 상에 형성된 소스 전극(80)으로 이루어질 수도 있다.
이와 같이, 소스 전극(80)은 탄소층(10) 위 또는 아래, 또는 박막(20) 위에 위치할 수 있다. 그러나, 탄소층(10) 자체를 소스 전극(80)으로서 사용할 수도 있다(도 23 참조). 또한, 탄소층(10)을 패터닝하여 하나의 전자소자에 하나의 소스 전극(80)을 형성할 수도 있으며, 이 경우 소스 전극(80)들은 상호 전기적으로 절연되므로, 각각의 전자소자에 인가되는 전압을 조절할 수 있다.
도 24에서 도시한 바와 같이, 전자소자는 그래핀 또는 그래파이트를 포함하는 탄소층(10), 박막(20), 드레인 전극(70), 및 소스 전극(80)을 포함할 수 있으며, 여기서 박막(20) 위에는 소스 전극(80)이 위치하고, 드레인 전극(70)은 탄소층(10) 위 또는 아래에 위치할 수 있다. 또한 , 탄소층(10) 자체가 소스 전극(80)으로서 사용될 수도 있다.
도 25 내지 26에서 도시한 바와 같이, 전자소자는 그래핀 또는 그래파이트를 포함하는 탄소층(10), 박막(20), 드레인 전극(70), 소스 전극(80) 및 게이트 전극(90)을 포함할 수 있다. 각 전극(드레인 전극(70), 소스 전극(80), 게이트 전극(90))은 박막(20) 위에 위치할 수 있으며, 탄소층(10)은 패터닝되어 드레인 전극(70), 소스 전극(80) 또는 게이트 전극(90)으로서 사용될 수도 있다.
도 27 내지 28에서 도시한 바와 같이, 전자소자는 그래핀 또는 그래파이트를 포함하는 탄소층(10), 박막(20), 유전체(100), 드레인 전극(70), 소스 전극(80) 및 게이트 전극(90)을 포함할 수 있다. 소스 전극(80)과 드레인 전극(70)은 박막(20) 위에 위치할 수 있으며, 탄소층(10)을 패터닝하여 전자소자의 드레인 전극(70) 또는 소스 전극(80)으로 사용할 수도 있다. 유전체(100)는 박막(20) 위에 위치할 수 있으며, 유전체(100) 위에는 게이트 전극(90)이 위치한다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (29)

  1. 그래핀(graphene) 또는 그래파이트(graphite)를 포함하는 탄소층;
    상기 탄소층 위에 형성된 박막; 및
    상기 탄소층 상에 마련된 나노 구조물을 포함하며,
    상기 박막은 상기 나노 구조물을 덮는 것을 특징으로 하는 전자소자.
  2. 삭제
  3. 제1항에 있어서,
    상기 나노 구조물은 상기 탄소층의 판면에서 수직으로 연장되어 있는 것을 특징으로 하는 전자소자.
  4. 제1항에 있어서,
    상기 나노 구조물은 나노 막대, 나노 바늘, 나노 튜브, 나노 벽 중 어느 하나인 것을 특징으로 하는 전자소자.
  5. 제1항에 있어서,
    상기 나노 구조물은 상기 박막이 성장하는 씨드층인 것을 특징으로 하는 전자소자.
  6. 제1항에 있어서,
    상기 나노 구조물의 표면 상에 마련된 다층 필름층을 더 포함하는 것을 특징으로 하는 전자소자.
  7. 제1항, 제3항 내지 제6항 중 어느 한 항에 있어서,
    상기 탄소층 하부에 마련된 기판을 더 포함하는 것을 특징으로 하는 전자소자.
  8. 제7항에 있어서,
    상기 기판과 상기 탄소층은 분리가능한 것인 전자소자.
  9. 제1항, 제3항 내지 제6항 중 어느 한 항에 있어서,
    상기 탄소층 상에는 상기 나노 구조물이 성장하는 씨드층인 데미지(damage)가 형성되어 있는 것을 특징으로 하는 전자소자.
  10. 제9항에 있어서,
    상기 데미지의 모양은 원, 삼각형, 사각형, 오각형, 육각형, 선형상 중 적어도 어느 하나인 것을 특징으로 하는 전자소자.
  11. 제9항에 있어서,
    상기 데미지는 식각부인 것을 특징으로 하는 전자소자.
  12. 제1항, 제3항 내지 제6항 중 어느 한 항에 있어서,
    상기 탄소층과 상기 박막 사이에 위치하며 적어도 하나의 개구부를 갖는 마스크층을 더 포함하는 것을 특징으로 하는 전자소자.
  13. 제1항, 제3항 내지 제6항 중 어느 한 항에 있어서,
    상기 박막 상에 마련된 다층 필름층을 더 포함하는 것을 특징으로 하는 전자소자.
  14. 제13항에 있어서,
    상기 다층 필름층은 상기 박막과 복수의 접합부를 형성하는 것을 특징으로 하는 전자소자.
  15. 제14항에 있어서,
    상기 접합부는 양자 우물 구조로 형성된 것을 특징으로 하는 전자소자.
  16. 제14항에 있어서,
    상기 접합부는 P-N 접합부로 형성된 것을 특징으로 하는 전자소자.
  17. 그래핀(graphene) 또는 그래파이트(graphite)를 포함하는 탄소층;
    상기 탄소층 위에 형성된 박막; 및
    상기 박막 상에 형성된 드레인 전극을 포함하며,
    상기 탄소층 상에 마련된 나노 구조물을 더 포함하며, 상기 박막은 상기 나노 구조물을 덮는 것을 특징으로 하는 전자소자.
  18. 제17항에 있어서,
    소스 전극을 더 포함하며, 상기 소스 전극은 상기 탄소층 아래에, 또는 상기 탄소층과 상기 박막 사이에, 또는 상기 박막 상에 형성된 것을 특징으로 하는 전자소자.
  19. 그래핀(graphene) 또는 그래파이트(graphite)를 포함하는 탄소층;
    상기 탄소층 위에 형성된 박막; 및
    상기 박막 상에 형성된 소스 전극을 포함하며,
    상기 탄소층 상에 마련된 나노 구조물을 더 포함하며, 상기 박막은 상기 나노 구조물을 덮는 것을 특징으로 하는 전자소자.
  20. 제19항에 있어서,
    드레인 전극을 더 포함하며, 상기 드레인 전극은 상기 탄소층 아래에, 또는 상기 탄소층과 상기 박막 사이에 형성된 것을 특징으로 하는 전자소자.
  21. 그래핀(graphene) 또는 그래파이트(graphite)를 포함하는 탄소층;
    상기 탄소층 위에 형성된 박막; 및
    상기 박막 상에 형성된 소스 전극, 드레인 전극 및 게이트 전극을 포함하며,
    상기 탄소층 상에 마련된 나노 구조물을 더 포함하며, 상기 박막은 상기 나노 구조물을 덮는 것을 특징으로 하는 전자소자.
  22. 제21항에 있어서,
    상기 박막과 상기 게이트 전극 사이에 형성된 유전체를 더 포함하는 것을 특징으로 하는 전자소자.
  23. 그래핀(graphene) 또는 그래파이트(graphite)를 포함하는 탄소층을 마련하는 단계;
    상기 탄소층 상에 나노 구조물을 형성하는 단계; 및
    상기 나노 구조물을 덮는 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 전자소자의 제조방법.
  24. 제23항에 있어서,
    상기 탄소층을 마련하는 단계는, 기판 상에 상기 그래핀 또는 그래파이트를 포함하는 탄소층을 형성하는 단계인 것을 특징으로 하는 전자소자의 제조방법.
  25. 제23항 또는 제24항에 있어서,
    상기 나노 구조물을 형성하는 단계는,
    상기 탄소층 상에 데미지(damage)를 생성하는 단계; 및
    상기 데미지를 씨드층으로 하여 나노 구조물을 성장시키는 단계를 포함하는 것을 특징으로 하는 전자소자의 제조방법.
  26. 제25항에 있어서,
    상기 데미지를 생성하는 단계는,
    상기 탄소층 상에 마스크층을 형성하는 단계;
    상기 마스크층을 패터닝하여 복수개의 개구부를 형성하는 단계; 및
    상기 개구부를 통해 상기 탄소층에 데미지를 생성하는 단계를 포함하는 것을 특징으로 하는 전자소자의 제조방법.
  27. 제26항에 있어서,
    상기 마스크층을 패터닝하여 복수개의 개구부를 형성하는 단계는, 전자빔 리소그래피, 포토리소그래피, 레이저 간섭 리소그래피, 나노임프린트, 및 탬플릿 중 하나 이상의 방법을 이용하는 단계인 것을 특징으로 하는 전자소자의 제조방법.
  28. 제25항에 있어서,
    상기 데미지를 생성하는 단계는, 가스 플라즈마, 이온빔, 전자빔, 양성자빔, 및 중성자빔 중 하나 이상의 방법을 이용하는 단계인 것인 전자소자의 제조방법.
  29. 제23항 또는 제24항에 있어서,
    상기 나노 구조물은 나노 막대, 나노 바늘, 나노 튜브, 나노 벽 중 어느 하나인 것을 특징으로 하는 전자소자의 제조방법.
KR1020110034856A 2010-04-14 2011-04-14 전자소자와 그 제조방법 KR101309308B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2012/002886 WO2012141561A2 (ko) 2011-04-14 2012-04-16 전자소자와 그 제조방법
US14/110,400 US20140021444A1 (en) 2010-05-31 2012-04-16 Electronic device and manufacturing method thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020100034356 2010-04-14
KR20100034356 2010-04-14
KR20100051029 2010-05-31
KR1020100051029 2010-05-31

Publications (2)

Publication Number Publication Date
KR20110115105A KR20110115105A (ko) 2011-10-20
KR101309308B1 true KR101309308B1 (ko) 2013-09-17

Family

ID=45029858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110034856A KR101309308B1 (ko) 2010-04-14 2011-04-14 전자소자와 그 제조방법

Country Status (1)

Country Link
KR (1) KR101309308B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101517551B1 (ko) * 2013-11-14 2015-05-06 포항공과대학교 산학협력단 발광소자의 제조방법 및 그에 의해 제조된 발광소자

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081202A (ko) 2014-01-03 2015-07-13 삼성전자주식회사 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법
KR102402547B1 (ko) 2015-08-18 2022-05-26 삼성전자주식회사 그래핀 아일랜드들을 포함하는 채널층을 구비한 그래핀 전자소자 및 그 제조방법
KR102536110B1 (ko) * 2021-07-26 2023-05-26 고려대학교 산학협력단 경사각 증착법을 이용한 나노 구조체 및 광촉매 소자 형성 방법 및 그 방법을 이용하여 형성되는 광촉매 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164432A (ja) 2008-01-08 2009-07-23 Fujitsu Ltd 半導体装置の製造方法、半導体装置および配線構造体
JP2010062348A (ja) 2008-09-04 2010-03-18 Fuji Electric Systems Co Ltd 炭化珪素半導体基板とその製造方法
JP2010064391A (ja) 2008-09-11 2010-03-25 Kaneka Corp グラファイト複合フィルム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164432A (ja) 2008-01-08 2009-07-23 Fujitsu Ltd 半導体装置の製造方法、半導体装置および配線構造体
JP2010062348A (ja) 2008-09-04 2010-03-18 Fuji Electric Systems Co Ltd 炭化珪素半導体基板とその製造方法
JP2010064391A (ja) 2008-09-11 2010-03-25 Kaneka Corp グラファイト複合フィルム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ACS NANO, 2010 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101517551B1 (ko) * 2013-11-14 2015-05-06 포항공과대학교 산학협력단 발광소자의 제조방법 및 그에 의해 제조된 발광소자

Also Published As

Publication number Publication date
KR20110115105A (ko) 2011-10-20

Similar Documents

Publication Publication Date Title
KR101217209B1 (ko) 발광소자 및 그 제조방법
US11264536B2 (en) Nanowires or nanopyramids grown on a graphene substrate
KR101002336B1 (ko) 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법
KR101931394B1 (ko) 흑연 기판 상의 나노와이어 에피택시
Kobayashi et al. Continuous heteroepitaxy of two-dimensional heterostructures based on layered chalcogenides
US7122827B2 (en) Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
KR101147053B1 (ko) 나노구조체 및 그 제조 방법
KR101217216B1 (ko) 전자 소자 및 그 제조 방법
KR101217210B1 (ko) 발광소자 및 그 제조방법
CN108156828A (zh) 用于在石墨基板上生长纳米线或纳米角锥体的方法
US7393762B2 (en) Charge-free low-temperature method of forming thin film-based nanoscale materials and structures on a substrate
KR101309308B1 (ko) 전자소자와 그 제조방법
Huang et al. InAs nanowires grown by metal–organic vapor-phase epitaxy (MOVPE) employing PS/PMMA diblock copolymer nanopatterning
WO2021189523A1 (zh) 一种超柔性透明半导体薄膜及其制备方法
Wang et al. Nonlithographic nanopatterning through anodic aluminum oxide template and selective growth of highly ordered GaN nanostructures
US20140021444A1 (en) Electronic device and manufacturing method thereof
Yoon et al. Position-controlled selective growth of ZnO nanostructures and their heterostructures
CN113451108B (zh) 一种超柔性透明半导体薄膜及其制备方法
WO2012141561A2 (ko) 전자소자와 그 제조방법
Pham et al. Wide Bandgap Nanowires: Synthesis, Properties, and Applications
KR101431820B1 (ko) 나노와이어 소자 제조 방법
KR101639978B1 (ko) 폴리머 나노와이어 복합체 제조 방법
Yuan et al. New directions in GaN material research: thinner and smaller

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7