KR101931394B1 - 흑연 기판 상의 나노와이어 에피택시 - Google Patents

흑연 기판 상의 나노와이어 에피택시 Download PDF

Info

Publication number
KR101931394B1
KR101931394B1 KR1020137018127A KR20137018127A KR101931394B1 KR 101931394 B1 KR101931394 B1 KR 101931394B1 KR 1020137018127 A KR1020137018127 A KR 1020137018127A KR 20137018127 A KR20137018127 A KR 20137018127A KR 101931394 B1 KR101931394 B1 KR 101931394B1
Authority
KR
South Korea
Prior art keywords
graphene
substrate
nanowire
nanowires
growth
Prior art date
Application number
KR1020137018127A
Other languages
English (en)
Other versions
KR20140014105A (ko
Inventor
헬게 베만
뵤른-오베 핌랜드
동철 김
Original Assignee
노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유) filed Critical 노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유)
Publication of KR20140014105A publication Critical patent/KR20140014105A/ko
Application granted granted Critical
Publication of KR101931394B1 publication Critical patent/KR101931394B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Luminescent Compositions (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 흑연 기판 상에 에피택셜 방식으로 성장한 하나 이상의 나노와이어를 포함하는 조성물에 관한 것으로서, 이때 상기 나노와이어는 하나 이상의 III-V 족 화합물 또는 하나 이상의 II-VI 족 화합물을 포함하거나, 하나 이상의 비탄소 IV 족 원소를 포함한다.

Description

흑연 기판 상의 나노와이어 에피택시{NANOWIRE EPITAXY ON A GRAPHITIC SUBSTRATE}
본 발명은 흑연 기판 상에 나노와이어를 에피택셜 방식으로 성장시키는 방법에 관한 것이다. 특히, 본 발명은 분자 빔 에피택시(MBE) 기법을 사용하여 흑연 기판 상에 나노와이어를 에피택셜 방식으로, 이상적으로는 수직으로 성장시킨다. 생성된 지지된 나노와이어는 본 발명의 추가의 양태를 형성한다. 나노와이어는 바람직하게는 반도체 물질이고, 전자 산업에서 광범위한 용도, 예를 들면 태양 전지 용도를 갖는다.
최근 몇년에 걸쳐, 나노기술이 중요한 공학 분야가 됨에 따라 반도체 나노와이어에 대한 관심이 증대되어 왔다. 몇몇 사람들에 의해 나노위스커(nanowhisker), 나노로드, 나노필러 또는 나노컬럼 등으로도 지칭되는 나노와이어는 여러 가지 전기 장치, 예컨대 센서 또는 태양 전지로부터 발광 다이오드(LED)에 이르기까지 중요한 용도가 발견되었다.
본 발명의 목적을 위해, 용어 "나노와이어"는 본질적으로 1 차원 형태인 구조가, 즉 폭 또는 직경 및 길이가 전형적으로 수 100 nm 내지 수 ㎛ 범위의 나노미터 치수를 갖는 것으로 해석된다. 일반적으로, 나노와이어는 200 nm 이하의 적어도 두 개의 치수를 갖는 것으로 간주된다.
나노미터 규모로 1 차원 성장을 조절하는 것은 물질을 조합하고, 기계적, 전기, 광학, 열전기, 압전기 및 전자기 특성을 비롯한 특성들을 조작하여 신규한 장치를 설계하는 독특한 기회를 제공한다.
금속성(예컨대, Ni, Pt, Au), 반도체성(예컨대, Si, InP, GaN, GaAs, ZnO 등) 및 절연성(예컨대, SiO2, TiO2) 나노와이어를 비롯한 여러 가지 유형의 나노와이어가 존재한다. 본 발명은 주로 반도체 나노와이어에 관한 것이지만, 하기 상세한 설명에 약술한 원리가 모든 나노와이어 기술 방식에 적용가능한 것으로 파악된다.
통상적으로, 반도체 나노와이어는 나노와이어 그 자체와 동일한 기판 상에서 성장하였다(균질 에피택셜 성장). 따라서, GaAs 나노와이어는 GaAs 기판 등에서 성장한다. 물론, 이는 기판의 결정 구조와 성장하는 나노와이어의 결정 구조 사이에 격자 정합이 존재함을 보증한다. 기판 및 나노와이어 둘 다 동일한 결정 구조를 가질 수 있다.
그러나, 정합 기판 상의 나노와이어의 성장은 매우 값비싸며 제한적이다. 예를 들면, GaAs 기판은 특별하게 제조될 필요가 있고, 이는 값비싸다. 정상적으로 우세한 [111]B 방향으로의 나노와이어 성장을 보증하기 위해, 기판은 (001) 배향된 표면을 갖는 보다 통상적인 기판과 비교하여, (111)B 배향된 표면을 갖도록 특히 슬라이스될 필요가 있다. (111)B 배향된 GaAs 기판은 (001) 배향된 GaAs 기판보다 더 값비싸다. 또한, 좌우간 GaAs는 나노와이어를 수반하는 이상 물질이 아니다. 예를 들면, 이는 기계적으로 강하지 않거나 불활성이 아니다. 이는 유연하지 않거나 투명하지 않다. 다른 보다 매력적인 기판을 사용하는 것이 더 좋을 것이다.
본 발명자들은 이러한 제한된 기판을 벗어나는 방법을 발견하였다. 물론, 그렇게 하는 것은 단지 상이한 기판을 사용하는 것이 아니다. 기판이 성장한 나노와이어와 상이하면, 정의에 의해 기판과 나노와이어 사이에 잠재적인 격자 부정합뿐만 아니라 수많은 다른 가능한 문제가 고려된다. 그럼에도 불구하고, 문헌은 다른 연구자들에 의해 대안 기판 상에 반도체 나노와이어를 성장시키려는 시도를 담고 있다.
플리사드(Plissard) 등의 문헌[Nanotechnology 21 (2010), 385602-10]에서, 촉매로서 Ga를 사용하여 규소 (111) 배향된 기판 상에 수직 GaAs 나노와이어를 성장시키려는 시도를 하였다. 규소는 바람직한 전자 기판임이 명백하지만, 순수한 형태는 너무 값이 비싸다. 게다가, 투명하지도 않고, 유연하지도 않다. 또한, 나노와이어 성장에서 종종 사용되는 촉매인, 금과 적대적 상호작용을 겪는다. 금은 규소로 확산되어, 나노와이어 및 기판에 중간-갭(mid-gap) 결함 상태를 일으킬 수 있다. 플리사드 등은 사실상 Si 기판과 함께 금을 사용하는 것은 불가능하다고 결론짓고, 금 부재 나노와이어 성장 기법을 개발하였다.
본 발명자들은 흑연 기판 상에 나노와이어를 에피택셜 방식으로 성장시키고자 하였다. 흑연 기판은 단일 또는 다중 층의 그래핀 또는 그의 유도체로 구성된 기판이다. 그의 미세한 형태에서, 그래핀은 벌집 격자 패턴으로 정렬되는 이중 전자 결합(sp2 결합으로 불림)과 함께 결합된 탄소 원자의 1 원자 층 두께의 시트이다. 다른 반도체 기판, 예컨대 GaAs 기판과 달리, 흑연 기판은 매우 값싸고, 쉽게 입수가능한 물질로서, 나노와이어의 성장에 대해 이상적인 기판을 제공한다. 소수로 층상화된 그래핀 기판의 사용은 이들이 얇고, 가볍고, 유연하면서 여전히 매우 강하기 때문에 이상적이다. 이들의 전기 특성은 높은 전기 전도성을 절연성으로 변경시킬 수 있다. 또한, 어떠한 것에도 불침투성이고, 매우 불활성이며, 따라서 금 및 다른 촉매와 양립할 수 있다.
그러나, (대부분) 반도체가 아마도 표면에 반응성 단글링 본드(dangling bond)를 갖는 3 차원이지만, 흑연은 표면에 어떠한 단글링 본드도 갖지 않은 2 차원 벌집 구조를 가지므로 매우 불활성이고 소수성인 표면을 형성하기 때문에, 상기 상이한 물질 종류들 간의 나노와이어의 결함 부재 에피택셜 성장은 명백하지 않다.
또한, 흑연과 같은 기판 상에 나노와이어를 성장시키는 것은 기판과 성장하는 나노와이어 사이에 거대 격자 부정합이 존재하는 것으로 지각되기 때문에 도전적일 수 있다. 거대 격자 부정합은 사실상 나노와이어 성장이 전혀 없거나, 변위를 갖는 결함 나노와이어를 초래할 수 있다. 나노와이어가 정돈되어 기판과 정합하는 양립가능한 결정 구조를 채택하도록 에피택셜 방식으로 나노와이어를 성장시키는 것이 중요하다.
여러 용도에서, 나노와이어가 수직으로, 즉 기판 표면에 대해 직각으로 성장할 수 있는 것이 중요할 것이다. 반도체 나노와이어는 [111] 방향(입방정계 결정 구조인 경우) 또는 [0001] 방향(육방정계 결정 구조인 경우)으로 수직으로 성장한다. 이는 기판 표면이 기판의 표면 원자가 육방정계 대칭으로 정렬되는 경우 (111) 또는 (0001) 배향될 필요가 있음을 의미한다.
반도체 나노와이어를 흑연 표면 상에 성장시키기 전에 극복해야할 많은 장애가 여전히 남아있다.
상기에서 주지한 바와 같이, Si (111) 기판 상에 수직 GaAs 나노와이어를 성장시키려는 시도가 있었다. 본 발명은 오직 흑연 기판에 관한 것이다. 흑연 기판 상에 결정질 나노물질을 성장시키려는 몇몇 시도 또한 있었다.
문헌[JACS, 2010, 132, 3270-3271]에서는, Ni, Co 및 Fe의 산화물 및 수산화물의 나노결정이 그래핀 지지체 상에서 합성되었다.
문헌[Appl. Phys Lett. 95, 213101 (2009), Kim et al .]에서는, 그래핀 층 상에 성장한 수직으로 정렬된 ZnO 나노구조를 보고하였다. 이들은 촉매 부재 유기-금속 증기 상 에피택시(MOVPE)를 사용하여 성장하였고, ZnO 나노구조의 표면 형태는 성장 온도에 의존하였다.
본 발명자들은 특정 화합물/원소의 에피택셜 나노와이어가 흑연 기판 상에 성장할 수 있음을 발견하였다. 규소 및 GaAs와 같은 전형적인 반도체와 비교하여 흑연 기판은 표면에 어떠한 단글링 본드와 매우 짧은 원자 결합 길이를 갖지 않기 때문에, 그 위에의 나노와이어의 핵화 및 에피택셜 성장이 예상되는 이유는 없다. 놀랍게도 하기에서 주지한 바와 같이, 그래핀을 사용하는 경우 반도체 원자가 그래핀 표면 상에 위치하는 방법에 따라 다수의 반도체와의 우수한 격자 정합이 존재한다.
특히, 분자 빔 에피택시의 사용은 나노와이어 성장과 관련하여 뛰어난 결과를 제공한다. 특히, 본 발명은 IV, II-VI 족 또는 특히 III-V 족 반도체 나노와이어의 흑연 기판 상에의 성장을 가능하게 한다. 게다가, 이는 흑연 기판 상에 임의의 III-V 족 에피택셜 나노와이어를 성장시킨 최초 개시물이고, 흑연 기판 상에 임의의 촉매 보조된 에피택셜 나노와이어를 성장시킨 최초 개시물인 것으로 여겨진다.
따라서, 본 발명의 한 양태로부터 흑연 기판 상에 에피택셜 방식으로 성장한 하나 이상의 나노와이어를 포함하는 조성물을 제공하며, 이때 상기 나노와이어는 하나 이상의 III-V 족 화합물 또는 하나 이상의 II-VI 족 화합물을 포함하거나, 하나 이상의 비탄소 IV 족 원소를 포함한다.
본 발명의 다른 양태로부터 (I) 바람직하게는 분자 빔을 통해, II-VI 족 원소 또는 III-V 족 원소 또는 하나 이상의 비탄소 IV 족 원소를 흑연 기판의 표면에 제공하는 단계; 및 (II) 흑연 기판의 표면으로부터 하나 이상의 나노와이어를 에피택셜 방식으로 성장시키는 단계를 포함하는, 흑연 기판 상에 에피택셜 방식으로 성장한 하나 이상의 나노와이어의 제조 방법을 제공한다.
본 발명의 또 다른 양태로부터 (I) 바람직하게는 분자 빔을 통해, II-VI 족 원소 또는 III-V 족 원소 또는 하나 이상의 비탄소 IV 족 원소를 흑연 기판의 표면에 제공하는 단계; 및 (II) 흑연 기판의 표면으로부터 하나 이상의 나노와이어를 에피택셜 방식으로 성장시키는 단계를 포함하는, 촉매의 존재하에 흑연 기판 상에 에피택셜 방식으로 성장한 하나 이상의 나노와이어의 제조 방법을 제공한다.
선택적으로, 흑연 기판의 표면은 화학적/물리적으로 개질되어 나노와이어의 에피택셜 성장을 향상시킬 수 있다.
본 발명의 또 다른 양태로부터 상기 정의된 방법에 의해 제조된 나노와이어를 제공한다.
본 발명의 또 다른 양태로부터 상기 정의된 조성물을 포함하는 장치, 예컨대 전자 장치, 예를 들면 태양 전지를 제공한다.
본 발명의 또 다른 양태로부터 상기 정의된 하나 이상의 나노와이어를 흑연 기판 상에 성장시키기 위한 분자 빔 에피택시의 용도를 제공한다.
본 발명은 이제 하기 도면과 관련하여 추가로 논의할 것이다.
도 1a는 각각 입방정계 또는 육방정계 결정 구조의 (111) 및 (0001) 평면에서 반도체 원자의 육방정계 위치(황색 원) 및 흑연 기판의 탄소 원자의 육방정계 위치(회색 원)를 도시하고 있다. 흑연 기판과의 정확한 격자 정합을 달성하기 위해 필요한 반도체 원자들 사이의 간격(4.266 Å = 3 x 1.422 Å (탄소 원자 거리))이 나타나 있다. 이러한 예에서, 반도체 원자는 육방정계 탄소 고리의 몇몇 특정 중공(H-부위) 중심 상에 위치한다. H-부위의 상부에 위치하는 것 대신에, 또한 모든 반도체 원자는 육방정계 대칭 패턴이 여전히 유지되는 방식으로 이들이 탄소 원자들 간의 가교(B-부위) 상에 있거나 탄소 원자의 상부(T-부위)에 모두 중심을 두도록 엄밀하게 이동될 수 있다.
도 1b는 그래핀 표면의 탄소 원자의 H- 및 B-부위 상부에 각각 입방정계 또는 육방정계 결정 구조의 (111) 및 (0001) 평면에서 반도체 원자의 위치를 도시하고 있다. 흑연 기판과의 정확한 격자 정합을 달성하기 위해 필요한 반도체 원자들 사이의 간격(3.694 Å = 3/2 x sqr(3) x 1.422 Å (탄소 원자 거리))이 나타나 있다.
도 1c는 그래핀 표면의 탄소 원자의 H- 및 T-부위 상부에 각각 입방정계 또는 육방정계 결정 구조의 (111) 및 (0001) 평면에서 반도체 원자의 위치를 도시하고 있다. 흑연 기판과의 정확한 격자 정합을 달성하기 위해 필요한 반도체 원자들 사이의 간격(2.844 Å = 2 x 1.422 Å (탄소 원자 거리))이 나타나 있다.
도 2는 MBE 실험 설정을 도시하고 있다.
도 3a는 흑연 상에 성장한 Ga(자가) 촉매화된 GaAs 나노와이어의 이상적인 도이다.
도 3b는 키쉬(Kish) 흑연의 플레이크 상에서 MBE에 의해 성장한 두 개의 수직 Ga 보조된 GaAs 나노와이어의 45° 경사로 본 SEM 이미지이다. 구형 입자는 Ga 액적이다.
도 3c는 키쉬 흑연 상부에 에피택셜 방식으로 성장한 수직 Ga 보조된 GaAs 나노와이어의 흑연/나노와이어 계면의 단면 TEM 이미지이다.
도 4는 흑연 표면 상의 마스크의 도를 도시하고 있고, 이는 정공으로 에칭되어 있다.
정의
III-V 족 화합물은 III 족으로부터의 하나 이상의 이온 및 V 족으로부터의 하나 이상의 이온을 포함하는 것을 의미한다. 유사하게, II-VI 족 화합물은 하나 이상의 II 족 이온 및 하나 이상의 VI 족 이온을 포함하는 것을 의미한다. 각각의 족으로부터 하나 이상의 이온이 존재할 수 있다(예컨대, InGaAs 등). 비탄소 IV 족 나노와이어는 하나 이상의 비탄소 IV 족 원소만을 함유하는 것이다(예컨대, Si 나노와이어).
본원에서 사용되는 용어 "나노와이어"는 나노 치수의 고체의 와이어 유사 구조를 기재한다. 바람직하게는, 나노와이어는 나노와이어의 대부분, 예컨대 길이의 75% 이상에 걸쳐 동일한 직경을 갖는다. 용어 "나노와이어"는 나노로드, 나노필러, 나노컬럼 또는 나노위스커(이들 중 몇몇은 테이퍼링된 말단 구조를 가질 수 있다)의 사용을 포함하고자 한다. 나노와이어는 본질적으로 그의 폭 또는 직경 및 그의 길이가 전형적으로 수 100 nm 내지 수 ㎛ 범위의 나노미터 치수를 갖는 1 차원 형태인 것으로 일컬어 질 수 있다. 전형적으로, 나노와이어는 200 nm 이하의 두 개의 치수를 가질 것이다.
이상적으로, 나노와이어의 베이스 및 상부의 직경은 거의 동일해야 한다(예컨대, 서로 20% 이내에 있어야 함). 와이어가 최상부에서 좁아져서 전형적으로 반구를 형성하는 것으로 이해될 것이다.
기판은 바람직하게는 복수개의 나노와이어를 포함하는 것으로 이해될 것이다. 이는 나노와이어의 어레이(array)로 불릴 수 있다.
흑연 기판은 단일 또는 다중 층의 그래핀 또는 그의 유도체로 구성된 기판이다. 용어 "그래핀"은 벌집 결정 구조로 sp2-결합된 탄소 원자를 갖는 평면 시트를 지칭한다. 그래핀의 유도체는 표면 개질을 갖는 것들이다. 예를 들면, 수소 원자가 그래핀 표면에 부착되어 그래판이 형성될 수 있다. 탄소 및 수소 원자와 함께 산소 원자가 표면에 부착된 그래핀은 산화 그래핀으로서 불린다. 또한, 화학 도핑 또는 산소/수소 플라즈마 처리에 의해 표면 개질될 수 있다.
용어 "에피택시"는 그리스어 어원 에피("위에"를 의미) 및 택시("정돈된 방식")로부터 유래한다. 나노와이어의 원자 정렬은 기판의 결정학상 구조에 기초한다. 이는 이 분야에서 잘 사용되는 용어이다. 본원에서, 에피택셜 성장은 기판의 배향을 모방하는 나노와이어의 기판 상의 성장을 의미한다.
분자 빔 에피택시(MBE)는 증착물을 결정질 기판 상에 형성하는 방법이다. MBE 공정은 결정질 기판을 진공하에 가열하여 기판의 격자 구조를 에너지화함으로써 수행된다. 그 후, 원자 또는 분자 질량 빔이 기판의 표면으로 향한다. 상기 사용되는 용어 "원소"는 그 원소의 원자, 분자 또는 이온의 적용을 포괄하고자 한다. 지향된 원자 또는 분자가 기판의 표면에 도착할 때, 지향된 원자 또는 분자는 기판의 에너지화된 격자 구조 또는 하기에 상세하게 기재된 촉매 액적과 충돌한다. 시간이 지남에 따라, 다가오는 원자는 나노와이어를 형성한다.
발명의 상세한 설명
본 발명은 흑연 기판 상의 나노와이어의 에피택셜 성장에 관한 것이다. 본 발명의 조성물은 기판 및 그 위에 성장한 나노와이어 둘 다를 포함한다.
에피택셜 방식으로 성장한 나노와이어는 형성된 물질에 다양한 최종 특성, 예컨대 기계적, 광학 또는 전기 특성을 향상시킬 수 있는 균질성을 제공한다.
에피택셜 나노와이어는 기체 또는 액체 전구체로부터 성장할 수 있다. 기판이 시드 결정으로서 작용하기 때문에, 증착된 나노와이어는 기판과 동일한 격자 구조 및 배향을 가질 수 있다. 이는 심지어 단결정 기판 상에서 다결정질 또는 비정질 필름을 증착하는 다른 박막 증착 방법과 상이하다.
본 발명에서, 기판은 흑연 기판이고, 보다 특히 그래핀이다. 본원에서 사용되는 용어 "그래핀"은 벌집(육방정계) 결정 격자에 고밀도 패킹되는 sp2-결합된 탄소 원자의 평면 시트를 지칭한다. 이러한 그래핀 기판은 10개 층 이하의 그래핀 또는 그의 유도체, 바람직하게는 5개 층 이하(이는 소수로 층상화된 그래핀으로 불림)를 함유해야 한다. 특히 바람직하게는, 1 원자 두께의 그래핀의 평면 시트이다.
흑연의 결정질 또는 "플레이크" 형태는 함께 스태킹된 다수의 그래핀 시트(즉, 10개 초과의 시트)로 구성된다. 따라서, 흑연 기판은 하나 또는 복수개의 그래핀 시트로부터 형성된 것을 의미한다.
기판이 20 nm 이하의 두께인 것이 바람직하다. 그래핀 시트는 스태킹되어 0.335 nm의 결정면간 간격을 갖는 흑연을 형성한다. 바람직한 기판은 이러한 층을 단지 소수로 포함하고, 이상적으로 10 nm 미만의 두께일 수 있다. 훨씬 더 바람직하게는, 5 nm 이하의 두께일 수 있다. 기판의 면적은 제한되지 않는다. 이는 0.5 mm2 이상, 예컨대 5 mm2 이상까지, 예컨대 10 cm2 까지만큼 넓을 수 있다. 따라서, 기판의 면적은 실질적인 측면에 의해서만 제한된다.
흑연 기판은 그 위에의 나노와이어의 성장을 허용하기 위해 지지될 필요가 있을 수 있음이 명백할 것이다. 그래핀 시트는 통상적인 반도체 기판 및 투명 유리를 비롯한 어떠한 종류의 물질 상에서도 지지될 수 있다. 실리카의 사용이 바람직하다. 지지체는 불활성이어야 한다. 또한, 흑연 기판을 산화된 규소 웨이퍼 상에 증착된 Ni 필름 상에서 직접적으로 또는 Cu 호일 상에서 직접적으로 성장시킬 수 있다. 그 후, 흑연 기판은 에칭에 의해 금속으로부터 분리되어 쉽게 임의의 물질로 옮겨질 수 있다.
매우 바람직한 실시양태에서, 흑연 기판은 키쉬 흑연으로부터 박락된 적층된 기판이거나, 고 정렬 열분해 흑연(HOPG)이다. 다르게는, Ni 필름 또는 Cu 호일 상의 화학 기상 증착(CVD)-성장한 그래핀 기판일 수 있다.
흑연 기판을 개질없이 사용하는 것이 바람직하지만, 흑연 기판의 표면은 개질될 수 있다. 예를 들면, 수소, 산소, NO2 또는 이들의 조합물의 플라즈마로 처리될 수 있다. 기판의 산화는 나노와이어 핵화를 향상시킬 수 있다. 또한, 기판을 예비처리하여, 예를 들면 나노와이어의 성장 전에 순도를 보증하는 것이 바람직할 수 있다. 강산, 예컨대 HF 또는 BOE로의 처리는 선택사항이다. 기판을 아이소프로판올, 아세톤 또는 n-메틸-2-피롤리돈으로 세척하여 표면 불순물을 제거할 수 있다.
세정된 흑연 표면은 도핑에 의해 더욱 개질될 수 있다. 도판트 원자 또는 분자는 나노와이어의 성장을 위한 시드로서 작용할 수 있다. FeCl3, AuCl3 또는 GaCl3의 용액이 도핑 단계에서 사용될 수 있다.
흑연 기판, 이상적으로 얇은 흑연 기판의 사용은 이들이 얇지만 매우 강하고, 가볍고, 유연하고, 높은 전기 전도성 및 열 전도성이기 때문에 본 발명에서 매우 유리하다. 이들은 본원에서 바람직하게 사용되는 낮은 두께에서 투명하고, 불침투성이고 불활성이다.
상업상 중요한 나노와이어를 제조하기 위해, 이들을 기판 상에 에피택셜 방식으로 성장시키는 것이 필수적이다. 또한, 성장이 기판에 직각이고 이에 따라 이상적으로 [111](입방정계 결정 구조의 경우) 또는 [0001](육방정계 결정 구조의 경우) 방향으로 발생하는 것이 이상적이다. 상기 주지한 바와 같이, 이는 기판 물질이 성장한 나노와이어와 상이한 특정 기판에 의해 가능하다는 보장이 없다. 그러나, 본 발명자들은 반도체 나노와이어에서의 원자와 그래핀 시트에서의 탄소 원자 사이의 가능한 격자 정합을 결정함으로써 흑연 기판 상의 에피택셜 성장이 가능한 것으로 결정하였다.
그래핀 층에서 탄소-탄소 결합 길이는 약 0.142 nm이다. 흑연은 육방정계 결정 구조를 갖는다. 이는 도 1a에 나타내었다. 본 발명자들은 놀랍게도 성장하는 나노와이어 물질과 흑연 기판 사이의 격자 부정합이 매우 낮을 수 있기 때문에 흑연이 반도체 나노와이어가 성장할 수 있는 기판을 제공할 수 있음을 깨달았다.
본 발명자들은 입방정계 결정 구조를 갖는 [111] 방향으로 성장하는 나노와이어의 (111) 평면에서(또는 육방정계 결정 구조를 갖는 [0001] 방향으로 성장하는 나노와이어의 (0001) 평면에서) 흑연 기판의 육방정계 대칭 및 반도체 원자의 육방정계 대칭으로 인해, 성장하는 나노와이어와 기판 사이에 격자 정합이 달성될 수 있음을 깨달았다. 도 1a는 어떠한 격자 부정합도 발생하지 않는 방식으로 위치한, 그래핀 층의 육방정계 탄소 원자의 상부에서 나노와이어의 (111)(또는 (0001)) 평면 내의 반도체 원자의 육방정계 위치를 보여준다.
입방정계 반도체 결정의 격자 상수(a)(격자 상수(a)는 입방정계 단위셀의 측면 길이로서 정의된다)가 1.422 Å(탄소 원자 거리) x 3 x sqr(2) = 6.033 Å인 경우 정확한 격자 정합이 달성될 수 있다.
이는 대부분 III-V 족 화합물, 예컨대 InAs, GaAs, InP, GaSb, InSb, GaP 및 AlAs, 및 II-VI 족 화합물, 예컨대 MgSe, ZnTe, CdSe 및 ZnSe 반도체 결정의 격자 상수와 거의 같다.
특히, 이는 III-V 족 화합물, 예컨대 InAs(a = 6.058 Å), GaSb(a = 6.096 Å) 및 AlSb(a = 6.136 Å), 및 II-VI 족 화합물, 예컨대 ZnTe(a = 6.103 Å) 및 CdSe(a = 6.052 Å) 반도체 결정의 격자 상수와 거의 같다.
또한, 육방정계 반도체 결정의 격자 상수(a1)(격자 상수(a1)는 육방정계 단위셀의 육방정계 베이스의 측면 길이로서 정의된다)가 1.422 Å(탄소 원자 거리) x 3 = 4.266 Å인 경우 정확한 격자 정합이 달성될 수 있다. 이를 도 1a에 나타내었다. 이는 II-VI 족 물질 CdS(a1 = 4.160 Å) 및 CdSe(a1 = 4.30 Å) 결정의 육방정계 형태의 격자 상수(a1)(반도체 원자들 간의 거리와 동일함)와 거의 같다.
또한, 보통 이러한 결정 형태 중 오직 하나만이 안정한 벌크 또는 박막 성장과 반대로, 대부분의 이러한 반도체 결정은 나노와이어의 성장 동안 입방정계 결정 구조 및 육방정계 결정 구조 둘 다로 형성될 수 있음을 주목해야 한다. 동일한 반도체의 입방정계 격자 및 육방정계 격자 내의 원자 거리는 전형적으로 a = a1 x sqr(2)이도록 거의 동일하며, 따라서 또한 흑연 층의 격자 부정합은 결정 구조 모두에 대해 거의 동일할 것이다.
이론에 제한되지 않으면서, 흑연 층 내의 탄소 원자의 육방정계 대칭, 및 각각 [111] 및 [0001] 결정 방향(대부분의 나노와이어 성장에 대해 바람직한 방향)인 입방정계 또는 육방정계 반도체의 원자의 육방정계 대칭으로 인해, 반도체 원자가 이상적으로는 육방정계 패턴으로 흑연 기판의 탄소 원자 상에 위치하는 경우, 흑연 기판과 반도체 사이에 유사한 격자 정합이 달성될 수 있다. 이는 신규하고 놀라운 발견이고, 흑연 기판 상의 나노와이어의 에피택셜 성장을 가능하게 할 수 있다.
도 1a에서, 반도체 원자는 중공(H-부위)과 같은 육방정계 탄소 고리의 몇몇 특정 중심 상에 위치한다. H-부위 상부에 위치하는 것 대신에, 또한 모든 반도체 원자는 육방정계 대칭 패턴이 여전히 유지되는 방식으로 이들이 탄소 원자들 간의 가교(B-부위) 상에 있거나 탄소 원자의 상부(T-부위)에 중심을 두도록 엄밀하게 이동될 수 있다. 반도체 원자의 이러한 3 가지 상이한 육방정계 정렬은 반도체 격자 상수에 대해 동일한 요건을 제공한다. 반도체 원자가 흑연 기판의 탄소 원자에 대해 어떤 배치(상기 H-, B- 또는 T-부위 위치)를 취할지는 반도체(II, III, IV, V 또는 VI 족 등으로부터의 원소와 상관없이) 및 어떻게 화학 결합이 형성되는지에 좌우될 수 있다.
상술한 설명에서, 모든 반도체 원자는 흑연 표면의 상부에 동일한 국소 위치(상기 H-, B- 또는 T-부위 위치)를 가질 것이다. 또한, 원자가 H- 및 B-부위 둘 다 상에(도 1b) 또는 H- 및 T-부위 둘 다 상에(도 1c) 위치하는 경우 반도체 원자의 육방정계 대칭을 유지할 수 있다. 도 1b 및 도 1c에서 나타낸 원자 위치에 의해, 반도체 원자와 흑연 표면의 격자 정합을 위한 두 개의 추가적인 값이 제공된다. 도 1b에서와 같이 반도체 원자가 교번하는 H- 및 B-부위 상에 위치하는 경우, 정확한 격자 정합은 입방정계 반도체 결정의 격자 상수(a)가 1.422 Å x 3/2 x sqr(6) = 5.225 Å인 경우 달성될 수 있다. 이는 Si(a = 5.43 Å), GaP(a = 5.45 Å), AlP(a = 5.45 Å), InN(a = 4.98 Å) 및 ZnS(a = 5.42 Å)의 격자 상수와 거의 같다. 육방정계 반도체 결정의 경우, 정확한 격자 정합은 격자 상수(a1)가 1.422 Å x 3/2 x sqr(3) = 3.694 Å인 경우 달성될 것이다. 이는 InN(a1 = 3.54 Å) 및 ZnS(a1 = 3.82 Å) 결정의 육방정계 형태의 a1 격자 상수와 거의 같다.
도 1c에서와 같이 반도체 원자가 교번하는 H- 및 T-부위 상에 위치하는 경우, 정확한 격자 정합은 입방정계 반도체 결정의 격자 상수(a)가 1.422 Å x 2 x sqr(2) = 4.022 Å인 경우 달성될 수 있다. 이 값과 유사한 격자 상수를 갖는 입방정계 반도체는 거의 존재하지 않고, 가장 유사한 것은 3C SiC(a = 4.36 Å)이다. 육방정계 반도체 결정의 경우, 정확한 격자 정합은 격자 상수(a1)가 1.422 Å x 2 = 2.844 Å인 경우 달성될 것이다. 이 값과 유사한 격자 상수를 갖는 육방정계 반도체는 거의 존재하지 않고, 가장 유사한 것은 SiC(a1 = 3.07 Å), AlN(a1 = 3.11 Å), GaN(a1 = 3.19 Å) 및 ZnO(a1 = 3.25 Å) 결정이다.
상기 기재한 바와 같은 반도체 원자의 5 가지 상이한 육방정계 정렬은 그러한 물질의 반도체 나노와이어가 수직으로 성장하여 얇은 탄소계 흑연 물질의 상부에서 자립형 나노와이어를 형성할 수 있게 한다.
성장하는 나노와이어와 기판 사이에 격자 부정합이 없는 것이 이상적이지만, 나노와이어는 예를 들면 박막보다 훨씬 더 많은 격자 부정합을 수용할 수 있다. 본 발명의 나노와이어는 약 10% 이하의 기판과의 격자 부정합을 가질 수 있고, 에피택셜 성장은 여전히 가능할 수 있다. 이상적으로, 격자 부정합은 7.5% 이하, 예컨대 5% 이하이어야 한다.
입방정계 InAs(a = 6.058 Å), 입방정계 GaSb(a = 6.093 Å), 입방정계 CdSe(a = 6.052 Å), 및 육방정계 CdSe(a1= 4.30 Å)와 같은 몇몇 반도체의 경우, 격자 부정합은 매우 적어서(약 1% 미만) 이들 반도체의 우수한 성장이 예상될 수 있다.
GaAs(a = 5.653 Å)와 같은 몇몇 반도체의 경우, 반도체 원자가 도 1a(a = 6.033 Å이고, 따라서 GaAs에 대한 격자 상수는 6.3% 작다)에서와 같이 동일한 부위, 또는 도 1b(a = 5.255 Å이고, 따라서 GaAs에 대한 격자 상수는 8.2% 크다)에서와 같이 교번하는 H- 및 B-부위 상에 위치하는 경우(두 정렬 모두 가능하다) 격자 부정합은 상당히 유사하다.
본 발명의 방법은 상술한 물질의 반도체 나노와이어가 수직으로 성장하여 얇은 탄소계 흑연 물질의 상부에서 자립형 나노와이어를 형성할 수 있게 한다.
본 발명에서 성장한 나노와이어는 길이가 250 nm 내지 수 ㎛, 예컨대 5 ㎛ 이하일 수 있다. 바람직하게는, 나노와이어의 길이는 1 ㎛ 이상이다. 복수개의 나노와이어가 성장하는 경우, 이들 모두 이러한 치수 요건을 만족하는 것이 바람직하다. 이상적으로, 기판 상에 성장한 나노와이어 90% 이상은 길이가 1 ㎛ 이상일 것이다. 바람직하게는, 실질적으로 모든 나노와이어의 길이는 1 ㎛ 이상일 것이다.
게다가, 성장한 나노와이어는 예컨대 서로 10% 이내로 동일한 치수를 갖는 것이 바람직할 것이다. 따라서, 기판 상의 나노와이어 90% 이상(바람직하게는 실질적으로 전부)은 바람직하게는 동일한 직경 및/또는 동일한 길이(즉, 서로 10% 이내의 직경/길이)를 가질 것이다. 따라서, 본질적으로 당업자는 치수와 관련하여 실질적으로 동일한 나노와이어 및 균질성을 기대하고 있다.
나노와이어의 길이는 종종 성장 공정이 실행되는 시간 길이에 의해 제어된다. 전형적으로 보다 긴 공정은 (훨씬) 더 긴 나노와이어를 유발한다.
전형적으로, 나노와이어는 육방정계 단면적 형태를 갖는다. 나노와이어는 25 내지 200 nm의 단면적 직경(즉, 그 두께)을 가질 수 있다. 상기 주지한 바와 같이, 직경은 나노와이어의 대부분에 걸쳐 이상적으로 일정하다. 나노와이어 직경은 하기 추가로 기재되는 바와 같이 나노와이어를 제조하는데 사용되는 원자의 비율을 조작함으로써 조절될 수 있다.
게다가, 나노와이어의 길이 및 직경은 이들이 형성되는 온도에 의해 영향을 받을 수 있다. 높은 온도는 높은 종횡비를 장려한다(즉, 보다 길고/길거나 보다 얇은 나노와이어). 당업자는 성장 공정을 조작하여 목적하는 치수의 나노와이어를 설계할 수 있다.
본 발명의 나노와이어는 하나 이상의 III-V 족 화합물, 하나 이상의 II-VI 족 화합물로부터 형성되거나, 이들은 Si, Ge, Sn 및 Pb, 특히 Si 및 Ge로부터 선택되는 하나 이상의 IV 족 원소로부터 성장한 나노와이어일 수 있다. 따라서, 순수 IV 족 나노와이어 또는 SiC 및 SiGe와 같은 나노와이어의 형성이 파악된다.
II 족 원소는 Be, Mg, Ca, Zn, Cd 및 Hg이다. 본원에서, 바람직한 선택사항은 Zn 및 Cd이다.
III 족 선택사항은 B, Al, Ga, In 및 Tl이다. 본원에서, 바람직한 선택사항은 Ga, Al 및 In이다.
V 족 선택사항은 N, P, As, Sb이다. 모두 바람직하다.
VI 족 선택사항은 O, S, Se 및 Te를 포함한다. Se 및 Te의 사용이 바람직하다.
III-V 족 화합물의 제조가 바람직하다. 나노와이어의 성장 동안 형성되는 임의의 화합물은 하기 논의한 바와 같이 도핑 가능성이 존재하기 때문에 완전히 화학량론적일 필요가 없는 것으로 이해될 것이다.
나노와이어 제조에 바람직한 화합물은 InAs, GaAs, InP, GaSb, InSb, GaP, ZnTe, CdSe 및 ZnSe를 포함한다. GaAs 또는 InAs의 사용이 매우 바람직하다. 다른 선택사항은 Si, ZnO, GaN, AlN 및 InN을 포함한다.
2원성 물질의 사용이 바람직하지만, 3원성 또는 4원성 나노와이어 등이 본 발명의 방법에 의해 성장 못 할 이유는 없다. 해당 화합물의 격자가 기판, 특히 그래핀의 것과 정합하는 한, 에피택셜 성장이 예상될 수 있다. 따라서, V 족 음이온과 함께 두 개의 III 족 양이온이 있는 3원 시스템, 예컨대 InGaAs는 본원에서 선택사항이다. 다른 선택사항은 당업자에게 명백할 것이다.
나노와이어가 도핑되는 것은 당업자의 범위 내에 있다. 전형적으로, 도핑은 불순물 이온의 나노와이어로의 도입을 수반한다. 이들은 1019/cm3 이하, 바람직하게는 1018/cm3 이하의 수준으로 도입될 수 있다. 나노와이어는 바람직하다면 도핑되지 않거나, p-도핑되거나, n-도핑될 수 있다. 도핑된 반도체는 외인성 전도체이지만, 도핑되지 않은 것은 진성이다.
정공 농도보다 더 높은 전자 농도를 갖는 외인성 반도체는 n-유형 반도체로서 공지된다. n-유형 반도체에서, 전자는 다수 캐리어이고, 정공은 소수 캐리어이다. n-유형 반도체는 진성 반도체를 공여체 불순물로 도핑함으로써 생성된다. III-V 족 화합물에 적합한 공여체는, 예컨대 Si 및 Te일 수 있다. IV 족 반도체에 적합한 공여체는, 예컨대 P 및 As일 수 있다.
p-유형 반도체는 전자 농도보다 더 높은 정공 농도를 갖는다. 용어 "p-유형"은 정공의 양 전하를 지칭한다. p-유형 반도체에서, 정공은 다수 캐리어이고, 전자는 소수 캐리어이다. p-유형 반도체는 진성 반도체를 수용체 불순물로 도핑함으로써 생성된다. III-V 족 화합물에 적합한 수용체는, 예컨대 Be 및 Zn일 수 있다. IV 족 반도체에 적합한 수용체는, 예컨대 B일 수 있다. 불순물이 III-V 족 화합물에서 공여체 또는 수용체로서 작용하는지에 상관없이, 몇몇 경우 성장하는 표면의 배향 및 성장 조건에 좌우될 것으로 이해될 것이다. 도판트는 성장 공정 동안 또는 이들의 형성 후 나노와이어의 이온 주입법에 의해 도입될 수 있다.
본 발명의 나노와이어는 에피택셜 방식으로 성장한다. 이들은 공유 또는 의사 반 데르 발스(van der Waals) 결합을 통해 기저 흑연 기판에 부착된다. 따라서, 기판의 접합점과 나노와이어의 베이스에서, 결정 평면은 나노와이어 내에 에피택셜 방식으로 형성된다. 이들은 동일한 결정학적 방향으로 겹겹이 적층되어 나노와이어의 에피택셜 성장을 허용한다. 바람직하게는, 나노와이어는 수직으로 성장한다. 본원에서 용어 "수직으로"는 나노와이어가 흑연 지지체에 대해 직각으로 성장함을 의미하기 위해 사용된다. 실험 과학에서, 성장 각도는 정확하게 90°가 아닐 수 있지만, 용어 "수직으로"는 나노와이어가 수직/직각의 약 10°이내, 예컨대 5°이내에 있음을 의미하는 것으로 이해될 것이다.
기판은 바람직하게는 복수개의 나노와이어를 포함하는 것으로 이해될 것이다. 바람직하게는, 나노와이어는 서로 거의 평행하게 성장한다. 따라서, 90% 이상, 예컨대 95% 이상, 바람직하게는 실질적으로 모든 나노와이어가 기판의 동일한 평면으로부터 동일한 방향으로 성장하는 것이 바람직하다.
에피택셜 성장이 발생할 수 있는 기판 내에 여러 평면이 존재하는 것으로 이해될 것이다. 실질적으로 모든 나노와이어가 이들이 평행하도록 동일 평면 내에 성장하는 것이 바람직하다. 가장 바람직하게는, 평면은 기판에 대해 직각이다.
본 발명의 나노와이어는 바람직하게는 입방정계 결정 구조를 갖는 나노와이어에 대해 [111] 방향 및 육방정계 결정 구조를 갖는 나노와이어에 대해 [0001] 방향으로 성장해야 한다. 성장하는 나노와이어의 결정 구조가 입방정계인 경우, 이는 또한 축방향 성장이 발생하는 입방정계 나노와이어와 촉매 액적 사이의 (111) 계면을 나타낸다. 나노와이어가 육방정계 결정 구조를 갖는 경우, 나노와이어와 촉매 액적 사이의 (0001) 계면은 축방향 성장이 발생하는 평면을 나타낸다. 평면 (111) 및 (0001)은 둘 다 나노와이어의 동일한 (육방정계) 평면을 나타낸다. 평면의 명명법이 성장하는 나노와이어의 결정 구조에 따라 달라지는 것은 당연하다.
바람직하게는, 나노와이어는 분자 빔 에피택시(MBE)에 의해 성장한다. 본 발명의 범위 내에서 기상 증착, 예컨대 CVD, 특히 유기 금속 CVD(MOCVD) 또는 유기 금속 기상 에피택시(MOVPE) 방법이 사용되지만, MBE 사용이 가장 바람직하다. 이 방법에서, 각 반응물, 예컨대 바람직하게는 III 족 원소 및 V 족 원소의 분자 빔이 동시에 공급되는 기판이 제공된다. 흑연 기판 상의 나노와이어의 성장 및 핵화의 높은 조절 등급은, 예컨대 III 족 및 V 족 원소가 교번하여 공급될 수 있는 이동-강화 에피택시(MEE) 또는 원자 층 MBE(ALMBE)를 사용함으로써 MBE 기법에 의해 달성될 수 있다.
바람직한 기법은 고체-공급원 MBE이고, 여기서 매우 순수한 원소, 예컨대 갈륨 및 비소는 이들이 서서히 증발하거나(예컨대, 갈륨) 또는 승화하기(예컨대, 비소) 시작할 때까지 개별 분출 셀에서 가열된다. 그 후, 기체 원소는 기판 상에 응축되고, 여기서 이들은 서로 반응할 수 있다. 갈륨 및 비소의 예에서, 단결정 갈륨 비화물이 형성된다. 용어 "빔"의 사용은 증발된 원자(예컨대, 갈륨) 또는 분자(예컨대, As4 또는 As2)가 이들이 기판에 도달할 때까지 서로 또는 진공 챔버 기체와 상호작용하지 않음을 의미한다.
또한, MBE를 사용하여 도핑 이온이 용이하게 도입될 수 있다. 도 2는 가능한 MEB 공정의 설정이다.
분자 빔 에피택시(MBE)는 전형적으로 약 10-10 내지 10-9 Torr의 배경 압력을 갖는 초고진공에서 발생한다. 나노구조는 전형적으로 서서히, 예컨대 수초 이하, 예컨대 약 10 ㎛/hr의 속도로 성장한다. 이는 나노와이어가 에피택셜 방식으로 성장하게 하고, 구조 성능을 확대한다.
나노와이어가 촉매의 존재 또는 부재하에 성장하는 것은 본 발명의 범위 내에 있다. 따라서, 성장하는 나노와이어 촉매 부재는 본 발명의 실시양태이다.
바람직하게는, 촉매는 성장 공정에서 사용된다. 촉매는 나노와이어를 구성하는 원자들 중 하나이거나(이른바 자가 촉매화됨), 또는 나노와이어를 구성하는 임의의 원소와 상이할 수 있다.
촉매-보조된 성장에 대하여, 촉매는 Au 또는 Ag일 수 있거나, 촉매는 나노와이어 성장에 사용된 족으로부터의 금속(예컨대, II 족 또는 III 족 금속), 특히 실제 나노와이어를 구성하는 금속 원소들 중 하나(자가 촉매화)일 수 있다. 따라서, III-V 나노와이어를 성장시키기 위한 촉매로서 III 족으로부터의 또 다른 원소, 예컨대 In(V 족) 나노와이어를 성장시키기 위한 촉매로서 Ga 등을 사용할 수 있다. 바람직하게는, 촉매는 Au이거나, 성장은 자가 촉매화된다(예컨대, Ga(V 족) 나노와이어에 대해서는 Ga, 등). 촉매는 흑연 기판 상으로 증착되어 나노와이어의 성장을 위한 핵화 부위로서 작용할 수 있다. 이상적으로, 이는 기판 표면 상에 형성된 박막의 촉매 물질을 제공함으로써 달성될 수 있다. 촉매 필름이 용융되는 경우(종종 반도체 나노와이어 구성요소 중 하나 이상을 갖는 공정 합금을 형성함), 이는 기판 상에 액적을 형성하여 이러한 액적은 나노와이어가 성장할 수 있는 지점을 형성한다. 이는 촉매가 액체이고, 분자 빔은 증기이고, 나노와이어는 고체 성분을 제공하기 때문에 증기-액체-고체 성장(VLS)으로 불린다. 몇몇 경우, 촉매 입자는 또한 이른바 증기-고체-고체 성장(VSS) 메커니즘에 의해 나노와이어의 성장 동안 고체일 수 있다. 나노와이어가 (VLS 방법에 의해) 성장함에 따라, 액체(예컨대, 금) 액적은 나노와이어의 상부에 머무른다. 이를 도면에 나타내었다.
상기 주지한 바와 같이, 자가 촉매화된 나노와이어를 제조할 수 있다. "자가 촉매화된"은 나노와이어의 성분들 중 하나가 그의 성장을 위한 촉매로서 작용한다는 것을 의미한다.
예를 들면, Ga 층은 기판에 적용된 후 용융되어 Ga 함유 나노와이어의 성장을 위한 핵화 부위로서 작용하는 액적을 형성할 수 있다. 또한, Ga 금속 부분은 결국 나노와이어의 상부에 위치할 수 있다. 촉매로서 II 족 또는 III 족 금속을 사용하고, 성분으로서 그 촉매를 함유하는 나노와이어에 대해 유사한 공정을 실시할 수 있다.
보다 상세하게, 기판의 가열시 표면 상에 Ga/In 액적을 형성하기 시작하는 시간 동안 Ga/In 플럭스(flux)가 기판 표면에 공급될 수 있다. 그 후, 기판 온도는 해당 나노와이어의 성장에 적합한 온도로 설정될 수 있다. 성장 온도는 300 내지 700℃ 범위에 이를 수 있다. 그러나, 사용되는 온도는 나노와이어의 물질 및 촉매 물질의 특성에 대해 특이적이다. GaAs에 대해서, 바람직한 온도는 590 내지 630℃, 예컨대 610℃이다. InAs에 대해서, 범위는 낮다(예를 들면 430 내지 540℃, 예컨대 450℃).
촉매 필름이 증착되고 용융되면 동시에, Ga/In 분출 셀 및 상대 이온 분출 셀의 셔터(shutter)를 개방시킴으로써 나노와이어 성장이 시작될 수 있다.
분출 셀의 온도는 성장 속도를 조절하기 위해 사용될 수 있다. 통상적인 평면 성장 동안 측정되는(층간(layer by layer)) 편리한 성장 속도는 0.05 내지 2 ㎛/hr, 예컨대 0.1 ㎛/hr이다.
또한, 분자 빔의 압력은 나노와이어가 성장하는 특성에 따라 조절될 수 있다. 빔 등가 압력(BEP)에 적합한 수준은 1 x 10-7 내지 1 x 10-5 Torr이다.
놀랍게도, MBE의 사용으로 인해 GaAs 기판의 (111) B 평면 상에 GaAs 나노와이어를 수직으로 성장시키려는 경향이 있음을 발견하였다.
반응물들(예컨대, III 족 원자 및 V 족 분자) 간의 빔 플럭스 비율은 다를 수 있지만, 바람직한 플럭스 비율은 다른 성장 매개변수 및 나노와이어가 성장하는 특성에 좌우된다.
반응물들 간의 빔 플럭스 비율은 나노와이어의 결정 구조에 영향을 미칠 수 있는 것으로 밝혀졌다. 예를 들면, 촉매로서 Au를 사용하는 경우, 540℃의 성장 온도, 0.6 ㎛/hr의 평면(층간) 성장 속도와 동일한 Ga 플럭스, 및 As4에 대한 9 x 10-6 Torr의 빔 등가 압력(BEP)에 의한 GaAs 나노와이어의 성장은 우르차이트(wurtzite) 결정 구조를 생성한다. 이와 반대로, 동일한 성장 온도이지만, 0.9 ㎛/hr의 평면 성장 속도와 동일한 Ga 플럭스 및 As4에 대한 4 x 10-6 Torr의 BEP에 의한 GaAs 나노와이어의 성장은 섬아연석형 결정 구조를 생성한다.
몇몇 경우, 나노와이어 직경은 성장 매개변수를 변화시킴으로써 달라질 수 있다. 예를 들면, 축방향 나노와이어 성장 속도가 As4 플럭스에 의해 결정되는 조건하에 자가 촉매화된 GaAs 나노와이어가 성장하는 경우, 나노와이어 직경은 Ga: As4 플럭스 비율을 증가/감소시킴으로써 증가/감소될 수 있다. 따라서, 당업자는 수 많은 방식으로 나노와이어를 조작할 수 있다.
따라서, 다단계, 예컨대 두 단계 성장 과정을 사용하는 것, 예컨대 나노와이어 핵화 및 나노와이어 성장을 별도로 최적화하는 것은 본 발명의 실시양태이다.
MBE의 유의적인 이점은 예를 들면 반사 고에너지 전자 회절(RHEED)을 사용함으로써 성장하는 나노와이어가 동일계에서 분석될 수 있다는 점이다. RHEED는 결정질 물질의 표면을 특성화하기 위해 전형적으로 사용되는 기법이다. 이러한 기법은 나노와이어가 다른 기법, 예컨대 MOVPE에 의해 형성되는 경우 그렇게 쉽게 적용될 수 없다.
상기 기재된 기법의 한 가지 한계는 나노와이어가 기판의 표면 상에 성장하는 장소에 대해 제한된 조절이 있다는 점이다. 나노와이어는 촉매 액적이 형성되는 장소에 성장하지만, 그러한 액적이 형성될 수 있는 장소에 대한 조절은 거의 없다. 추가의 문제점은 액적 크기가 쉽게 조절될 수 없다는 점이다. 너무 작아서 나노와이어의 핵화를 시작할 수 없는 액적이 형성되는 경우, 나노와이어의 수율은 낮을 수 있다. 이는 금 촉매화를 사용하는 경우 특히 문제인데, 금에 의해 형성된 액적이 너무 작아서 높은 수율의 나노와이어 성장을 허용할 수 없기 때문이다.
보다 규칙적인 나노와이어의 어레이를 제조하기 위해서, 본 발명자들은 기판 상에 마스크의 사용을 파악하였다. 이러한 마스크는 규칙적인 정공을 구비할 수 있고, 여기서 나노와이어는 표면 전체에 균질하게 성장할 수 있다. 마스크 내의 정공 패턴은 통상적인 광/e-빔 리소그래피 또는 나노임프린팅(nanoimprinting)을 사용하여 용이하게 제조될 수 있다. 또한, 집속 이온 빔 기법을 사용하여 나노와이어 성장을 위한 흑연 기판 상에 핵화 부위의 규칙적인 어레이를 생성할 수 있다.
따라서, 마스크는 기판에 적용되고, 선택적으로 규칙 패턴으로 정공이 흑연 기판 표면을 노출시키면서 에칭될 수 있다. 게다가, 정공의 크기는 면밀히 조절될 수 있다. 그 후, 촉매는 이러한 정공으로 도입되어 나노와이어 성장을 위한 핵화 부위를 제공할 수 있다. 정공을 규칙적으로 정렬시킴으로써, 규칙적인 패턴의 나노와이어가 성장할 수 있다.
게다가, 정공의 크기는 단지 하나의 나노와이어 만이 각각의 정공에서 성장할 수 있음을 보증하도록 조절될 수 있다. 마지막으로, 정공은 정공 내에 형성되는 촉매의 액적이 나노와이어 성장을 허용할 만큼 충분히 큰 크기로 제조될 수 있다. 이러한 방식으로, 심지어 Au 촉매화를 사용하는 경우에도, 규칙적인 어레이의 나노와이어가 성장할 수 있다.
마스크 물질은 증착되는 경우 유의적으로 기저 흑연 층을 손상시키지 않는 임의의 물질일 수 있다. 이러한 실시양태에서 사용되는 정공은 나노와이어 직경보다 약간 더 클 수 있다(예컨대, 200 nm 이하). 최소 정공 크기는 50 nm, 바람직하게는 적어도 100 내지 200 nm일 수 있다.
마스크 그 자체는 불활성 화합물, 예컨대 이산화규소 또는 질화규소로 제조될 수 있다. 이는 임의의 편리한 기법, 예컨대 전자 빔 증착, CVD, 플라즈마 향상된(PE)-CVD 및 스퍼터링에 의해 기판 표면에 제공될 수 있다. 마스크 그 자체의 두께는 50 nm 미만일 수 있다.
흑연 기판 상에 위치한 Au 촉매화된 나노와이어를 제조하기 위해서, 마스크 내에 정공 패턴을 에칭한 후, 예컨대 50 nm 미만의 두께를 갖는 얇은 층의 Au가 증착될 수 있다. 상부에 광 또는 e-빔 레지스트(resist)하여 증착될 수 있다. 광 또는 e-빔 레지스트를 제거함으로써(이른바 "리프트-오프(lift-off)" 공정), 흑연 기판 표면 상에 규칙적으로 어레이된 Au 점의 패턴이 제조될 수 있다. 선택적으로, 마스크는 제조 후 부분적으로 또는 완전히 제거될 수 있다.
본 발명에서 촉매 보조된 성장 기법을 사용하는 것이 바람직하지만, 촉매 부재하에 나노와이어가 흑연 기판 상에서 성장할 수 있는 것으로 파악된다. 이는 마스크와 함께라면 특히 가능할 수 있다.
특히, 증기-고체 성장의 단순한 사용은 나노와이어 성장을 가능하게 할 수 있다. 따라서, MBE와 관련하여, 임의의 촉매 없이 반응물, 예컨대 In 및 As의 기판으로의 단순한 적용은 나노와이어의 형성을 초래할 수 있다. 이는 따라서 흑연 기판 상에 상술한 원소로부터 형성된 반도체 나노와이어의 직접적인 성장을 제공하는 본 발명의 추가의 양태를 형성한다. 따라서, 용어 "직접적"은 성장을 가능하게 하는 촉매의 필름의 부재를 의미한다.
상기 주지한 바와 같이, 본 발명의 나노와이어는 바람직하게는 입방정계(섬아연석형) 또는 육방정계(우르차이트) 구조로서 성장한다. 본 발명자들은 상술한 바와 같이 기판에 공급되는 반응물의 양을 조작함으로써 성장하는 나노와이어의 결정 구조를 변경시킬 수 있음을 발견하였다. 보다 많은 Ga의 공급물은, 예를 들면 GaAs 결정을 입방정계 결정 구조로 강요한다. 보다 적은 공급물은 육방정계 구조를 장려한다. 반응물 농도를 조작함으로써, 이에 따라 나노와이어 내의 결정 구조가 변경될 수 있다.
상이한 결정 구조의 도입은 상이한 전자 특성을 나노와이어 내에 존재하게 할 수 있다. 이는 결정 상 양자점의 형성을 가능하게 하고, 다른 관심있는 전자 기법이 개발되도록 허용할 수 있다.
또한, 나노와이어를 형성하는 물질의 특성이 성장 공정 동안 변경될 수 있음이 본 발명의 범위 내에 속한다. 따라서, 분자 빔의 특성을 변경시킴으로써, 상이한 구조의 일부가 나노와이어로 도입된다. 초기 GaAs 나노와이어는, 예를 들면 Ga 공급물을 In 공급물로 변경시킴으로써 InAs 나노와이어 구획으로 확장될 수 있다. 그 후, GaAs/InAs 나노와이어는, 다시 Ga 공급물 등으로 변경시킴으로써 GaAs 나노와이어 구획으로 확장될 수 있다. 또한, 상이한 전기 특성을 갖는 상이한 구조를 개발함으로써, 본 발명자들은 관심있고 조작가능한 전자 특성을 나노와이어에 제공하여 제조자가 모든 종류의 최종 용도로 제조할 수 있다.
본 발명의 나노와이어는 공지된 방법에 의해, 예컨대 방사상 에피택셜 쉘로 코팅될 수 있다. 예를 들면, 진성 또는 외인성 코어 나노와이어를 다른 유형의 반도체의 쉘로 코팅함으로써 진성 및 외인성 반도체의 혼합물이 형성될 수 있다. 또한, 외인성 및 진성 전도체의 혼합물로부터 보다 복잡한 나노와이어가 형성될 수 있다. 예를 들면, 절연 진성 층은 p와 n 도핑된 외인성 층 사이에 위치할 수 있다. 따라서, p-도핑된 코어는 외면에 n-도핑된 외인성 전도체 쉘을 갖는 진성 반도체 쉘에 의해 커버될 수 있다(또는 그 반대). 이는 발광 다이오드 및 태양 전지 기법에서 특정 용도를 갖는다.
쉘 코팅은 당업자에게 공지된/명백한 적절한 성장 매개변수를 사용하여 MBE 또는 다른 에피택셜 기법(예컨대, MOVPE)에 의해 실시될 수 있다. 본 발명에 의해 오직 하나의 예정된 방향으로 나노와이어를 흑연 기판 상에 제조할 수 있다. 이러한 구조는 주형으로서 나노와이어를 갖는 단일 도메인 유착 층의 성장, 또는 전자, 광전자, 광자 용도 등을 위한 반도체 장치의 제조를 촉진한다.
용도
본 발명의 나노와이어는 광범위한 유용성을 갖는다. 이들은 반도체이므로, 반도체 기법이 유용한 임의의 분야에 용도를 제공하는 것으로 기대될 수 있다. 이들은 집적 나노전자 및 나노광전자 용도에 주로 사용된다.
이들의 전개를 위한 이상적인 장치는 나노와이어 태양 전지일 수 있다. 이러한 태양 전지는 효율적이고, 값이 싸고, 유연한 가능성을 동시에 갖는다. 이는 급격하게 개발되는 분야이고, 이들 가치 있는 물질에 대한 추가의 용도는 차세대에 발견될 것이다.
또한, 반도체 나노와이어는 그의 날카로운 말단, 높은 종횡비, 및 높은 열 및 기계적 안정성으로 인해 전계 방출 이미터(field emission emitter)에 대한 후보이다. 이들의 매우 높은 부피에 대한 표면적 비율은 생물학적 및 화학적 센서, 효율적인 에너지 전환 및 저장 장치에서 활용될 수 있다.
또한, 동일한 구상을 사용하여 발광 다이오드(LED), 도파관 및 레이저를 제조할 수 있다.
본 발명은 이제 하기 비제한적인 실시예를 참고하여 기재될 것이다.
실시예 1
실험 절차:
Ga 이중 필라멘트 셀, In SUMO 이중 필라멘트 셀, 및 이량체와 사량체의 비율을 고정시키는 As 밸브식 크래커 셀을 구비한 배리안 젠(Varian Gen) II 모듈 분자 빔 에피택시(MBE) 시스템에서 나노와이어(NW)를 성장시켰다. 본 연구에서, 비소의 주 종은 As4이다. 산화된 규소 웨이퍼 상에 증착한 Ni 필름 상에서 직접적으로 화학 기상 증착(CVD) 기법에 의해 성장한 키쉬 흑연 플레이크 또는 그래핀 필름(1 내지 7개의 단층 두께) 상에서 NW의 성장을 수행한다. CVD 그래핀 필름은 미국의 "그래핀 슈퍼마켓"으로부터 구매하였다. 두 가지 상이한 절차를 사용하여 샘플을 제조하였다. 첫 번째 절차에서, 샘플을 아이소프로판올로 세정한 후 질소로 취입 건조시키고, 그 후 규소 웨이퍼에 In-결합시켰다. 두 번째 절차에서, 첫 번째 절차를 사용하여 제조된 샘플 상에 e-빔 증발기 챔버에서 약 30 nm 두께의 SiO2 층을 증착시키고, 그 후 SiO2에서 e-빔 리소그래피 및 플라즈마 에칭을 사용하여 약 100 nm의 정공 직경을 만들었다.
그 후, NW 성장을 위해 샘플을 MEB 시스템에 부하하였다. 먼저, As 셔터가 닫혀진 동안, Ga/In 플럭스 및 목적하는 액적 크기에 따라, 전형적으로 5 초 내지 10 분 내의 시간 간격 동안 Ga/In 플럭스를 표면에 공급하여 표면 상에 Ga/In 액적을 형성하기 시작하였다. 기판 온도를 각각 GaAs/InAs NW 성장에 적합한 온도, 즉 610℃/450℃로 상승시켰다. Ga/In 분출 셀의 셔터 및 As 분출 셀의 셔터와 밸브를 동시에 개방하여 GaAs/InAs NW 성장을 시작하였다. Ga/In 분출 셀의 온도를 0.1 ㎛/hr의 공칭 평면 성장 속도를 산출하도록 미리 설정하였다. GaAs NW를 형성하기 위해 1.1 x 10-6 Torr의 As4 플럭스를 사용하였으나, InAs NW를 형성하기 위해 As4 플럭스는 4 x 10-6 Torr로 설정하였다.

Claims (29)

  1. 20 nm 이하의 두께를 갖는 그래핀, 그래판 또는 산화 그래핀 기판 상에 에피택셜 방식으로 성장한 하나 이상의 나노와이어를 포함하는 조성물로서,
    상기 나노와이어가 하나 이상의 III-V 족 화합물을 포함하고, [111] 또는 [0001] 방향으로 성장하는, 조성물.
  2. 제 1 항에 있어서,
    나노와이어가 하나의 III-V 족 화합물을 포함하는 조성물.
  3. 제 1 항에 있어서,
    나노와이어가 GaSb, GaP, GaAs 또는 InAs를 포함하는 조성물.
  4. 제 1 항에 있어서,
    그래핀, 그래판 또는 산화 그래핀이 10개 이하의 층을 포함하는 조성물.
  5. 제 1 항에 있어서,
    그래핀, 그래판 또는 산화 그래핀 기판이 키쉬(Kish) 흑연으로부터 박락된 적층된 기판, 고 정렬 열분해 흑연(HOPG), Ni 필름 상의 화학 기상 증착(CVD)-성장한 그래핀 층, 또는 Cu 호일 상의 CVD-성장한 그래핀 층인 조성물.
  6. 제 1 항에 있어서,
    그래핀, 그래판 또는 산화 그래핀 기판이 유연하고 투명한 조성물.
  7. 제 1 항에 있어서,
    기판의 표면이 플라즈마 처리됨으로써 개질되는 조성물.
  8. 제 1 항에 있어서,
    기판의 표면이 산소, 수소, NO2 또는 이들의 조합물의 기체로 플라즈마 처리됨으로써 개질되는 조성물.
  9. 제 1 항에 있어서,
    기판의 표면이 FeCl3, AuCl3 또는 GaCl3의 용액을 사용하여 화학 도핑됨으로써 개질되는 조성물.
  10. 제 1 항에 있어서,
    나노와이어의 직경이 200 nm 이하이고, 길이가 5 ㎛ 이하인 조성물.
  11. 제 1 항에 있어서,
    기판이 복수개의 나노와이어를 포함하되, 상기 나노와이어의 90% 이상이 기판의 동일한 평면으로부터 동일한 방향으로 성장하는 조성물.
  12. 제 1 항에 있어서,
    나노와이어가 촉매의 존재하에 성장하는 조성물.
  13. 제 1 항에 있어서,
    촉매를 포함하는 조성물.
  14. 제 1 항에 있어서,
    촉매를 포함하지 않는 조성물.
  15. 제 1 항에 있어서,
    하나 이상의 에피택셜 나노와이어가 도핑된 조성물.
  16. 제 1 항에 있어서,
    기판을 정공-패턴화된 마스크로 코팅하되, 나노와이어가 정공-패턴화된 마스크를 통해 성장하는 조성물.
  17. 제 16 항에 있어서,
    정공-패턴화된 마스크가, SiO2 또는 Si3N4를 포함하는 조성물.
  18. 20 nm 이하의 두께를 갖는 그래핀, 그래판 또는 산화 그래핀 기판 상에 에피택셜 방식으로 성장한 하나 이상의 나노와이어의 제조 방법으로서,
    (I) III-V 족 원소를 상기 그래핀, 그래판 또는 산화 그래핀 기판의 표면에 제공하는 단계; 및
    (II) 상기 그래핀, 그래판 또는 산화 그래핀 기판의 표면으로부터 하나 이상의 나노와이어를 에피택셜 방식으로 성장시키는 단계
    를 포함하고, 상기 나노와이어가 [111] 또는 [0001] 방향으로 성장하는, 제조 방법.
  19. 제 18 항에 있어서,
    촉매를 기판 상에 증착시키는 제조 방법.
  20. 제 18 항에 있어서,
    촉매가 Au, 또는 성장하는 나노와이어의 금속인 제조 방법.
  21. 제 18 항에 있어서,
    기판을 정공-패턴화된 마스크로 코팅하는 제조 방법.
  22. 제 18 항에 있어서,
    기판을 정공-패턴화된 마스크로 코팅하되, 정공 패턴을 통해 노출된 그래핀, 그래판 또는 산화 그래핀 기판 표면 상으로 촉매를 도입시키는 제조 방법.
  23. 제 21 항 또는 제 22 항에 있어서,
    정공-패턴화된 마스크가 SiO2 또는 Si3N4를 포함하는 제조 방법.
  24. 제 21 항 또는 제 22 항에 있어서,
    정공 패턴을 통해 노출된 그래핀, 그래판 또는 산화 그래핀 기판의 표면이 플라즈마 처리됨으로써 개질되는 제조 방법.
  25. 제 21 항 또는 제 22 항에 있어서,
    정공 패턴을 통해 노출된 그래핀, 그래판 또는 산화 그래핀 기판의 표면이 산소, 수소, NO2 또는 이들의 조합물의 기체로 플라즈마 처리됨으로써 개질되는 제조 방법.
  26. 제 18 항에 따른 제조 방법에 의해 제조된 나노와이어.
  27. 제 1 항에 따른 조성물을 포함하는 장치로서, 상기 장치가 광학 또는 전자 장치인, 장치.
  28. 제 27 항에 있어서,
    장치가 태양 전지인, 장치.
  29. 제 27 항에 있어서,
    장치가 발광 다이오드(LED)인, 장치.
KR1020137018127A 2010-12-13 2011-12-13 흑연 기판 상의 나노와이어 에피택시 KR101931394B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1021112.6A GB201021112D0 (en) 2010-12-13 2010-12-13 Nanowires
GB1021112.6 2010-12-13
PCT/EP2011/072612 WO2012080252A1 (en) 2010-12-13 2011-12-13 Nanowire epitaxy on a graphitic substrate

Publications (2)

Publication Number Publication Date
KR20140014105A KR20140014105A (ko) 2014-02-05
KR101931394B1 true KR101931394B1 (ko) 2018-12-21

Family

ID=43567105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137018127A KR101931394B1 (ko) 2010-12-13 2011-12-13 흑연 기판 상의 나노와이어 에피택시

Country Status (15)

Country Link
US (2) US9966257B2 (ko)
EP (1) EP2652771B1 (ko)
JP (1) JP6006729B2 (ko)
KR (1) KR101931394B1 (ko)
CN (1) CN103477418B (ko)
AU (2) AU2011344238B2 (ko)
BR (1) BR112013014613A2 (ko)
CA (1) CA2820904C (ko)
DK (1) DK2652771T3 (ko)
EA (1) EA026823B1 (ko)
ES (1) ES2777951T3 (ko)
GB (1) GB201021112D0 (ko)
MY (1) MY164032A (ko)
SG (1) SG191131A1 (ko)
WO (1) WO2012080252A1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
GB201200355D0 (en) * 2012-01-10 2012-02-22 Norwegian Univ Sci & Tech Ntnu Nanowires
GB201211038D0 (en) * 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
JP5876408B2 (ja) * 2012-12-14 2016-03-02 日本電信電話株式会社 ナノワイヤの作製方法
US10266963B2 (en) 2013-03-08 2019-04-23 The United States Of America, As Represented By The Secretary Of The Navy Growth of crystalline materials on two-dimensional inert materials
US9018056B2 (en) 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US9236432B2 (en) 2013-03-20 2016-01-12 The United States Of America, As Represented By The Secretary Of The Navy Graphene base transistor with reduced collector area
GB201311101D0 (en) * 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
GB2517186A (en) * 2013-08-14 2015-02-18 Norwegian University Of Science And Technology Radial P-N junction nanowire solar cells
CN103531441B (zh) * 2013-10-23 2016-05-04 中国科学院半导体研究所 基于分叉纳米线的多端量子调控器件的制备方法
WO2016063281A1 (en) 2014-10-21 2016-04-28 Ramot At Tel-Aviv University Ltd High-capacity silicon nanowire based anode for lithium-ion batteries
KR102266615B1 (ko) 2014-11-17 2021-06-21 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
KR101694485B1 (ko) * 2014-12-16 2017-01-10 한국생산기술연구원 태양 전지의 제조 방법 및 이에 의한 태양 전지
CN107170510A (zh) * 2014-12-31 2017-09-15 重庆元石石墨烯技术开发有限责任公司 金属纳米线—石墨烯桥架结构复合材料及其制备方法
CN104766910B (zh) * 2015-02-06 2017-07-04 中山大学 一种GaN纳米线及其制备方法
JP2016167534A (ja) * 2015-03-10 2016-09-15 日本電信電話株式会社 ナノワイヤの製造方法
EA201890168A1 (ru) 2015-07-13 2018-08-31 Крайонано Ас Нанопроволока или нанопирамидки, выращенные на графитовой подложке
JP7066610B2 (ja) * 2015-07-13 2022-05-13 クラヨナノ エーエス 発光ダイオードデバイス、光検出デバイス、およびグラファイト基板上のナノワイヤ又はナノピラミッドを含む組成物
WO2017021380A1 (en) * 2015-07-31 2017-02-09 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
KR102465353B1 (ko) * 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
EP3182459A1 (en) * 2015-12-15 2017-06-21 IMEC vzw Method of producing a pre-patterned structure for growing vertical nanostructures
CN105544017B (zh) * 2016-01-27 2017-07-14 浙江大学 一种高导电石墨烯纤维及其制备方法
US9711607B1 (en) * 2016-04-15 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. One-dimensional nanostructure growth on graphene and devices thereof
CN106653567A (zh) * 2016-12-01 2017-05-10 中国工程物理研究院电子工程研究所 一种基于聚焦离子束诱导的有序砷化镓量子点的制备方法
CN106803478B (zh) * 2016-12-05 2019-12-06 南京大学 一种GaN纳米结构阵列生长方法
GB201701829D0 (en) 2017-02-03 2017-03-22 Norwegian Univ Of Science And Tech (Ntnu) Device
CN108572196A (zh) * 2017-03-08 2018-09-25 天津大学 基于硅-氧化钨纳米线异质结构的气敏元件及其制备方法和应用
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
KR102483991B1 (ko) * 2018-02-13 2022-12-30 성균관대학교산학협력단 마이크로 버블 집적구조체 및 이의 제조방법
KR20240046921A (ko) * 2018-04-22 2024-04-11 에피노바테크 에이비 강화 박막 필름 장치
GB201910170D0 (en) 2019-07-16 2019-08-28 Crayonano As Nanowire device
CN112331553B (zh) * 2019-07-16 2024-04-05 中国科学院苏州纳米技术与纳米仿生研究所 纳米线单片外延集成结构、制作方法与应用
CN110284198B (zh) * 2019-07-22 2020-11-10 南京大学 一种控制GaN纳米线结构与形貌的分子束外延生长方法
CN110504159B (zh) * 2019-08-21 2021-05-11 中国科学院半导体研究所 硅衬底上立式GaSb纳米线及其制备方法
GB201913701D0 (en) 2019-09-23 2019-11-06 Crayonano As Composition of matter
EP3836227A1 (en) 2019-12-11 2021-06-16 Epinovatech AB Semiconductor layer structure
EP3866189B1 (en) 2020-02-14 2022-09-28 Epinovatech AB A mmic front-end module
EP3879706A1 (en) 2020-03-13 2021-09-15 Epinovatech AB Field-programmable gate array device
EP4101945B1 (en) 2021-06-09 2024-05-15 Epinovatech AB A device for performing electrolysis of water, and a system thereof
CN114656274B (zh) * 2022-03-08 2023-05-05 西北工业大学 一种纳米线阵列改性石墨烯蜂窝增强纳米气凝胶隔热吸波复合材料
GB202212397D0 (en) 2022-08-25 2022-10-12 Crayonano As Nanowire device with mask layer
CN117664401B (zh) * 2023-12-08 2024-04-26 浙江大学 一种铁路监测用柔性无源压力传感器

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213801A (en) 1979-03-26 1980-07-22 Bell Telephone Laboratories, Incorporated Ohmic contact of N-GaAs to electrical conductive substrates by controlled growth of N-GaAs polycrystalline layers
EP2273552A3 (en) 2001-03-30 2013-04-10 The Regents of the University of California Methods of fabricating nanstructures and nanowires and devices fabricated therefrom
JP3823784B2 (ja) 2001-09-06 2006-09-20 富士ゼロックス株式会社 ナノワイヤーおよびその製造方法、並びにそれを用いたナノネットワーク、ナノネットワークの製造方法、炭素構造体、電子デバイス
FR2840452B1 (fr) 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
US7594982B1 (en) 2002-06-22 2009-09-29 Nanosolar, Inc. Nanostructured transparent conducting electrode
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
CA2522358A1 (en) 2003-04-04 2004-10-14 Startskottet 22286 Ab Precisely positioned nanowhiskers and nanowhisker arrays and method for preparing them
US7354850B2 (en) * 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
US7528002B2 (en) 2004-06-25 2009-05-05 Qunano Ab Formation of nanowhiskers on a substrate of dissimilar material
KR100533645B1 (ko) 2004-09-13 2005-12-06 삼성전기주식회사 발광 효율을 개선한 발광 다이오드
GB2418532A (en) 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
KR101405353B1 (ko) 2004-12-09 2014-06-11 원드 매터리얼 엘엘씨 연료 전지용의 나노와이어 기반 막 전극 조립체
US7939218B2 (en) 2004-12-09 2011-05-10 Nanosys, Inc. Nanowire structures comprising carbon
EP2410582B1 (en) 2005-05-24 2019-09-04 LG Electronics Inc. Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
ATE528811T1 (de) 2005-11-21 2011-10-15 Nanosys Inc Nanodraht-strukturen mit kohlenstoff
US7570355B2 (en) 2006-01-27 2009-08-04 Hewlett-Packard Development Company, L.P. Nanowire heterostructures and methods of forming the same
US7643136B2 (en) 2006-02-02 2010-01-05 Optilia Instrument Ab Device for inspection of narrow spaces and objects in narrow spaces
NZ570678A (en) 2006-03-10 2010-10-29 Stc Unm Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
FR2904146B1 (fr) 2006-07-20 2008-10-17 Commissariat Energie Atomique Procede de fabrication d'une nanostructure a base de nanofils interconnectes,nanostructure et utilisation comme convertisseur thermoelectrique
JP4106397B2 (ja) 2006-09-14 2008-06-25 株式会社島津製作所 光または放射線検出器の製造方法
US7442575B2 (en) * 2006-09-29 2008-10-28 Texas Christian University Method of manufacturing semiconductor nanowires
WO2008140611A2 (en) 2006-12-18 2008-11-20 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
US20080191317A1 (en) * 2007-02-13 2008-08-14 International Business Machines Corporation Self-aligned epitaxial growth of semiconductor nanowires
CN101687631A (zh) 2007-03-28 2010-03-31 昆南诺股份有限公司 纳米线电路结构
KR100904588B1 (ko) 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
US7714317B2 (en) 2007-08-30 2010-05-11 Brookhaven Science Associates, Llc Assembly of ordered carbon shells on semiconducting nanomaterials
EP2200934A4 (en) 2007-10-26 2012-10-17 Qunano Ab GROWTH OF NANOWILS ON DISSIMILAR MATERIAL
US8273983B2 (en) 2007-12-21 2012-09-25 Hewlett-Packard Development Company, L.P. Photonic device and method of making same using nanowires
US8435676B2 (en) 2008-01-09 2013-05-07 Nanotek Instruments, Inc. Mixed nano-filament electrode materials for lithium ion batteries
US7871653B2 (en) 2008-01-30 2011-01-18 Ocean Duke Corporation Double-stack shrimp tray
US8129763B2 (en) 2008-02-07 2012-03-06 International Business Machines Corporation Metal-oxide-semiconductor device including a multiple-layer energy filter
JP5386747B2 (ja) 2008-02-21 2014-01-15 公益財団法人神奈川科学技術アカデミー 半導体基板、半導体素子、発光素子及び電子素子
KR101445877B1 (ko) * 2008-03-24 2014-09-29 삼성전자주식회사 산화아연 나노와이어의 제조방법
TW200952184A (en) 2008-06-03 2009-12-16 Univ Nat Taiwan Structure of mixed type heterojunction thin film solar cells and its manufacturing method
JP5836122B2 (ja) 2008-07-07 2015-12-24 グロ アーベーＧｌｏ Ａｂ ナノ構造のｌｅｄ
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
WO2010056064A2 (ko) 2008-11-13 2010-05-20 주식회사 엘지화학 리튬 이차전지용 비수 전해액 및 이를 구비한 리튬 이차전지
KR101071906B1 (ko) * 2008-11-14 2011-10-11 한국과학기술원 단결정 게르마늄코발트 나노와이어, 게르마늄코발트 나노와이어 구조체, 및 이들의 제조방법
CN101504961B (zh) 2008-12-16 2010-08-11 华中科技大学 面发射多色发光二极管及其制造方法
US8389387B2 (en) 2009-01-06 2013-03-05 Brookhaven Science Associates, Llc Segmented nanowires displaying locally controllable properties
KR101650310B1 (ko) 2009-01-16 2016-08-24 삼성전자주식회사 도광부재 및 이를 구비하는 제전유닛, 화상형성장치, 화상독취장치
US20110220171A1 (en) 2009-01-30 2011-09-15 Mathai Sagi V Photovoltaic Structure and Solar Cell and Method of Fabrication Employing Hidden Electrode
FR2941688B1 (fr) 2009-01-30 2011-04-01 Commissariat Energie Atomique Procede de formation de nano-fils
WO2010096035A1 (en) 2009-02-23 2010-08-26 Nanosys, Inc. Nanostructured catalyst supports
WO2010138506A1 (en) 2009-05-26 2010-12-02 Nanosys, Inc. Methods and systems for electric field deposition of nanowires and other devices
WO2010141348A1 (en) 2009-05-31 2010-12-09 College Of William And Mary Method for making polymer composites containing graphene sheets
JP5299105B2 (ja) 2009-06-16 2013-09-25 ソニー株式会社 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス
CN102868498B (zh) 2009-06-18 2015-12-09 华为技术有限公司 码本生成方法、数据传输方法及装置
US8409366B2 (en) 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
CN102482076B (zh) * 2009-08-03 2014-12-24 仁济大学校产学协力团 新型结构的碳纳米复合体及其制造方法
US8507797B2 (en) 2009-08-07 2013-08-13 Guardian Industries Corp. Large area deposition and doping of graphene, and products including the same
WO2011048808A1 (ja) 2009-10-20 2011-04-28 パナソニック株式会社 発光ダイオード素子およびその製造方法
WO2011048809A1 (ja) 2009-10-21 2011-04-28 パナソニック株式会社 太陽電池およびその製造方法
KR20110057989A (ko) * 2009-11-25 2011-06-01 삼성전자주식회사 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
US9306099B2 (en) 2009-12-01 2016-04-05 Samsung Electronics Co., Ltd. Material including graphene and an inorganic material and method of manufacturing the material
JP4806475B2 (ja) 2009-12-04 2011-11-02 パナソニック株式会社 基板およびその製造方法
KR101234180B1 (ko) 2009-12-30 2013-02-18 그래핀스퀘어 주식회사 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름
WO2011090863A1 (en) 2010-01-19 2011-07-28 Eastman Kodak Company Ii-vi core-shell semiconductor nanowires
US8212236B2 (en) 2010-01-19 2012-07-03 Eastman Kodak Company II-VI core-shell semiconductor nanowires
US8377729B2 (en) 2010-01-19 2013-02-19 Eastman Kodak Company Forming II-VI core-shell semiconductor nanowires
US20110240099A1 (en) 2010-03-30 2011-10-06 Ellinger Carolyn R Photovoltaic nanowire device
TWI440074B (zh) 2010-04-02 2014-06-01 Univ Nat Chiao Tung 一種在三族氮化物磊晶過程中降低缺陷產生的方法
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
CN103118777B (zh) 2010-05-24 2016-06-29 希路瑞亚技术公司 纳米线催化剂
CN102742024B (zh) 2010-06-07 2015-02-18 松下电器产业株式会社 太阳能电池及其制造方法
KR101781552B1 (ko) 2010-06-21 2017-09-27 삼성전자주식회사 보론 및 질소로 치환된 그라핀 및 제조방법과, 이를 구비한 트랜지스터
EP2586062A4 (en) 2010-06-24 2015-06-03 Glo Ab SUBSTRATE WITH BUFFER LAYER FOR ALIGNED NANODRAHT GROWTH
JP5988974B2 (ja) 2010-08-07 2016-09-07 ティーピーケイ ホールディング カンパニー リミテッド 表面埋込添加物を有する素子構成要素および関連製造方法
CN102376817A (zh) 2010-08-11 2012-03-14 王浩 一种半导体光电器件的制备方法
WO2012029381A1 (ja) 2010-09-01 2012-03-08 シャープ株式会社 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト、表示装置、並びにダイオード
KR20150098246A (ko) 2010-09-01 2015-08-27 샤프 가부시키가이샤 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드
KR101636915B1 (ko) 2010-09-03 2016-07-07 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자
KR101691906B1 (ko) 2010-09-14 2017-01-02 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광 소자 제조방법
US8901536B2 (en) 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
KR101802374B1 (ko) 2010-10-05 2017-11-29 삼성전자주식회사 도핑된 그래핀 함유 투명전극, 그의 제조방법, 및 이를 구비하는 표시소자와 태양전지
US8321961B2 (en) 2010-10-07 2012-11-27 International Business Machines Corporation Production scale fabrication method for high resolution AFM tips
KR101217209B1 (ko) 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
KR101142545B1 (ko) 2010-10-25 2012-05-08 서울대학교산학협력단 태양전지 및 그 제조 방법
CN103260627A (zh) 2010-11-12 2013-08-21 真蒂奥姆有限公司 去纤维蛋白多核苷酸用于预防和/或治疗移植物抗宿主病(gvhd)
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
KR20120065792A (ko) 2010-12-13 2012-06-21 삼성전자주식회사 나노 센서 및 그의 제조 방법
KR20120083084A (ko) 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101227600B1 (ko) 2011-02-11 2013-01-29 서울대학교산학협력단 그래핀-나노와이어 하이브리드 구조체에 기반한 광센서 및 이의 제조방법
US8591990B2 (en) 2011-03-25 2013-11-26 GM Global Technology Operations LLC Microfiber supported metal silicide nanowires
JP2012230969A (ja) 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd ＧａＮ系半導体デバイスの製造方法
JP6139511B2 (ja) 2011-05-06 2017-05-31 ザ・リサーチ・ファウンデーション・フォー・ザ・ステイト・ユニヴァーシティ・オブ・ニューヨーク 磁性グラフェン様ナノ粒子あるいは黒鉛ナノまたは微小粒子、およびそれらの生産および使用方法
US9564579B2 (en) 2011-05-27 2017-02-07 University Of North Texas Graphene magnetic tunnel junction spin filters and methods of making
WO2012167282A1 (en) 2011-06-02 2012-12-06 Brown University High-efficiency silicon-compatible photodetectors based on ge quantumdots and ge/si hetero-nanowires
KR101305705B1 (ko) 2011-07-12 2013-09-09 엘지이노텍 주식회사 터치 패널 및 전극 제조 방법
US20130020623A1 (en) 2011-07-18 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for single gate non-volatile memory device
CN102254969B (zh) 2011-08-17 2012-11-14 中国科学院苏州纳米技术与纳米仿生研究所 基于纳米柱阵列的光电器件及其制作方法
KR101217216B1 (ko) 2011-08-31 2012-12-31 서울대학교산학협력단 전자 소자 및 그 제조 방법
WO2013052541A2 (en) 2011-10-04 2013-04-11 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Quantum dots, rods, wires, sheets, and ribbons, and uses thereof
US8440350B1 (en) 2011-11-10 2013-05-14 GM Global Technology Operations LLC Lithium-ion battery electrodes with shape-memory-alloy current collecting substrates
EP2785458A2 (en) 2011-11-29 2014-10-08 Siluria Technologies, Inc. Nanowire catalysts and methods for their use and preparation
KR20130069035A (ko) 2011-12-16 2013-06-26 삼성전자주식회사 그래핀상의 하이브리드 나노구조체 형성 방법
GB201200355D0 (en) 2012-01-10 2012-02-22 Norwegian Univ Sci & Tech Ntnu Nanowires
US9653286B2 (en) 2012-02-14 2017-05-16 Hexagem Ab Gallium nitride nanowire based electronics
TW201344749A (zh) 2012-04-23 2013-11-01 Nanocrystal Asia Inc 以塡膠燒結方式製造選擇性成長遮罩之方法
US20130311363A1 (en) 2012-05-15 2013-11-21 Jonathan E. Ramaci Dynamically re-programmable transaction card
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
FR2997558B1 (fr) 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
EP2922891A1 (en) 2012-11-26 2015-09-30 Massachusetts Institute of Technology Nanowire-modified graphene and methods of making and using same
JP5876408B2 (ja) 2012-12-14 2016-03-02 日本電信電話株式会社 ナノワイヤの作製方法
CN103050498B (zh) 2012-12-28 2015-08-26 中山大学 一种微纳米线阵列结构紫外雪崩光电探测器及其制备方法
GB201311101D0 (en) 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
GB2517186A (en) 2013-08-14 2015-02-18 Norwegian University Of Science And Technology Radial P-N junction nanowire solar cells
KR101517551B1 (ko) 2013-11-14 2015-05-06 포항공과대학교 산학협력단 발광소자의 제조방법 및 그에 의해 제조된 발광소자
JP7066610B2 (ja) 2015-07-13 2022-05-13 クラヨナノ エーエス 発光ダイオードデバイス、光検出デバイス、およびグラファイト基板上のナノワイヤ又はナノピラミッドを含む組成物

Also Published As

Publication number Publication date
US10861696B2 (en) 2020-12-08
DK2652771T3 (da) 2020-03-23
AU2011344238A1 (en) 2013-07-11
CN103477418A (zh) 2013-12-25
CN103477418B (zh) 2017-09-01
GB201021112D0 (en) 2011-01-26
EP2652771A1 (en) 2013-10-23
CA2820904A1 (en) 2012-06-21
EA026823B1 (ru) 2017-05-31
AU2015213350A1 (en) 2015-09-03
MY164032A (en) 2017-11-15
US20130334497A1 (en) 2013-12-19
WO2012080252A1 (en) 2012-06-21
JP6006729B2 (ja) 2016-10-12
JP2014506222A (ja) 2014-03-13
ES2777951T3 (es) 2020-08-06
KR20140014105A (ko) 2014-02-05
BR112013014613A2 (pt) 2018-04-03
EP2652771B1 (en) 2020-02-05
US9966257B2 (en) 2018-05-08
AU2011344238B2 (en) 2015-05-14
CA2820904C (en) 2020-03-10
EA201390802A1 (ru) 2013-12-30
US20180254184A1 (en) 2018-09-06
AU2015213350B2 (en) 2017-07-27
SG191131A1 (en) 2013-07-31

Similar Documents

Publication Publication Date Title
KR101931394B1 (ko) 흑연 기판 상의 나노와이어 에피택시
US11450528B2 (en) Process for growing nanowires or nanopyramids on graphitic substrates
US11257967B2 (en) Solar cells
US10243104B2 (en) Nanowire device having graphene top and bottom electrodes and method of making such a device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right