CN112331553B - 纳米线单片外延集成结构、制作方法与应用 - Google Patents

纳米线单片外延集成结构、制作方法与应用 Download PDF

Info

Publication number
CN112331553B
CN112331553B CN201910639096.9A CN201910639096A CN112331553B CN 112331553 B CN112331553 B CN 112331553B CN 201910639096 A CN201910639096 A CN 201910639096A CN 112331553 B CN112331553 B CN 112331553B
Authority
CN
China
Prior art keywords
nanowire
nanowires
substrate
mask
epitaxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910639096.9A
Other languages
English (en)
Other versions
CN112331553A (zh
Inventor
李军帅
张晓东
张宝顺
曹旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201910639096.9A priority Critical patent/CN112331553B/zh
Publication of CN112331553A publication Critical patent/CN112331553A/zh
Application granted granted Critical
Publication of CN112331553B publication Critical patent/CN112331553B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/142—Energy conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明揭示了一种纳米线单片外延集成结构，包括衬底以及形成于衬底上纳米线阵列，纳米线阵列包括多种材料/多种功能的纳米线，该多种材料/多种功能的纳米线沿衬底表面横向并列分布。本发明揭示了一种纳米线单片外延集成结构的制作方法，包括：不同材质的纳米线在掩膜的作用下依次生长于衬底表面。本发明基于纳米线结构外延，凭借纳米线一维结构特征可在横向两个维度上有效可靠的释放应力，通过控制纳米线的直径可以实现无位错材料集成；本发明的横向分布集成方案可以减少常规单线集成方案中的界面势垒数，可在实现多种异质材料的高质量单片外延集成的同时规避纳米线在异质界面发生弯折的问题。

Description

纳米线单片外延集成结构、制作方法与应用
技术领域
本发明属于光电子器件技术领域，具体涉及一种纳米线单片外延集成结构及其制作方法。
背景技术
目前，常用的异质材料单片集成方案包括键合和直接异质外延。键合技术一般通过粘合剂实现两种材料的结合，不同材料的键合工艺一般不同，这也导致了键合工艺的复杂性，且键合技术适用的晶片尺寸较大，难以按需实现微纳器件的集成。
直接异质外延一般可以分为利用缓冲层的薄膜材料外延和纳米线材料直接外延。基于传统薄膜结构实现异质集成的方案包括多层薄膜堆叠外延和掩膜分区二次外延，但不可避免的是基于单质半导体或二元/三元化合物半导体材料的材料集成一般不可避免的存在晶格失配问题，晶格失配引入的应力以及随之而来的位错都会严重影响光电器件的性能，而且三元化合物及可控性更高的四元化合物又存在外延控制困难的问题。硅衬底GaN外延是典型的直接异质外延结构，为了保证外延质量一般会在衬底表面首先沉积种子层以缓解晶格失配，为了缓解热失配带来的晶元翘曲通常还需要精心设计应力控制层，该方案的问题在于异质界面上缓冲层材料结晶质量差，通常会引起器件的性能减退甚至导致可靠性下降。
纳米线凭借其一维结构特征可在横向二维方向上有效可靠的释放应力，通过控制纳米线的直径可以实现无位错材料集成。可以预见的，基于外延纳米线材料的集成将是异质集成方案的优质选项。现有的基于纳米线结构的材料集成主要是单线集成方案，包括单线轴向和单线径向集成。单线存在的问题包括串接界面上的界面势垒对载流子输运的限制，以及常见催化外延中轴向异质界面纳米线弯折问题。
发明内容
本发明一实施例提供一种纳米线单片外延集成结构及其制作方法，用于解决现有技术中晶格失配问题的问题，包括：
一实施例中，一种纳米线单片外延集成结构，包括衬底以及形成于衬底上纳米线阵列，
纳米线阵列包括多种材料/多种功能的纳米线，该多种材料/多种功能的纳米线沿衬底表面横向并列分布。
一实施例中，一种纳米线单片外延集成结构的应用器件，该器件为探测器、太阳能电池、存储结构、激光器或传感器。
一实施例中，一种纳米线单片外延集成结构的制作方法，包括：
s1、衬底表面沉积第1层掩膜，对第1层掩膜开设第一通孔，并在孔内沉积第1催化剂；
s2、沉积第n层掩膜，对第n层掩膜开设第n通孔至衬底表面，并在该孔内沉积第n催化剂，n≥2；
s3、在第n通孔内自催化外延生长纳米线；
s4、剥离第n层掩膜，并在第n-1通孔内自催化外延生长纳米线；
s5、重复步骤s4，依次在不同掩膜层的通孔内外延生长不同材质/功能的纳米线。
与现有技术相比，本发明优点至少包括：
1)本发明基于纳米线结构外延，凭借纳米线一维结构特征可在横向两个维度上有效可靠的释放应力，通过控制纳米线的直径可以实现无位错材料集成；
2)本发明的横向分布集成方案可以减少常规单线集成方案中的界面势垒数，可在实现多种异质材料的高质量单片外延集成的同时规避纳米线在异质界面发生弯折的问题；
3)基于本发明多批次外延的特点，通过多种纳米线功能区的高质量单片集成可以实现纵向器件的横向集成，兼具传统薄膜层叠外延和平面分区注入技术的功能特点；
4)本发明具有广泛的适用性，基本的，结合本发明的外延方案和适当的纳米线外延结构设计，可实现诸如多色光探测器、多功能传感器、高效太阳能电池、高密度存储结构等高性能单功能器件制备以及片上实验室、单片计算机等复杂系统的集成制备。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a是本申请实施例1中第一层掩膜及催化剂铺覆制备的结构示意图；
图1b所示为图1a的俯视图；
图2a是本申请实施例1中沉积第二层掩膜后的结构示意图；
图2b所示为图2a的俯视图；
图3a是本申请实施例1中沉积第n层掩膜后的结构示意图；
图3b所示为图3a的俯视图；
图4a是本申请实施例1中生长第1批纳米线后的结构示意图；
图4b所示为图4a的俯视图；
图5a是本申请实施例1中去除第n层掩膜后的结构示意图；
图5b所示为图5a的俯视图；
图6a是本申请实施例1中生长第2批纳米线后的结构示意图；
图6b所示为图6a的俯视图；
图7a是本申请实施例1中生长第n批纳米线后的结构示意图；
图7b所示为图7a的俯视图；
图8是本申请实施例2中外延结构的俯视图；
图9是本申请实施例3中外延结构的俯视图；
图10是本申请实施例4中外延结构的俯视图；
图11是本申请实施例5中外延结构的俯视图。
具体实施方式
通过应连同所附图式一起阅读的以下具体实施方式将更完整地理解本发明。本文中揭示本发明的详细实施例；然而，应理解，所揭示的实施例仅具本发明的示范性，本发明可以各种形式来体现。因此，本文中所揭示的特定功能细节不应解释为具有限制性，而是仅解释为权利要求书的基础且解释为用于教示所属领域的技术人员在事实上任何适当详细实施例中以不同方式采用本发明的代表性基础。
结合图7b示，本申请的一实施例中，提供纳米线单片外延集成结构，包括衬底1以及形成于衬底1上纳米线阵列2，
纳米线阵列2包括多种材料/多种功能的纳米线，该多种材料/多种功能的纳米线沿衬底表面横向并列分布。
该技术方案中，多种材料/多种功能包括多种材料的单片集成、具有多种不同功能结构的同种材料的单片集成。
该技术方案中，多种功能如基于InGaAs纳米线在三个功能区分别制备LED发光器件(轴向PN结面发光)、光探测器器件(超短高阻沟道光电导型高灵敏探测器)，以及太阳能电池(径向PIN结促进载流子分离和高速输运)。实现利用太阳能电池自供电的光发送器件和接收器件的单片集成。
在一实施例中，衬底1优选采用蓝宝石或GaN衬底。
本发明的目的在于利用纳米线的一维特征提供一种能够实现多种异质材料(多种功能)的高质量单片外延集成和多种纳米线功能区的高质量单片集成的外延方案，结合纳米线自身的优异性能制备出高性能高集成度的器件及系统。具体的：
1)异质材料集成：实现多种异质材料的高质量单片外延集成；
对应于多种材料的交叉集成或分区集成，本发明可应用于诸如多波段光学探测、成像和发光器件的开发，亦可应用于多种气体、流体的传感探测和空间分布测量器件的开发。
2)纵向器件的横向集成：实现多种纳米线功能区的高质量单片集成；
对应于同种或不同材料的交叉集成或分区集成，可应用于基于单根纳米线/局域纳米线阵列的元器件级别的功能集成，也可应用于基于复杂功能区的系统级集成。
本案不仅适用于多种异质材料，同样适用于同质材料的多种不同结构(如基于pn结或pin结的探测器、激光器等，以及具有特定结构的传感器等)。同样的也适用于更复杂结构的横向集成，作为现有技术(基于单线的轴向或径向集成)的补充，用于降低单纯纵向集成的工艺难度或搭建具有更高集成度的系统级集成电路。
在另一实施例中，还提供一种纳米线单片外延集成结构的制作方法，不同材质的纳米线在开孔掩膜的作用下依次生长于衬底表面。
具体地，制作方法包括：
s1、衬底表面沉积第1层掩膜，对第1层掩膜开设第一通孔，并在孔内沉积第1催化剂；
s2、沉积第n层掩膜，对第n层掩膜开设第n通孔至衬底表面，并在该孔内沉积第n催化剂，n≥2；
s3、在第n通孔内自催化外延生长纳米线；
s4、剥离第n层掩膜，并在第n-1通孔内自催化外延生长纳米线；
s5、重复步骤s4，依次在不同掩膜层的通孔内外延生长不同材质/功能的纳米线。
需要说明的是，本实施例所提方案不仅适用于催化纳米线生长，同样适用于无催化纳米线生长。其中，步骤s1中，针对自催化或无催化纳米线外延，催化剂的预先铺覆并非必要。
其中，多层掩膜或多批次催化剂选择的关键在于：
(1)、多层掩膜应该具备可有效按层去除而不影响下层存在的特性；
如Al2O3与SiO2具有湿法去除的差异性，如多层SiO2具有可控的湿法腐蚀速率。
(2)、相应层的掩膜需在纳米线外延过程中具有选择性掩膜作用；
如Ga2O3/GaAs纳米线在SiO2上随机成核与衬底表面生长明显不同，且随机成核所沉积材料可随掩膜腐蚀直接去除。
(3)、所选催化剂优选的应具有可去除性或催化性能唯一性。
如HF腐蚀去除SiO2可一同去除Ga液滴而不影响β-Ga2O3纳米线的存在。
本实施例所提出的横向分布纳米线集成结构，可通过分批次重复“掩膜选区——纳米线生长”实现，但其对纳米线可能存在较大损伤，且一般存在对纳米长度、密度的限制；亦可通过腐蚀传统选区外延薄膜实现。
在上述制作方法中，用以生长纳米线的外延设备不仅可采用MOCVD外延设备，通过合理的参数设置，在其他类型的CVD设备或MBE上亦可实现垂直型纳米线的外延。
在一典型的应用例中，该集成结构应用于紫外/红外双色探测器，其中，衬底采用蓝宝石衬底，纳米线阵列包括垂直生长于衬底表面的β-Ga2O3纳米线阵列和InGaAs纳米线阵列。纳米线生长过程中，利用SiO2掩膜和Ga液滴的催化作用外延β-Ga2O3纳米线阵列，利用Al2O3掩膜和Au颗粒催化特性生长InGaAs纳米线。
实施例1
结合图7b所示，单片外延集成结构，包括衬底1以及形成于衬底1上纳米线阵列2。
纳米线阵列2包括n种异质材料的纳米线：第一纳米线9、第二纳米线12、第n-1纳米线14和第n纳米线13。
多种异质材料的纳米线有序阵列交叉横向分布，具体地，衬底表面横向阵列分布有多个区域101，每个区域包含n列纳米线，该n列纳米线分别为成列的第一纳米线9、成列的第二纳米线12、成列的第n-1纳米线14和成列的第n纳米线13。
单片外延集成结构的制作方法包括：
1)第一层掩膜及催化剂铺覆制备
a)、结合图1a和图1b所示，在衬底1表面沉积第一层掩膜3；
b)、对第一层掩膜3进行掩膜开孔，并铺覆第一批催化剂4。
2)第二层掩膜及催化剂定位制备
a)、结合图2a和图2b所示，沉积第二层掩膜5；
b)、对已沉积的双层掩膜进行开孔，并铺覆第二批催化剂6。
3)结合图3a和图3b所示，重复步骤2)，沉积第n层掩膜7并铺覆第n批催化剂8。
4)纳米线外延
a)、结合图4a和图4b所示，对应第n层掩膜和第n批催化剂，生长第1批纳米线9；
b)、结合图5a和图5b所示，去除第n层掩膜，使第n-1层掩膜11及第n-1批催化剂10暴露于表面；
c)、结合图6a和图6b所示，对应第n-1层掩膜11和第n-1批催化剂10，生长第2批纳米线12；
e)、结合图7a和图7b所示，对应第1层掩膜和第1层催化剂，生长第n批纳米线13，并可选择是否去除第一层掩膜。
实施例2
结合图8所示，本实施例中，外延结构采用有序阵列交叉分批外延，不同材质纳米线交叉设置，且相邻的纳米线材质不同。
实施例3
结合图9所示，本实施例中，外延结构采用有序阵列功能区分批外延。一典型示例中，4根纳米线矩形阵列分布并以此为单位，然后横向分布。
实施例4
结合图10所示，本实施例中，外延结构采用有序阵列交叉分批外延——局部阵列。一典型示例中，4根纳米线矩形阵列分布并以此为单位，然后横向阵列分布。
实施例5
结合图11所示，本实施例中，外延结构采用随机阵列功能区分批外延。一典型示例中，衬底表面定义有多个功能区，位于每个功能区的纳米线材质相同，每个功能区内的纳米线随机分布。
本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明，本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下，所属领域的技术人员将明了其它实施例、修改及使用。
在本发明案中标题及章节的使用不意味着限制本发明；每一章节可应用于本发明的任何方面、实施例或特征。
在本发明案通篇中，在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处，预期本发明教示的组合物也基本上由所叙述组份组成或由所叙述组份组成，且本发明教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。
在本发明方案中，在将元件或组件称为包含于及/或选自所叙述元件或组件列表之处，应理解，所述元件或组件可为所叙述元件或组件中的任一者且可选自由所叙述元件或组件中的两者或两者以上组成的群组。此外，应理解，在不背离本发明教示的精神及范围的情况下，本文中所描述的组合物、设备或方法的元件及/或特征可以各种方式组合而无论本文中是明确说明还是隐含说明。
除非另外具体陈述，否则术语“包含(include、includes、including)”、“具有(have、has或having)”的使用通常应理解为开放式的且不具限制性。
除非另外具体陈述，否则本文中单数的使用包含复数(且反之亦然)。此外，除非上下文另外清楚地规定，否则单数形式“一(a、an)”及“所述(the)”包含复数形式。另外，在术语“约”的使用在量值之前之处，除非另外具体陈述，否则本发明教示还包括特定量值本身。
应理解，各步骤的次序或执行特定动作的次序并非十分重要，只要本发明教示保持可操作即可。此外，可同时进行两个或两个以上步骤或动作。
应理解，本发明的各图及说明已经简化以说明与对本发明的清楚理解有关的元件，而出于清晰性目的消除其它元件。然而，所属领域的技术人员将认识到，这些及其它元件可为合意的。然而，由于此类元件为此项技术中众所周知的，且由于其不促进对本发明的更好理解，因此本文中不提供对此类元件的论述。应了解，各图是出于图解说明性目的而呈现且不作为构造图式。所省略细节及修改或替代实施例在所属领域的技术人员的范围内。
可了解，在本发明的特定方面中，可由多个组件替换单个组件且可由单个组件替换多个组件以提供一元件或结构或者执行一或若干给定功能。除了在此替代将不操作以实践本发明的特定实施例之处以外，将此替代视为在本发明的范围内。
此外，本案发明人还参照前述实施例，以本说明书述及的其它原料、工艺操作、工艺条件进行了试验，并均获得了较为理想的结果。
尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外，除非具体陈述，否则术语第一、第二等的任何使用不表示任何次序或重要性，而是使用术语第一、第二等来区分一个元素与另一元素。

Claims (8)

1.一种纳米线单片外延集成结构的制作方法，其特征在于，所述纳米线单片外延集成结构，包括衬底以及形成于衬底上纳米线阵列，纳米线阵列包括多种材料/多种功能的纳米线，该多种材料/多种功能的纳米线沿衬底表面横向并列分布，
不同材质/功能的纳米线在掩膜的作用下依次生长于衬底表面，制作方法包括：
s1、衬底表面沉积第1层掩膜，对第1层掩膜开设第一通孔，并在孔内沉积第1催化剂；
s2、沉积第n层掩膜，对第n层掩膜开设第n通孔至衬底表面，并在该孔内沉积第n催化剂，n≥2；
s3、在第n通孔内自催化外延生长纳米线；
s4、剥离第n层掩膜，并在第n-1通孔内自催化外延生长纳米线；
s5、重复步骤s4，依次在不同掩膜层的通孔内外延生长不同材质/功能的纳米线。
2.根据权利要求1所述的纳米线单片外延集成结构的制作方法，其特征在于，所述纳米线垂直生长于衬底表面。
3.根据权利要求1所述的纳米线单片外延集成结构的制作方法，其特征在于，不同材质的所述纳米线在横向有序阵列。
4.根据权利要求3所述的纳米线单片外延集成结构的制作方法，其特征在于，相邻的纳米线材质或功能不同。
5.根据权利要求3所述的纳米线单片外延集成结构的制作方法，其特征在于，所述衬底表面定义有多个功能区，位于每个功能区的纳米线材质或功能相同。
6.根据权利要求5所述的纳米线单片外延集成结构的制作方法，其特征在于，所述多个功能区阵列分布。
7.一种器件，包括由权利要求1至6任一所述的方法制作的纳米线单片外延集成结构。
8.根据权利要求7所述的器件，其特征在于，该器件为探测器、太阳能电池、存储结构、激光器或传感器。
CN201910639096.9A 2019-07-16 2019-07-16 纳米线单片外延集成结构、制作方法与应用 Active CN112331553B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910639096.9A CN112331553B (zh) 2019-07-16 2019-07-16 纳米线单片外延集成结构、制作方法与应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910639096.9A CN112331553B (zh) 2019-07-16 2019-07-16 纳米线单片外延集成结构、制作方法与应用

Publications (2)

Publication Number Publication Date
CN112331553A CN112331553A (zh) 2021-02-05
CN112331553B true CN112331553B (zh) 2024-04-05

Family

ID=74319242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910639096.9A Active CN112331553B (zh) 2019-07-16 2019-07-16 纳米线单片外延集成结构、制作方法与应用

Country Status (1)

Country Link
CN (1) CN112331553B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736173B (zh) * 2021-04-06 2021-06-29 至芯半导体(杭州)有限公司 一种复合衬底、其制备方法及半导体器件
WO2023233910A1 (ja) * 2022-05-30 2023-12-07 国立研究開発法人物質・材料研究機構 半導体装置、その用途、およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010062644A2 (en) * 2008-10-28 2010-06-03 The Regents Of The University Of California Vertical group iii-v nanowires on si, heterostructures, flexible arrays and fabrication
US8030108B1 (en) * 2008-06-30 2011-10-04 Stc.Unm Epitaxial growth of in-plane nanowires and nanowire devices
CN102569508A (zh) * 2011-12-29 2012-07-11 中山大学 一种纳米线阵列结构薄膜太阳能光伏电池及其制备方法
KR20120131866A (ko) * 2011-05-26 2012-12-05 엘지디스플레이 주식회사 광전소자 및 그의 제조방법
CN104145340A (zh) * 2012-01-10 2014-11-12 挪威科技大学 具有石墨烯顶部电极和底部电极的纳米线装置以及制造该装置的方法
CN106449133A (zh) * 2016-10-08 2017-02-22 全普光电科技(上海)有限公司 单层石墨烯薄膜基复合结构、制备方法及半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201021112D0 (en) * 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
US10305250B2 (en) * 2017-08-23 2019-05-28 The Regents Of The University Of Michigan III-Nitride nanowire array monolithic photonic integrated circuit on (001)silicon operating at near-infrared wavelengths

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030108B1 (en) * 2008-06-30 2011-10-04 Stc.Unm Epitaxial growth of in-plane nanowires and nanowire devices
WO2010062644A2 (en) * 2008-10-28 2010-06-03 The Regents Of The University Of California Vertical group iii-v nanowires on si, heterostructures, flexible arrays and fabrication
KR20120131866A (ko) * 2011-05-26 2012-12-05 엘지디스플레이 주식회사 광전소자 및 그의 제조방법
CN102569508A (zh) * 2011-12-29 2012-07-11 中山大学 一种纳米线阵列结构薄膜太阳能光伏电池及其制备方法
CN104145340A (zh) * 2012-01-10 2014-11-12 挪威科技大学 具有石墨烯顶部电极和底部电极的纳米线装置以及制造该装置的方法
CN106449133A (zh) * 2016-10-08 2017-02-22 全普光电科技(上海)有限公司 单层石墨烯薄膜基复合结构、制备方法及半导体器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Polyelectrolyte multilayer-assisted fabrication of non-periodic silicon nanocolumn substrates for cellular interface applications;Lee Seyeong等;《NANOSCALE》;20151231;第7卷(第35期);全文 *
一维GaN纳米材料制备及其光电器件研究进展;贾若飞;杨丽丽;杨丰;王飞;杨慧;李岚;;功能材料;20161130(第11期);全文 *

Also Published As

Publication number Publication date
CN112331553A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
US9362113B2 (en) Engineered substrates for semiconductor epitaxy and methods of fabricating the same
CN102473744B (zh) 使用量子点结构制造半导体结构和器件的方法及相关结构
JP5894145B2 (ja) 基板のパターン化を使用するマスクレスプロセスによる転位及び応力管理と装置製造のための方法
CN112331553B (zh) 纳米线单片外延集成结构、制作方法与应用
TWI249246B (en) Gallium nitride-based devices and manufacturing process
CN108292694A (zh) 纳米线/纳米锥形状的发光二极管及光检测器
DE112008003839T5 (de) Photodiode auf Nanodrahtbasis
CN101764185A (zh) 半导体器件以及半导体器件制造方法
CN102113090A (zh) 应变层的松弛与转移
CN103545328A (zh) 传感器及其制造方法
CN103545348B (zh) 用于硅衬底上的iii族氮化物的扩散阻挡层
US20130334495A1 (en) Superlattice structure, semiconductor device including the same, and method of manufacturing the semiconductor device
US20130105946A1 (en) Semiconductor device including group iii-v compound semiconductor layer, and method of manufacturing the semiconductor device
WO2014175128A1 (ja) 半導体素子およびその製造方法
DE112008000514T5 (de) Heterokristallines Halbleiterbauelement und Verfahren zum Herstellen desselben
TW201411713A (zh) 半導體基板、半導體基板之製造方法，及複合基板之製造方法
CN109417084A (zh) 具有三维二极管的光电器件
JPS63169717A (ja) 半導体素子
WO2016116703A1 (fr) Dispositif optoelectronique et son procede de fabrication
CN105264674B (zh) 半导体器件和制备半导体器件的方法
US7915700B2 (en) Monolithic integrated composite device having silicon integrated circuit and silicon optical device integrated thereon, and fabrication method thereof
Tatebayashi et al. Visible light emission from self-catalyzed GaInP/GaP core-shell double heterostructure nanowires on silicon
CN211404521U (zh) 一种超晶格量子点结构
CN103367481B (zh) 砷化镓量子环红外光电探测器及其制造方法
KR102485734B1 (ko) 단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant