KR102485734B1 - 단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법 - Google Patents

단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법 Download PDF

Info

Publication number
KR102485734B1
KR102485734B1 KR1020197008213A KR20197008213A KR102485734B1 KR 102485734 B1 KR102485734 B1 KR 102485734B1 KR 1020197008213 A KR1020197008213 A KR 1020197008213A KR 20197008213 A KR20197008213 A KR 20197008213A KR 102485734 B1 KR102485734 B1 KR 102485734B1
Authority
KR
South Korea
Prior art keywords
islands
layer
dielectric layer
semiconductor islands
monocrystalline semiconductor
Prior art date
Application number
KR1020197008213A
Other languages
English (en)
Other versions
KR20190052000A (ko
Inventor
다비드 소타
올레그 코논축
장-마르크 베톡스
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20190052000A publication Critical patent/KR20190052000A/ko
Application granted granted Critical
Publication of KR102485734B1 publication Critical patent/KR102485734B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 주면을 갖는 캐리어(2), 상기 캐리어의 상기 주면 상에 위치하는 유전체층(3), 및 상기 유전체층(3) 상에 직접적으로 위치하는 복수의 단결정 반도체 섬들(single-crystal semiconductor islands)(4)로 구성된 기판을 포함하는, III-V 물질로 제조된 적어도 하나의 활성층(6)을 제조하기 위한 구조물(10)에 관한 것으로, 상기 섬들은 상기 활성층의 성장을 위한 시드(seed)로서 역할을 하기 위해 상부 표면을 갖는다. 본 발명에 따라, 상기 구조물은 상기 단결정 반도체 섬들(4) 사이에 상기 섬들(4)에 의해 덮이지 않은 상기 유전체층(3)의 부분 상에 직접적으로 위치하며 상기 섬들(4)의 상부 표면을 마스킹(masking)하지 않는 결합층(bonding layer)(5)을 포함하여, 상기 유전체층(3)이 그 환경에 더 이상 노출되지 않도록 한다.

Description

단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법
본 발명은 캐리어 상에 위치하는 단결정 반도체 섬들(single-crystal semiconductor islands)을 포함하는 구조물에 관한 것이다. 상기 구조물은 발광 다이오드와 같은 반도체 소자를 구성하는, III-V 물질들의 활성층 또는 그러한 활성층들의 스택을 수용하기 위한 것이다.
문헌들("Buckling suppression of SiGe islands on compliant substrates", Yin et al (2003), Journal of Applied Physics, 94(10), 6875-6882, EP2151852 및 EP2151856)에는 주면(main face)을 갖는 캐리어, 캐리어의 주면 상의 유전체층, 및 유전체층 상의 복수의 단결정 반도체 섬들로 형성된 기판을 제조하는 상이한 방법들이 개시되어 있다.
이들 문헌들에 설명된 바와 같이, 단결정 반도체 섬들은 물질들의 연속 막으로 형성되어 이완 처리(relaxation treatment) 동안 변형에 의해 이 막에 원래 존재하는 응력(stress)을 해제한다. 이러한 방식으로, 섬들이 충분히 작은 치수들을 갖는다면, 좌굴(buckling)에 의한 과도한 변형 없이 이완되거나 부분적으로 이완된 섬들이 형성된다.
섬들의 형성 및 이완 처리는 연속 막이 유전체층 및 기판 캐리어 상에 위치하는 동안 수행될 수 있다. 대안적으로, 섬들의 형성 및 이완 처리는 연속 막이 중간체 캐리어 상에 존재하는 동안 수행될 수 있으며, 이로부터 이완되거나 부분적으로 이완된 섬들이 캐리어를 덮는 유전체층으로 전달되어서 기판을 형성할 것이다.
섬들은 유리하게는, 게르마늄(germanium), SiGe, 일반식 InAlGaN(general formula InAlGaN)의 III-N 물질 또는 일반적으로 거대한 형태로 존재하지 않는 임의의 다른 물질로 제조된다.
기판을 제조하는데 사용되는 방법에 무관하게, 섬들은 반도체 소자를 구성하는, III-V 물질들의 활성층 또는 그러한 반도체 및 결정질 층들의 스택을 수용하도록 의도될 수 있다. 이들은, 예를 들어, 발광 다이오드의 양자 우물들(quantum wells)을 구성하는 단결정 활성층들, 또는 광전지(photovoltaic cell)의 광생성 층(photogenerator layers)들일 수 있다. 문헌US2015155331을 참고할 수 있다.
기능적이고 효율적인 반도체 소자들의 개발은 이들을 구성하는 활성층들의 성질 및 두께를 매우 정밀하게 제어할 것을 요구한다. 이들은 전형적으로 수 nm에서 수백 nm 범위의 두께를 가질 수 있다.
이를 위해, 활성층들의 구성 및 균일성에 영향을 미치는 성장 장비(growth equipment)(예를 들어, 전구체(precursor) 유동의 균일성, 증착 챔버(deposition chamber) 내 온도 및 분압)의 파라미터들이 매우 정밀하게 제어된다.
이들 파라미터들을 제어하기 위해 취해진 모든 주의에도 불구하고, 본 출원인은 "섬" 기판의 섬들 상에 형성된 III-V 물질의 활성층이 그 중심에서보다 섬들의 가장자리에서 더 큰 불균일한 두께를 가질 수 있음을 관찰하였다. 이는 InGaN의 활성층들이 이완된 또는 부분적으로 이완된 InGaN 섬들 상에서 성장할 때 특히 그러하다. 이러한 대형의 주변 영역이 잘 이용될 수 없어서, 이는 섬들의 유용한 표면적을 제한한다.
섬들의 치수들(dimensions)은 이 사용 불가능한 주변 영역을 상쇄하기 위해 항상 자유롭게 선택될 수는 없다는 점에 주의해야 한다. 실제로, 과도한 좌굴 없이 섬들의 이완을 가능하게 하기 위해 이들 치수들이 부과될 수 있다. 따라서, 섬의 유용한 표면적은 필수적으로 제한되며 이는 큰 반도체 구성 요소들의 형성을 가능하게 하지 않으며 이들 기판들에 대한 관심을 제한한다.
발명의 목적
본 발명은 상기 언급된 단점들 전부 또는 일부를 상쇄하기 위한 것이다. 특히, 균일한 두께를 갖는 적어도 하나의 활성층의 개발을 위해 "섬" 기판을 제공하는 것이 목적이다.
발명의 간단한 설명
이러한 목적들 중 하나를 달성하기 위한 관점에서, 본 발명의 목적은 주면(main face)을 갖는 캐리어(carrier), 상기 캐리어의 상기 주면 상에 위치하는 유전체층, 및 상기 유전체층 상에 직접적으로 위치하는 복수의 단결정 반도체 섬들(single-crystal semiconductor islands)로 형성된 기판을 포함하는, III-V 물질의 적어도 하나의 활성층을 제조하기 위한 구조물을 제안하며, 상기 섬들은 활성층의 성장을 위한 시드(seed)로서 사용될 상부 표면을 갖는다. 본 발명에 따라, 상기 구조물은, 상기 섬들의 상부 표면을 마스킹하지 않고, 상기 섬들에 의해 덮이지 않은 유전체층의 부분 상에 직접적으로, 상기 단결정 반도체 섬들 사이에 위치한 결합층(bonding layer)을 포함하여 상기 유전체층이 그 환경에 더 이상 노출되지 않는다.
본 발명에 따른 구조물은 적어도 하나의 활성층을 성장에 의해 수용하도록 의도된다. 광범위한 실험들을 수행한 후에, 본 출원인은 특히 III-V 물질로 제조될 때 활성층을 구성하는 일부 종들이 유전체층의 유전체와의 화학적 친화도가 결여될 수 있고 따라서 이에 고정될 수 없음을 관찰하였다. 이어서, 이들 종들은, 활성층의 성장 동안에, 섬들의 가장자리들에 고정되도록 이동하여 섬들 상에 형성되는 활성층의 두께 균일성을 방해할 가능성이 있다.
반도체 섬들 사이의 유전체층 상에 직접적으로 결합층을 구조물에 제공함으로써, 본 발명의 구조물은 이 현상을 방지할 수 있으며 특히 균일한 활성층을 형성한다.
단독 또는 임의의 기술적으로 가능한 조합으로 취해진 본 발명의 다른 유리하고 비제한적인 특징들에 따르면:
ㆍ 캐리어는 실리콘(silicon) 또는 사파이어(sapphire)로 제조된다;
ㆍ 유전체층은 산화규소(silicon oxide) 및/또는 질화규소(silicon nitride)를 포함한다;
ㆍ 단결정 반도체 섬들은 III-V 물질, 및 보다 특히 III-N 물질을 포함한다;
ㆍ 단결정 반도체 섬들은 InGaN으로 제조되거나 InGaN을 포함한다;
ㆍ 결합층은 다결정질 AIN(polycrystalline AIN)으로 제조된다.
본 발명은 또한 구조물의 제조 방법을 제공하며, 상기 방법은 주면을 갖는 캐리어, 상기 캐리어의 상기 전체 주면 상에 위치하는 유전체층, 및 상기 유전체층 상에 직접적으로 위치하는 복수의 단결정 반도체 섬들로 구성된 기판을 제공하는 단계를 포함하며, 상기 섬들은 III-V 물질의 활성층의 성장을 위한 시드로서 사용될 상부 표면을 갖는다. 본 발명에 따라, 상기 방법은 상기 섬들의 상부 표면을 마스킹하지 않고, 상기 섬들에 의해 덮이지 않은 유전체층의 부분 상에 결합층을 형성하여 상기 유전체층이 그 환경에 더 이상 노출되지 않음을 포함한다.
단독 또는 임의의 기술적으로 가능한 조합으로 취해진 본 발명의 다른 유리하고 비제한적인 특징들에 따르면:
ㆍ 결합층의 형성은 상기 단결정 반도체 섬들 상에 그리고 이들 사이에 결합층을 증착한 다음, 상기 결정질 반도체 섬들(crystalline semiconductor islands) 상에 위치하는 상기 결합층의 일부를 선택적으로 제거하는 단계를 포함한다;
ㆍ 단결정 반도체 섬들 상에 위치하는 결합층의 일부의 선택적 제거는 기계-화학적 연마(mechanical-chemical polishing)에 의해 수행된다;
ㆍ 결합층의 형성은 단결정 반도체 섬들 상의 보호층의 선택적 형성, 보호층 상에 및 단결정 반도체 섬들 사이의 상기 유전체층의 노출된 표면 상에 결합층의 증착, 및 보호층 및 단결정 반도체 섬들 상에 위치하는 결합층의 부분의 선택적 제거를 포함한다;
ㆍ 보호층은 감광성 수지(photosensitive resin)를 포함하며 보호층의 선택적 형성은 포토리소그래피(photolithography) 단계를 포함한다;
ㆍ 보호층 및 보호층 상에 위치한 결합층의 선택적 제거는 화학적 에칭에 의해 수행된다.
본 발명은 또한 본 발명에 따른 구조물을 제공하고, 단결정 반도체 섬들 상에 III-V 물질의 적어도 하나의 활성층을 형성하는 단계를 포함하는 반도체 소자의 제조 방법에 관한 것이다.
본 발명의 다른 특징들 및 이점들은 첨부된 도면들을 참조하여 후속하는 본 발명의 상세한 설명으로부터 명백해질 것이다:
- 도 1a 및 1b는 본 발명에 따른 구조물의 단면 및 평면도를 개략적으로 나타낸다:
- 도 2는 본 발명에 따른 구조물을 사용하는 반도체 소자의 제조 방법을 나타낸다:
- 도 3은 제1 실시예에 따른 본 발명에 따른 구조물을 제조하는 방법의 단계들을 나타낸다;
- 도 4는 제2 실시예에 따른 본 발명에 따른 구조물의 제조 방법의 단계들을 나타낸다.
발명의 상세한 설명
도 1a 및 도 1b는 본 발명에 따른 구조물(10)의 단면 및 평면도를 개략적으로 나타낸다. 구조물(10)은 표준 크기의 원형 웨이퍼(wafer), 예를 들어, 2 인치(50 mm), 4 인치(100 mm) 또는 심지어 200 mm 직경과 같은 형상일 수 있다. 그러나, 본 발명은 이들 치수들 또는 형상들에 결코 제한되지 않는다.
구조물(10)은, 예를 들어 실리콘(silicon) 또는 사파이어(sapphire)로 제조된 캐리어(carrier)(2)를 포함한다. 캐리어(2)는 주면(main face)을 갖는다. 유전체층(3)은 캐리어(2)의 주면(main surface) 상에 위치한다. 유전체층(3)은 이산화규소, 질화규소, 또는 예를 들어 이들 물질로 제조된 단일 또는 다중 스택(들) 층으로 제조될 수 있다. 유전체층(3)은 10 nm 내지 수 마이크론(microns)의 두께를 가질 수 있다.
구조물(10)은 또한 유전체층(3) 상에 직접적으로, 복수의 단결정 반도체 섬들(4)(이하의 설명에서 보다 간단히 "섬들"로 칭함)을 포함한다. "복수의 섬들"은 도 1b에 나타낸 바와 같은 유전체층(3)을 노출시키는 트렌치들(trenches)에 의해 한정될 수 있는 독립적이며 비접합된 영역들의 세트에 의해 형성된 막을 지칭한다. 모든 섬들은 동일하거나 또는 상이한 크기들 및/또는 형상들을 가질 수 있다.
본 발명은 특정 성질의 섬들(4)에 의해 결코 제한되지 않지만, 구조물(10)은 이들 섬들이 이완된 또는 부분적으로 이완된 III-V 물질, 특히 InGaN으로 제조될 때 특히 흥미로운 적용을 발견한다. InGaN 물질은 1% 내지 10%의 인듐(indium) 함량을 가질 수 있다. 각 섬은 100 nm 내지 200 nm의 두께를 가질 수 있으며, 주 치수(섬의 형상에 따른 직경 또는 길이)는 수 마이크론(microns) 내지 1 mm이다. 섬들(4)은, 그 폭이 1 내지 50 마이크론일 수 있으며 유전체층을 그 환경에 노출시키는 트렌치들에 의해 서로 분리될 수 있다.
따라서 구조물(10)은 섬들(4)로 형성될 수 있으며, 그 노출된 표면은 0.3189 nm 내지 0.3210 nm의 격자 파라미터를 가지며, III-V 물질의 적어도 하나의 활성층을 수용하여 발광 다이오드와 같은 반도체 소자를 형성할 수 있다.
제조되는 반도체 소자의 성질에 따라, AlGaN, 또는 임의의 다른 물질, 예컨대 III-V 물질 및 보다 특히 III-N 물질의 복수의 섬들을 제조하는 것이 결정될 수도 있다.
본 발명에 따르면, 구조물(10)은 또한 유전체층(3) 상에 직접적으로, 섬들(4) 사이에 결합층(bonding layer)(5)을 포함한다. 이 결합층(bonding layer)(5)은 섬들(4)에 의해 덮이지 않은 유전체층(3)의 부분 상에 직접적으로 위치하여 이 유전체층(3)은 더 이상 그 환경에 직접적으로 노출되지 않는다. 결합층(5)은 섬들(4)의 상부 표면을 마스킹하지 않아서 이들 표면들이 활성층 (또는 활성층들의 스택)의 성장을 위한 시드로서 사용될 수 있다. 결합층(5)의 성질은 구조물(10) 상에 형성될 활성층의 모든 구성요소들과 충분한 화학적 친화도를 갖도록 선택된다. 따라서, 결합층(5)은 이들 요소들을 고정시키고 활성층의 형성 동안에 이들의 이동을 방지하는데 적합하다. 다시 말해, 결합층(5)은, 그 성질 및 그 배열 때문에, 결합층(5)의 표면으로부터 섬들(4) 또는 이들 섬들 상에 형성된 활성층(6)의 표면으로 물질의 이동, 전형적으로는 흡착원자들(adatoms)의 확산을 제한한다.
예를 들어, 구조물(10), 및 특히 섬들(4)이 III-V 물질을 포함하는 활성층을 수용하고자 할 때, 결합층(5)은 바람직하게는 AlN으로 제조된다. 유전체층(3) 상에 직접적으로 증착에 의해 형성되는 경우, 결합층(5)은 다결정질일 수 있다. 따라서, 특정 예시적인 구현에서, 층(5)은 다결정질 AlN으로 제조될 수 있다.
사실, 본 출원인은, 광범위한 실험들 동안에, 제3 열과 제5 열의 특정 원소들 (및 특히 인듐)이 유전체층(3)의 유전체와 특히 반응하지 않아서 이에 고정될 수 없음을 관찰할 수 있었다. 그러나, 이들은 모두 AIN 결합층(5)에 쉽게 고정될 수 있다.
결합층(5)의 두께는, 그 노출된 표면의 성질만이 본 발명의 범위 내에서 이용되기 때문에 특별히 결정적인 것은 아니다. 그와 같이, 결합층은 서로의 상부에 적층된 복수의 층들로 구성될 수 있으며, 환경에 노출된 표면을 갖는 층만이 활성층의 구성요소와 화학적 친화도를 필요로 한다. 실제로, 이 두께는 섬들(4) 사이의 유전체층(3)을 완전히 덮기에 충분할 것이며, 그 두께는 이들의 노출된 표면들을 유지하고 활성층의 후속적 형성을 촉진시키기 위해 섬들(4)의 두께와 같거나 그 보다 작은 두께로 남아있다. 예를 들어, 결합층(5)은 수 nm 내지 수백 nm의 두께를 가질 수 있다.
도 2는 방금 기술된 구조물(10)의 이점을 취한 반도체 소자의 제조 방법을 나타낸다.
도 2a에 나타낸 제1 단계에서, 본 발명에 따른 구조물(10)이 제공된다. 구조물(10)은 종래의 성장 장비의 챔버(chamber)(11) 내에 위치될 수 있다. 그 자체로 익히 공지된 바와 같이, 챔버는 전구체 가스(precursor gas)의 유동에 의해 횡단되며, 활성층을 구성하는 종들(species)을 운반하고, 가열된다. 도 2b에 개략적으로 나타낸 바와 같이, 챔버(11) 내에서 순환하는 전구체 가스들에 포함된 종들은 구조물(10)의 노출된 표면들과 반응한다. 단결정 반도체 섬들(4)의 노출된 표면들 상에, 단결정 활성층(6)은 에피택시(epitaxy)에 의해 점진적으로 형성된다. 결합층(5)과 활성층(6)을 구성하는 모든 종들 사이의 우수한 화학적 친화도는 또한 결합층(5) 상의 섬들(4) 사이에 층(6')을 형성하도록 한다. 이것은 결합층(5)이 없는 경우에서와 같이 일부 종들이 섬들의 노출된 표면의 가장자리들에서 이동하고 침전하는 것을 방지한다.
이 단계가 완료되면 도 2c에 나타낸 바와 같이, 활성 반전도성(semi-conductive) 및 단결정층(6)을 갖는 구조물(10)이 균일한 두께를 갖는 섬들(4)의 표면 상에서 얻어진다. 예를 들어, 활성층(6)은 그것이 형성된 섬들의 것과 유사한 균일성을 가질 수 있다.
결합층(5) 상의 섬들(4) 사이에, 다결정질일 수 있는 잔류층(residue layer)(6')이 형성되었다. 이 잔류층(6')은 특별히 유용하지 않으며 감광성 수지를 갖는 유용한 층(6)을 마스킹하고, 포토리소그래픽 노광(photolithographic exposure) 및 층(6')을 건식 또는 습식 에칭하는 종래의 단계들에 의해 제거될 수 있다.
구조물(10) 상의 활성층(들)(6)은 반도체 소자의 실현을 완료하고 기능화하기 위해 추가의 층들의 형성, 전기적 접촉들의 형성, 최종 기판으로의 전사와 같은 그 자체로 익히 공지된 추가의 처리들을 받을 수 있다.
도 3은 제1 실시예에 따른 본 발명에 따라 구조물(10)의 실현에 관련된 단계들을 나타낸다.
도 3a에 나타낸 제1 단계에서, 주면을 갖는 캐리어(2), 캐리어(2)의 주면 전체에 걸친 유전체층(3) 및 유전체층(3) 상에 직접적으로 위치하는 복수의 결정질 반도체 섬들(4)을 포함하는 기판(1)이 제공된다.
이 기판(1)을 얻는 특별한 방법은 본 발명과 특별히 관련이 없으며 예를 들어, 종래 기술의 개시에 제시된 방법들 중 하나가 선택될 수 있다.
제2 단계(3b)에서, 결합층(5, 5')은 기판(1)의 전체 노출된 표면 위에 형성된다. 결합층(5')의 일부분은 섬들(4) 상에 위치하며, 결합층(5)의 상호보완 부분은 섬들(4) 사이에 유전체층(3) 상에 직접적으로 위치한다.
제3 단계에서, 섬들(4) 상에 위치하는 결합층(5')의 부분을 제거하여 활성층(6) 또는 복수의 그러한 층들의 후속적인 증착을 위해 그 표면들을 노출시킨다.
이 인출 단계는 많은 방식들로 수행될 수 있다.
제1 접근법에서, 도 3b의 기판은 기판 표면의 섬들(4) 상에 위치한 결합층 (5')의 부분을 기계적으로 그리고 화학적으로 얇게함으로써 선택적으로 제거하기 위해 기계적-화학적 연마 단계(두문자어 "화학 기계적 연마(Chemical Mechanical Polishing)"의 CMP)를 거친다.
또 다른 접근법은 유전체층(3) 상에 직접적으로 위치한 결합층(5)의 부분을 보호층으로 사전에 선택적으로 마스킹한 후에 섬들(4) 상에 위치한 결합층의 부분(5')을 건식 또는 습식 에칭함으로써 제거하는 것이다. 이러한 선택적 마스킹은 수지의 전체 표면 증착, 제거될 수지의 영역들을 한정하는 포토리소그래픽 마스크를 통한 이 수지의 노출 및 이들 영역들에서의 수지의 화학적 제거의 전통적인 단계들에 의해 달성될 수 있다.
이 단계가 완료되면, 도 3c에 나타낸 바와 같이, 유전체층(3) 상에 직접적으로, 섬들(4) 사이에만 위치하는 결합층(5)을 포함하는, 본 발명에 따른 구조물(10)이 얻어진다.
도 4는 제2 실시예에 따른 본 발명에 따른 구조물(10)의 실현에 관련된 단계들을 나타낸다.
도 4a에 나타낸 기판(1)을 제공하는 제1 단계는 제1 실시예의 것과 동일하고 동일한 코멘트가 적용된다.
도 4b에 나타낸 제2 단계에서, 섬들(4)의 노출된 표면은 보호층(7), 예를 들어 수지층으로 선택적으로 마스킹된다.
이러한 선택적인 마스킹 단계는 전통적인 전체-표면 수지 증착 공정, 수지가 보존되어야 하는 섬들(4)에 대응하는 영역들을 한정하기 위한 포토리소그래픽 마스크(photolithographic mask)를 통한 이의 노출, 및 이들 영역들 외부의 수지의 선택적 화학적 제거에 의해 수행될 수 있다.
도 4c에 나타낸 제3 단계에서, 결합층(5, 5')은 기판(1)의 전체 노출된 표면 위에 형성된다. 결합층(5')의 일부는 섬들(4)을 마스킹하는 보호층(7) 상에 존재하고, 결합층(5)의 또 다른 부분은 섬들(4) 사이의 유전체층(5) 상에 직접적으로 위치한다.
제4 단계에서, 보호층(7) 및 보호층(7) 상에 존재하는 결합층(5')의 부분이 제거된다. 이는, 예를 들어 보호층(7)을 선택적으로 제거하고 결합층(5')의 부분의 제거를 초래하는 화학적 에칭 용액을 제공함으로써 달성될 수 있다. 이 단계가 완료되면, 도 4d에 나타낸 바와 같이, 본 발명에 따른 구조물(10)이 얻어진다.
물론, 본 발명은 설명된 실시예에 한정되지 않고 하기 청구범위에 의해 정의되는 바와 같이 본 발명의 범위를 벗어나지 않고 대안적인 양태들이 제공될 수 있다.
따라서, "단결정 반도체"는 결정 형태의 반도체 물질을 의미하며, 여기서 결정 격자는 연속적이며, 즉 결정 입계를 갖지 않는다. 그러나, 결정은 이의 단결정 특성을 잃지 않으면서 펑추얼 결함들(punctual detects), 전위들(dislocations)과 같은 결함들 또는 결점들을 가질 수 있다.
구조물(10)은 기판(2), 유전체층(3), 섬들(4) 및 결합층(5)에 추가하여, 예를 들어 유전체층(3) 아래에 위치하는 다른 층들을 포함할 수 있다.
또한, 유전체층(3)이 캐리어(2)의 전체 주면을 덮을 필요는 없다. 예를 들어, 이는 캐리어(2) 상에만, 섬들(4) 사이에, 또는 섬들(4) 사이의 캐리어(2)의 표면의 일부에만 위치할 수 있다. 모든 경우들에 그리고 본 발명에 따라, 결합층(5)은 그 환경에 노출될 가능성이 있는 유전체층(3) 상에 적어도 직접적으로 형성된다.

Claims (13)

  1. 주면(main face)을 갖는 캐리어(carrier)(2), 상기 캐리어의 상기 주면 상에 위치하는 유전체층(3), 및 상기 유전체층(3) 상에 직접적으로 위치하는 복수의 단결정 반도체 섬들(single-crystal semiconductor islands)(4)로 구성된 기판을 포함하는, III-V 물질로 제조된 적어도 하나의 활성층(6)을 제조하기 위한 구조물(10)로서,
    상기 섬들은 상기 활성층의 성장을 위한 시드(seed)로서 사용될 상부 표면을 가지며,
    상기 구조물은,
    상기 단결정 반도체 섬들(4) 사이에 상기 섬들(4)에 의해 덮이지 않은 상기 유전체층(3)의 부분 상에 직접적으로 위치하며 상기 섬들(4)의 상부 표면을 마스킹(masking)하지 않는 다결정 AIN 결합층(poly-crystal AIN bonding layer)(5)을 포함하여, 상기 유전체층(3)이 그 환경에 더 이상 노출되지 않음을 특징으로 하는, 구조물(10).
  2. 제1항에 있어서, 상기 캐리어(2)가 실리콘(silicon) 또는 사파이어(sapphire)로 제조되는, 구조물(10).
  3. 제1항 또는 제2항에 있어서, 상기 유전체층(3)이 산화규소 및/또는 질화규소를 포함하는, 구조물(10).
  4. 제1항 또는 제2항 중 어느 한 항에 있어서, 상기 단결정 반도체 섬들(4)이 III-V 물질을 포함하는, 구조물(10).
  5. 제4항에 있어서, 상기 단결정 반도체 섬들(4)이 InGaN으로 제조되거나, InGaN을 포함하는, 구조물(10).
  6. 구조물(10)의 제조 방법으로서, 주면(main surface)을 갖는 캐리어(carrier)(2), 상기 캐리어의 상기 주면 상에 위치하는 유전체층(3), 및 상기 유전체층(3) 상에 직접적으로 위치하는 복수의 단결정 반도체 섬들(single-crystal semiconductor islands)(4)로 형성된 기판(1)을 제공하는 단계를 포함하며,
    상기 섬들은 III-V 물질의 활성층의 성장을 위한 시드(seed)로서 사용될 상부 표면을 가지며,
    상기 방법은,
    상기 단결정 반도체 섬들(4) 사이에 상기 섬들(4)에 의해 덮이지 않은 상기 유전체층(3)의 부분 상에 직접적으로 위치하며 상기 섬들(4)의 상부 표면을 마스킹(masking)하지 않는 다결정 AIN 결합층(poly-crystal AIN bonding layer)을 형성하는 단계를 포함하여 상기 유전체층(3)이 그 환경에 더 이상 노출되지 않음을 특징으로 하는, 구조물(10)의 제조 방법.
  7. 제6항에 있어서, 상기 다결정 AIN 결합층을 형성하는 단계는,
    상기 단결정 반도체 섬들(4) 상에 그리고 이들 사이에 상기 다결정 AIN 결합층을 증착하는 단계에 이어 상기 단결정 반도체 섬들(4) 상에 위치한 상기 다결정 AIN 결합층의 부분을 선택적으로 제거하는 단계를 포함하는, 구조물(10)의 제조 방법.
  8. 제7항에 있어서, 상기 단결정 반도체 섬들(4) 상에 위치하는 상기 다결정 AIN 결합층의 부분의 선택적 제거가 기계-화학적 연마에 의해 수행되는, 구조물(10)의 제조 방법.
  9. 제6항에 있어서, 상기 다결정 AIN 결합층을 형성하는 단계는,
    상기 단결정 반도체 섬들(4) 상에 보호층(7)을 선택적으로 형성하는 단계, 상기 보호층 상에 그리고 상기 단결정 반도체 섬들(4) 사이의 상기 유전체층(3)의 노출된 표면 상에 상기 다결정 AIN 결합층을 증착하는 단계, 및 상기 단결정 반도체 섬들(4) 상에 위치하는 상기 보호층(7) 및 상기 다결정 AIN 결합층의 부분을 선택적으로 제거하는 단계를 포함하는, 구조물(10)의 제조 방법.
  10. 제9항에 있어서, 상기 보호층(7)이 감광성 수지를 포함하고, 상기 보호층(7)의 선택적 형성은 포토리소그래피(photolithography) 단계를 포함하는, 구조물(10)의 제조 방법.
  11. 제9항 또는 제10항에 있어서, 상기 보호층(7) 및 상기 보호층(7) 상에 위치한 상기 다결정 AIN 결합층의 선택적 제거가 화학적 에칭(etching)에 의해 수행되는, 구조물(10)의 제조 방법.
  12. 제1항 또는 제2항 중 어느 한 항에 따른 구조물(10)을 제공하는 단계 및 상기 단결정 반도체 섬들(4) 상에 III-V 물질의 적어도 하나의 활성층을 형성하는 단계를 포함하는, 반도체 소자의 제조 방법.
  13. 삭제
KR1020197008213A 2016-09-29 2017-09-21 단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법 KR102485734B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1659343A FR3056825B1 (fr) 2016-09-29 2016-09-29 Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure
FR1659343 2016-09-29
PCT/FR2017/052529 WO2018060570A1 (fr) 2016-09-29 2017-09-21 Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure

Publications (2)

Publication Number Publication Date
KR20190052000A KR20190052000A (ko) 2019-05-15
KR102485734B1 true KR102485734B1 (ko) 2023-01-06

Family

ID=57349032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197008213A KR102485734B1 (ko) 2016-09-29 2017-09-21 단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법

Country Status (8)

Country Link
US (1) US11295950B2 (ko)
EP (1) EP3520132B1 (ko)
JP (1) JP7065084B2 (ko)
KR (1) KR102485734B1 (ko)
CN (1) CN109791877B (ko)
FR (1) FR3056825B1 (ko)
TW (1) TW201826328A (ko)
WO (1) WO2018060570A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3088478B1 (fr) * 2018-11-08 2020-10-30 Soitec Silicon On Insulator Procede de fabrication collective d'une pluralite de structures semi-conductrices
FR3104809B1 (fr) 2019-12-11 2021-12-17 Commissariat Energie Atomique Procede de realisation d’une couche de materiau structuree

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009004A (ja) 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
JP2010278313A (ja) 2009-05-29 2010-12-09 Sharp Corp 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
JP2016529731A (ja) 2013-08-27 2016-09-23 レイセオン カンパニー 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2828002B2 (ja) * 1995-01-19 1998-11-25 松下電器産業株式会社 半導体発光素子およびその製造方法
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
KR20010024041A (ko) * 1997-09-16 2001-03-26 자르밀라 제트. 흐르벡 공동 평면 Ｓｉ 및 Ｇｅ 합성물 기판 및 그 제조 방법
JP3252779B2 (ja) * 1998-01-16 2002-02-04 松下電器産業株式会社 半導体発光素子及び半導体発光装置
US6541349B2 (en) * 2001-01-18 2003-04-01 International Business Machines Corporation Shallow trench isolation using non-conformal dielectric and planarizatrion
US20040029365A1 (en) * 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP3801125B2 (ja) 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
US7638346B2 (en) * 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
US8545629B2 (en) * 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
WO2005106977A1 (ja) * 2004-04-27 2005-11-10 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
JP2009143778A (ja) * 2007-12-17 2009-07-02 Sumitomo Metal Mining Co Ltd 窒化アルミニウム結晶の成長方法と窒化アルミニウム基板および半導体デバイス
EP2151856A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
EP2345060B1 (en) 2008-10-30 2013-12-04 Soitec Methods of forming layers of semiconductor material having reduced lattice strain and engineered substrates including same
US8124470B1 (en) * 2010-09-29 2012-02-28 International Business Machines Corporation Strained thin body semiconductor-on-insulator substrate and device
FR2966975B1 (fr) * 2010-10-27 2013-04-12 Commissariat Energie Atomique Procede de fabrication d'un substrat muni de deux zones actives avec des materiaux semi-conducteurs differents.
US8709921B2 (en) * 2010-11-15 2014-04-29 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group III-nitride
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
FR2997558B1 (fr) 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
FR3007574B1 (fr) * 2013-06-21 2015-07-17 Commissariat Energie Atomique Procede de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure semiconductrice
US20160111618A1 (en) * 2014-05-07 2016-04-21 Sensor Electronic Technology, Inc. Optoelectronic device including improved thermal management

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009004A (ja) 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
JP2010278313A (ja) 2009-05-29 2010-12-09 Sharp Corp 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
JP2016529731A (ja) 2013-08-27 2016-09-23 レイセオン カンパニー 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法

Also Published As

Publication number Publication date
US11295950B2 (en) 2022-04-05
KR20190052000A (ko) 2019-05-15
CN109791877A (zh) 2019-05-21
CN109791877B (zh) 2023-03-21
EP3520132A1 (fr) 2019-08-07
WO2018060570A1 (fr) 2018-04-05
JP2019535141A (ja) 2019-12-05
JP7065084B2 (ja) 2022-05-11
TW201826328A (zh) 2018-07-16
US20190228967A1 (en) 2019-07-25
FR3056825A1 (fr) 2018-03-30
FR3056825B1 (fr) 2019-04-26
EP3520132B1 (fr) 2020-07-22

Similar Documents

Publication Publication Date Title
JP5907730B2 (ja) 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
JP6425835B2 (ja) ダイヤモンド−半導体複合基板を製造する方法
US20140099774A1 (en) Method for Producing Strained Ge Fin Structures
JP2012514316A (ja) 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法
KR20190118186A (ko) 가공된 기판에 통합된 무선 주파수 디바이스
KR20110031988A (ko) 변형된 층의 이완 및 이동
JP2011101007A (ja) 集積半導体基板構造の製造方法
US11335557B2 (en) Multi-deposition process for high quality gallium nitride device manufacturing
JP7118069B2 (ja) 縦型パワーデバイスのための方法およびシステム
KR20060126968A (ko) 격자 조절 반도체 기판의 형성 방법
KR102485734B1 (ko) 단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법
JP2013542599A (ja) 半導体ウェハを処理するための方法、半導体ウェハおよび半導体デバイス
US9275861B2 (en) Methods of forming group III-V semiconductor materials on group IV substrates and the resulting substrate structures
KR930008861B1 (ko) 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법
KR20110002423A (ko) 결함이 감소된 절연체 상의 반도체 헤테로 구조체
US8912081B2 (en) Stiffening layers for the relaxation of strained layers
JP2022087136A5 (ko)
TWI593125B (zh) 平面式異質裝置及其製造方法
TWI796525B (zh) 多個半導體結構的集體製作方法
US20230123410A1 (en) Heteroepitaxial semiconductor device and method for fabricating a heteroepitaxial semiconductor device
US20230124062A1 (en) Heteroepitaxial semiconductor device and method for fabricating a heteroepitaxial semiconductor device
US20180277453A1 (en) Semiconductor device and method for manufacturing the same
JP2014150248A (ja) 素子形成用基板の作製方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant