CN109791877A - 包括单晶半导体岛的结构以及制造这种结构的方法 - Google Patents

包括单晶半导体岛的结构以及制造这种结构的方法 Download PDF

Info

Publication number
CN109791877A
CN109791877A CN201780058523.3A CN201780058523A CN109791877A CN 109791877 A CN109791877 A CN 109791877A CN 201780058523 A CN201780058523 A CN 201780058523A CN 109791877 A CN109791877 A CN 109791877A
Authority
CN
China
Prior art keywords
layer
island
single crystal
crystal semiconductor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780058523.3A
Other languages
English (en)
Other versions
CN109791877B (zh
Inventor
D·索塔
O·科农丘克
J-M·贝斯奥谢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN109791877A publication Critical patent/CN109791877A/zh
Application granted granted Critical
Publication of CN109791877B publication Critical patent/CN109791877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及用于制造由III‑V族材料(6)制成的至少一个有源层的结构(10)，该结构(10)包括衬底，该衬底由具有主面的载体(2)、位于所述载体的所述主面上的介电层(3)以及直接位于所述介电层(3)上的多个单晶半导体岛(4)构成，岛(4)具有上表面，所述上表面用作用于有源层生长的晶种。根据本发明，所述结构包括结合层(5)，该结合层(5)位于所述单晶半导体岛(4)之间，直接位于介电层(3)的不被所述岛(4)覆盖的部分上而不掩蔽所述岛(4)的所述上表面，从而所述介电层(3)不再暴露于其环境中。

Description

包括单晶半导体岛的结构以及制造这种结构的方法
技术领域
本发明涉及包括位于载体上的单晶半导体岛的结构。该结构旨在接纳III-V族材料的有源层或这种有源层的叠层，这些层构成例如发光二极管这样的半导体器件。
背景技术
文献“Buckling suppression of SiGe islands on compliant substrates”，Yin等人(2003)，Journal of Applied Physics，94(10)，6875-6882，EP2151852和EP2151856公开了用于制造衬底的不同方法，衬底由具有主面的载体、在载体的主面上的介电层以及在该介电层上的多个单晶半导体岛形成。
如这些文献中所解释的，单晶半导体岛在材料的连续膜中形成，以在松弛处理期间通过变形释放在该膜中最初存在的应力。这样，能形成松弛的岛或部分松弛的岛，而不会由于屈曲而过度变形，条件是岛具有足够小的尺寸。
可以在连续膜位于介电层和衬底载体上的同时进行岛的形成和松弛处理。另选地，可以在连续膜驻留在中间载体上的同时进行岛的形成和松弛处理，松弛的岛或部分松弛的岛将从中间载体转移至对载体进行覆盖的介电层，从而形成衬底。
岛有利地由锗、SiGe、通式为InAlGaN的III-N族材料或任何其它通常不以块状形式存在的材料制成。
不管用于制造衬底的方法如何，岛可以用于接纳构成半导体器件的由III-V族材料的有源层、或者这种半导体层和晶体层的叠层。这些可以是例如构成发光二极管的量子阱的单晶有源层，或光伏电池的光电发生器层。可以参阅文献US2015155331。
多功能高效率半导体器件的发展需要对构成它们的有源层的性质和厚度进行非常精确的控制。这些有源层通常可以具有从几纳米到几百纳米范围内的厚度。
为此，非常精确地控制生长设备的对有源层的组成和均匀性有影响的参数(例如前体流的均匀性、淀积室中的温度和分压)。
尽管采取了所有这些措施来控制这些参数，但是申请人观察到在“岛”衬底的岛上形成的III-V族材料的有源层会具有不均匀的厚度，在岛的边缘上的厚度比在岛中心的大。当在松弛或部分松弛的InGaN岛上生长InGaN的有源层时尤其如此。该过大的周边区域是不能利用的，这限制了岛的可用表面积。
应当注意，岛的尺寸不能总是自由选择以补偿这种不可用的周边区域。实际上，可以施加这些尺寸以使岛能够松弛而不会过度屈曲。因此，岛的可用表面积必然受到限制，这不能形成大的半导体部件，并且限制了这些衬底的利益。
发明目的
本发明旨在补偿所有的或部分的上述缺点。特别地，本发明的目的在于提供用于开发具有均匀厚度的至少一个有源层的“岛”衬底。
发明内容
为了实现这些目的之一，本发明的目的是提出用于制备III-V族材料的至少一个有源层的结构，该结构包括由具有主面的载体形成的衬底、位于载体的主面上的介电层以及直接位于介电层上的多个单晶半导体岛，岛具有要用作用于有源层生长的晶种的上表面。根据本发明，结构包括晶种层，该晶种层位于单晶半导体岛之间，直接位于介电层的不被岛覆盖的部分上，而不掩蔽岛的上表面，从而介电层不再暴露于其环境中。
根据本发明的结构旨在通过生长接纳至少一个有源层。在进行了广泛的实验之后，申请人观察到，构成有源层的一些物质，特别是当由III-V族材料制成有源层时，会缺乏与介电层的电介质的化学亲和，并且因此不能固定至介电层。然后，在有源层的生长期间，这些物质可能迁移以固定到岛的边缘，这破坏了在岛上形成的有源层厚度的均匀性。
通过提供晶种层直接在半导体岛之间的介电层上的结构，本发明的结构使得可以防止这种现象并且形成特别均匀的有源层。
根据本发明的其它有利和非限制性特征，单独采用或以任何技术上可行的组合采用下列特征：
·载体由硅或蓝宝石制成；
·介电层包含氧化硅和/或氮化硅；
·单晶半导体岛包括III-V族材料，并且更具体地包括III-N族材料；
·单晶半导体岛由InGaN制成或包括InGaN；
·晶种层由多晶AlN制成。
本发明还提出用于制造结构的方法，该方法包括提供衬底，衬底由具有主面的载体、位于该载体的整个主面上方的介电层、以及直接位于介电层上的多个单晶半导体岛构成，岛具有要用作用于III-V族材料的有源层生长的晶种的上表面。根据本发明，方法包括在介电层的不被岛覆盖的部分上形成晶种层，而不掩蔽岛的上表面，从而介电层不再暴露于其环境中。
根据本发明的其它有利和非限制性特征，单独采用或以任何技术上可行的组合采用下列特征：
·晶种层的形成包括在单晶半导体岛上和单晶半导体岛之间淀积晶种层，然后选择性地去除晶种层的位于单晶半导体岛上的部分；
·通过机械-化学抛光进行晶种层的位于单晶半导体岛上的部分的选择性去除；
·晶种层的形成包括在单晶半导体岛上选择性地形成保护层、在保护层和单晶半导体岛之间的介电层的暴露表面上淀积晶种层以及选择性去除保护层和晶种层的位于单晶半导体岛上的部分；
·保护层包括光敏树脂，并且该保护层的选择性形成包括光刻步骤；
·通过化学蚀刻进行保护层和位于该保护层上的晶种层的选择性去除。
本发明还涉及制造半导体器件的方法，该方法包括制备根据本发明的结构并且在单晶半导体岛上形成III-V族材料的至少一个有源层。
附图说明
本发明的其它特征和优点将从下面参照附图对本发明的详细描述中显现出来，附图中：
-图1a和图1b示意性地示出了根据本发明的结构的截面图和俯视图；
-图2示出了使用根据本发明的结构制造半导体器件的方法；
-图3示出了根据第一实施方式的用于制造根据本发明的结构的方法的步骤；
-图4示出了根据第二实施方式的用于制造根据本发明的结构的方法的步骤。
具体实施方式
图1a和图1b示意性地示出了根据本发明的结构10的截面图和俯视图。结构10可以成形为类似标准尺寸的圆形晶片，例如直径为2英寸(50mm)、4英寸(100mm)或甚至200mm。但是本发明决不限于这些尺寸或形状。
结构10包括载体2(例如由硅或蓝宝石制成)。该载体2具有主面。介电层3位于载体2的主面上。该介电层3可由氧化硅、氮化硅或例如由这些材料的单层或多层的叠层制成。该介电层3可以具有在10nm到几微米之间的厚度。
结构10还包括直接在介电层3上的多个单晶半导体岛4(在以下描述中简称为“岛”)。如图1b所示，“多个岛”是指由一组独立且非接合的区域形成的膜，该膜可以由暴露介电层3的沟槽界定。所有岛可以具有相同或不同的尺寸和/或形状。
本发明决不限于特定性质的岛4，但是当这些岛由松弛或部分松弛的III-V族材料，特别是InGaN制成时，结构10具有特别令人感兴趣的应用。InGaN材料可以具有在1％到10％之间的铟含量。每个岛可以具有在100nm到200nm之间的厚度，以及在几微米和1mm之间的主尺寸(直径或长度，依赖于岛的形状)。岛4可以由沟槽彼此分离，沟槽的宽度可以在1微米到50微米之间，并且沟槽将介电层暴露于其环境。
因此，可以形成具有岛4的结构10，岛4的暴露表面具有在0.3189nm和0.3210nm之间的晶格常数、能够接纳III-V族材料的至少一个有源层以形成诸如发光二极管这样的半导体器件。
根据所制造的半导体器件的性质，还可以决定制造多个AlGaN岛，或任何其它材料，例如III-V族材料，以及更具体地III-N族材料。
根据本发明，结构10还包括直接在介电层3上、在岛4之间的结合层5。该晶种层5直接位于介电层3的不被岛4覆盖的部分上，以使得该介电层3不再直接暴露于其环境中。结合层5不掩蔽岛4的上表面，从而这些表面可用作用于有源层(或有源层的叠层)生长的晶种。晶种层5的性质被选择为与将在结构10上形成的有源层的所有成分具有足够的化学亲和。因此，结合层5适合于固定这些元素并且防止这些元素在有源层形成期间迁移。换句话说，由于晶种层5的性质和布置，其限制了材料从晶种层5的表面到岛4或在这些岛上形成的有源层6的表面的传输，通常是吸附原子的扩散。
例如，当结构10(特别是岛4)用于接纳包括III-V族材料的有源层时，晶种层5优选由AlN制成。当通过直接在介电层3上进行淀积而形成晶种层5时，晶种层5可以是多晶的。因此，在特定示例性实施方式中，层5可由多晶AlN制成。
事实上，申请人在其广泛的实验中可以观察到，第III列和第V列的某些元素(特别是铟)与介电层3的电介质特别没有反应性，因此不能被固定到介电层3上。然而，这些元素都可以容易地被固定在AIN晶种层5上。
晶种层5的厚度不是特别决定性的，因为在本发明的范围内仅利用其被暴露的表面的性质。这样，晶种层可以由彼此堆叠的多个层组成，并且仅暴露于环境的表面的层需要与有源层的成分化学亲和。实际上，该厚度将足以完全覆盖岛4之间的介电层3，保持小于或等于岛4的厚度，以保持岛4的暴露表面并且促进随后有源层的形成。例如，晶种层5可以具有在几纳米到几百纳米之间的厚度。
图2示出了利用上述结构10制造半导体器件的方法。
在图2a所示的第一步骤中，提供了根据本发明的结构10。该结构10可以位于传统生长设备的室11中。如本身公知的，前体气体流动穿过该室，输送构成有源层的物质，并加热该室。如图2b中示意性示出的，在室11中循环的前体气体中包括的物质与结构10的暴露表面反应。在单晶半导体岛4的暴露表面上，通过外延逐渐形成单晶有源层6。在晶种层5和构成有源层6的所有物质之间良好的化学亲和也导致在晶种层5上、在岛4之间形成层6’。这防止一些物质如同在没有晶种层5的情况下迁移和固着在岛的暴露表面的边缘上。
在完成该步骤时，如图2c所示，在岛4的表面上获得具有有源半导体单晶层6的结构10，该有源半导体单晶层6具有均匀的厚度。例如，有源层6可以具有与在上面形成该有源层6的岛类似的均匀性。
在岛4之间在晶种层5上形成了可以是多晶的残留层6’。该残留层6’不是特别有用，并且可以通过用光敏树脂掩蔽有用层6、光刻曝光以及层6’的干法或湿法蚀刻的常规步骤去除。
结构10上的有源层6可以经历本身公知的附加处理，例如附加层的形成、电接触的形成、至最终衬底的转移，以完成半导体器件的实现并使该半导体器件起作用。
图3示出了根据第一实施方式的根据本发明的结构10的实现所涉及的步骤。
在图3a所示的第一步骤中，提供衬底1，其包括具有主面的载体2、在该载体2的整个主面之上的介电层3以及直接位于介电层3上的多个单晶半导体岛4。
获得该衬底1的具体方式与本发明并不特别相关，并且例如可以选择在现有技术的公开中提出的任一种方法。
在第二步骤3b中，在衬底1的整个暴露表面上形成晶种层5、5’。晶种层5’的部分位于岛4上，并且晶种层的互补部分5位于岛4之间，直接位于介电层3上。
在第三步骤中，去除晶种层5’的位于岛4上的部分以暴露岛4的表面，用于随后淀积有源层6或多个这样的层。
该移开步骤可以以多种方式执行。
在第一种方案中，对图3b中的衬底进行机械-化学抛光步骤(“化学机械抛光”的缩写为CMP)，以通过机械和化学减薄选择性地去除结合层5’的位于衬底表面的岛4上的部分。
另一方案是先用保护层选择性地掩蔽晶种层5的直接位于介电层3上的部分之后，再用干法或湿法蚀刻去除晶种层5’的位于岛4上的部分。这种选择性掩蔽可以经由树脂的全表面淀积、通过光刻掩模进行该树脂的曝光限定要去除树脂的区域以及在这些区域中树脂的化学去除的传统步骤来实现。
在完成该步骤后，如图3c所示，获得根据本发明的结构10，其包括仅位于岛4之间直接位于介电层3上的晶种层5。
图4示出了根据第二实施方式的根据本发明的结构10的实现所涉及的步骤。
如图4a所示，提供衬底1的第一步骤与第一实施方式的步骤相同，并且应用相同的说明。
在第二步骤中，如图4b所示，用保护层7(例如树脂层)选择性地掩蔽岛4的暴露表面。
该选择性掩蔽步骤可以经由传统的全表面树脂淀积工艺、通过光刻掩模进行该树脂的曝光以限定对应于岛4的必须保留树脂的区域以及对在这些区域外的树脂的选择性化学去除来执行。
在图4c所示的第三步骤中，在衬底1的整个暴露表面上形成晶种层5、5’。晶种层5’的部分驻留于对岛4进行掩蔽的保护层7上，而晶种层5的另一部分直接在介电层5上、位于岛4之间。
在第四步骤中，去除保护层7和晶种层5’的驻留于保护层7上的部分。例如，这可以通过提供选择性地去除保护层7并且导致晶种层5’的部分的去除的化学蚀刻溶液来实现。在完成该步骤后，获得如图4d所示的根据本发明的结构10。
当然，本发明不限于所描述的实施例，并且可以提供不超出如由所附权利要求书界定的本发明的范围的替代实施方式。
因此，“单晶半导体”是指晶体形式的半导体材料，其中晶格是连续的，即，它不具有晶界。然而，晶体可能具有缺点或缺陷，例如点缺陷、位错，而不失去其单晶特性。
除了衬底2、介电层3、岛4和晶种层5之外，结构10还可以包括其他层，例如位于介电层3下方的层。
另外，介电层3不必须覆盖载体2的整个正表面。例如，其可以仅位于载体2上，在岛4之间，或者甚至仅位于载体2的在岛4之间的表面的一部分上。在所有情况下，并根据本发明，晶种层5至少直接在有可能暴露于其环境的介电层3上形成。

Claims (13)

1.一种用于制造由III-V族材料(6)制成的至少一个有源层的结构(10)，该结构(10)包括衬底，该衬底由具有主面的载体(2)、位于所述载体(2)的所述主面上的介电层(3)以及直接位于该介电层(3)上的多个单晶半导体岛(4)构成，所述岛具有上表面，所述上表面用作用于有源层生长的晶种，所述结构的特征在于所述结构包括晶种层(5)，所述晶种层(5)位于所述单晶半导体岛(4)之间，直接位于所述介电层(3)的不被所述岛(4)覆盖的部分上而不掩蔽所述岛(4)的所述上表面，从而所述介电层(3)不再暴露于其环境中。
2.根据前述权利要求中任一项所述的结构(10)，其中，所述载体(2)由硅或蓝宝石制成。
3.根据前述权利要求中任一项所述的结构(10)，其中，所述介电层(3)包含氧化硅和/或氮化硅。
4.根据前述权利要求中任一项所述的结构(10)，其中，所述单晶半导体岛(4)包括III-V族材料。
5.根据前述权利要求所述的结构(10)，其中，所述单晶半导体岛(4)由InGaN制成或包括InGaN。
6.根据前述权利要求中的一项所述的结构(10)，其中，所述晶种层由多晶AlN制成。
7.一种制造结构(10)的方法，该方法包括制备衬底(1)，所述衬底由具有主面的载体(2)、位于该载体(2)的所述主面上的介电层(3)以及直接位于所述介电层(3)上的多个单晶半导体岛(4)形成，所述单晶半导体岛(4)具有上表面，所述上表面用作用于III-V族材料的有源层生长的晶种，所述方法的特征在于所述方法包括形成晶种层(3)，所述晶种层(3)在所述单晶半导体岛(4)之间，直接位于所述介电层(2)的不被所述岛(4)覆盖的部分上而不掩蔽所述单晶半导体岛(4)的上表面，从而所述介电层(3)不再暴露于其环境。
8.根据前述权利要求所述的方法，其中，形成所述晶种层(5)的步骤包括在所述单晶半导体岛(4)上和之间淀积晶种层(5、5’)，然后选择性地去除所述晶种层(5’)的位于所述单晶半导体岛(4)上的部分。
9.根据前述权利要求所述的方法，其中，通过机械化学抛光来选择性地去除所述晶种层(5’)的位于所述单晶半导体岛(4)上的部分。
10.根据权利要求7所述的方法，其中，形成所述晶种层(5)的步骤包括在所述单晶半导体岛(4)上选择性地形成保护层(7)，在所述保护层上以及所述单晶半导体岛(4)之间的介电层(3)的暴露表面上淀积所述晶种层(5、5’)，并且选择性地去除所述保护层(7)和所述晶种层(5’)的位于所述单晶半导体岛(4)上的部分。
11.根据前述权利要求的方法，其中，所述保护层(7)包括光敏树脂，并且选择性地形成所述保护层(7)的步骤包括光刻步骤。
12.根据前述两个权利要求中任一项所述的方法，其中，通过化学蚀刻来选择性地去除所述保护层(7)以及位于该保护层(7)上的所述晶种层(5’)。
13.一种用于制造半导体器件的方法，其包括制备根据权利要求1至权利要求5中的一项所述的结构(10)，以及在所述单晶半导体岛(4)上形成III-V族材料的至少一个有源层。
CN201780058523.3A 2016-09-29 2017-09-21 包括单晶半导体岛的结构以及制造这种结构的方法 Active CN109791877B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1659343 2016-09-29
FR1659343A FR3056825B1 (fr) 2016-09-29 2016-09-29 Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure
PCT/FR2017/052529 WO2018060570A1 (fr) 2016-09-29 2017-09-21 Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure

Publications (2)

Publication Number Publication Date
CN109791877A true CN109791877A (zh) 2019-05-21
CN109791877B CN109791877B (zh) 2023-03-21

Family

ID=57349032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780058523.3A Active CN109791877B (zh) 2016-09-29 2017-09-21 包括单晶半导体岛的结构以及制造这种结构的方法

Country Status (7)

Country Link
US (1) US11295950B2 (zh)
EP (1) EP3520132B1 (zh)
JP (1) JP7065084B2 (zh)
KR (1) KR102485734B1 (zh)
CN (1) CN109791877B (zh)
FR (1) FR3056825B1 (zh)
WO (1) WO2018060570A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3088478B1 (fr) * 2018-11-08 2020-10-30 Soitec Silicon On Insulator Procede de fabrication collective d'une pluralite de structures semi-conductrices
FR3104809B1 (fr) 2019-12-11 2021-12-17 Commissariat Energie Atomique Procede de realisation d’une couche de materiau structuree

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255932A (ja) * 1995-01-19 1996-10-01 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JPH10173232A (ja) * 1998-01-16 1998-06-26 Matsushita Electric Ind Co Ltd 半導体発光素子及び半導体発光装置
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
US6171936B1 (en) * 1997-09-16 2001-01-09 Massachusetts Institute Of Technology Method of producing co-planar Si and Ge composite substrate
JP2002009004A (ja) * 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
US20020094649A1 (en) * 2001-01-18 2002-07-18 International Business Machines Corporation Shallow trench isolation using non-conformal dielectric material and planarizatrion
KR20030030917A (ko) * 2001-10-09 2003-04-18 스미토모덴키고교가부시키가이샤 단결정 질화 갈륨 기판과 단결정 질화 갈륨의 결정 성장방법 및 단결정 질화 갈륨 기판의 제조 방법
US20040029365A1 (en) * 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US20070101932A1 (en) * 2001-12-24 2007-05-10 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
WO2008042020A2 (en) * 2006-05-09 2008-04-10 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
JP2009143778A (ja) * 2007-12-17 2009-07-02 Sumitomo Metal Mining Co Ltd 窒化アルミニウム結晶の成長方法と窒化アルミニウム基板および半導体デバイス
JP2010278313A (ja) * 2009-05-29 2010-12-09 Sharp Corp 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
KR20110081236A (ko) * 2008-10-30 2011-07-13 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 감소된 격자 변형을 갖는 반도체 재료층들, 반도체 구조들, 디바이스들 및 이를 포함하는 가공된 기판을 형성하는 방법들
US8124470B1 (en) * 2010-09-29 2012-02-28 International Business Machines Corporation Strained thin body semiconductor-on-insulator substrate and device
US20120108019A1 (en) * 2010-10-27 2012-05-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for fabricating a substrate provided with two active areas with different semiconductor materials
US20150155331A1 (en) * 2012-06-22 2015-06-04 Soitec Method of collective manufacture of leds and structure for collective manufacture of leds
US20160111618A1 (en) * 2014-05-07 2016-04-21 Sensor Electronic Technology, Inc. Optoelectronic device including improved thermal management
US20160141451A1 (en) * 2013-06-21 2016-05-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for manufacturing a semiconductor structure and semiconductor component comprising such a semiconductor structure
JP2016529731A (ja) * 2013-08-27 2016-09-23 レイセオン カンパニー 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005106977A1 (ja) * 2004-04-27 2005-11-10 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
EP2151856A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
US8709921B2 (en) * 2010-11-15 2014-04-29 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group III-nitride
FR2997558B1 (fr) 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255932A (ja) * 1995-01-19 1996-10-01 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
US6171936B1 (en) * 1997-09-16 2001-01-09 Massachusetts Institute Of Technology Method of producing co-planar Si and Ge composite substrate
JPH10173232A (ja) * 1998-01-16 1998-06-26 Matsushita Electric Ind Co Ltd 半導体発光素子及び半導体発光装置
JP2002009004A (ja) * 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
US20020094649A1 (en) * 2001-01-18 2002-07-18 International Business Machines Corporation Shallow trench isolation using non-conformal dielectric material and planarizatrion
US20040029365A1 (en) * 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
KR20030030917A (ko) * 2001-10-09 2003-04-18 스미토모덴키고교가부시키가이샤 단결정 질화 갈륨 기판과 단결정 질화 갈륨의 결정 성장방법 및 단결정 질화 갈륨 기판의 제조 방법
JP2003183100A (ja) * 2001-10-09 2003-07-03 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
US20070101932A1 (en) * 2001-12-24 2007-05-10 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
WO2008042020A2 (en) * 2006-05-09 2008-04-10 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
JP2009143778A (ja) * 2007-12-17 2009-07-02 Sumitomo Metal Mining Co Ltd 窒化アルミニウム結晶の成長方法と窒化アルミニウム基板および半導体デバイス
KR20110081236A (ko) * 2008-10-30 2011-07-13 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 감소된 격자 변형을 갖는 반도체 재료층들, 반도체 구조들, 디바이스들 및 이를 포함하는 가공된 기판을 형성하는 방법들
JP2012507864A (ja) * 2008-10-30 2012-03-29 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
JP2010278313A (ja) * 2009-05-29 2010-12-09 Sharp Corp 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
US8124470B1 (en) * 2010-09-29 2012-02-28 International Business Machines Corporation Strained thin body semiconductor-on-insulator substrate and device
US20120108019A1 (en) * 2010-10-27 2012-05-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for fabricating a substrate provided with two active areas with different semiconductor materials
US20150155331A1 (en) * 2012-06-22 2015-06-04 Soitec Method of collective manufacture of leds and structure for collective manufacture of leds
US20160141451A1 (en) * 2013-06-21 2016-05-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for manufacturing a semiconductor structure and semiconductor component comprising such a semiconductor structure
JP2016529731A (ja) * 2013-08-27 2016-09-23 レイセオン カンパニー 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法
US20160111618A1 (en) * 2014-05-07 2016-04-21 Sensor Electronic Technology, Inc. Optoelectronic device including improved thermal management

Also Published As

Publication number Publication date
US20190228967A1 (en) 2019-07-25
EP3520132A1 (fr) 2019-08-07
CN109791877B (zh) 2023-03-21
FR3056825B1 (fr) 2019-04-26
EP3520132B1 (fr) 2020-07-22
TW201826328A (zh) 2018-07-16
WO2018060570A1 (fr) 2018-04-05
US11295950B2 (en) 2022-04-05
KR102485734B1 (ko) 2023-01-06
FR3056825A1 (fr) 2018-03-30
JP7065084B2 (ja) 2022-05-11
JP2019535141A (ja) 2019-12-05
KR20190052000A (ko) 2019-05-15

Similar Documents

Publication Publication Date Title
US9870920B2 (en) Growing III-V compound semiconductors from trenches filled with intermediate layers
US8313967B1 (en) Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
JP5907730B2 (ja) 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
KR101235239B1 (ko) 반도체 박막 구조 및 그 형성 방법
US8664084B2 (en) Method for making a thin-film element
US20080164558A1 (en) Method for fabricating shallow trench isolation structures using diblock copolymer patterning
US8969178B2 (en) Method of manufacturing large area gallium nitride substrate
JP2012514316A (ja) 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法
TW200947521A (en) Ultra-low dislocation density group III-nitride semiconductor substrates grown via nano-or micro-particle film
US11335557B2 (en) Multi-deposition process for high quality gallium nitride device manufacturing
TWI808316B (zh) 用以將塊體由供體基材移轉至受體基材的方法
CN109791877A (zh) 包括单晶半导体岛的结构以及制造这种结构的方法
KR20180069403A (ko) 질화 갈륨 기판의 제조 방법
US20110156047A1 (en) Nitride semiconductor template and method of manufacturing the same
CN106663598B (zh) 用于去除在外延生长期间形成的核的方法
US8501597B2 (en) Method for fabricating group III-nitride semiconductor
TW201729355A (zh) 製造混合式基材的方法
US8841207B2 (en) Reusable substrates for electronic device fabrication and methods thereof
TWI690997B (zh) 使用摻雜拋光材料控制內部晶片的均勻性
TW201029062A (en) Manufacturing method of epitaxial wafer with low surface defect density
TWI796525B (zh) 多個半導體結構的集體製作方法
JP2014237570A (ja) 窒化物半導体基板の製造方法
US11444180B2 (en) Method of forming uniform fin features
US20230123410A1 (en) Heteroepitaxial semiconductor device and method for fabricating a heteroepitaxial semiconductor device
KR20230168493A (ko) 다이아몬드가 성장된 ｓｏｉ 템플레이트 및 단결정 다이아몬드 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant