JP2016529731A - 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法 - Google Patents

誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法 Download PDF

Info

Publication number
JP2016529731A
JP2016529731A JP2016538913A JP2016538913A JP2016529731A JP 2016529731 A JP2016529731 A JP 2016529731A JP 2016538913 A JP2016538913 A JP 2016538913A JP 2016538913 A JP2016538913 A JP 2016538913A JP 2016529731 A JP2016529731 A JP 2016529731A
Authority
JP
Japan
Prior art keywords
window
layer
substrate
polycrystalline
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016538913A
Other languages
English (en)
Other versions
JP6271020B2 (ja
Inventor
ラロチェ，ジェフェリー，アール．
ホーク，ウィリアム，イー．
カジオア，トーマス，イー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2016529731A publication Critical patent/JP2016529731A/ja
Application granted granted Critical
Publication of JP6271020B2 publication Critical patent/JP6271020B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

基板の選択部分の上に配置された誘電体層内に形成されたウィンドウを通じて、前記基板の前記選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法が開示される。当該方法は、ウィンドウに隣接する前記誘電体層のフィールド領域の上に単結晶層又は多結晶層を形成することと、ＭＯＣＶＤによって、前記単結晶層又は多結晶層の上に、及びウィンドウを通じて前記基板の選択部分の上に、ＩＩＩ−Ｖ族材料を成長させることとを含む。

Description

本開示は、概して、ＩＩＩ−Ｖ族材料を成長させる方法に関し、より具体的には、誘電体層に形成されたウィンドウ内に有機金属化学気相成長法（ＭＯＣＶＤ）によってＩＩＩ−Ｖ族材料を形成する方法に関する。
技術的に知られているように、シリコン回路及びＩＩＩ−Ｖ族回路の特有の性能特性のために、多くのエレクトロニクス応用が、これら双方の回路を組み入れている。シリコン回路は典型的に、デジタル信号に関して使用されるＣＭＯＳ回路であり、ＩＩＩ−Ｖ族回路は、マイクロ波、ミリ波、及び光の信号用である。ＣＭＯＳ回路及びＩＩＩ−Ｖ族回路の双方を持つ１つの構造が、本願と同じ出願人に譲渡された特許文献１（米国特許第８２１２２９４号、発明者：Ｈｏｋｅ等、発行日：２０１３年７月３日）、及び本願と同じ出願人に譲渡された特許文献２（米国特許第７９９４５５０号、発明者：Ｂｅｔｔｅｎｃｏｕｒｔ等、発行日：２０１１年８月９日）に記載されている。
そこに記載されているように、シリコン基板はその上に、ＣＭＯＳデバイスを有する頂部シリコン半導体層の上に位置する誘電体層（例えば、二酸化シリコン層）と、頂部シリコン半導体層と基板との間に配置された第２の二酸化シリコン層とを有している。これらの層を貫いてシリコン基板の上面部分を露出させるようにウィンドウ（窓）がエッチングされ、ウィンドウによって露出されたシリコン基板を覆ってＩＩＩ−Ｖ族半導体材料がエピタキシャル成長される。このＩＩＩ−Ｖ族材料上に、例えば高電子移動度トランジスタ（ＨＥＭＴ）及びヘテロ接合バイポーラトランジスタ（ＨＢＴ）などの化合物半導体デバイスが形成される。
技術的に知られているように、ＩＩＩ−Ｖ族のエピタキシャル層を形成するのに使用される１つの技術は、分子線エピタキシ法（ＭＢＥ）であり、別の１つの技術は、単結晶又は多結晶の薄膜を作り出すのに使用される化学気相成長法である有機金属化学気相成長法（ＭＯＣＶＤ）によるものである。一般に、ＩＩＩ−Ｖ族ＭＯＣＶＤ結晶成長は、ＭＢＥ成長よりも百度から数百度高い温度で、そして、遥かに高い圧力で行われる。ＭＯＣＶＤ成長は、熱分解分子の化学反応によるが、ＭＢＥ成長は、典型的に、その後に反応して材料を形成する蒸着元素のものである。ＭＢＥの、その低めの成長温度及び圧力による利点は、以下を含む：
・非天然基質に対するエピタキシャル層の熱膨張係数（ＣＴＥ）不整合による残留応力の低減（温度）
・より正確なレイヤ制御（圧力及び温度）
・ＣＭＯＳとの化合物半導体の異種インテグレーションに関するラインオブサイト（非選択）成長が、ウィンドウ内の化合物半導体材料の任意の配置及び大きさを可能にする（圧力）
・シリコン基板、シリコンデバイス層、及び誘電材料からのオートドーピングの抑制又は排除（温度）。
一方で、特に窒化物材料に関しての、ＭＯＣＶＤの利点は、より高い成長速度及びウエハー径のスケーラビリティを含む。しかし、残念ながら、（ＣＭＯＳデバイスが形成されているシリコン層を覆って堆積された）誘電体層内のウィンドウを通じて、ＭＯＣＶＤを用いてＩＩＩ−Ｖ層を形成するとき、堆積が均一でない。この不均一性の原因は、ＭＯＣＶＤ成長の高めの成長圧力及び温度と、試薬分子の、（ＭＢＥ成長においてのような）成分原子と比較して低い、下地表面との反応性とに起因する。ＭＯＣＶＤ成長において、これは、ウィンドウ内に材料が首尾良く堆積されながら同時に、誘電体上に堆積される反応物質が核とならずに、再び気化して、あるいは高い表面移動性を持ってウィンドウ端へと進んで（ウィンドウ端での反応物質濃度を上昇させて）、選択的なエリア成長につながる。結果として、ウィンドウの端部で上昇された反応物質濃度が、そこで高められたＩＩＩ−Ｖ族材料の成長速度をもたらす。さらに、小さめのウィンドウでの成長は大きめのウィンドウの場合よりも速くなることがあり、密なウィンドウ領域は疎なウィンドウ領域よりも遅く成長することがあり、上述の効果の全てが一挙に現れることもある。
米国特許第８２１２２９４号明細書 米国特許第７９９４５５０号明細書
本発明者が認識したことには、ＩＩＩ−Ｖ成長不均一性の程度が成長ウィンドウの間隔、大きさ及び密度に大きく依存しそうであるので、この成長不均一性は特に異種インテグレーション応用にとって有害であるということである。故に、ＧａＮとＣＭＯＳデバイスとの異種インテグレーションに関するＭＯＣＶＤ選択エピタキシは、デバイスの分布、間隔、及び最小サイズを制限してしまい得る。従って、これらの効果は、ＣＭＯＳとの異種インテグレーションに関してＩＩＩ−Ｖ系デバイスを任意に配置するＭＯＣＶＤ系成長の能力を深刻に制限してしまい得る。
これは、ＭＯＣＶＤにおいて、ウィンドウの外側に多結晶材料が首尾良く堆積される点に成長温度及び圧力を調節することによって、部分的に対処され得る。しかしながら、これは、ウィンドウ内に成長されるデバイス材料の品質を損ねることがある。ウィンドウの底で露出された基板（又はその他のＩＩＩ−Ｖテンプレート層）上でのデバイス材料の初期核形成は、典型的に、材料成長のクリティカルな段階のうちの１つであり、成長条件の非常に狭い範囲内に最適条件があり得る。結果として、本発明者は、ウィンドウに隣接する誘電体層のフィールド領域上での多結晶材料の形成から、デバイス材料（例えば、ＩＩＩ−Ｖ族堆積材料）の核形成を切り離すこととした。
本発明者は、ＭＯＣＶＤによってＩＩＩ−Ｖ族材料を形成するのに先立って、アモルファス誘電体層のフィールド領域（ウィンドウの外側の誘電体層の部分）を覆う表面部分上に単結晶層又は多結晶層（例えば、ＡｌＮ、Ｓｉ、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＳｉＣ、ＴｉＮ、例えばＧａＮなどのＩＩＩ−Ｖ族半導体層、又は、例えばＷなどの金属）を形成することによって、この不均一性問題を解決した。形成される材料は、堆積のまま多結晶であってもよく、あるいは、アモルファスに堆積されて、ウィンドウ内へのＩＩＩ−Ｖ族成長に先立つ熱処理によって再結晶化されてもよい。これらの層は、例えば化学気相成長法（ＣＶＤ）、原子層成長法（ＡＬＤ）、電子ビーム蒸着法、分子線エピタキシ法（ＭＢＥ）、有機金属気相成長法（ＭＯＣＶＤ）などの方法によって形成されることができ、あるいは、例えばスパッタリングによって形成されてもよい。
この単結晶層又は多結晶層の主な有利な効果は、ウィンドウ領域の外側（典型的に、ＩＩＩ−Ｖ族材料が再び気化したりウィンドウ端へと進んだりするところ）で、ＭＯＣＶＤ材料のための実行可能な核形成層として作用することである。そして、これが、ＭＯＣＶＤ反応物質の均一な消費をもたらし、ひいては、ウエハーにわたるウィンドウのサイズ、密度及び分布とはほぼ無関係なウィンドウ内及びウィンドウ間で均一な成長速度を持った、ウィンドウ内のＩＩＩ−Ｖ族材料の形成をもたらす。さらに、形成されるこの層は、成長されるＩＩＩ−Ｖ層のオートドーピングを抑制するよう、拡散バリアとしての役割を果たすことができ、あるいは、その他の層と組み合わせて形成されることができる。このバリア効果は、ウィンドウ端で露出される誘電体層（例えばＳｉＯ２及びＳｉＮｘなど）及び半導体層（例えばＳｉなど）が、堆積される材料によって覆われるように、ウィンドウエッチング後に多結晶材料を堆積することによって更に高められ得る。故に、形成される層の、拡散バリア特性と、（フィールド領域の上での）結晶核形成のためのサイトとして作用する能力とが組み合わさって、ＭＯＣＶＤ成長中に、ＩＩＩ−Ｖ層の意図しないドーピングを抑制するとともに、ＩＩＩ−Ｖ層反応物質種の均一な消費を促す。結果として、成長されるＩＩＩ−Ｖ材料のドーピングが正確に制御されるとともに、成長されるＩＩＩ−Ｖ層の均一性に対して成長ウィンドウの大きさ／配置／密度が有するであろう影響が抑制あるいは排除される。
本開示によれば、基板の選択部分の上に配置された誘電体層内に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法が提供される。当該方法は、ウィンドウに隣接する前記誘電体層の領域の上に単結晶層又は多結晶層を形成することと、ＭＯＣＶＤによって、単結晶層又は多結晶層の上に、及びウィンドウを通じて基板の選択部分の上に、ＩＩＩ−Ｖ族材料を成長させることとを有する。
一実施形態において、多結晶層は多結晶材料として堆積される。
一実施形態において、多結晶層は、ウィンドウの形成に先立って誘電体層上に堆積される。
一実施形態において、多結晶層は、ウィンドウの形成に先立って、アモルファスに堆積され且つ熱的に再結晶化される。
一実施形態において、多結晶層は、アモルファスに堆積され、その後に、熱的に再結晶化されてウィンドウの底に単結晶層を提供することで、ＩＩＩ−Ｖ族成長テンプレートを提供する。この実施形態においては、アモルファスに堆積されてその後に熱的に再結晶化された層がウィンドウの底でもはや単結晶層であるので、多結晶層は、ＩＩＩ−Ｖ族材料成長に先立ってウィンドウの底で除去されず、その代わりに、ＩＩＩ−Ｖ族成長テンプレートとして成長される。これの一例は、スパッタリング又はＡＬＤ（原子層成長）によって堆積されるＡｌＮである。
一実施形態において、多結晶層は、ウィンドウ形成後且つＩＩＩ−Ｖ族成長前に、結晶（ウィンドウ内）と多結晶（ウィンドウの外側のアモルファス誘電体フィールド領域の上）とを合わせたものとして堆積される。この実施形態においては、アモルファスに堆積されてその後に熱的に再結晶化されたアモルファス堆積多結晶層がウィンドウの底で単結晶層ではないので、単結晶層は、ＩＩＩ−Ｖ族材料成長に先立ってウィンドウの底で除去されず、その代わりに、ＩＩＩ−Ｖ族成長テンプレートとして成長される。これの一例は、ＭＢＥによって堆積されるＡｌＮである。
一実施形態において、ほんの薄い残存誘電体層がＩＩＩ−Ｖ族成長テンプレート層又は基板の上のウィンドウの底に残るとき、ウィンドウ形成の完成近くで、フィールド誘電体及びウィンドウエッジの上に、多結晶層が多結晶材料として堆積される。その後、ウィンドウ内の多結晶層及び残存誘電体層が除去されて、ウィンドウ内のＩＩＩ−Ｖ族層の成長が可能にされる。
一実施形態において、ほんの薄い残存酸化物層がＩＩＩ−Ｖ成長テンプレート層又は基板の上のウィンドウの底に残るとき、ウィンドウ形成の完成近くで、フィールド誘電体及びウィンドウエッジの上に、多結晶層がアモルファス材料として堆積される。そして、多結晶層が熱的に再結晶化される。その後、ウィンドウ内で多結晶層及び残存誘電体層が除去されて、ウィンドウ内のＩＩＩ−Ｖ層の成長が可能にされる。
一実施形態において、ほんの薄い残存誘電体層がＩＩＩ−Ｖ成長テンプレート層又は基板の上のウィンドウの底に残るとき、ウィンドウ形成の完成近くで、フィールド誘電体及びウィンドウエッジの上に、多結晶層がアモルファス材料として堆積される。そして、アモルファス層及び残存誘電体層が除去されて、ウィンドウ内のＩＩＩ−Ｖ層の成長が可能にされる。その後、ＩＩＩ−Ｖ成長に先立って、多結晶層が熱的に再結晶化される。
本開示の１つ以上の実施形態の細部が、添付の図面及び以下の記載にて説明される。本開示のその他の特徴、目的及び利点が、これらの記載及び図面並びに請求項から明らかになる。
本開示に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 本開示の他の一実施形態に従った、基板の選択部分の上に堆積された誘電体層に形成されたウィンドウを通じて、基板の選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法の、様々な工程のうちの１つにおける断面の略図である。 様々な図中の似通った参照符号は同様の要素を指し示している。
ここで図１Ａを参照するに、ここでは例えばＳｉ、ＳｉＣ又はサファイアである基板１２と、基板１２上の、ここでは例えば二酸化シリコンである埋込酸化物の誘電体層（ＢＯＸ）１４と、ＢＯＸ層１４上のシリコン層１６と、シリコン層１６上の、ここでは二酸化シリコンである第２の誘電体層１８とを有する構造１０が示されている。第２の誘電体層１８は、フィールド誘電体層と見なされ得る。また、ＣＭＯＳ又はその他のシリコンデバイスが、シリコン層１６内に形成され得る。
次に、図１Ｂを参照するに、原子層成長（ＡＬＤ）、プラズマＡＬＤ、分子線エピタキシ（ＭＢＥ）、プラズマＭＢＥ、有機金属化学気相成長（ＭＯＣＶＤ）、物理気相成長（ＰＶＤ／スパッタリング）、化学気相成長（ＣＶＤ）、反応性スパッタリング、蒸着、又は反応性蒸着によって、図示のように、シリコン酸化物層１８の表面を覆って多結晶層２０が形成される。ここでは、多結晶層２０は、例えば、ＡｌＮ、Ｓｉ、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＳｉＣ、ＴｉＮ、例えばＧａＮなどのＩＩＩ−Ｖ族半導体層、又は例えばＷなどの金属とすることができる。次に、図１Ｂに示すように、層２０、１８、１６を貫いて部分的に層１４の中までウィンドウ２２がドライエッチングされ、ＢＯＸ層１４の薄層１４ａが残される。
次に、図１Ｃを参照するに、ＢＯＸ層１４の薄層１４ａがウェットエッチングで除去され、図示のように、基板１２の表面の選択された部分２３が露出される。
次に、図１Ｄを参照するに、図１Ｃに示した構造の表面の上に、ここではＭＯＣＶＤによって、ここでは例えばＧａＮであるＩＩＩ−Ｖ族材料の層が成長される。なお、このＭＯＣＶＤ成長は、図示のように、多結晶層２０上に多結晶ＧａＮ層２４ｂを形成するが、基板１２の選択された表面部分２３上に単結晶エピタキシャルＧａＮ層２４ａを形成する。
故に、図１Ａ−１Ｄに関して上述した実施形態との関連で、ウィンドウ２２の形成に先立って、フィールド誘電体層１８上に多結晶層２０が堆積される。
上述のように、ＭＯＣＶＤによってＩＩＩ−Ｖ族材料２４ａ、２４ｂを形成するのに先立って、誘電体層１８の誘電体フィールド領域の上の表面部分上に多結晶層２０を堆積することにより、多結晶層２０が、ウィンドウ領域の外側（典型的に、ＩＩＩ−Ｖ族材料が再び気化するところ）で、ＭＯＣＶＤ材料のための実行可能な核形成層として作用する。そして、これが、ＭＯＣＶＤ反応物質の均一な消費をもたらし、ひいては、ウエハーにわたるウィンドウのサイズ、密度及び分布とはほぼ無関係な均一な成長速度を持った、ウィンドウ２２内のＩＩＩ−Ｖ族材料２４ａの形成をもたらす。さらに、堆積された多結晶層２０は、成長されるＩＩＩ−Ｖ層のオートドーピングを抑制するよう、拡散バリアとして作用することができ、あるいは、その他の層と組み合わせて堆積されることができる。意図しないドーパント拡散を制限する拡散バリア層をも提供する堆積多結晶層２０の使用は関心あるフィールド又は領域での多結晶成長を促して、ＭＯＣＶＤプロセス中のドーパント拡散を更に抑圧するとともに、そのフィールドでの多結晶成長を用いて、ＭＯＣＶＤ成長中の反応物質種の均一な消費を促し、それにより、成長ウィンドウのサイズ／配置／密度に依存した不均一性を抑制／排除する。層２４ｂ及び２０は後に、デバイス処理中に除去され、あるいは、Ｓｉ層１６に存在するデバイスとの異種インテグレーションを可能にするように、その中にビアを形成される。
次いで、図２Ａ−２Ｃを参照するに、この実施形態においては、多結晶層２０が先ず、図２Ａの層２０’として、例えばＡＬＤ及びプラズマ化学気相成長（ＰＥＣＶＤ）などの方法によってアモルファスに堆積される。層２０’はその後、図２Ｃに示すウィンドウ２２の形成に先立って、図２Ｂに示すように、多結晶層２０へと熱的に再結晶化される。そして、図示のように、また、図１Ｃ及び１Ｄに関連して上述したように、処理が続けられる。
次いで、図３Ａ−３Ｆを参照するに、先ず、図３Ａに示す構造１０が、層１８、１６を貫いて部分的に層１４の中までドライエッチングに掛けられ、図３Ｂに示すように、ＢＯＸ層１４の薄層１４ａが残される。次に、図３Ｃを参照するに、ＢＯＸ層１４の薄層１４ａ（図１Ｂ）がウェットエッチングで除去され、図示のように、基板１２の表面の選択された部分２３が露出される。
次に、図３Ｃに示した構造の表面を覆って、図３Ｄに示すようにウィンドウ２２の側面部分の上及び基板１２の露出された表面部分２３の上を含めて、多結晶層２０が、図３Ｄの層２０’として、例えばＡＬＤ及びプラズマ化学気相成長（ＰＥＣＶＤ）などの方法によって、先ずアモルファスに堆積される。層２０’はその後、図２Ｂに示したように、多結晶層２０へと熱的に再結晶化される。なお、基板１２の露出表面部分２３上に堆積されたアモルファス堆積層２０’の部分は、図３Ｅに示すように、（熱的な再結晶化プロセスの結果として）単結晶層２０”として形を成す。この単結晶層２０”は、ＩＩＩ−Ｖ族材料のための成長テンプレートとして機能する。より具体的には、図３Ｅに示す構造は、図３Ｅに示す構造の表面の上に、ここではＭＯＣＶＤによって成長される、ここでは例えばＧａＮであるＩＩＩ−Ｖ族材料の層を有する。なお、このＭＯＣＶＤ成長は、図３Ｆに示すように、多結晶層２０上に多結晶ＧａＮ層２４ｂを形成するが、単結晶層２０”のＩＩＩ−Ｖ族成長テンプレート上に単結晶エピタキシャルＧａＮ層２４ａを形成する。
故に、図３Ａ−３Ｆに関して上述した実施形態では、アモルファス堆積層２０’の熱的に再結晶化された層がここではウィンドウの底にある単結晶層２０”であるので、熱的に再結晶化された層２０”は、ＩＩＩ−Ｖ族材料成長に先立ってウィンドウの底で除去されず、その代わりに、ＩＩＩ−Ｖ族成長テンプレートとして成長される。これの一例は、スパッタリング、原子層成長（ＡＬＤ）、又は反応性蒸着によって堆積されるＡｌＮである。
次いで、図４Ａ−４Ｂを参照するに、図３Ａ及び３Ｂに関連して上述したように構造１０が処理される。しかし、ここでは、ＢＯＸ層１４の薄層１４ａ（図３Ｂ）の除去後に、ウィンドウ形成後且つＩＩＩ−Ｖ族成長前に、多結晶層２０が、単結晶層２０”（ウィンドウ２２内）と多結晶層２０（ウィンドウ２２の外側のアモルファス誘電体フィールド領域の上）とを合わせたものとして堆積される。この実施形態における単結晶層２０”は、ＩＩＩ−Ｖ族材料成長に先立ってウィンドウの底で除去されず、その代わりに、図４Ｂに示すように、ウィンドウ２２の底にあるＩＩＩ−Ｖ族成長テンプレートとして成長される。これの一例は、スパッタリング、ＭＢＥによって堆積されるＡｌＮである。他の一例は、ＡｌＮの反応性蒸着とし得る。その場合には、しかしながら、ＡｌＮは、単結晶として堆積されそうになく、故に、ウィンドウ２２の底で２０’層から２０”層へと熱的に再結晶化される必要があろう。
次いで、図５Ａ−５Ｃを参照するに、ＢＯＸ層１４の薄層１４ａをなおも有する図３Ｂに示した構造が、図５Ａに示すように、ほんの薄い残存層である誘電体層１４ａがウィンドウ２２の底に残るとき、ウィンドウ形成の完成近くで、フィールド誘電体層１８上に多結晶に堆積された多結晶層２０とともに、ウィンドウ２２の側面又はエッジの上の部分２０Ｓ及び２０Ｐをも有している。そして、図５Ｂに示すように、ウィンドウ２２の底上の多結晶層２０Ｐの部分と残存誘電体層１４ａが除去されて、図５Ｃに示すように、ウィンドウ２２内のＩＩＩ−Ｖ族層２４ａの成長が可能にされる。
次いで、図６Ａ−６Ｄを参照するに、ＢＯＸ層１４の薄層１４ａをなおも有する図３Ｂに示した構造が、図６Ａに示すように、シリコン酸化物のほんの薄い残存層１４ａがウィンドウの底に残るとき、ウィンドウ形成の完成近くで、フィールド誘電体１８、ウィンドウ内、及びウィンドウ側壁に沿ってアモルファス層２０’を形成するように例えばＡＬＤ及びプラズマ化学気相成長（ＰＥＣＶＤ）などの方法によってアモルファス材料として先ずは堆積された多結晶層２０（図６Ｂ）を有している。アモルファス層２０’は、その後、図６Ｂに示すように、多結晶層２０へと熱的に再結晶化される。そして、図６Ｃ及び６Ｄに示すように、ウィンドウ領域２２の底で多結晶層２０及び残存誘電体層１４ａが除去されて、ウィンドウ内のＩＩＩ−Ｖ層２４ａの成長が可能にされる。
次いで、図７Ａ−７Ｄを参照するに、ＢＯＸ層１４の薄層１４ａをなおも有する図３Ｂに示した構造において、誘電体のほんの薄い残存層１４ａがウィンドウの底に残るとき、ウィンドウ形成の完成近くで、フィールド誘電体層１８及びウィンドウエッジの上にアモルファス層２０’を形成するように、例えばＡＬＤ及びプラズマ化学気相成長（ＰＥＣＶＤ）などの方法によって、多結晶層２０（図７Ｃ）がアモルファス材料として堆積される。その後、図７Ｂに示すように、ウィンドウ領域２２の底でアモルファス層２０’及び残存酸化物層１４ａが除去される。その後、図７Ｃにて、アモルファス層２０’が、多結晶層２０へと熱的に再結晶化される。図７Ｄに示すように、ＩＩＩ−Ｖ層がウィンドウ内に成長される。
図１Ａ−７Ｄに関連して上述したようにしてＩＩＩ−Ｖ層を形成した後、多結晶層２０が、下に位置する酸化物層１８まで、ドライエッチング又はウェットエッチングによって選択的に除去される。例えば、ＩＩＩ−Ｖ材料の窒化ガリウム（ＧａＮ）は通常、反応性イオンエッチング（ＲＩＥ）又は誘導結合プラズマ（ＩＣＰ）エッチングのチャンバ内で、ＢＣ１３／Ｃｌ２ミクスチャを用いてドライエッチングされる。ウェット及びドライのエッチングプロセス中、（ウィンドウ内の基板の選択部分の上に成長された）単結晶層２４ａは、マスキングによって保護される。マスキング材料は、金属、レジスト、若しくは誘電体（例えば、ＳｉＮｘ、ＳｉＯ２、又は誘電体スタックなど）、又はこれらの組み合わせとし得る。層２０の除去後、何らかの従来からの技術によって、シリコン層１６内にＣＭＯＳデバイス（図示せず）が形成される。
もはや理解されるはずであることには、本開示に従った、基板の選択部分の上に配置された誘電体層内に形成されたウィンドウを通じて、前記基板の前記選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法は、前記ウィンドウに隣接する前記誘電体層の領域の上に単結晶層又は多結晶層を形成することと、ＭＯＣＶＤによって、前記ウィンドウ内の前記基板の選択部分上へと、前記単結晶層を覆って単結晶ＩＩＩ−Ｖ族材料を成長させることとを含む。この方法は、以下の特徴のうちの１つ以上を、独立に、あるいは別の特徴と組み合わせて含み得る：前記多結晶層は多結晶材料として堆積される；前記多結晶層は、前記ウィンドウの形成に先立って、前記誘電体層上に堆積される；前記多結晶層は、前記ウィンドウの形成に先立って、アモルファスに堆積され且つ熱的に再結晶化される；前記多結晶層は、前記ウィンドウの形成後にアモルファスに堆積され、且つ熱的に再結晶化されることで、前記ウィンドウの形成後に露出された前記基板の部分上に単結晶層を提供する；前記多結晶層は、前記ウィンドウの形成後にアモルファスに堆積され、その後に、熱的に再結晶化されて前記ウィンドウの底に単結晶層を提供することで、前記単結晶ＩＩＩ−Ｖ族材料のための成長テンプレートを提供する；前記多結晶層は、前記ウィンドウの形成後に、前記ウィンドウ内の単結晶材料と前記ウィンドウの外側の前記誘電体層の上の多結晶材料とを合わせたものとして堆積される；前記多結晶層は、前記ウィンドウの形成後且つＩＩＩ−Ｖ族成長の前に、前記ウィンドウ内の単結晶材料と前記ウィンドウの外側の前記誘電体層の上の多結晶材料とを合わせたものとして堆積される；前記多結晶層は、前記誘電体層と前記ウィンドウのエッジの側面との上に堆積される；前記多結晶層は、前記誘電体層及び前記ウィンドウの側面の上と、前記基板の露出された前記選択部分の上の前記ウィンドウの底とに、アモルファス材料として堆積され、その後に熱的に再結晶化されて、前記ウィンドウの底にＩＩＩ−Ｖ族層のための単結晶成長テンプレートを提供し、前記ウィンドウの底の外側のアモルファスに堆積された前記多結晶層の残存部分は、再結晶化されて多結晶部分を提供する。この方法は、なおもさらに、以下の特徴のうちの１つ以上を、独立に、あるいは別の特徴と組み合わせて含み得る：前記多結晶層は、前記誘電体層と、前記ウィンドウの側面と、前記ウィンドウの底の前記基板の前記選択部分の上に置かれた残存する誘電体の部分と、の上にアモルファス材料として堆積され、当該方法は、前記ウィンドウの底の前記基板の前記選択部分から前記誘電体の部分と前記アモルファス材料とを除去することと、アモルファスに堆積された前記多結晶層の残りの部分を熱的に再結晶化させることと、前記ウィンドウの底の前記基板の露出された前記選択部分上に、単結晶材料としてＩＩＩ−Ｖ族材料を成長させることとを含む；前記多結晶層は、前記誘電体層と、前記ウィンドウの側面と、前記ウィンドウの底の前記基板の前記選択部分の上に置かれた残存する誘電体の部分と、の上にアモルファス材料として堆積され、当該方法は、アモルファスに堆積された前記多結晶層を熱的に再結晶化させることと、前記ウィンドウの底の前記基板の前記選択部分から前記誘電体の部分と多結晶材料とを除去することと、前記ウィンドウの底の前記基板の露出された前記選択部分上に、単結晶材料としてＩＩＩ−Ｖ族材料を成長させることとを含む；前記多結晶層は、前記誘電体層と、前記ウィンドウの側面と、前記ウィンドウの底の前記基板の前記選択部分の上に置かれた残存する誘電体の部分との上に堆積され、当該方法は、前記ウィンドウの底の前記基板の前記選択部分から前記誘電体の部分と多結晶材料とを除去することと、前記ウィンドウの底の前記基板の露出された前記選択部分上に、単結晶材料としてＩＩＩ−Ｖ族材料を成長させることとを含む。
もはや理解されるはずであることには、本開示に従った、基板の選択部分の上に配置された誘電体層内に形成されたウィンドウを通じて、前記基板の前記選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法は、ＭＯＣＶＤによって、前記ウィンドウ内の前記基板の選択部分上に、ＩＩＩ−Ｖ族材料を単結晶として成長させる一方で、前記ウィンドウに隣接する前記誘電体層の領域の上に、前記ＩＩＩ−Ｖ族材料を単結晶材料として成長させることを含む。
本開示の多数の実施形態を説明してきた。そうとはいえ、理解されるように、本開示の精神及び範囲を逸脱することなく、様々な変更が為され得る。例えば、多結晶層２０の代わりに、単結晶層が使用されてもよい。例えば、単結晶層は、Ｓｉドナーウエハーからとしてもよいし、あるいは、シリコン・オン・インシュレータ（ＳＯＩ）ウエハー製造に類似の製造アプローチにて、ドナーウエハー上の単結晶として（ＭＯＣＶＤ又はＭＢＥによって）エピタキシャル成長されて誘電体層１８に接合及び転写されたその他の化合物半導体（例えばＧａＮなど）からとしてもよい。この接合プロセスは、酸化物／酸化物ウエハー接合、又は例えば陽極接合などのその他の技術とし得る。従って、その他の実施形態も以下の請求項の範囲内にある。

Claims (14)

  1. 基板の選択部分の上に配置された誘電体層内に形成されたウィンドウを通じて、前記基板の前記選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法であって、
    前記ウィンドウに隣接する前記誘電体層の領域の上に単結晶層又は多結晶層を形成することと、
    ＭＯＣＶＤによって、前記ウィンドウ内の前記基板の選択部分上へと、前記単結晶層を覆って単結晶ＩＩＩ−Ｖ族材料を成長させることと
    を有する方法。
  2. 前記多結晶層は多結晶材料として堆積される、請求項１に記載の方法。
  3. 前記多結晶層は、前記ウィンドウの形成に先立って、前記誘電体層上に堆積される、請求項１に記載の方法。
  4. 前記多結晶層は、前記ウィンドウの形成に先立って、アモルファスに堆積され且つ熱的に再結晶化される、請求項１に記載の方法。
  5. 前記多結晶層は、前記ウィンドウの形成後にアモルファスに堆積され、且つ熱的に再結晶化されることで、前記ウィンドウの形成後に露出された前記基板の部分上に単結晶層を提供する、請求項１に記載の方法。
  6. 前記多結晶層は、前記ウィンドウの形成後にアモルファスに堆積され、その後に、熱的に再結晶化されて前記ウィンドウの底に単結晶層を提供することで、前記単結晶ＩＩＩ−Ｖ族材料のための成長テンプレートを提供する、請求項１に記載の方法。
  7. 前記多結晶層は、前記ウィンドウの形成後に、前記ウィンドウ内の単結晶材料と前記ウィンドウの外側の前記誘電体層の上の多結晶材料とを合わせたものとして堆積される、請求項１に記載の方法。
  8. 前記多結晶層は、前記ウィンドウの形成後且つＩＩＩ−Ｖ族成長の前に、前記ウィンドウ内の単結晶材料と前記ウィンドウの外側の前記誘電体層の上の多結晶材料とを合わせたものとして堆積される、請求項７に記載の方法。
  9. 前記多結晶層は、前記誘電体層と前記ウィンドウのエッジの側面との上に堆積される、請求項１に記載の方法。
  10. 前記多結晶層は、前記誘電体層及び前記ウィンドウの側面の上と、前記基板の露出された前記選択部分の上の前記ウィンドウの底とに、アモルファス材料として堆積され、その後に熱的に再結晶化されて、前記ウィンドウの底にＩＩＩ−Ｖ族層のための単結晶成長テンプレートを提供し、前記ウィンドウの底の外側のアモルファスに堆積された前記多結晶層の残存部分は、再結晶化されて多結晶部分を提供する、請求項１に記載の方法。
  11. 前記多結晶層は、前記誘電体層と、前記ウィンドウの側面と、前記ウィンドウの底の前記基板の前記選択部分の上に置かれた残存する誘電体の部分と、の上にアモルファス材料として堆積され、
    当該方法は、
    前記ウィンドウの底の前記基板の前記選択部分から前記誘電体の部分と前記アモルファス材料とを除去することと、
    アモルファスに堆積された前記多結晶層の残りの部分を熱的に再結晶化させることと、
    前記ウィンドウの底の前記基板の露出された前記選択部分上に、単結晶材料としてＩＩＩ−Ｖ族材料を成長させることと
    を含む、請求項１に記載の方法。
  12. 前記多結晶層は、前記誘電体層と、前記ウィンドウの側面と、前記ウィンドウの底の前記基板の前記選択部分の上に置かれた残存する誘電体の部分と、の上にアモルファス材料として堆積され、
    当該方法は、
    アモルファスに堆積された前記多結晶層を熱的に再結晶化させることと、
    前記ウィンドウの底の前記基板の前記選択部分から前記誘電体の部分と多結晶材料とを除去することと、
    前記ウィンドウの底の前記基板の露出された前記選択部分上に、単結晶材料としてＩＩＩ−Ｖ族材料を成長させることと
    を含む、請求項１に記載の方法。
  13. 前記多結晶層は、前記誘電体層と、前記ウィンドウの側面と、前記ウィンドウの底の前記基板の前記選択部分の上に置かれた残存する誘電体の部分との上に堆積され、
    当該方法は、
    前記ウィンドウの底の前記基板の前記選択部分から前記誘電体の部分と多結晶材料とを除去することと、
    前記ウィンドウの底の前記基板の露出された前記選択部分上に、単結晶材料としてＩＩＩ−Ｖ族材料を成長させることと
    を含む、請求項１に記載の方法。
  14. 基板の選択部分の上に配置された誘電体層内に形成されたウィンドウを通じて、前記基板の前記選択部分の上にＩＩＩ−Ｖ族材料を堆積する方法であって、
    ＭＯＣＶＤによって、前記ウィンドウ内の前記基板の選択部分上に、ＩＩＩ−Ｖ族材料を単結晶として成長させる一方で、前記ウィンドウに隣接する前記誘電体層の領域の上に、前記ＩＩＩ−Ｖ族材料を多結晶材料として成長させること
    を有する方法。
JP2016538913A 2013-08-27 2014-06-23 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法 Expired - Fee Related JP6271020B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/010,954 US20150059640A1 (en) 2013-08-27 2013-08-27 Method for reducing growth of non-uniformities and autodoping during column iii-v growth into dielectric windows
US14/010,954 2013-08-27
PCT/US2014/043594 WO2015030913A1 (en) 2013-08-27 2014-06-23 Method for reducing growth of non-uniformities and autodoping during column iii-v growth into dielectric windows

Publications (2)

Publication Number Publication Date
JP2016529731A true JP2016529731A (ja) 2016-09-23
JP6271020B2 JP6271020B2 (ja) 2018-01-31

Family

ID=51205606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016538913A Expired - Fee Related JP6271020B2 (ja) 2013-08-27 2014-06-23 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法

Country Status (5)

Country Link
US (1) US20150059640A1 (ja)
EP (1) EP3039709A1 (ja)
JP (1) JP6271020B2 (ja)
TW (1) TWI555136B (ja)
WO (1) WO2015030913A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052000A (ko) * 2016-09-29 2019-05-15 소이텍 단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법
WO2023013483A1 (ja) * 2021-08-05 2023-02-09 東京エレクトロン株式会社 成膜方法及び成膜装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153300B2 (en) * 2016-02-05 2018-12-11 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including a high-electron-mobility transistor (HEMT) and method for manufacturing the same
US20230005676A1 (en) * 2020-02-18 2023-01-05 University Of Manitoba Direct Current Circuit Breaker and Related Method
US11742203B2 (en) * 2020-02-26 2023-08-29 The Hong Kong University Of Science And Technology Method for growing III-V compound semiconductor thin films on silicon-on-insulators
US11581448B2 (en) 2021-04-01 2023-02-14 Raytheon Company Photoconductive semiconductor switch laterally fabricated alongside GaN on Si field effect transistors

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171114A (ja) * 1983-03-18 1984-09-27 Agency Of Ind Science & Technol 半導体単結晶膜の製造方法
JPS61135112A (ja) * 1984-12-05 1986-06-23 Fujitsu Ltd 半導体装置の製造方法
JPH01122115A (ja) * 1987-11-06 1989-05-15 Hitachi Ltd 半導体ヘテロ構造の形成方法
JPH01300514A (ja) * 1988-04-05 1989-12-05 Thomson Csf 単結晶半導体材料層及び絶縁材料層の交番の形成方法
JPH0334533A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 半導体結晶層の製造方法
JP2003511871A (ja) * 1999-10-14 2003-03-25 クリー インコーポレイテッド Ｉｉｉ族窒化物緩衝層を有するｉｉｉ族窒化物エピタキシャル層の一段ペンデオエピタキシャルオーバーグロース及び一段横方向エピタキシャルオーバーグロース
JP2009177168A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法および電子デバイス
WO2013061047A2 (en) * 2011-10-26 2013-05-02 Anvil Semiconductors Limited Silicon carbide epitaxy

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2629637B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
US5481120A (en) * 1992-12-28 1996-01-02 Hitachi, Ltd. Semiconductor device and its fabrication method
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US7163876B2 (en) * 2001-03-29 2007-01-16 Toyoda Gosei Co., Ltd Method for manufacturing group-III nitride compound semiconductor, and group-III nitride compound semiconductor device
TW554521B (en) * 2002-09-16 2003-09-21 Nanya Technology Corp Process for forming a bottle-shaped trench
US8575666B2 (en) * 2011-09-30 2013-11-05 Raytheon Company Method and structure having monolithic heterogeneous integration of compound semiconductors with elemental semiconductor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171114A (ja) * 1983-03-18 1984-09-27 Agency Of Ind Science & Technol 半導体単結晶膜の製造方法
JPS61135112A (ja) * 1984-12-05 1986-06-23 Fujitsu Ltd 半導体装置の製造方法
JPH01122115A (ja) * 1987-11-06 1989-05-15 Hitachi Ltd 半導体ヘテロ構造の形成方法
JPH01300514A (ja) * 1988-04-05 1989-12-05 Thomson Csf 単結晶半導体材料層及び絶縁材料層の交番の形成方法
JPH0334533A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 半導体結晶層の製造方法
JP2003511871A (ja) * 1999-10-14 2003-03-25 クリー インコーポレイテッド Ｉｉｉ族窒化物緩衝層を有するｉｉｉ族窒化物エピタキシャル層の一段ペンデオエピタキシャルオーバーグロース及び一段横方向エピタキシャルオーバーグロース
JP2009177168A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法および電子デバイス
WO2013061047A2 (en) * 2011-10-26 2013-05-02 Anvil Semiconductors Limited Silicon carbide epitaxy

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MARX D; KAWAZU Z; NAKAYAMA T; MIHASHI Y; TAKAMI T; NUNOSHITA M; OZEKI T: "SELECTIVE AREA GROWTH OF GAN/ALN HETEROSTRUCTURES", JOURNAL OF CRYSTAL GROWTH, vol. VOL:189-190, JPN5016009373, 15 June 1998 (1998-06-15), NL, pages 87 - 91, ISSN: 0003529340 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052000A (ko) * 2016-09-29 2019-05-15 소이텍 단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법
CN109791877A (zh) * 2016-09-29 2019-05-21 索泰克公司 包括单晶半导体岛的结构以及制造这种结构的方法
JP2019535141A (ja) * 2016-09-29 2019-12-05 ソイテック 単結晶半導体アイランドを含む構造、そのような構造を製造するための方法
US11295950B2 (en) 2016-09-29 2022-04-05 Soitec Structure comprising single-crystal semiconductor islands and process for making such a structure
JP7065084B2 (ja) 2016-09-29 2022-05-11 ソイテック 単結晶半導体アイランドを含む構造、そのような構造を製造するための方法
KR102485734B1 (ko) 2016-09-29 2023-01-06 소이텍 단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법
CN109791877B (zh) * 2016-09-29 2023-03-21 索泰克公司 包括单晶半导体岛的结构以及制造这种结构的方法
WO2023013483A1 (ja) * 2021-08-05 2023-02-09 東京エレクトロン株式会社 成膜方法及び成膜装置

Also Published As

Publication number Publication date
WO2015030913A1 (en) 2015-03-05
JP6271020B2 (ja) 2018-01-31
TW201515157A (zh) 2015-04-16
EP3039709A1 (en) 2016-07-06
TWI555136B (zh) 2016-10-21
US20150059640A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
JP6271020B2 (ja) 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法
US10026613B2 (en) Utilization of angled trench for effective aspect ratio trapping of defects in strain-relaxed heteroepitaxy of semiconductor films
US9947533B2 (en) Selective epitaxy using epitaxy-prevention layers
US8921209B2 (en) Defect free strained silicon on insulator (SSOI) substrates
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
JP2018190988A (ja) ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
KR20160044489A (ko) 열적 비아들 내 다이아몬드의 선택적 증착
JP2012199557A (ja) Ｃｖｄエッチングおよび堆積シーケンスにより形成されるｃｍｏｓトランジスタ接合領域
US7994066B1 (en) Si surface cleaning for semiconductor circuits
US9029860B2 (en) Structure including gallium nitride substrate and method of manufacturing the gallium nitride substrate
KR101450521B1 (ko) 실리콘 트렌치가 형성된 반도체 소자를 제조하는 방법
US20170179127A1 (en) Semiconductor structure having silicon germanium fins and method of fabricating same
US10714338B2 (en) Wafer bow reduction
KR102608902B1 (ko) 질화물 반도체 기판 제조방법
WO2013187078A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
US9087775B2 (en) Planar semiconductor growth on III-V material
CN112135933B (zh) 晶核层的沉积方法
JP7290156B2 (ja) 窒化物半導体基板及びその製造方法
WO2023037838A1 (ja) 窒化物半導体基板の製造方法
TWI752256B (zh) 基底及其製備方法
CN115997272A (zh) 在衬底上沉积硅锗层的方法
JP2016111027A (ja) 中間基板、半導体基板および半導体基板の製造方法
WO2014126055A1 (ja) 半導体集積回路基板およびその製造方法
KR20080061892A (ko) 에피택셜 알루미나 절연체를 이용한 ｓｇｏｉ 웨이퍼 및 그제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171226

R150 Certificate of patent or registration of utility model

Ref document number: 6271020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees