JPH01122115A - 半導体ヘテロ構造の形成方法 - Google Patents
半導体ヘテロ構造の形成方法Info
- Publication number
- JPH01122115A JPH01122115A JP27920687A JP27920687A JPH01122115A JP H01122115 A JPH01122115 A JP H01122115A JP 27920687 A JP27920687 A JP 27920687A JP 27920687 A JP27920687 A JP 27920687A JP H01122115 A JPH01122115 A JP H01122115A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- gaas
- hetero
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 22
- 125000005842 heteroatom Chemical group 0.000 title abstract description 7
- 239000013078 crystal Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000000203 mixture Substances 0.000 claims abstract description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 22
- 230000007547 defect Effects 0.000 abstract description 12
- 239000000463 material Substances 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 28
- 230000035882 stress Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000001530 Raman microscopy Methods 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000761 in situ micro-X-ray diffraction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は主として異種材料のエピタキシャル成長技術に
係り、又格子定数差の大きい異種材料のエピタキシャル
成長技術に関する。
係り、又格子定数差の大きい異種材料のエピタキシャル
成長技術に関する。
従来のヘテロ構造の単結晶薄膜の製造方法については、
応用物理、第５５巻、第８号（１９８６年）第７９１頁
から第７９４頁において論じられている。
応用物理、第５５巻、第８号（１９８６年）第７９１頁
から第７９４頁において論じられている。
例えば、シリコン（Ｓｉ）単結晶基板上にＳｉ以外のＧ
ａ Ａ ｓ等の半導体膜を形成する方法には、前記の
従来技術に述べられているヘテロ・エピタキシャル法が
ある。しかしながら、Ｓｉと異種半導体では格子定数、
熱膨張係数が異なる為、ヘテロエピタキシャル成長後に
Ｓｉと異種半導体とのヘテロ界面に応力及び界面欠陥が
発生する問題があった０本発明の目的は、これらの応力
や欠陥を除去し、高品質のヘテロ界面を持ったヘテロ構
造半導体単結晶薄膜を提供する事にある。
ａ Ａ ｓ等の半導体膜を形成する方法には、前記の
従来技術に述べられているヘテロ・エピタキシャル法が
ある。しかしながら、Ｓｉと異種半導体では格子定数、
熱膨張係数が異なる為、ヘテロエピタキシャル成長後に
Ｓｉと異種半導体とのヘテロ界面に応力及び界面欠陥が
発生する問題があった０本発明の目的は、これらの応力
や欠陥を除去し、高品質のヘテロ界面を持ったヘテロ構
造半導体単結晶薄膜を提供する事にある。
上記の目的は非晶質又は多結晶領域と単結晶領域とが混
在した半導体基板表面上に、該半導体以外の半導体をヘ
テロ・エピタキシャル成長するか。
在した半導体基板表面上に、該半導体以外の半導体をヘ
テロ・エピタキシャル成長するか。
又は通常の方法でヘテロ・エピタキシャル成長したヘテ
ロ構造半導体の一部の結晶組成又は結晶構造を変化させ
、しかる後に熱処理する事により達成できる。
ロ構造半導体の一部の結晶組成又は結晶構造を変化させ
、しかる後に熱処理する事により達成できる。
Ｇ ａ Ａ ｓ ／ Ｓ ｉ構造を例に取り考える。Ｇ
ａＡｓをＳｉ基板上に直接的に成長すれば１両者の物性
定数差に起因し、応力及び界面欠陥が発生する。
ａＡｓをＳｉ基板上に直接的に成長すれば１両者の物性
定数差に起因し、応力及び界面欠陥が発生する。
結晶成長時にＧａＡｓの一部分を多結晶とした事ができ
れば応力は多結晶部分で緩和され、且つその結果、界面
欠陥も低減する事になる０本発明は結晶成長時又はその
後の熱処理過程でＧａＡｓ層の一部分を多結晶化する方
法を提供するものである。
れば応力は多結晶部分で緩和され、且つその結果、界面
欠陥も低減する事になる０本発明は結晶成長時又はその
後の熱処理過程でＧａＡｓ層の一部分を多結晶化する方
法を提供するものである。
以下、本発明の一実施例を第１図により説明する。（ａ
）図はＳｉ基板１の上に通常の熱酸化法及びホトリソグ
ラフィー技術を用いＳｉＯｘ膜２を０．０５ μｍ形成
した事を示す断面図である。
）図はＳｉ基板１の上に通常の熱酸化法及びホトリソグ
ラフィー技術を用いＳｉＯｘ膜２を０．０５ μｍ形成
した事を示す断面図である。
次に（ａ）図に示す基板を分子線エピタキシャル装置内
に導入し４００℃前後の基板温度でＧａＡｓのエピタキ
シャル膜を１０〜１１００ｎ形成する。
に導入し４００℃前後の基板温度でＧａＡｓのエピタキ
シャル膜を１０〜１１００ｎ形成する。
更に基板温度を６００℃程度迄あげて必要とされる厚さ
迄ＧａＡｓ層を形成した段階の断面図を（ｂ）に示す、
ＳｉＯｘ膜２の上には多結晶ＧａＡｓ膜４が又単結晶Ｓ
ｉ基板１上には単結晶ＧａＡｓ膜３が形成された。又単
結晶ＧａＡｓ膜３と基板Ｓｉｌとの界面には１０’ａ
ｍ″″２″２程度欠陥５が観察された。この値は単結晶
Ｓｉに直接ＧａＡｓ膜を成長させた場合にＩＩ！察され
る界面欠陥の値（ＩＱ’ａｍ″″２）よりも約２衝程度
低い値であり本発明の有効性が良くわかる。
迄ＧａＡｓ層を形成した段階の断面図を（ｂ）に示す、
ＳｉＯｘ膜２の上には多結晶ＧａＡｓ膜４が又単結晶Ｓ
ｉ基板１上には単結晶ＧａＡｓ膜３が形成された。又単
結晶ＧａＡｓ膜３と基板Ｓｉｌとの界面には１０’ａ
ｍ″″２″２程度欠陥５が観察された。この値は単結晶
Ｓｉに直接ＧａＡｓ膜を成長させた場合にＩＩ！察され
る界面欠陥の値（ＩＱ’ａｍ″″２）よりも約２衝程度
低い値であり本発明の有効性が良くわかる。
この有効性はＦＳｉとＧ ａ Ａ ｓの格子定数差や熱
膨張係数の違いにより界面で発生する応力を。
膨張係数の違いにより界面で発生する応力を。
本発明の構造を用いる事により多結晶Ｇ ａ Ａ ｓ部
分４で吸収する事ができて、単結晶ＧａＡｓ部分３には
界面欠陥の少ない良好なエピタキシャル膜を得る事がで
きる」として説明する事ができる。
分４で吸収する事ができて、単結晶ＧａＡｓ部分３には
界面欠陥の少ない良好なエピタキシャル膜を得る事がで
きる」として説明する事ができる。
第１図（Ｑ）は（ｂ）に示された試料を９５０℃で１０
秒秒間間アニールを行ったものである。
秒秒間間アニールを行ったものである。
界面欠陥５がほぼ消滅し、非常に良好なＧ ａ Ａ ｓ
膜３が得られている事がわかる。又、顕微ラマン分光法
及びＸ線回折法を用いＧａＡｓ膜３の残留応力を調べた
処、応力の存在は認められていない。
膜３が得られている事がわかる。又、顕微ラマン分光法
及びＸ線回折法を用いＧａＡｓ膜３の残留応力を調べた
処、応力の存在は認められていない。
一般的にヘテロ構造の半導体層に瞬間アニールを行った
場合には、結晶性は改善されるが試料が高温度から瞬間
的に低温度に移行する過程で試料に熱応力が発生すると
の問題点があった。第１図（ｃ）に示す本発明ではこの
問題点をも解決しており、ＧａＡｓ膜の一部分を多結晶
化する事による本発明の有効性が良くわかる。
場合には、結晶性は改善されるが試料が高温度から瞬間
的に低温度に移行する過程で試料に熱応力が発生すると
の問題点があった。第１図（ｃ）に示す本発明ではこの
問題点をも解決しており、ＧａＡｓ膜の一部分を多結晶
化する事による本発明の有効性が良くわかる。
ところで、第１図の実施例では部分的に多結晶Ｇ ａ
Ａ ｓ ｐｌｉ４を形成する為の方法として、単結晶Ｓ
ｉｌの表面を部分的に非晶質材料である５ｉＯｚ膜２で
カバーする手段に関し説明を行って来た。
Ａ ｓ ｐｌｉ４を形成する為の方法として、単結晶Ｓ
ｉｌの表面を部分的に非晶質材料である５ｉＯｚ膜２で
カバーする手段に関し説明を行って来た。
勿論、この部分は５ｉＯｚ膜に限定されるものではな（
ＳｉｓＮ４膜の如き非晶質絶縁膜であっても良く、多結
晶Ｓｉの如き多結晶膜であっても良く、更にはイオン打
込み等の手段によりＳｉ基板の表面を非晶質化しても良
い。要は単結晶Ｓｉの格子の周期性を失わさせ、その上
にＧ ａ Ａ ｎ膜が結晶成長する際の成長のシードと
しての役割りを消失させれば良い訳である。
ＳｉｓＮ４膜の如き非晶質絶縁膜であっても良く、多結
晶Ｓｉの如き多結晶膜であっても良く、更にはイオン打
込み等の手段によりＳｉ基板の表面を非晶質化しても良
い。要は単結晶Ｓｉの格子の周期性を失わさせ、その上
にＧ ａ Ａ ｎ膜が結晶成長する際の成長のシードと
しての役割りを消失させれば良い訳である。
第２図はその一例を示す実施例である。即ち第２図の６
は集束イオンビームを用いＦ、Ｏ，Ｃ等の物質を打込む
事によりＳｉ表面近傍の結晶構造又は化学そ性等が変化
した領域である。この様な構造の試料を用いた場合に於
いても、その上の領域４には多結晶ＧａＡｓ膜が形成さ
れ、その結果、第１図の場合とほぼ同様の結果が得られ
ている。
は集束イオンビームを用いＦ、Ｏ，Ｃ等の物質を打込む
事によりＳｉ表面近傍の結晶構造又は化学そ性等が変化
した領域である。この様な構造の試料を用いた場合に於
いても、その上の領域４には多結晶ＧａＡｓ膜が形成さ
れ、その結果、第１図の場合とほぼ同様の結果が得られ
ている。
ところで、Ｓｉ基板が露出している領域と絶縁膜２又は
変性領域６の占める領域の形状はストライブ状であって
も、又島状であっても良い、その関係を第３図を用いて
説明をする。（ａ）図はＳｉウェハー９を示すものであ
り、（ｂ）〜（ｄ）図はその一部分の拡大図である。尚
、７は単結晶Ｓｉ表面が露出している領域であり、又８
は、絶縁膜あるいは変性領域におおわれている領域であ
る、（ｂ）は最も簡単な例であり７と８との形状がスト
ライプ状の場合である。８の巾としては大略０．１〜３
．０μｍ程度であり、又、７の巾としては大略２．０〜
３００ μｍ程度である。７の領域上に形成されたＧ
ａ Ａ ｓ膜が単結晶となり、その中にデバイスが形成
され、各種のＩＣが構成される訳であるから、実際のデ
バイス構造に応じ７の領域の巾と８の領域の巾とが決定
される事になる。
変性領域６の占める領域の形状はストライブ状であって
も、又島状であっても良い、その関係を第３図を用いて
説明をする。（ａ）図はＳｉウェハー９を示すものであ
り、（ｂ）〜（ｄ）図はその一部分の拡大図である。尚
、７は単結晶Ｓｉ表面が露出している領域であり、又８
は、絶縁膜あるいは変性領域におおわれている領域であ
る、（ｂ）は最も簡単な例であり７と８との形状がスト
ライプ状の場合である。８の巾としては大略０．１〜３
．０μｍ程度であり、又、７の巾としては大略２．０〜
３００ μｍ程度である。７の領域上に形成されたＧ
ａ Ａ ｓ膜が単結晶となり、その中にデバイスが形成
され、各種のＩＣが構成される訳であるから、実際のデ
バイス構造に応じ７の領域の巾と８の領域の巾とが決定
される事になる。
（、）は７の領域が島状であり、その周辺全領域が８の
領域となっている場合である。（ｄ）は島状領域７の周
辺のみが８の領域で完全に囲われており更にその外側が
７の領域となっている場合である。更に（ｅ）では島状
領域７の周辺が８の領域で不完全に囲われている場合で
ある。これらの形状は実際のデバイス構造に応じ適宜選
択される事になる。勿論（ｃ）〜（ｅ）において島状領
域はく形である必要はなく、多角形又は円形であっても
良い。
領域となっている場合である。（ｄ）は島状領域７の周
辺のみが８の領域で完全に囲われており更にその外側が
７の領域となっている場合である。更に（ｅ）では島状
領域７の周辺が８の領域で不完全に囲われている場合で
ある。これらの形状は実際のデバイス構造に応じ適宜選
択される事になる。勿論（ｃ）〜（ｅ）において島状領
域はく形である必要はなく、多角形又は円形であっても
良い。
ところでＧ ａ Ａ ｓ ／ Ｓ ｉ構造にデバイスを
作り込みＩＣを形成する際、先ずＳｉ基板全面にＧａＡ
ｔｔ膜を成長させ、その後に一部分を多結晶化した方が
プロセスの構築上良い場合がある。その際には第４図に
示す発明例で有効である。第４図（ａ）は通常の分子線
エピタキシャル法を用いＳｉ基板１上にＧａＡｓ膜３を
結晶成長した例である。具体的には第１図（ｂ）と同じ
成条条件を採用している。この場合、ＧａＡｓ膜とＳｉ
基板との界面には１０’ａｍ−″ｉ程度の界面欠陥５が
発生している。（ｂ）図は上記の工程で得られた試料の
一部１０に集束イオン線を用いイオン打込みを行ない非
晶質領域又は変性領域１０を形成した事を示す模式図で
ある。その後この試料を９５０℃で１０秒間のアニール
を行った処、（ｃ）に示す如く非晶質領域１０が多結晶
領域１１へと変化し界面欠陥５はほぼ消滅していた。即
ち第１図（Ｑ）に示したとほぼ同じ特性を有する良質な
ＧａＡｓ膜が第４図の工程を用いても得られている事が
わかる。
作り込みＩＣを形成する際、先ずＳｉ基板全面にＧａＡ
ｔｔ膜を成長させ、その後に一部分を多結晶化した方が
プロセスの構築上良い場合がある。その際には第４図に
示す発明例で有効である。第４図（ａ）は通常の分子線
エピタキシャル法を用いＳｉ基板１上にＧａＡｓ膜３を
結晶成長した例である。具体的には第１図（ｂ）と同じ
成条条件を採用している。この場合、ＧａＡｓ膜とＳｉ
基板との界面には１０’ａｍ−″ｉ程度の界面欠陥５が
発生している。（ｂ）図は上記の工程で得られた試料の
一部１０に集束イオン線を用いイオン打込みを行ない非
晶質領域又は変性領域１０を形成した事を示す模式図で
ある。その後この試料を９５０℃で１０秒間のアニール
を行った処、（ｃ）に示す如く非晶質領域１０が多結晶
領域１１へと変化し界面欠陥５はほぼ消滅していた。即
ち第１図（Ｑ）に示したとほぼ同じ特性を有する良質な
ＧａＡｓ膜が第４図の工程を用いても得られている事が
わかる。
尚、第１図〜第４図の説明においては、その簡単化の為
に分子線エピタキシャル法を用いＳｉ上にＧａＡｓ膜を
形成する場合について説明して来た１本発明が有機金属
気相成長法等を用いて形成したＧａＡｓ膜の高品質化に
も有効である事はいう迄もない。
に分子線エピタキシャル法を用いＳｉ上にＧａＡｓ膜を
形成する場合について説明して来た１本発明が有機金属
気相成長法等を用いて形成したＧａＡｓ膜の高品質化に
も有効である事はいう迄もない。
更にはＧ ａ Ａ ｓ ／ Ｓ ｉ構造以外のヘテロ構
造結晶の高品質化にも有効である。事実、本発明をＧａ
Ｐ／Ｓｉ、ＳｉＣ／Ｓｉ、ＩｎＰ／Ｓｉ。
造結晶の高品質化にも有効である。事実、本発明をＧａ
Ｐ／Ｓｉ、ＳｉＣ／Ｓｉ、ＩｎＰ／Ｓｉ。
Ａ Ｉ Ｐ ／ Ｓ ｉ 、 Ｇ ａ Ｐ ／ Ｇ ｅ
、 Ｇ ａ Ａ ｓ ／ Ｇ ｅ 。
、 Ｇ ａ Ａ ｓ ／ Ｇ ｅ 。
５ｉｘＧｅｙＣｚ／Ｓｉ （ｘ＋ｙ＋ｚ＝１）等の広
範囲のヘテロ材料に適用した場合にもその高品質化に有
効である事を確認している。
範囲のヘテロ材料に適用した場合にもその高品質化に有
効である事を確認している。
本発明によれば、格子定数差の大きい材料間のヘテロ・
エピタキシャル成長の高品質化ができるので三次元構造
の０ＥＩＣやヘテロバイポーラ・トランジスタ等を実現
できる効果がある。
エピタキシャル成長の高品質化ができるので三次元構造
の０ＥＩＣやヘテロバイポーラ・トランジスタ等を実現
できる効果がある。
第１図は本発明の一実施例を示す工程図、第２図は集束
イオンビーム照射による化学結晶構造などの変化を説明
するための図、第３図はＳｉ基板の露出された領域と絶
縁膜の形状の例を示す図、第４図は本発明の他の実施例
を示す工程図である。 １・・・単結晶Ｓｉ、２ ”・Ｓ ｚ Ｏｚ 、３ ・
・・単結晶ＧａＡｓ。 ４・・・多結晶ＧａＡｓ、５・・・界面欠陥、６・・・
非晶質領域、７・・・単結晶領域、８・・・非晶質領域
、９・・・Ｓｉウェハー、１０・・・非晶質領域、１１
・・・多結晶噺 Ｚ 図 ３阜＃Ｍｌｌｅｌ；ｒａＡｓ ６４ｈａ￥％厭９ ＳＬ
ウェハ−
イオンビーム照射による化学結晶構造などの変化を説明
するための図、第３図はＳｉ基板の露出された領域と絶
縁膜の形状の例を示す図、第４図は本発明の他の実施例
を示す工程図である。 １・・・単結晶Ｓｉ、２ ”・Ｓ ｚ Ｏｚ 、３ ・
・・単結晶ＧａＡｓ。 ４・・・多結晶ＧａＡｓ、５・・・界面欠陥、６・・・
非晶質領域、７・・・単結晶領域、８・・・非晶質領域
、９・・・Ｓｉウェハー、１０・・・非晶質領域、１１
・・・多結晶噺 Ｚ 図 ３阜＃Ｍｌｌｅｌ；ｒａＡｓ ６４ｈａ￥％厭９ ＳＬ
ウェハ−
Claims (1)
- 【特許請求の範囲】 １、非晶質或いは多結晶領域と単結晶領域とが混在した
半導体基板表面上に、該半導体以外の半導体層を結晶成
長する事を特徴とした半導体ヘテロ構造の形成方法。 ２、上記の構造を有するヘテロ構造半導体結晶を、その
後７００℃以上の温度に於いて熱処理する事を特徴とし
た特許請求の範囲第１項記載の半導体ヘテロ構造の形成
方法。 ３、単結晶半導体基板上に、該以外の半導体層を結晶成
長し、その後、その一部分の結晶組性又は結晶構造を変
化させ、しかる後に熱処理する事を特徴とした特許請求
の範囲第１項記載の半導体ヘテロ構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27920687A JPH01122115A (ja) | 1987-11-06 | 1987-11-06 | 半導体ヘテロ構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27920687A JPH01122115A (ja) | 1987-11-06 | 1987-11-06 | 半導体ヘテロ構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01122115A true JPH01122115A (ja) | 1989-05-15 |
Family
ID=17607913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27920687A Pending JPH01122115A (ja) | 1987-11-06 | 1987-11-06 | 半導体ヘテロ構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01122115A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016529731A (ja) * | 2013-08-27 | 2016-09-23 | レイセオン カンパニー | 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法 |
-
1987
- 1987-11-06 JP JP27920687A patent/JPH01122115A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016529731A (ja) * | 2013-08-27 | 2016-09-23 | レイセオン カンパニー | 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528387B1 (en) | SOI substrate and process for preparing the same, and semiconductor device and process for preparing the same | |
| US4500388A (en) | Method for forming monocrystalline semiconductor film on insulating film | |
| CA1225571A (en) | Growth of oriented single crystal semiconductor on insulator | |
| US7944023B2 (en) | Strained Si formed by anneal | |
| US8043929B2 (en) | Semiconductor substrate and method for production thereof | |
| JPH0794429A (ja) | ヘテロエピタキシャル成長法 | |
| JPH10256169A (ja) | 半導体装置の製造方法 | |
| JPH0562911A (ja) | 半導体超格子の製造方法 | |
| JPH01122115A (ja) | 半導体ヘテロ構造の形成方法 | |
| JP3273037B2 (ja) | ヘテロ構造半導体多層薄膜の製造方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH02295127A (ja) | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JP3461819B2 (ja) | 半導体結晶膜の製造方法 | |
| JPH0677129A (ja) | 半導体薄膜の製造方法 | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JP4747319B2 (ja) | ヘテロエピタキシャル成長方法 | |
| KR100708942B1 (ko) | 반도체 웨이퍼 및 그 제조방법 | |
| JPS61203630A (ja) | 半導体ウェーハとその製造方法 | |
| JPH06291052A (ja) | 化合物半導体基板およびそれを用いた半導体装置並びに半導体基板の製造方法 | |
| JPH0524113B2 (ja) | ||
| JPS63192223A (ja) | 半導体装置の製造方法 | |
| KR100744805B1 (ko) | 반도체 웨이퍼 및 그 제조방법 | |
| JPH01183825A (ja) | 単結晶シリコン膜の形成方法 |