JPH0794429A - ヘテロエピタキシャル成長法 - Google Patents
ヘテロエピタキシャル成長法Info
- Publication number
- JPH0794429A JPH0794429A JP6011203A JP1120394A JPH0794429A JP H0794429 A JPH0794429 A JP H0794429A JP 6011203 A JP6011203 A JP 6011203A JP 1120394 A JP1120394 A JP 1120394A JP H0794429 A JPH0794429 A JP H0794429A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- substrate
- sapphire
- growth
- steps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000012010 growth Effects 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 239000000919 ceramic Substances 0.000 claims abstract description 25
- 239000013078 crystal Substances 0.000 claims abstract description 20
- 238000005498 polishing Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 15
- -1 MgAl2 O4 Inorganic materials 0.000 abstract description 3
- 230000002829 reductive effect Effects 0.000 abstract description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 abstract 2
- 229910018404 Al2 O3 Inorganic materials 0.000 abstract 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 92
- 229910052594 sapphire Inorganic materials 0.000 description 69
- 239000010980 sapphire Substances 0.000 description 69
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 57
- 229910002601 GaN Inorganic materials 0.000 description 41
- 238000001534 heteroepitaxy Methods 0.000 description 18
- 229910003465 moissanite Inorganic materials 0.000 description 17
- 239000010408 film Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 11
- 229910017083 AlN Inorganic materials 0.000 description 10
- 230000006911 nucleation Effects 0.000 description 9
- 238000010899 nucleation Methods 0.000 description 9
- 229910020068 MgAl Inorganic materials 0.000 description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 229910002076 stabilized zirconia Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000012937 correction Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 230000037230 mobility Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000011019 hematite Substances 0.000 description 2
- 229910052595 hematite Inorganic materials 0.000 description 2
- 238000001657 homoepitaxy Methods 0.000 description 2
- 150000004678 hydrides Chemical class 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- LIKBJVNGSGBSGK-UHFFFAOYSA-N iron(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Fe+3].[Fe+3] LIKBJVNGSGBSGK-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004627 transmission electron microscopy Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 229910017344 Fe2 O3 Inorganic materials 0.000 description 1
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 101100173636 Rattus norvegicus Fhl2 gene Proteins 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 210000002445 nipple Anatomy 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- CNWZYDSEVLFSMS-UHFFFAOYSA-N tripropylalumane Chemical compound CCC[Al](CCC)CCC CNWZYDSEVLFSMS-UHFFFAOYSA-N 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 格子不整の存在する異種結晶間のエピタキシ
ャル成長において、界面欠陥密度を低減化した成長法を
得る。 【構成】 ヘテロエピタキシャル成長法およびデバイス
であって、望ましくはＹで安定化されたジルコニア、Ｍ
ｇＡｌ2 Ｏ4 、Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、６Ｈ−Ｓｉ
Ｃ、あるいはＭｇＯである単結晶セラミック基板２０
が、本質的に平坦な表面を作り出すように軸を約１．０
ないし約１０度ずらして切り出され、研磨される。原子
が表面上で再配置され、少なくとも３格子間隔の表面ス
テップ２２が形成される。望ましくはＡｌＮまたはＧａ
Ｎであるセラミックの付加的なエピタキシャル成長バッ
ファー層を基板上に形成してもよい。望ましくはＳｉＣ
である半導体層２４が、基板の上に、バッファー層が使
用された時にはバッファー層の上に成長される。
ャル成長において、界面欠陥密度を低減化した成長法を
得る。 【構成】 ヘテロエピタキシャル成長法およびデバイス
であって、望ましくはＹで安定化されたジルコニア、Ｍ
ｇＡｌ2 Ｏ4 、Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、６Ｈ−Ｓｉ
Ｃ、あるいはＭｇＯである単結晶セラミック基板２０
が、本質的に平坦な表面を作り出すように軸を約１．０
ないし約１０度ずらして切り出され、研磨される。原子
が表面上で再配置され、少なくとも３格子間隔の表面ス
テップ２２が形成される。望ましくはＡｌＮまたはＧａ
Ｎであるセラミックの付加的なエピタキシャル成長バッ
ファー層を基板上に形成してもよい。望ましくはＳｉＣ
である半導体層２４が、基板の上に、バッファー層が使
用された時にはバッファー層の上に成長される。
Description
【０００１】
【産業上の利用分野】本発明は結晶学的なミスフィット
（不整合）の効果を最小化したヘテロ（異種）エピタキ
シャル成長法に関する。
（不整合）の効果を最小化したヘテロ（異種）エピタキ
シャル成長法に関する。
【０００２】
【従来の技術】大きなミスフィットを有する基板上への
ヘテロエピタキシーによって非常に多数の欠陥、例え
ば、貫通転位（ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔ
ｉｏｎ）が発生する。従って、低欠陥密度を要求する材
料についてはヘテロエピタキシーのために使用できる基
板は小さいミスフィットのものだけである。この要求は
基板選択の範囲を厳しく限定することになる。
ヘテロエピタキシーによって非常に多数の欠陥、例え
ば、貫通転位（ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔ
ｉｏｎ）が発生する。従って、低欠陥密度を要求する材
料についてはヘテロエピタキシーのために使用できる基
板は小さいミスフィットのものだけである。この要求は
基板選択の範囲を厳しく限定することになる。
【０００３】ヘテロエピタキシーは異なる材料を組み合
わせることを許容し、それぞれの特性を同時に利用する
ことを許容する。産業上重要なヘテロエピタキシーのい
くつかの例には、シリコン上のゲルマニウムやガリウム
砒素、あるいはサファイヤ上のシリコンが含まれる。ヘ
テロエピタキシーは一般的に欠陥を導入する。そして一
般に欠陥の数は膜と基板との間のミスフィットの程度に
依存する。半導体の性質は一般的に欠陥の増加と共に急
激に劣化する。従って低ミスフィットの基板だけが半導
体を成長させる場合に使用できる。
わせることを許容し、それぞれの特性を同時に利用する
ことを許容する。産業上重要なヘテロエピタキシーのい
くつかの例には、シリコン上のゲルマニウムやガリウム
砒素、あるいはサファイヤ上のシリコンが含まれる。ヘ
テロエピタキシーは一般的に欠陥を導入する。そして一
般に欠陥の数は膜と基板との間のミスフィットの程度に
依存する。半導体の性質は一般的に欠陥の増加と共に急
激に劣化する。従って低ミスフィットの基板だけが半導
体を成長させる場合に使用できる。
【０００４】炭化硅素は高温および大電力のマイクロ波
特性に関して優れた性能を秘める半導体材料である。６
Ｈ−ＳｉＣ（六方晶系構造）基板上へのヘテロエピタキ
シーは、デバイス製造用の良質のＳｉＣを作製するため
の唯一の方法であった。Ｓｉ上への３Ｃ−ＳｉＣ（立方
晶構造）のヘテロエピタキシーは可能であるものの、デ
バイス用としては欠陥密度があまりに高く、更にシリコ
ン基板が低い抵抗率や低い融点（標準的なＳｉＣ成長温
度と比べて）などのデバイス性能に関していくつかの重
大な制約を与える点が問題である。このＳｉとＳｉＣと
の間の不整合は約２０％である。サファイヤ（Ａｌ2 Ｏ
3 ）はＳｉよりもずっと優れた性質を有する１つの基板
である。サファイヤとＳｉＣとの間のミスフィットはそ
れでも非常に大きく、約１３％である。窒化アルミニウ
ムおよび窒化ガリウムはＳｉＣと類似の構造および格子
定数を有しており、これらはサファイヤ上へエピタキシ
ャル成長するものの、ここでも貫通転位の密度は大き
い。サファイヤ上の窒化ガリウムの微細構造は一般的に
非常に高密度の貫通転位のエリアで囲まれた非常に低密
度の貫通転位の領域を含んでいる（Ｊｏｕｒｎａｌ ｏ
ｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏ
ｇｙ（真空科学・技術論文誌）の第Ｂ８巻、頁３１６−
３２２（１９９０年）に発表されたＺ．シタール（Ｓｉ
ｔａｒ）等による論文、”ガスソース分子線エピタキシ
ーによるＡｌＮ／ＧａＮ層構造の成長（Ｇｒｏｗｔｈ
ｏｆ ＡｌＮ／ＧａＮ Ｌａｙｅｒｅｄ Ｓｔｒｕｃｔ
ｕｒｅｓｂｙ Ｇａｓ Ｓｏｕｒｃｅ Ｍｏｌｅｃｕｌ
ａｒ−ｂｅａｍ Ｅｐｉｔａｘｙ）”を参照）。この微
細構造は膜の初期における三次元的な成長の結果であ
る。各々の島の結晶軸は基板に対してわずかに回転して
いる。それらの島が一緒になって成長して連続した膜を
形成する場合、島と基板との間の整合不正は隣接する結
晶粒同士の間の整合不正となって、それらの間にはその
整合不正の折り合いをつける小傾角結晶粒界が介在す
る。整合不正の程度は主としてミスフィットに関連して
いるが、成長条件もまた最終的な貫通転位密度に大いに
影響する。
特性に関して優れた性能を秘める半導体材料である。６
Ｈ−ＳｉＣ（六方晶系構造）基板上へのヘテロエピタキ
シーは、デバイス製造用の良質のＳｉＣを作製するため
の唯一の方法であった。Ｓｉ上への３Ｃ−ＳｉＣ（立方
晶構造）のヘテロエピタキシーは可能であるものの、デ
バイス用としては欠陥密度があまりに高く、更にシリコ
ン基板が低い抵抗率や低い融点（標準的なＳｉＣ成長温
度と比べて）などのデバイス性能に関していくつかの重
大な制約を与える点が問題である。このＳｉとＳｉＣと
の間の不整合は約２０％である。サファイヤ（Ａｌ2 Ｏ
3 ）はＳｉよりもずっと優れた性質を有する１つの基板
である。サファイヤとＳｉＣとの間のミスフィットはそ
れでも非常に大きく、約１３％である。窒化アルミニウ
ムおよび窒化ガリウムはＳｉＣと類似の構造および格子
定数を有しており、これらはサファイヤ上へエピタキシ
ャル成長するものの、ここでも貫通転位の密度は大き
い。サファイヤ上の窒化ガリウムの微細構造は一般的に
非常に高密度の貫通転位のエリアで囲まれた非常に低密
度の貫通転位の領域を含んでいる（Ｊｏｕｒｎａｌ ｏ
ｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏ
ｇｙ（真空科学・技術論文誌）の第Ｂ８巻、頁３１６−
３２２（１９９０年）に発表されたＺ．シタール（Ｓｉ
ｔａｒ）等による論文、”ガスソース分子線エピタキシ
ーによるＡｌＮ／ＧａＮ層構造の成長（Ｇｒｏｗｔｈ
ｏｆ ＡｌＮ／ＧａＮ Ｌａｙｅｒｅｄ Ｓｔｒｕｃｔ
ｕｒｅｓｂｙ Ｇａｓ Ｓｏｕｒｃｅ Ｍｏｌｅｃｕｌ
ａｒ−ｂｅａｍ Ｅｐｉｔａｘｙ）”を参照）。この微
細構造は膜の初期における三次元的な成長の結果であ
る。各々の島の結晶軸は基板に対してわずかに回転して
いる。それらの島が一緒になって成長して連続した膜を
形成する場合、島と基板との間の整合不正は隣接する結
晶粒同士の間の整合不正となって、それらの間にはその
整合不正の折り合いをつける小傾角結晶粒界が介在す
る。整合不正の程度は主としてミスフィットに関連して
いるが、成長条件もまた最終的な貫通転位密度に大いに
影響する。
【０００５】サファイヤ上の窒化ガリウムの最高品質の
成長は二段階成長法によって達成された（Ｊａｐａｎｅ
ｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙ
ｓｉｃｓ（日本応用物理学会論文誌）の第３０巻、頁Ｌ
１９９８−２００１（１９９１年）に発表されたＳ．中
村等による論文、”大電力ＧａＮ ＰＮ接合型青色発光
ダイオード（Ｈｉｇｈ−ｐｏｗｅｒ ＧａＮ Ｐ−Ｎ
Ｊｕｎｃｔｉｏｎ Ｂｌｕｅ−ｌｉｇｈｔ−ｅｍｉｔｔ
ｉｎｇ Ｄｉｏｄｅｓ）”、および、Ｊｏｕｒｎａｌ
ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ（結晶成長論文
誌）の第９８巻、頁２０９−２１９（１９８９年）に発
表されたＩ．赤崎等による論文、”ＭＯＶＰＥ法によっ
てサファイヤ基板上へ成長させたＧａＮおよびＧａ1-X
ＡｌX Ｎ（０＜ｘ≦０．４）膜の結晶構造および電気
的、光学的性質に及ぼすＡｌＮバッファー層の効果（Ｅ
ｆｆｅｃｔｓ ｏｆ ＡｌＮ Ｂｕｆｆｅｒ Ｌａｙｅ
ｒ ｏｎ Ｃｒｙｓｔａｌｌｏｇｒａｐｈｉｃ Ｓｔｒ
ｕｃｔｕｒｅ ａｎｄ ｏｎＥｌｅｃｔｒｉｃａｌ ａ
ｎｄ Ｏｐｔｉｃａｌ Ｐｒｏｐｅｒｔｉｅｓ ｏｆＧ
ａＮ ａｎｄ Ｇａ1-X ＡｌX Ｎ（０＜ｘ≦０．４）
Ｆｉｌｍｓ Ｇｒｏｗｎ ｏｎ Ｓａｐｐｈｉｒｅ Ｓ
ｕｂｓｔｒａｔｅ ｂｙ ＭＯＶＰＥ）”を参照）。第
一段階はサファイヤを”洗浄化”する目的で、１０５０
℃で基板をアニールすることである。以下で指摘するよ
うに、この初期のアニールは別の理由で非常に重要であ
る。薄いＧａＮまたはＡｌＮバッファー層（緩衝層）の
成長は低温（６００−６５０℃）で起こる。この低温の
ために島密度は非常に高くなり、従って三次元的成長か
ら二次元的成長への移行が急激に起こる。次に成長温度
を高温に持ち上げて、厚いＧａＮ層を成長させる。上部
のＧａＮは良質の結晶性を有し、他の成長法によって報
告されているものよりもずっと低い貫通転位密度とな
る。高温成長の結果、初期のバッファー層中に形成され
ていた欠陥は徐々に低減化され、さらには消滅すること
もある。この方法の主たる欠点は、欠陥密度を改善する
ものの、それでもなお非常に高密度の欠陥レベルが残存
することである。
成長は二段階成長法によって達成された（Ｊａｐａｎｅ
ｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙ
ｓｉｃｓ（日本応用物理学会論文誌）の第３０巻、頁Ｌ
１９９８−２００１（１９９１年）に発表されたＳ．中
村等による論文、”大電力ＧａＮ ＰＮ接合型青色発光
ダイオード（Ｈｉｇｈ−ｐｏｗｅｒ ＧａＮ Ｐ−Ｎ
Ｊｕｎｃｔｉｏｎ Ｂｌｕｅ−ｌｉｇｈｔ−ｅｍｉｔｔ
ｉｎｇ Ｄｉｏｄｅｓ）”、および、Ｊｏｕｒｎａｌ
ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ（結晶成長論文
誌）の第９８巻、頁２０９−２１９（１９８９年）に発
表されたＩ．赤崎等による論文、”ＭＯＶＰＥ法によっ
てサファイヤ基板上へ成長させたＧａＮおよびＧａ1-X
ＡｌX Ｎ（０＜ｘ≦０．４）膜の結晶構造および電気
的、光学的性質に及ぼすＡｌＮバッファー層の効果（Ｅ
ｆｆｅｃｔｓ ｏｆ ＡｌＮ Ｂｕｆｆｅｒ Ｌａｙｅ
ｒ ｏｎ Ｃｒｙｓｔａｌｌｏｇｒａｐｈｉｃ Ｓｔｒ
ｕｃｔｕｒｅ ａｎｄ ｏｎＥｌｅｃｔｒｉｃａｌ ａ
ｎｄ Ｏｐｔｉｃａｌ Ｐｒｏｐｅｒｔｉｅｓ ｏｆＧ
ａＮ ａｎｄ Ｇａ1-X ＡｌX Ｎ（０＜ｘ≦０．４）
Ｆｉｌｍｓ Ｇｒｏｗｎ ｏｎ Ｓａｐｐｈｉｒｅ Ｓ
ｕｂｓｔｒａｔｅ ｂｙ ＭＯＶＰＥ）”を参照）。第
一段階はサファイヤを”洗浄化”する目的で、１０５０
℃で基板をアニールすることである。以下で指摘するよ
うに、この初期のアニールは別の理由で非常に重要であ
る。薄いＧａＮまたはＡｌＮバッファー層（緩衝層）の
成長は低温（６００−６５０℃）で起こる。この低温の
ために島密度は非常に高くなり、従って三次元的成長か
ら二次元的成長への移行が急激に起こる。次に成長温度
を高温に持ち上げて、厚いＧａＮ層を成長させる。上部
のＧａＮは良質の結晶性を有し、他の成長法によって報
告されているものよりもずっと低い貫通転位密度とな
る。高温成長の結果、初期のバッファー層中に形成され
ていた欠陥は徐々に低減化され、さらには消滅すること
もある。この方法の主たる欠点は、欠陥密度を改善する
ものの、それでもなお非常に高密度の欠陥レベルが残存
することである。
【０００６】基板と膜との間の大きなミスフィットの結
果、非常に高密度の転位が発生するが、それらの転位は
界面近傍に局在しており、デバイスの特性を劣化させる
ことはない。”不良”転位は貫通転位である。大きなミ
スフィット系では臨界膜厚が非常に薄く転位がほとんど
瞬時に導入されることから、貫通転位を島の内部に形成
することがずっと困難となる。この考察はサファイヤ上
のＧａＮの微細構造を説明する助けとなる。低ミスフィ
ット系での貫通転位は一般に、ミスフィット転位（不整
合転位）が成長中の応力を緩和するように移動している
間に、ミスフィット同士間の相互作用によって形成され
る。この相互作用は膜が二次元的な成長を開始した後に
起こる。必要とされることは、島を基板に対して整合さ
せて隣接する島同士の間の整合不正をずっと小さくさせ
る方法である。大きなミスフィットのヘテロエピタキシ
ーにおいて高密度の欠陥を生み出すのは一般的に島同士
の間の整合不正であって、ミスフィット転位それ自体で
はない。
果、非常に高密度の転位が発生するが、それらの転位は
界面近傍に局在しており、デバイスの特性を劣化させる
ことはない。”不良”転位は貫通転位である。大きなミ
スフィット系では臨界膜厚が非常に薄く転位がほとんど
瞬時に導入されることから、貫通転位を島の内部に形成
することがずっと困難となる。この考察はサファイヤ上
のＧａＮの微細構造を説明する助けとなる。低ミスフィ
ット系での貫通転位は一般に、ミスフィット転位（不整
合転位）が成長中の応力を緩和するように移動している
間に、ミスフィット同士間の相互作用によって形成され
る。この相互作用は膜が二次元的な成長を開始した後に
起こる。必要とされることは、島を基板に対して整合さ
せて隣接する島同士の間の整合不正をずっと小さくさせ
る方法である。大きなミスフィットのヘテロエピタキシ
ーにおいて高密度の欠陥を生み出すのは一般的に島同士
の間の整合不正であって、ミスフィット転位それ自体で
はない。
【０００７】
【発明の概要】本発明に従えば、膜上に成長する島の整
合を助けるために、（格子間隔の１個または２個分より
も大きい）大きな表面ステップ（階段構造）の形成を利
用している。整合不正を減らすことは低欠陥密度につな
がる。このアイデアはグラホエピタキシー（ｇｒａｐｈ
ｏｅｐｉｔａｘｙ）と類似している。グラホエピタキシ
ーの最も単純な形態は非晶質基板に尾根や線を刻みつけ
るものである。基板の結晶構造ではなくてこの表面のレ
リーフによって整合が制御される形で、しばしばこの基
板上へ膜がエピタキシャル成長する。
合を助けるために、（格子間隔の１個または２個分より
も大きい）大きな表面ステップ（階段構造）の形成を利
用している。整合不正を減らすことは低欠陥密度につな
がる。このアイデアはグラホエピタキシー（ｇｒａｐｈ
ｏｅｐｉｔａｘｙ）と類似している。グラホエピタキシ
ーの最も単純な形態は非晶質基板に尾根や線を刻みつけ
るものである。基板の結晶構造ではなくてこの表面のレ
リーフによって整合が制御される形で、しばしばこの基
板上へ膜がエピタキシャル成長する。
【０００８】表面ステップは、表面ステップの周期的配
列を形成させるように熱処理を施された微斜面（ｖｉｃ
ｉｎａｌ ｓｕｒｆａｃｅ）上へ形成されるのが典型的
である。この表面ステップの高さは一般に、熱処理の時
間と温度とによって制御され、またこの表面ステップの
間隔と型とは完全な基板方位からのずれの角度と主たる
結晶面に向かってのチルト角度とによって制御できる。
列を形成させるように熱処理を施された微斜面（ｖｉｃ
ｉｎａｌ ｓｕｒｆａｃｅ）上へ形成されるのが典型的
である。この表面ステップの高さは一般に、熱処理の時
間と温度とによって制御され、またこの表面ステップの
間隔と型とは完全な基板方位からのずれの角度と主たる
結晶面に向かってのチルト角度とによって制御できる。
【０００９】セラミック表面に関する最近の研究結果に
よれば、セラミックは高温におけるアニールによって２
格子間隔よりもずっと大きい表面ステップをしばしば形
成することが報告されている（ダビッド Ｗ．サスニッ
ツキー（Ｄａｖｉｄ Ｗ．Ｓｕｓｎｉｔｚｋｙ）による
コーネル大学（Ｃｏｒｎｅｌｌ Ｕｎｉｖｅｒｓｉｔ
ｙ）博士論文、およびＭａｔｅｒｉａｌ Ｒｅｓｏｕｒ
ｃｅ ＳｏｃｉｅｔｙＳｙｐｏｓｉｕｍ Ｐｒｏｃｅｅ
ｄｉｎｇｓ（材料資源学会シンポシウム論文集）第６０
巻、頁２１９−２２６（１９８６年）に発表されたダビ
ッド Ｗ．サスニッツキー等による論文、”酸化物の低
指数面上の表面ステップの構造（ＴｈｅＳｔｒｕｃｔｕ
ｒｅ ｏｆ Ｓｕｒｆａｃｅ Ｓｔｅｐｓ ｏｎ Ｌｏ
ｗ−Ｉｎｄｅｘ Ｐｌａｎｅｓ ｏｆ Ｏｘｉｄｅ
ｓ）”を参照）。この種の振る舞いは伝統的なシリコン
のような半導体で見られるものと非常に異なっている。
Ｓｉ（００１）表面は、１ないし２格子間隔分の高さを
有する表面ステップを形成することが知られている。こ
れ以上の大きい表面ステップは融点近くまで加熱された
場合でさえも観測されていない。セラミック表面はこれ
まで半導体や金属の表面のように詳しく観測されてこな
かった。そしてこのような大きな表面ステップの形成が
報告されたのはつい最近のことであって、それもセラミ
ック分野の論文誌に発表されたもので、表面化学関係の
論文誌ではない。それらの表面ステップは低エネルギー
面に平行にファセットを形成し、しばしば単位セルの複
数倍の高さを有する。
よれば、セラミックは高温におけるアニールによって２
格子間隔よりもずっと大きい表面ステップをしばしば形
成することが報告されている（ダビッド Ｗ．サスニッ
ツキー（Ｄａｖｉｄ Ｗ．Ｓｕｓｎｉｔｚｋｙ）による
コーネル大学（Ｃｏｒｎｅｌｌ Ｕｎｉｖｅｒｓｉｔ
ｙ）博士論文、およびＭａｔｅｒｉａｌ Ｒｅｓｏｕｒ
ｃｅ ＳｏｃｉｅｔｙＳｙｐｏｓｉｕｍ Ｐｒｏｃｅｅ
ｄｉｎｇｓ（材料資源学会シンポシウム論文集）第６０
巻、頁２１９−２２６（１９８６年）に発表されたダビ
ッド Ｗ．サスニッツキー等による論文、”酸化物の低
指数面上の表面ステップの構造（ＴｈｅＳｔｒｕｃｔｕ
ｒｅ ｏｆ Ｓｕｒｆａｃｅ Ｓｔｅｐｓ ｏｎ Ｌｏ
ｗ−Ｉｎｄｅｘ Ｐｌａｎｅｓ ｏｆ Ｏｘｉｄｅ
ｓ）”を参照）。この種の振る舞いは伝統的なシリコン
のような半導体で見られるものと非常に異なっている。
Ｓｉ（００１）表面は、１ないし２格子間隔分の高さを
有する表面ステップを形成することが知られている。こ
れ以上の大きい表面ステップは融点近くまで加熱された
場合でさえも観測されていない。セラミック表面はこれ
まで半導体や金属の表面のように詳しく観測されてこな
かった。そしてこのような大きな表面ステップの形成が
報告されたのはつい最近のことであって、それもセラミ
ック分野の論文誌に発表されたもので、表面化学関係の
論文誌ではない。それらの表面ステップは低エネルギー
面に平行にファセットを形成し、しばしば単位セルの複
数倍の高さを有する。
【００１０】このようなアイデアをここに採用して、サ
ファイヤ上のＳｉＣ、ＡｌＮ、あるいはＧａＮの結晶性
を改善する。ＳｉＣは高温、大電力の半導体用として望
ましい半導体材料である。ＳｉＣにはマイクロ波用とし
て大いに興味が持たれている。しかし、ＳｉＣ基板は現
時点では小さく（直径２．５ｃｍ（１インチ）以下）、
高価で（６．４５平方センチメートル（平方インチ）当
たり５０００米ドル）以上）、絶縁性は非常に高いとい
うほどではない（マイクロ波デバイス用としては２００
０Ωｃｍ以上は必要）。サファイヤ基板は、大きな寸法
のもの（直径２０ｃｍ（８インチ）以上）が比較的安価
（６．４５平方センチメートル（平方インチ）当たり５
０米ドル）に、しかも非常の高絶縁性のもの（１０14Ω
ｃｍ以上）が容易に入手できる。問題はサファイヤとＳ
ｉＣとの間のミスフィットが約１３％であるということ
である。サファイヤ上へのＳｉＣのヘテロエピタキシー
はこれまで大々的には研究されてこなかったが、サファ
イヤ上へのＡｌＮおよびＧａＮのヘテロエピタキシーは
広く研究されてきている。ＡｌＮおよびＧａＮは構造的
にＳｉＣと非常に似通っており、格子ミスフィットも非
常に小さい（ＡｌＮとＳｉＣとの間のミスフィットは１
％以下である）。ＡｌＮおよびＧａＮはＳｉＣ上へ非常
に優れた結晶性で成長させることができる。このことは
サファイヤ上へのＳｉＣの成長がサファイヤ上へのＧａ
ＮまたはＡｌＮのそれと非常に似ていることを意味す
る。
ファイヤ上のＳｉＣ、ＡｌＮ、あるいはＧａＮの結晶性
を改善する。ＳｉＣは高温、大電力の半導体用として望
ましい半導体材料である。ＳｉＣにはマイクロ波用とし
て大いに興味が持たれている。しかし、ＳｉＣ基板は現
時点では小さく（直径２．５ｃｍ（１インチ）以下）、
高価で（６．４５平方センチメートル（平方インチ）当
たり５０００米ドル）以上）、絶縁性は非常に高いとい
うほどではない（マイクロ波デバイス用としては２００
０Ωｃｍ以上は必要）。サファイヤ基板は、大きな寸法
のもの（直径２０ｃｍ（８インチ）以上）が比較的安価
（６．４５平方センチメートル（平方インチ）当たり５
０米ドル）に、しかも非常の高絶縁性のもの（１０14Ω
ｃｍ以上）が容易に入手できる。問題はサファイヤとＳ
ｉＣとの間のミスフィットが約１３％であるということ
である。サファイヤ上へのＳｉＣのヘテロエピタキシー
はこれまで大々的には研究されてこなかったが、サファ
イヤ上へのＡｌＮおよびＧａＮのヘテロエピタキシーは
広く研究されてきている。ＡｌＮおよびＧａＮは構造的
にＳｉＣと非常に似通っており、格子ミスフィットも非
常に小さい（ＡｌＮとＳｉＣとの間のミスフィットは１
％以下である）。ＡｌＮおよびＧａＮはＳｉＣ上へ非常
に優れた結晶性で成長させることができる。このことは
サファイヤ上へのＳｉＣの成長がサファイヤ上へのＧａ
ＮまたはＡｌＮのそれと非常に似ていることを意味す
る。
【００１１】本発明に従えば、大きなミスフィットを有
する互換性基板上へのヘテロエピタキシーを利用してデ
バイスを作製することができる。半導体材料の特定の例
としては、ＳｉＣ、ＧａＮ、ＩｎＮ、およびそれら材料
および例えばＡｌＮとの合金、ＳｉＣ−ＡｌＮ、ＧａＮ
−ＡｌＮ、ＧａＮ−ＩｎＮが含まれる。この技術から恩
恵を受けるその他の半導体には、ダイヤモンド、立方晶
ＢＮ、およびＧａＡｓその他のＩＩＩ−Ｖ化合物、Ｃｄ
Ｔｅおよびその他のＩＩ−ＶＩ化合物、そしてＳｉおよ
びＧｅのような伝統的な半導体が含まれる。
する互換性基板上へのヘテロエピタキシーを利用してデ
バイスを作製することができる。半導体材料の特定の例
としては、ＳｉＣ、ＧａＮ、ＩｎＮ、およびそれら材料
および例えばＡｌＮとの合金、ＳｉＣ−ＡｌＮ、ＧａＮ
−ＡｌＮ、ＧａＮ−ＩｎＮが含まれる。この技術から恩
恵を受けるその他の半導体には、ダイヤモンド、立方晶
ＢＮ、およびＧａＡｓその他のＩＩＩ−Ｖ化合物、Ｃｄ
Ｔｅおよびその他のＩＩ−ＶＩ化合物、そしてＳｉおよ
びＧｅのような伝統的な半導体が含まれる。
【００１２】本発明の主たる特長の１つは、利用できる
基板の範囲が非常に広がることである。ホモ（同種）エ
ピタキシーは常に、より良い結晶性を提供するので、別
の基板を選ぶことに何らかの利点がない限り本方法は使
用されないであろう。基板は数多くの要求を満たす必要
があり、それらの要求は材料と作製されるデバイスとに
依存して変化する。それらの要求事項には、基板のコス
トおよび、ウエハ寸法、強度、硬さ、熱膨張係数、化学
的反応性、蒸気圧および融点および／または昇華温度の
適当なものが入手できるかどうかが含まれる。更に、基
板は半導体、あるいはその半導体への適当なバッファー
層に対して構造的な互換性を持たなければならず、また
大きな表面ステップ（２格子間隔よりも大きい）が形成
できなければならない。例えば、ＳｉＣ基板は入手可能
ではあるが、非常に高価でしかも抵抗率は小さい。基板
の抵抗率が低いことは、高温および／または高電圧Ｓｉ
Ｃデバイスにとってはそうでもないが、マイクロ波デバ
イスにとっては有害である。サファイヤ基板は、非常に
高い融点、低い化学的反応性、高い熱伝導度、高抵抗
率、低コスト（ＳｉＣと比べて）および大きなウエハで
入手可能という特徴を有し、適している。サファイヤは
また、構造的にもＳｉＣと互換できて、適切な表面を形
成する。ほとんどのセラミックは適切な表面構造を形成
でき、従って主要な要求事項は半導体またはそれのバッ
ファー層として構造的に互換できるものである。
基板の範囲が非常に広がることである。ホモ（同種）エ
ピタキシーは常に、より良い結晶性を提供するので、別
の基板を選ぶことに何らかの利点がない限り本方法は使
用されないであろう。基板は数多くの要求を満たす必要
があり、それらの要求は材料と作製されるデバイスとに
依存して変化する。それらの要求事項には、基板のコス
トおよび、ウエハ寸法、強度、硬さ、熱膨張係数、化学
的反応性、蒸気圧および融点および／または昇華温度の
適当なものが入手できるかどうかが含まれる。更に、基
板は半導体、あるいはその半導体への適当なバッファー
層に対して構造的な互換性を持たなければならず、また
大きな表面ステップ（２格子間隔よりも大きい）が形成
できなければならない。例えば、ＳｉＣ基板は入手可能
ではあるが、非常に高価でしかも抵抗率は小さい。基板
の抵抗率が低いことは、高温および／または高電圧Ｓｉ
Ｃデバイスにとってはそうでもないが、マイクロ波デバ
イスにとっては有害である。サファイヤ基板は、非常に
高い融点、低い化学的反応性、高い熱伝導度、高抵抗
率、低コスト（ＳｉＣと比べて）および大きなウエハで
入手可能という特徴を有し、適している。サファイヤは
また、構造的にもＳｉＣと互換できて、適切な表面を形
成する。ほとんどのセラミックは適切な表面構造を形成
でき、従って主要な要求事項は半導体またはそれのバッ
ファー層として構造的に互換できるものである。
【００１３】一般的に、構造的な互換性は、基板が基板
との間に何らかの構造的な関係を提供できることを要求
する。そのような構造的な関係は、スピネル（ＭｇＡｌ
2 Ｏ4 ）（００１）面上のＳｉ（００１）の場合のよう
にかなり特殊なこともある。すなわち、この場合、Ｓｉ
格子間隔３個分がスピネル格子間隔２個分とほぼ一致す
る。別の例はサファイヤの菱面上へのＳｉ（００１）面
のヘテロエピタキシーであり、この場合、立方晶系半導
体が疑似立方晶系の表面を有する六方晶系基板上へ成長
する。サファイヤ上のＳｉＣの場合は、ＳｉＣ基底面
（ｂａｓａｌ ｐｌａｎｅ）とサファイヤの基底面との
間の格子ミスフィットは約１２％である。この格子ミス
フィットは、ＳｉＣがサファイヤ上へヘテロエピタキシ
ャル成長はするものの非常に多数の貫通転位を伴う。非
常に小さいミスフィット（１−２％未満）を持つ基板で
は、その小さいミスフィットが良質の結晶性を持つ半導
体の成長を許容するため、表面ステップは必要でない。
との間に何らかの構造的な関係を提供できることを要求
する。そのような構造的な関係は、スピネル（ＭｇＡｌ
2 Ｏ4 ）（００１）面上のＳｉ（００１）の場合のよう
にかなり特殊なこともある。すなわち、この場合、Ｓｉ
格子間隔３個分がスピネル格子間隔２個分とほぼ一致す
る。別の例はサファイヤの菱面上へのＳｉ（００１）面
のヘテロエピタキシーであり、この場合、立方晶系半導
体が疑似立方晶系の表面を有する六方晶系基板上へ成長
する。サファイヤ上のＳｉＣの場合は、ＳｉＣ基底面
（ｂａｓａｌ ｐｌａｎｅ）とサファイヤの基底面との
間の格子ミスフィットは約１２％である。この格子ミス
フィットは、ＳｉＣがサファイヤ上へヘテロエピタキシ
ャル成長はするものの非常に多数の貫通転位を伴う。非
常に小さいミスフィット（１−２％未満）を持つ基板で
は、その小さいミスフィットが良質の結晶性を持つ半導
体の成長を許容するため、表面ステップは必要でない。
【００１４】ヘテロエピタキシーを改善するための表面
ステップを使用するために、基板に対して互換的な対称
性を有する表面ステップを形成することが必要である。
例えば、サファイヤ基底面の表面ステップは三回対称性
を有する。この表面は従って、ＳｉＣのｒｈｏｄａｈｅ
ｄｒａｌまたは六方晶系多形（ポリタイプ）の基底面と
同様に、立方晶系３Ｃ−ＳｉＣ（１１１）面と構造的互
換性がある。理論的に互換的な別の構造は、斜方晶系基
板の｛００１｝表面上への立方晶系材料の成長であり、
斜方晶系基板の格子定数は、もし表面ステップが｛００
１｝面に沿って形成されればほとんど立方晶系に等し
い。互換的でない対称性を有する表面の例は、サファイ
ヤの菱面上へのＳｉ（００１）のヘテロエピタキシーで
ある。サファイヤは、立方晶系の対称性と互換的でない
対称性を有する３つの異なる面上に表面ステップを形成
する。従って、サファイヤ表面の格子間隔は疑似立方で
あるが、サファイヤ表面ステップの構造はそうでないた
め、Ｓｉ上へのヘテロエピタキシーは表面ステップを利
用することによってそれほど改善されない。
ステップを使用するために、基板に対して互換的な対称
性を有する表面ステップを形成することが必要である。
例えば、サファイヤ基底面の表面ステップは三回対称性
を有する。この表面は従って、ＳｉＣのｒｈｏｄａｈｅ
ｄｒａｌまたは六方晶系多形（ポリタイプ）の基底面と
同様に、立方晶系３Ｃ−ＳｉＣ（１１１）面と構造的互
換性がある。理論的に互換的な別の構造は、斜方晶系基
板の｛００１｝表面上への立方晶系材料の成長であり、
斜方晶系基板の格子定数は、もし表面ステップが｛００
１｝面に沿って形成されればほとんど立方晶系に等し
い。互換的でない対称性を有する表面の例は、サファイ
ヤの菱面上へのＳｉ（００１）のヘテロエピタキシーで
ある。サファイヤは、立方晶系の対称性と互換的でない
対称性を有する３つの異なる面上に表面ステップを形成
する。従って、サファイヤ表面の格子間隔は疑似立方で
あるが、サファイヤ表面ステップの構造はそうでないた
め、Ｓｉ上へのヘテロエピタキシーは表面ステップを利
用することによってそれほど改善されない。
【００１５】デバイスを作製する場合の最初の工程で
は、互換基板上に正しい型で適正な寸法の表面ステップ
を作製することが必要である。単結晶セラミック基板が
少なくとも１°、約１０°までの軸のずれ（ｏｆｆ−ａ
ｘｉｓ）を持たせて切り出され、研磨されて、平坦な面
に加工される。次にこの表面上で原子が再配置され、３
格子間隔よりも大きい、約１０００格子間隔までのステ
ップが形成される。表面の方位（チルト角度の大きさ）
は、原子の再配置の量および型と共に表面ステップの型
と寸法とを制御する。この再配置は数多くのプロセスに
よって発生する。それらのうちには例えば、異方性エッ
チング、高温でのアニーリング、イオン、電子、または
光子照射によって拡散速度を増速された低温でのアニー
リングが含まれる。
は、互換基板上に正しい型で適正な寸法の表面ステップ
を作製することが必要である。単結晶セラミック基板が
少なくとも１°、約１０°までの軸のずれ（ｏｆｆ−ａ
ｘｉｓ）を持たせて切り出され、研磨されて、平坦な面
に加工される。次にこの表面上で原子が再配置され、３
格子間隔よりも大きい、約１０００格子間隔までのステ
ップが形成される。表面の方位（チルト角度の大きさ）
は、原子の再配置の量および型と共に表面ステップの型
と寸法とを制御する。この再配置は数多くのプロセスに
よって発生する。それらのうちには例えば、異方性エッ
チング、高温でのアニーリング、イオン、電子、または
光子照射によって拡散速度を増速された低温でのアニー
リングが含まれる。
【００１６】オプションである第２の工程は１つまたは
複数のバッファー層の堆積である。一般的に、バッファ
ー層の目的はヘテロエピタキシーを改善することであ
る。バッファー層は格子定数、結晶構造、または熱膨張
係数を徐々に一致させるようにするために使用すること
ができる。サファイヤ上へのＳｉＣまたはＧａＮの堆積
という特定の場合では、ＡｌＮまたはＺｎＯが優れたバ
ッファー層となることが見い出された（ＺｎＯについて
は、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ
（応用物理レター誌）の第６１巻、頁２６８８−２６９
０（１９８２年）に発表されたＴ．デッチプローム（Ｄ
ｅｔｃｈｐｒｏｈｍ）等による論文、”ＺｎＯバッファ
ー層を用いた高品質ＧａＮ膜の水素化合物蒸気による気
相エピタキシャル成長（Ｈｙｄｒｉｄｅ ｖａｐｏｒ
ｐｈａｓｅ ｅｐｉｔａｘｉａｌｇｒｏｗｔｈ ｏｆ
ａ ｈｉｇｈ ｑｕａｌｉｔｙ ＧａＮ ｆｉｌｍ ｕ
ｓｉｎｇ ａ ＺｎＯ ｂｕｆｆｅｒ ｌａｙｅｒ）”
を参照）。サファイヤ上のＳｉＣの場合、ＡｌＮのほう
がサファイヤよりももっとＳｉＣに近い格子定数を有し
ている。更に、サファイヤ上へのＳｉＣの気相堆積（Ｃ
ＶＤ）は一般的に不成功であった。この理由はサファイ
ヤの表面は高温（１５００℃以上）で還元性となり、ま
たＳｉＣのＣＶＤにおいてはしばしば還元性の腐食性雰
囲気が使用されるためである（パーガモン・プレス（Ｐ
ｅｒｇａｍｏｎ Ｐｒｅｓｓ）社出版のＭａｔ．Ｒｅ
ｓ．Ｂｕｌｌ．（材料研究彙報）第４巻、頁Ｓ３４１−
Ｓ３５４（１９６９年）に発表されたＲ．Ｗ．バートレ
ット（Ｂａｒｔｌｅｔｔ）等による論文、”β炭化硅素
のエピタキシャル成長（Ｅｐｉｔａｘｉａｌ Ｇｒｏｗ
ｔｈ ｏｆ β−ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）”
を参照）。ＡｌＮ上へのＳｉＣの成長での別の利点は、
ＳｉＣの２Ｈ多形の形成の可能性である（Ｓｏｖ．Ｔｅ
ｃｈ． Ｐｈｙｓ． Ｌｅｔｔ．（ソヴィエト物理技術
レター誌）第１０巻（第７号）、頁３６６−３６７（１
９８４年７月）に発表されたＶ．Ｖ．ルチニン（Ｌｕｃ
ｈｉｎｉｎ）等による論文、”アルミニウム−窒化物−
サファイヤ絶縁基板上への炭化硅素の希な２Ｈ多形を含
むヘテロエピタキシャル合成物（Ｈｅｔｅｒｏｅｐｉｔ
ａｘｉａｌ ｃｏｍｐｏｓｉｔｅ ｗｉｔｈ ｔｈｅ
ｒａｒｅ ２Ｈ ｐｏｌｙｔｙｐｅ ｏｆ ｓｉｌｉｃ
ｏｎ ｃａｒｂｉｄｅ ｏｎａｎ ａｌｕｍｉｎｉｕｍ
−ｎｉｔｒｉｄｅ−ｓａｐｐｈｉｒｅ ｉｎｓｕｌａｔ
ｉｎｇ ｓｕｂｓｔｒａｔｅ）”を参照）。ＡｌＮは２
Ｈまたはウルツ鉱型構造を有する。この多形は典型的な
６Ｈ−ＳｉＣ多形と比べて優れた電子および正孔移動度
を有するはずである。
複数のバッファー層の堆積である。一般的に、バッファ
ー層の目的はヘテロエピタキシーを改善することであ
る。バッファー層は格子定数、結晶構造、または熱膨張
係数を徐々に一致させるようにするために使用すること
ができる。サファイヤ上へのＳｉＣまたはＧａＮの堆積
という特定の場合では、ＡｌＮまたはＺｎＯが優れたバ
ッファー層となることが見い出された（ＺｎＯについて
は、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ
（応用物理レター誌）の第６１巻、頁２６８８−２６９
０（１９８２年）に発表されたＴ．デッチプローム（Ｄ
ｅｔｃｈｐｒｏｈｍ）等による論文、”ＺｎＯバッファ
ー層を用いた高品質ＧａＮ膜の水素化合物蒸気による気
相エピタキシャル成長（Ｈｙｄｒｉｄｅ ｖａｐｏｒ
ｐｈａｓｅ ｅｐｉｔａｘｉａｌｇｒｏｗｔｈ ｏｆ
ａ ｈｉｇｈ ｑｕａｌｉｔｙ ＧａＮ ｆｉｌｍ ｕ
ｓｉｎｇ ａ ＺｎＯ ｂｕｆｆｅｒ ｌａｙｅｒ）”
を参照）。サファイヤ上のＳｉＣの場合、ＡｌＮのほう
がサファイヤよりももっとＳｉＣに近い格子定数を有し
ている。更に、サファイヤ上へのＳｉＣの気相堆積（Ｃ
ＶＤ）は一般的に不成功であった。この理由はサファイ
ヤの表面は高温（１５００℃以上）で還元性となり、ま
たＳｉＣのＣＶＤにおいてはしばしば還元性の腐食性雰
囲気が使用されるためである（パーガモン・プレス（Ｐ
ｅｒｇａｍｏｎ Ｐｒｅｓｓ）社出版のＭａｔ．Ｒｅ
ｓ．Ｂｕｌｌ．（材料研究彙報）第４巻、頁Ｓ３４１−
Ｓ３５４（１９６９年）に発表されたＲ．Ｗ．バートレ
ット（Ｂａｒｔｌｅｔｔ）等による論文、”β炭化硅素
のエピタキシャル成長（Ｅｐｉｔａｘｉａｌ Ｇｒｏｗ
ｔｈ ｏｆ β−ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）”
を参照）。ＡｌＮ上へのＳｉＣの成長での別の利点は、
ＳｉＣの２Ｈ多形の形成の可能性である（Ｓｏｖ．Ｔｅ
ｃｈ． Ｐｈｙｓ． Ｌｅｔｔ．（ソヴィエト物理技術
レター誌）第１０巻（第７号）、頁３６６−３６７（１
９８４年７月）に発表されたＶ．Ｖ．ルチニン（Ｌｕｃ
ｈｉｎｉｎ）等による論文、”アルミニウム−窒化物−
サファイヤ絶縁基板上への炭化硅素の希な２Ｈ多形を含
むヘテロエピタキシャル合成物（Ｈｅｔｅｒｏｅｐｉｔ
ａｘｉａｌ ｃｏｍｐｏｓｉｔｅ ｗｉｔｈ ｔｈｅ
ｒａｒｅ ２Ｈ ｐｏｌｙｔｙｐｅ ｏｆ ｓｉｌｉｃ
ｏｎ ｃａｒｂｉｄｅ ｏｎａｎ ａｌｕｍｉｎｉｕｍ
−ｎｉｔｒｉｄｅ−ｓａｐｐｈｉｒｅ ｉｎｓｕｌａｔ
ｉｎｇ ｓｕｂｓｔｒａｔｅ）”を参照）。ＡｌＮは２
Ｈまたはウルツ鉱型構造を有する。この多形は典型的な
６Ｈ−ＳｉＣ多形と比べて優れた電子および正孔移動度
を有するはずである。
【００１７】堆積技術および／または条件は一般的に、
バッファー層の表面において最も低い欠陥密度を有する
ように最適化される。更に、バッファー層はほとんど平
坦であるべきで、亀裂が生じてはならず、生産に使用で
きるものでなければならず、またコストも相応でなけれ
ばならない。
バッファー層の表面において最も低い欠陥密度を有する
ように最適化される。更に、バッファー層はほとんど平
坦であるべきで、亀裂が生じてはならず、生産に使用で
きるものでなければならず、またコストも相応でなけれ
ばならない。
【００１８】次にステップを有する表面上へ、あるいは
最上部のバッファー層上へ半導体の直接堆積が行われ
る。この堆積技術および条件は一般に、正しいドーピン
グ分布を備えたデバイスの能動領域において最も低い欠
陥密度または最も良好な電気的特性を有するように最適
化される。平坦な、あるいは処理された基板上へ多重の
半導体堆積が必要な場合もあろう。デバイスの型によっ
てドーパント分布と処理工程が定まるので、それらは本
発明の一部としては含まない。
最上部のバッファー層上へ半導体の直接堆積が行われ
る。この堆積技術および条件は一般に、正しいドーピン
グ分布を備えたデバイスの能動領域において最も低い欠
陥密度または最も良好な電気的特性を有するように最適
化される。平坦な、あるいは処理された基板上へ多重の
半導体堆積が必要な場合もあろう。デバイスの型によっ
てドーパント分布と処理工程が定まるので、それらは本
発明の一部としては含まない。
【００１９】
【実施例】これらのアイデアを具体的に示すために、い
くつかのグラフや図面を提示する。図１は基底面（００
０１）サファイヤとＡｌＮとの格子ミスフィットを示す
模式図である。ＡｌＮとサファイヤとの基底面の格子ミ
スフィットは１２％で、これはＡｌＮ面８個分がサファ
イヤ面９個分にほぼ対応することに相当する。従って、
図１中に円で示すように、およそサファイヤ格子間隔９
個毎にミスフィット転位ができることになる。低ミスフ
ィット系と異なり、これらのミスフィット転位は膜や島
が１ｎｍ厚以下の場合でも形成される。これらの転位は
ほとんど瞬時に形成されるため、転位間にはほとんど相
互作用はなく、また島内部の貫通転位の密度は低い。こ
の大きな格子ミスフィットは一般に基板と成長中の膜と
の間に大きな方位不整をもたらす。
くつかのグラフや図面を提示する。図１は基底面（００
０１）サファイヤとＡｌＮとの格子ミスフィットを示す
模式図である。ＡｌＮとサファイヤとの基底面の格子ミ
スフィットは１２％で、これはＡｌＮ面８個分がサファ
イヤ面９個分にほぼ対応することに相当する。従って、
図１中に円で示すように、およそサファイヤ格子間隔９
個毎にミスフィット転位ができることになる。低ミスフ
ィット系と異なり、これらのミスフィット転位は膜や島
が１ｎｍ厚以下の場合でも形成される。これらの転位は
ほとんど瞬時に形成されるため、転位間にはほとんど相
互作用はなく、また島内部の貫通転位の密度は低い。こ
の大きな格子ミスフィットは一般に基板と成長中の膜と
の間に大きな方位不整をもたらす。
【００２０】図２は基板に対する島の小さな回転がどの
ように結晶粒間の回転につながり、さらにはそれらの間
のミスフィット転位の形成につながるかを示す。従っ
て、大きな格子ミスフィットは島同士間の方位不整の結
果として貫通転位を生成するのであって、ミスフィット
転位によって緩和されるミスフィットのためではない。
従って、目的は島を整列させるために基板の格子以外の
何らかのものを提供することである。
ように結晶粒間の回転につながり、さらにはそれらの間
のミスフィット転位の形成につながるかを示す。従っ
て、大きな格子ミスフィットは島同士間の方位不整の結
果として貫通転位を生成するのであって、ミスフィット
転位によって緩和されるミスフィットのためではない。
従って、目的は島を整列させるために基板の格子以外の
何らかのものを提供することである。
【００２１】本発明は、表面方位を正確に制御し、その
後熱処理して大きな表面ステップを形成し、それによっ
て島を整列させ、従ってそれらの方位不整を減らすこと
によって表面を仕立てられることを示している。図３ａ
および図３ｂは、大きな表面ステップをその上に有する
セラミック表面の模式図である。この表面はファセット
を形成され、３つの異なる型の特徴的構造が形成されて
いる。平坦なテラスがこの表面の大部分を覆い、公称的
な面方位となる。ファセットを形成しているステップ
は、テラス面方位からはずれようとする方位不整を緩和
するように働き、特定の結晶面に平行になっている。こ
のステップ高は熱処理の時間と温度によって制御でき
る。ジョッグは異なる表面ステップ間の方位不整を緩和
し、これもまた特定の結晶面に沿ったファセットとなっ
ている。この型の表面構造が発生することが示されたセ
ラミックの部分リストには、Ｙによって安定化されたＺ
ｒＯ2、ＭｇＡｌ2 Ｏ4 、Ａｌ2 Ｏ3 （サファイヤ）、
３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣ、およびＭｇＯ（上記のサ
スニッツキーを参照）が含まれる。
後熱処理して大きな表面ステップを形成し、それによっ
て島を整列させ、従ってそれらの方位不整を減らすこと
によって表面を仕立てられることを示している。図３ａ
および図３ｂは、大きな表面ステップをその上に有する
セラミック表面の模式図である。この表面はファセット
を形成され、３つの異なる型の特徴的構造が形成されて
いる。平坦なテラスがこの表面の大部分を覆い、公称的
な面方位となる。ファセットを形成しているステップ
は、テラス面方位からはずれようとする方位不整を緩和
するように働き、特定の結晶面に平行になっている。こ
のステップ高は熱処理の時間と温度によって制御でき
る。ジョッグは異なる表面ステップ間の方位不整を緩和
し、これもまた特定の結晶面に沿ったファセットとなっ
ている。この型の表面構造が発生することが示されたセ
ラミックの部分リストには、Ｙによって安定化されたＺ
ｒＯ2、ＭｇＡｌ2 Ｏ4 、Ａｌ2 Ｏ3 （サファイヤ）、
３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣ、およびＭｇＯ（上記のサ
スニッツキーを参照）が含まれる。
【００２２】図４はサファイヤの基底面（０００１）で
の相対的な原子位置を示す図である。サファイヤの格子
定数はａ＝０．４８ｎｍ、ｃ＝１３．０ｎｍである。２
つのプリズム面（１２１０）および（０１１０）が表記
され、基底面のサファイヤファセット面と２つのプリズ
ム面が示されている。従って、基底面に近い方位の表面
は平坦な基底面テラスによって構成され、ステップとジ
ョッグは異なるプリズム面に平行になる。
の相対的な原子位置を示す図である。サファイヤの格子
定数はａ＝０．４８ｎｍ、ｃ＝１３．０ｎｍである。２
つのプリズム面（１２１０）および（０１１０）が表記
され、基底面のサファイヤファセット面と２つのプリズ
ム面が示されている。従って、基底面に近い方位の表面
は平坦な基底面テラスによって構成され、ステップとジ
ョッグは異なるプリズム面に平行になる。
【００２３】図５（サスニッツキー１９８６年の文献中
の図３）は基底面方位のサファイヤ試料の暗視野反射電
子顕微鏡（ＲＥＭ）像である。表面ステップが明瞭に認
められ、それは約５ｎｍの高さ（ｃ軸方向に単位セル約
４個分）であると測定された。この像中に２つの型のス
テップが観測されることに注目されたい。
の図３）は基底面方位のサファイヤ試料の暗視野反射電
子顕微鏡（ＲＥＭ）像である。表面ステップが明瞭に認
められ、それは約５ｎｍの高さ（ｃ軸方向に単位セル約
４個分）であると測定された。この像中に２つの型のス
テップが観測されることに注目されたい。
【００２４】図６（サスニッツキー１９８６年の文献中
の図２）は基底面に平行に向いたサファイヤの明視野
（ＢＦ）透過電子顕微鏡（ＴＥＭ）像である。ＢＦ像で
は、一定強度が一定厚さに対応し、従って、一定厚さの
領域は基底面テラスであり、コントラストが急変してい
るラインは表面ステップに対応する。表面ステップは２
つの型のプリズム面｛１２１０｝および｛０１１０｝に
平行になっている。
の図２）は基底面に平行に向いたサファイヤの明視野
（ＢＦ）透過電子顕微鏡（ＴＥＭ）像である。ＢＦ像で
は、一定強度が一定厚さに対応し、従って、一定厚さの
領域は基底面テラスであり、コントラストが急変してい
るラインは表面ステップに対応する。表面ステップは２
つの型のプリズム面｛１２１０｝および｛０１１０｝に
平行になっている。
【００２５】大きな表面ステップを形成されたセラミッ
ク表面上への成長について研究が行われ、図７ａおよび
図７ｂに図示されている。図７ａおよび図７ｂは、図３
に示された表面上へ成長された２つの島の模式図であ
る。この図は、ＭｇＯ上のＹＢａ2 Ｃｕ3 Ｏ7 上へのＦ
ｅ2 Ｏ3 およびＡｌ2 Ｏ3 の成長を研究する中で見い出
されたいくつかのポイントを示している（Ｌ．Ａ．ティ
ーツ（Ｔｉｅｔｚ）のコーネル大学（Ｃｏｒｎｅｌｌ
Ｕｎｉｖｅｒｓｉｔｙ）博士論文（１９８９年）参照）
（Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．（応用物理レタ
ー誌）第５５巻、頁２３４８−２３５０（１９８９年）
に発表されたＭ．Ｇ．ノートン（Ｎｏｒｔｏｎ）等によ
る論文、”超伝導薄膜の成長初期段階の透過電子顕微鏡
による観察（Ｏｂｓｅｒｖａｔｉｏｎ ｏｆ ｔｈｅ
Ｅａｒｌｙ Ｓｔａｇｅｓ ｏｆＧｒｏｗｔｈ ｏｆ
Ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ Ｔｈｉｎ Ｆｉｌｍ
ｓｂｙ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ
Ｍｉｃｒｏｓｃｏｐｙ）”を参照）。図７に示すよう
に、島はステップおよびステップジョッグ上に優先的に
核形成（ｎｕｃｌｅａｔｉｏｎ）する。テラス上への核
形成はもっとずっと起こりにくい。一般に島はテラス上
での成長よりもステップに平行な方向への成長速度のほ
うがずっと速い。
ク表面上への成長について研究が行われ、図７ａおよび
図７ｂに図示されている。図７ａおよび図７ｂは、図３
に示された表面上へ成長された２つの島の模式図であ
る。この図は、ＭｇＯ上のＹＢａ2 Ｃｕ3 Ｏ7 上へのＦ
ｅ2 Ｏ3 およびＡｌ2 Ｏ3 の成長を研究する中で見い出
されたいくつかのポイントを示している（Ｌ．Ａ．ティ
ーツ（Ｔｉｅｔｚ）のコーネル大学（Ｃｏｒｎｅｌｌ
Ｕｎｉｖｅｒｓｉｔｙ）博士論文（１９８９年）参照）
（Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．（応用物理レタ
ー誌）第５５巻、頁２３４８−２３５０（１９８９年）
に発表されたＭ．Ｇ．ノートン（Ｎｏｒｔｏｎ）等によ
る論文、”超伝導薄膜の成長初期段階の透過電子顕微鏡
による観察（Ｏｂｓｅｒｖａｔｉｏｎ ｏｆ ｔｈｅ
Ｅａｒｌｙ Ｓｔａｇｅｓ ｏｆＧｒｏｗｔｈ ｏｆ
Ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ Ｔｈｉｎ Ｆｉｌｍ
ｓｂｙ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ
Ｍｉｃｒｏｓｃｏｐｙ）”を参照）。図７に示すよう
に、島はステップおよびステップジョッグ上に優先的に
核形成（ｎｕｃｌｅａｔｉｏｎ）する。テラス上への核
形成はもっとずっと起こりにくい。一般に島はテラス上
での成長よりもステップに平行な方向への成長速度のほ
うがずっと速い。
【００２６】図８（Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔ
ｔ．（応用物理レター誌）第５５巻、頁１２０２−１２
０４（１９８９年）に発表されたＬ．Ａ．ティーツ（Ｔ
ｉｅｔｚ）等による論文、”（０００１）Ａｌ2 Ｏ3 上
への赤鉄鉱のヘテロエピタキシャル成長の初期段階の透
過電子顕微鏡による観察（Ｅａｒｌｙ Ｓｔａｇｅｓｏ
ｆ ｔｈｅ Ｈｅｔｅｒｏｅｐｉｔａｃｔｉｃ Ｇｒｏ
ｗｔｈ ｏｆ Ｈｅｍａｔｉｔｅ ｏｎ （０００１）
Ａｌ2 Ｏ3 ｂｙ ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）”中の図２）はＢＦ
像で、制限視野回折パターンであって、基底面サファイ
ヤ上のＦｅ2 Ｏ3 島の優先的核形成と成長の様子を示し
ている。島はステップ上に核形成し、ステップに平行な
方向へ優先的に成長する。矢印はステップ上で島が成長
を開始した位置を示す。
ｔ．（応用物理レター誌）第５５巻、頁１２０２−１２
０４（１９８９年）に発表されたＬ．Ａ．ティーツ（Ｔ
ｉｅｔｚ）等による論文、”（０００１）Ａｌ2 Ｏ3 上
への赤鉄鉱のヘテロエピタキシャル成長の初期段階の透
過電子顕微鏡による観察（Ｅａｒｌｙ Ｓｔａｇｅｓｏ
ｆ ｔｈｅ Ｈｅｔｅｒｏｅｐｉｔａｃｔｉｃ Ｇｒｏ
ｗｔｈ ｏｆ Ｈｅｍａｔｉｔｅ ｏｎ （０００１）
Ａｌ2 Ｏ3 ｂｙ ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）”中の図２）はＢＦ
像で、制限視野回折パターンであって、基底面サファイ
ヤ上のＦｅ2 Ｏ3 島の優先的核形成と成長の様子を示し
ている。島はステップ上に核形成し、ステップに平行な
方向へ優先的に成長する。矢印はステップ上で島が成長
を開始した位置を示す。
【００２７】ステップは島を整列させるように働くの
で、ステップ上で核形成した島はテラス上で核形成した
島に比べてずっと小さい方位不整を有するはずである。
従って、ステップの型、密度、および高を制御すること
はきわめて重要である。図９ａないし図９ｃは、与えら
れたステップ高に対して、正確な方位からのずれの角度
を使用してステップ間隔を制御することができることを
示している。方位不整の角度を２倍にすることで、ステ
ップ間隔は半分になり、従って島がステップ上でなくテ
ラス上で核形成する確率は大幅に低下する。
で、ステップ上で核形成した島はテラス上で核形成した
島に比べてずっと小さい方位不整を有するはずである。
従って、ステップの型、密度、および高を制御すること
はきわめて重要である。図９ａないし図９ｃは、与えら
れたステップ高に対して、正確な方位からのずれの角度
を使用してステップ間隔を制御することができることを
示している。方位不整の角度を２倍にすることで、ステ
ップ間隔は半分になり、従って島がステップ上でなくテ
ラス上で核形成する確率は大幅に低下する。
【００２８】図１０は、与えられたアニーリング時間に
対して、基底面サファイヤのステップ高を制御するため
に基板温度をどのように使用できるかを示している。サ
ファイヤ中のステップ高は単位セルの高さの複数倍の厚
さであることが見い出された。温度はサスニッツキーの
文献中の実験データに基づく。図１１は基板をチルトさ
せる方向もまた表面構造を制御するうえで重要であるこ
とを示している。基底面サファイヤは｛１２１０｝およ
び｛０１１０｝面に平行な表面ステップを形成する。図
１１はこれらの２つの方向の間の各種の方位を示してい
る。実験的に測定されたものではないが、異なる表面ス
テップは異なる核形成の確率を有することが期待され
る。更に、ジョッグもまた核形成の優先的位置として働
くことが知られている。従って、図１１に示された異な
る表面方位間には、微細構造の差異、およびそれに対応
した膜品質の差異が存在するはずである。図９、図１
０、および図１１は表面構造を制御するための、従って
膜品質を改善するために使用できる異なる方法を示して
いる。
対して、基底面サファイヤのステップ高を制御するため
に基板温度をどのように使用できるかを示している。サ
ファイヤ中のステップ高は単位セルの高さの複数倍の厚
さであることが見い出された。温度はサスニッツキーの
文献中の実験データに基づく。図１１は基板をチルトさ
せる方向もまた表面構造を制御するうえで重要であるこ
とを示している。基底面サファイヤは｛１２１０｝およ
び｛０１１０｝面に平行な表面ステップを形成する。図
１１はこれらの２つの方向の間の各種の方位を示してい
る。実験的に測定されたものではないが、異なる表面ス
テップは異なる核形成の確率を有することが期待され
る。更に、ジョッグもまた核形成の優先的位置として働
くことが知られている。従って、図１１に示された異な
る表面方位間には、微細構造の差異、およびそれに対応
した膜品質の差異が存在するはずである。図９、図１
０、および図１１は表面構造を制御するための、従って
膜品質を改善するために使用できる異なる方法を示して
いる。
【００２９】表面構造を制御することによって、既述の
ような型の表面を形成する大きなミスフィット基板上
へ、より高品質の材料を成長させることができる。主た
る特長は、より優れた特性（価格、性質等）を有する新
しい基板が基板として利用できるようになることであ
る。主たる欠点はこの型の表面を形成するためには一般
的に高温処理が必要とされるということで、そのことは
この工程がほとんどの処理工程に先立って実行されるべ
きであることを意味する。更に、表面構造を正確に制御
するために、基板の方位はかなり正確に（約０．３°）
制御される。
ような型の表面を形成する大きなミスフィット基板上
へ、より高品質の材料を成長させることができる。主た
る特長は、より優れた特性（価格、性質等）を有する新
しい基板が基板として利用できるようになることであ
る。主たる欠点はこの型の表面を形成するためには一般
的に高温処理が必要とされるということで、そのことは
この工程がほとんどの処理工程に先立って実行されるべ
きであることを意味する。更に、表面構造を正確に制御
するために、基板の方位はかなり正確に（約０．３°）
制御される。
【００３０】菱面サファイヤ上へ成長されるＳｉの品質
は、成長に先立って１２００℃で３０分間加熱され、方
位をずらされたサファイヤ上へ成長させることによって
改善することができた（Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙ
ｓｔａｌ Ｇｒｏｗｔｈ（結晶成長論文誌）第５８巻、
頁６１−７２（１９８２年）に発表されたＲ．Ｔ．スミ
ス（Ｓｍｉｔｈ）等による論文、”ＳＯＳ結晶性および
ＳＯＳ／ＭＯＳトランジスター移動度に及ぼすサファイ
ヤ基板方位の影響（Ｉｎｆｌｕｅｎｃｅ ｏｆＳａｐｐ
ｈｉｒｅ Ｓｕｂｓｔｒａｔｅ Ｏｒｉｅｎｔａｔｉｏ
ｎ ｏｎ ＳＯＳ Ｃｒｙｓｔａｌｌｉｎｅ Ｑｕａｌ
ｉｔｙ ａｎｄ ＳＯＳ／ＭＯＳ Ｔｒａｎｓｉｓｔｏ
ｒ Ｍｏｂｉｌｉｔｙ）”を参照）。菱面サファイヤ上
へのＳｉ（１００）面の成長を改善させるための表面ス
テップを使用することに付随する１つの潜在的な問題点
は、表面ステップが｛２１１０｝、｛１１０２｝、およ
び｛０１１４｝面上に形成されることである。サファイ
ヤ表面は疑似的立方晶系であるだけで、２組の表面ステ
ップは直交しているものの、１組はそうでない。表面ス
テップの知識は従って、欠陥密度を改善するうえでどの
方位、どんな種類の熱処理が重要であるかを決定する場
合の別の重要な１つの情報である。基底面サファイヤ上
へ最良の品質のＧａＮを成長させるためには、膜成長に
先立って１０５０℃の高温での熱処理が必要である（既
出の１９９１年中村の文献）。この論文の著者等は表面
を”洗浄化する”ために必要であると述べている。
は、成長に先立って１２００℃で３０分間加熱され、方
位をずらされたサファイヤ上へ成長させることによって
改善することができた（Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙ
ｓｔａｌ Ｇｒｏｗｔｈ（結晶成長論文誌）第５８巻、
頁６１−７２（１９８２年）に発表されたＲ．Ｔ．スミ
ス（Ｓｍｉｔｈ）等による論文、”ＳＯＳ結晶性および
ＳＯＳ／ＭＯＳトランジスター移動度に及ぼすサファイ
ヤ基板方位の影響（Ｉｎｆｌｕｅｎｃｅ ｏｆＳａｐｐ
ｈｉｒｅ Ｓｕｂｓｔｒａｔｅ Ｏｒｉｅｎｔａｔｉｏ
ｎ ｏｎ ＳＯＳ Ｃｒｙｓｔａｌｌｉｎｅ Ｑｕａｌ
ｉｔｙ ａｎｄ ＳＯＳ／ＭＯＳ Ｔｒａｎｓｉｓｔｏ
ｒ Ｍｏｂｉｌｉｔｙ）”を参照）。菱面サファイヤ上
へのＳｉ（１００）面の成長を改善させるための表面ス
テップを使用することに付随する１つの潜在的な問題点
は、表面ステップが｛２１１０｝、｛１１０２｝、およ
び｛０１１４｝面上に形成されることである。サファイ
ヤ表面は疑似的立方晶系であるだけで、２組の表面ステ
ップは直交しているものの、１組はそうでない。表面ス
テップの知識は従って、欠陥密度を改善するうえでどの
方位、どんな種類の熱処理が重要であるかを決定する場
合の別の重要な１つの情報である。基底面サファイヤ上
へ最良の品質のＧａＮを成長させるためには、膜成長に
先立って１０５０℃の高温での熱処理が必要である（既
出の１９９１年中村の文献）。この論文の著者等は表面
を”洗浄化する”ために必要であると述べている。
【００３１】表面ステップは６Ｈ−ＳｉＣ上への６Ｈ−
ＳｉＣの成長において重要であることが知られている
が、しかし別の理由からである（Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．（応用物理論文誌）第６４巻、頁２６７２−２６７
９（１９８８年）に発表されたＨ．Ｓ．コング（Ｋｏｎ
ｇ）等による論文、”軸をずらした６Ｈ−ＳｉＣ基板上
の６Ｈ−ＳｉＣ薄膜のＣＶＤおよび評価（Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ａｎｄ Ｃ
ｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ６Ｈ−ＳｉＣ
Ｔｈｉｎ Ｆｉｌｍｓ ｏｎ Ｏｆｆ−Ａｘｉｓ ６
Ｈ−ＳｉＣ Ｓｕｂｓｔｒａｔｅｓ）”を参照）。６Ｈ
−ＳｉＣ上への６Ｈ−ＳｉＣのＣＶＤは、３Ｃ−ＳｉＣ
の形成のために困難である。３Ｃ−ＳｉＣは基底面テラ
ス上へ核形成することが知られている。６Ｈ−ＳｉＣは
ステップの端部から核形成し、成長することが知られて
いる。従って、３Ｃ−ＳｉＣの核形成を防止するため
に、軸をずらした６Ｈ−ＳｉＣ基板上へ成長を行うこと
が非常に重要である。彼らは方位不整を制御することに
よってテラス幅を制御し、そして大きく軸をずらした方
位によって小さいテラス幅を得て、ずっと低い温度にお
いて６Ｈ−ＳｉＣ成長を許容している。従って、６Ｈ−
ＳｉＣ上の６Ｈ−ＳｉＣの成長は完全にステップで制御
されている。ステップによって制御される成長は従っ
て、この状況においてはホモエピタキシー中の多形を制
御するために使用され、ヘテロエピタキシー中の結晶性
を改善するために使用されるわけではない。
ＳｉＣの成長において重要であることが知られている
が、しかし別の理由からである（Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．（応用物理論文誌）第６４巻、頁２６７２−２６７
９（１９８８年）に発表されたＨ．Ｓ．コング（Ｋｏｎ
ｇ）等による論文、”軸をずらした６Ｈ−ＳｉＣ基板上
の６Ｈ−ＳｉＣ薄膜のＣＶＤおよび評価（Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ａｎｄ Ｃ
ｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ６Ｈ−ＳｉＣ
Ｔｈｉｎ Ｆｉｌｍｓ ｏｎ Ｏｆｆ−Ａｘｉｓ ６
Ｈ−ＳｉＣ Ｓｕｂｓｔｒａｔｅｓ）”を参照）。６Ｈ
−ＳｉＣ上への６Ｈ−ＳｉＣのＣＶＤは、３Ｃ−ＳｉＣ
の形成のために困難である。３Ｃ−ＳｉＣは基底面テラ
ス上へ核形成することが知られている。６Ｈ−ＳｉＣは
ステップの端部から核形成し、成長することが知られて
いる。従って、３Ｃ−ＳｉＣの核形成を防止するため
に、軸をずらした６Ｈ−ＳｉＣ基板上へ成長を行うこと
が非常に重要である。彼らは方位不整を制御することに
よってテラス幅を制御し、そして大きく軸をずらした方
位によって小さいテラス幅を得て、ずっと低い温度にお
いて６Ｈ−ＳｉＣ成長を許容している。従って、６Ｈ−
ＳｉＣ上の６Ｈ−ＳｉＣの成長は完全にステップで制御
されている。ステップによって制御される成長は従っ
て、この状況においてはホモエピタキシー中の多形を制
御するために使用され、ヘテロエピタキシー中の結晶性
を改善するために使用されるわけではない。
【００３２】この技術はサファイヤ上のＳｉＣの成長の
ほかに、サファイヤ上のＧａＮやＡｌＮやＭｇＡｌ2 Ｏ
4 上のＳｉのような非常に多数の系に適用できる。ほと
んどの例はサファイヤを基板として使用しているが、数
多くの基板でもここに述べたような表面ステップが形成
でき、この技術は大きな表面ステップを形成できる任意
の基板とのヘテロエピタキシーを改善するために使用で
きる。サファイヤはその入手可能性、コスト、および性
質のために、非常にポピュラーな基板である。
ほかに、サファイヤ上のＧａＮやＡｌＮやＭｇＡｌ2 Ｏ
4 上のＳｉのような非常に多数の系に適用できる。ほと
んどの例はサファイヤを基板として使用しているが、数
多くの基板でもここに述べたような表面ステップが形成
でき、この技術は大きな表面ステップを形成できる任意
の基板とのヘテロエピタキシーを改善するために使用で
きる。サファイヤはその入手可能性、コスト、および性
質のために、非常にポピュラーな基板である。
【００３３】１つの好適実施例において、サファイヤウ
エハはｃ軸から予め定められた角度だけずらして切り出
され、そして研磨される。この角度は好適実施例では５
度である。このウエハは次にアニールされて、望みの表
面ステップ構造が形成される。これは例えば、２６ない
し３９オングストロームの範囲のステップを得るために
は、１３００℃で２４時間の熱処理である。次に、サフ
ァイヤウエハ上へ気相堆積法（ＣＶＤ）によって、窒化
アルミニウムが約２００オングストロームの厚さに、そ
して窒化アルミニウムで以てサファイヤウエハを完全に
被覆するするに十分な厚さに、７００℃ないし８００℃
の範囲の低温において堆積される。この低温は核形成速
度を増速する。サファイヤ中のステップ上で島の核形成
が発生し、テラス上では発生しないような十分な高温に
温度が持ち上げられる。窒化アルミニウムをその上に取
り付けられたウエハは、次に窒素雰囲気中、約１１００
℃で約２時間のアニールを施される。このアニールは、
隣接するすべてのステップがすべての損傷を焼鈍させ、
品質を改善することを許容する。サファイヤステップは
非常に薄いので、すべての損傷は容易に焼鈍され得る。
次に約１１００℃におけるＣＶＤによって合計約１ミク
ロンの厚さに窒化アルミニウムの厚い層が、転位を除去
し非常に高品質の上部表面を提供するためのバッファー
層として堆積される。次にＣＶＤによって炭化硅素が成
長される。堆積される炭化硅素の型は望みのデバイスの
型（すなわち、ｐ形、ｎ形等）に依存する。最終的な炭
化硅素の層厚は約０．３ミクロンであり、これも望みの
デバイスの型に依存する。炭化硅素中に作製されるデバ
イスは、サファイヤ上のシリコン（ＳＯＳ）や絶縁体上
のシリコン（ＳＯＩ）デバイス中に作製されるそれらと
類似のものであろう。窒化アルミニウムを覆って、そし
て炭化硅素層の下側に炭化硅素−窒化アルミニウム合金
核形成層を形成することが必要かもしれない。更に、例
えば、炭化硅素のための四塩化シリコンおよびプロパ
ン、そして窒化アルミニウムのためのトリプロピルアル
ミニウムおよびアンモニア、からのＣＶＤによって２つ
の材料が同時に堆積される場合、半導体材料の禁止帯幅
を調節する目的で窒化アルミニウムと炭化硅素との合金
で半導体層を構成することも可能であることが意図され
ている。炭化硅素は更に、それのｐ形およびｎ形ドーパ
ントとして、それぞれアルミニウムと窒素を使用し、そ
れによって層形成に必要な同じ化学種を用いてドーピン
グが可能となる。
エハはｃ軸から予め定められた角度だけずらして切り出
され、そして研磨される。この角度は好適実施例では５
度である。このウエハは次にアニールされて、望みの表
面ステップ構造が形成される。これは例えば、２６ない
し３９オングストロームの範囲のステップを得るために
は、１３００℃で２４時間の熱処理である。次に、サフ
ァイヤウエハ上へ気相堆積法（ＣＶＤ）によって、窒化
アルミニウムが約２００オングストロームの厚さに、そ
して窒化アルミニウムで以てサファイヤウエハを完全に
被覆するするに十分な厚さに、７００℃ないし８００℃
の範囲の低温において堆積される。この低温は核形成速
度を増速する。サファイヤ中のステップ上で島の核形成
が発生し、テラス上では発生しないような十分な高温に
温度が持ち上げられる。窒化アルミニウムをその上に取
り付けられたウエハは、次に窒素雰囲気中、約１１００
℃で約２時間のアニールを施される。このアニールは、
隣接するすべてのステップがすべての損傷を焼鈍させ、
品質を改善することを許容する。サファイヤステップは
非常に薄いので、すべての損傷は容易に焼鈍され得る。
次に約１１００℃におけるＣＶＤによって合計約１ミク
ロンの厚さに窒化アルミニウムの厚い層が、転位を除去
し非常に高品質の上部表面を提供するためのバッファー
層として堆積される。次にＣＶＤによって炭化硅素が成
長される。堆積される炭化硅素の型は望みのデバイスの
型（すなわち、ｐ形、ｎ形等）に依存する。最終的な炭
化硅素の層厚は約０．３ミクロンであり、これも望みの
デバイスの型に依存する。炭化硅素中に作製されるデバ
イスは、サファイヤ上のシリコン（ＳＯＳ）や絶縁体上
のシリコン（ＳＯＩ）デバイス中に作製されるそれらと
類似のものであろう。窒化アルミニウムを覆って、そし
て炭化硅素層の下側に炭化硅素−窒化アルミニウム合金
核形成層を形成することが必要かもしれない。更に、例
えば、炭化硅素のための四塩化シリコンおよびプロパ
ン、そして窒化アルミニウムのためのトリプロピルアル
ミニウムおよびアンモニア、からのＣＶＤによって２つ
の材料が同時に堆積される場合、半導体材料の禁止帯幅
を調節する目的で窒化アルミニウムと炭化硅素との合金
で半導体層を構成することも可能であることが意図され
ている。炭化硅素は更に、それのｐ形およびｎ形ドーパ
ントとして、それぞれアルミニウムと窒素を使用し、そ
れによって層形成に必要な同じ化学種を用いてドーピン
グが可能となる。
【００３４】本発明はそれの特定の好適実施例に関連し
て説明してきたが、数多くの変形や修正が当業者には直
ちに思いつかれるであろう。従って、特許請求の範囲が
定義する本発明の範囲は、従来技術の観点から、そのよ
うな変形や修正をすべて包含するように可能な限り幅広
く解釈されるべきである。
て説明してきたが、数多くの変形や修正が当業者には直
ちに思いつかれるであろう。従って、特許請求の範囲が
定義する本発明の範囲は、従来技術の観点から、そのよ
うな変形や修正をすべて包含するように可能な限り幅広
く解釈されるべきである。
【００３５】以上の説明に関して更に以下の項を開示す
る。 （１）ヘテロエピタキシャル成長法であって、次の工
程： （ａ）単結晶セラミック基板を、軸を約１．０ないし約
１０度ずらして切り出し、本質的に平坦な表面になるよ
うに研磨すること、（ｂ）前記表面上で原子を再配置さ
せて、少なくとも３格子間隔の表面ステップを作製する
こと、および（ｃ）前記基板を覆って半導体の層を成長
させること、を含む方法。
る。 （１）ヘテロエピタキシャル成長法であって、次の工
程： （ａ）単結晶セラミック基板を、軸を約１．０ないし約
１０度ずらして切り出し、本質的に平坦な表面になるよ
うに研磨すること、（ｂ）前記表面上で原子を再配置さ
せて、少なくとも３格子間隔の表面ステップを作製する
こと、および（ｃ）前記基板を覆って半導体の層を成長
させること、を含む方法。
【００３６】（２）第１項記載の方法であって、更に工
程（ｃ）に先だって前記基板上へセラミックのバッファ
ー層をエピタキシャル成長させる工程を含む方法。
程（ｃ）に先だって前記基板上へセラミックのバッファ
ー層をエピタキシャル成長させる工程を含む方法。
【００３７】（３）第１項記載の方法であって、前記基
板が、Ｙで安定化されたジルコニア、ＭｇＡｌ2 Ｏ4 、
Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣおよびＭｇＯ
を含む群の中から選ばれたものである方法。
板が、Ｙで安定化されたジルコニア、ＭｇＡｌ2 Ｏ4 、
Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣおよびＭｇＯ
を含む群の中から選ばれたものである方法。
【００３８】（４）第２項記載の方法であって、前記基
板が、Ｙで安定化されたジルコニア、ＭｇＡｌ2 Ｏ4 、
Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣおよびＭｇＯ
を含む群の中から選ばれたものである方法。
板が、Ｙで安定化されたジルコニア、ＭｇＡｌ2 Ｏ4 、
Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣおよびＭｇＯ
を含む群の中から選ばれたものである方法。
【００３９】（５）第２項記載の方法であって、前記セ
ラミックバッファー層がＡｌＮまたはＧａＮのうちの１
つである方法。
ラミックバッファー層がＡｌＮまたはＧａＮのうちの１
つである方法。
【００４０】（６）第４項記載の方法であって、前記セ
ラミックバッファー層がＡｌＮまたはＧａＮのうちの１
つである方法。
ラミックバッファー層がＡｌＮまたはＧａＮのうちの１
つである方法。
【００４１】（７）第１項記載の方法であって、前記半
導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの１つである
方法。
導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの１つである
方法。
【００４２】（８）第２項記載の方法であって、前記半
導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの１つである
方法。
導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの１つである
方法。
【００４３】（９）第３項記載の方法であって、前記半
導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの１つである
方法。
導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの１つである
方法。
【００４４】（１０）第４項記載の方法であって、前記
半導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの１つであ
る方法。
半導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの１つであ
る方法。
【００４５】（１１）第５項記載の方法であって、前記
半導体がＳｉＣまたはＧａＮのうちの１つである方法。
半導体がＳｉＣまたはＧａＮのうちの１つである方法。
【００４６】（１２）第６項記載の方法であって、前記
半導体がＳｉＣまたはＧａＮのうちの１つである方法。
半導体がＳｉＣまたはＧａＮのうちの１つである方法。
【００４７】（１３）第１０項記載の方法であって、前
記基板上で原子を再配置させる前記工程が、前記基板を
少なくとも１２００℃において少なくとも１時間加熱す
ることによって行われる方法。
記基板上で原子を再配置させる前記工程が、前記基板を
少なくとも１２００℃において少なくとも１時間加熱す
ることによって行われる方法。
【００４８】（１４）第１項記載の方法であって、前記
基板上へ半導体をエピタキシャル成長させる前記工程
が、第１の温度にける第１のエピタキシャル成長を利用
し、次に前記半導体の付加的な厚さの第２のエピタキシ
ャル成長を第２の温度において行うことを含み、そこに
おいて前記第２の温度が前記第１の温度よりも少なくと
も１００℃高い温度である方法。
基板上へ半導体をエピタキシャル成長させる前記工程
が、第１の温度にける第１のエピタキシャル成長を利用
し、次に前記半導体の付加的な厚さの第２のエピタキシ
ャル成長を第２の温度において行うことを含み、そこに
おいて前記第２の温度が前記第１の温度よりも少なくと
も１００℃高い温度である方法。
【００４９】（１５）第１４項記載の方法であって、前
記基板上へ半導体をエピタキシャル成長させる前記工程
が、第１の温度にける第１のエピタキシャル成長を利用
し、次に前記半導体の付加的な厚さの第２のエピタキシ
ャル成長を第２の温度において行うことを含み、そこに
おいて前記第２の温度が前記第１の温度よりも少なくと
も１００℃高い温度である方法。
記基板上へ半導体をエピタキシャル成長させる前記工程
が、第１の温度にける第１のエピタキシャル成長を利用
し、次に前記半導体の付加的な厚さの第２のエピタキシ
ャル成長を第２の温度において行うことを含み、そこに
おいて前記第２の温度が前記第１の温度よりも少なくと
も１００℃高い温度である方法。
【００５０】（１６）ヘテロエピタキシャルデバイスで
あって： （ａ）本質的に平坦な表面を得るように、軸を約１．０
ないし約１０度ずらした方向に切り出された単結晶セラ
ミック研磨基板、（ｂ）前記表面上で少なくとも３格子
間隔の表面ステップを形成するように再配置された原
子、および（ｃ）前記基板を覆う半導体層、を含むデバ
イス。
あって： （ａ）本質的に平坦な表面を得るように、軸を約１．０
ないし約１０度ずらした方向に切り出された単結晶セラ
ミック研磨基板、（ｂ）前記表面上で少なくとも３格子
間隔の表面ステップを形成するように再配置された原
子、および（ｃ）前記基板を覆う半導体層、を含むデバ
イス。
【００５１】（１７）第１６項記載のデバイスであっ
て、更に前記基板の前記表面と前記半導体層との間にエ
ピタキシャル成長されたセラミックバッファー層を含む
デバイス。
て、更に前記基板の前記表面と前記半導体層との間にエ
ピタキシャル成長されたセラミックバッファー層を含む
デバイス。
【００５２】（１８）第１６項記載のデバイスであっ
て、前記基板が、Ｙで安定化されたジルコニア、ＭｇＡ
ｌ2 Ｏ4 、Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣ、
およびＭｇＯを含む群の中から選ばれたものであるデバ
イス。
て、前記基板が、Ｙで安定化されたジルコニア、ＭｇＡ
ｌ2 Ｏ4 、Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣ、
およびＭｇＯを含む群の中から選ばれたものであるデバ
イス。
【００５３】（１９）第１７項記載のデバイスであっ
て、前記基板が、Ｙで安定化されたジルコニア、ＭｇＡ
ｌ2 Ｏ4 、Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣ、
およびＭｇＯを含む群の中から選ばれたものであるデバ
イス。
て、前記基板が、Ｙで安定化されたジルコニア、ＭｇＡ
ｌ2 Ｏ4 、Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣ、
およびＭｇＯを含む群の中から選ばれたものであるデバ
イス。
【００５４】（２０）第１７項記載のデバイスであっ
て、前記セラミックバッファー層がＡｌＮまたはＧａＮ
のうちの１つであるデバイス。
て、前記セラミックバッファー層がＡｌＮまたはＧａＮ
のうちの１つであるデバイス。
【００５５】（２１）第１９項記載のデバイスであっ
て、前記セラミックバッファー層がＡｌＮまたはＧａＮ
のうちの１つであるデバイス。
て、前記セラミックバッファー層がＡｌＮまたはＧａＮ
のうちの１つであるデバイス。
【００５６】（２２）第１６項記載のデバイスであっ
て、前記半導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの
１つであるデバイス。
て、前記半導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの
１つであるデバイス。
【００５７】（２３）第１７項記載のデバイスであっ
て、前記半導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの
１つであるデバイス。
て、前記半導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの
１つであるデバイス。
【００５８】（２４）第１８項記載のデバイスであっ
て、前記半導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの
１つであるデバイス。
て、前記半導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの
１つであるデバイス。
【００５９】（２５）第１９項記載のデバイスであっ
て、前記半導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの
１つであるデバイス。
て、前記半導体がＳｉＣ、ＡｌＮまたはＧａＮのうちの
１つであるデバイス。
【００６０】（２６）第２０項記載のデバイスであっ
て、前記半導体がＳｉＣまたはＧａＮのうちの１つであ
るデバイス。
て、前記半導体がＳｉＣまたはＧａＮのうちの１つであ
るデバイス。
【００６１】（２７）第２１項記載のデバイスであっ
て、前記半導体がＳｉＣまたはＧａＮのうちの１つであ
るデバイス。
て、前記半導体がＳｉＣまたはＧａＮのうちの１つであ
るデバイス。
【００６２】（２８）エピタキシャル成長法であって、
次の工程： （ａ）単結晶セラミック基板を供給すること、（ｂ）軸
を約１ないし約１０度ずらして特定の結晶方向に前記基
板を切り出し、研磨することによって前記基板上に本質
的に平坦な表面を作り出すこと、（ｃ）前記本質的に平
坦な表面上で原子を再配置させることによって、少なく
とも２つの結晶方向に平行で少なくとも３格子間隔の表
面ステップを作り出すこと、（ｄ）前記表面を覆って半
導体層を成長させること、を含む方法。
次の工程： （ａ）単結晶セラミック基板を供給すること、（ｂ）軸
を約１ないし約１０度ずらして特定の結晶方向に前記基
板を切り出し、研磨することによって前記基板上に本質
的に平坦な表面を作り出すこと、（ｃ）前記本質的に平
坦な表面上で原子を再配置させることによって、少なく
とも２つの結晶方向に平行で少なくとも３格子間隔の表
面ステップを作り出すこと、（ｄ）前記表面を覆って半
導体層を成長させること、を含む方法。
【００６３】（２９）第２８項記載の方法であって、前
記半導体がＳｉＣおよびＧａＮのうちの１つである方
法。
記半導体がＳｉＣおよびＧａＮのうちの１つである方
法。
【００６４】（３０）第２８項記載の方法であって、前
記基板が、Ｙで安定化されたジルコニア、ＭｇＡｌ2 Ｏ
4 、Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣ、および
ＭｇＯを含む群の中から選ばれたものである方法。
記基板が、Ｙで安定化されたジルコニア、ＭｇＡｌ2 Ｏ
4 、Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣ、および
ＭｇＯを含む群の中から選ばれたものである方法。
【００６５】（３１）第２９項記載の方法であって、前
記基板が、Ｙで安定化されたジルコニア、ＭｇＡｌ2 Ｏ
4 、Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣ、および
ＭｇＯを含む群の中から選ばれたものである方法。
記基板が、Ｙで安定化されたジルコニア、ＭｇＡｌ2 Ｏ
4 、Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣ、および
ＭｇＯを含む群の中から選ばれたものである方法。
【００６６】（３２）ヘテロエピタキシャル成長法およ
びデバイスであって、望ましくはＹで安定化されたジル
コニア、ＭｇＡｌ2 Ｏ4 、Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、
６Ｈ−ＳｉＣ、あるいはＭｇＯである単結晶セラミック
基板２０が、本質的に平坦な表面を作り出すように軸を
約１．０ないし約１０度ずらして切り出され、研磨され
る。原子が表面上で再配置され、少なくとも３格子間隔
の表面ステップ２２が形成される。望ましくはＡｌＮま
たはＧａＮであるセラミックの付加的なエピタキシャル
成長バッファー層を基板上に形成してもよい。望ましく
はＳｉＣである半導体層２４が、基板の上に、バッファ
ー層が使用された時にはバッファー層の上に成長され
る。
びデバイスであって、望ましくはＹで安定化されたジル
コニア、ＭｇＡｌ2 Ｏ4 、Ａｌ2 Ｏ3 、３Ｃ−ＳｉＣ、
６Ｈ−ＳｉＣ、あるいはＭｇＯである単結晶セラミック
基板２０が、本質的に平坦な表面を作り出すように軸を
約１．０ないし約１０度ずらして切り出され、研磨され
る。原子が表面上で再配置され、少なくとも３格子間隔
の表面ステップ２２が形成される。望ましくはＡｌＮま
たはＧａＮであるセラミックの付加的なエピタキシャル
成長バッファー層を基板上に形成してもよい。望ましく
はＳｉＣである半導体層２４が、基板の上に、バッファ
ー層が使用された時にはバッファー層の上に成長され
る。
【図１】基底面（０００１）サファイヤとＡｌＮとの格
子ミスフィットを示す模式図。
子ミスフィットを示す模式図。
【図２】基板に対する島の小さい回転がどのように結晶
粒間の回転を生じ、更にそれらの間にミスフィット転位
を形成するに至るかを示す図。
粒間の回転を生じ、更にそれらの間にミスフィット転位
を形成するに至るかを示す図。
【図３】ａは大きな表面ステップをその上に有するセラ
ミック表面の模式平面図であり、ｂはａの表面の鳥瞰
図。
ミック表面の模式平面図であり、ｂはａの表面の鳥瞰
図。
【図４】サファイヤの基底面（０００１）での相対的な
原子位置を示す図。
原子位置を示す図。
【図５】サファイヤの基底面方位試料の暗視野反射電子
顕微鏡（ＲＥＭ）像。
顕微鏡（ＲＥＭ）像。
【図６】基底面に平行に向いたサファイヤの明視野（Ｂ
Ｆ）透過電子顕微鏡（ＴＥＭ）像。
Ｆ）透過電子顕微鏡（ＴＥＭ）像。
【図７】ａは図３に示す表面上へ成長させた２個の島の
模式平面図であり、ｂはａの鳥瞰図。
模式平面図であり、ｂはａの鳥瞰図。
【図８】基底面サファイヤ上のＦｅ2 Ｏ3 島の優先的核
形成と成長とを示すＢＦ制限視野回折パターン。
形成と成長とを示すＢＦ制限視野回折パターン。
【図９】ａないしｃは、与えられたステップ高に対し
て、ステップ間隔を制御するために正確な方位からのず
れ角度を使用することができることを示す図。
て、ステップ間隔を制御するために正確な方位からのず
れ角度を使用することができることを示す図。
【図１０】与えられたアニーリング時間に対して、基板
温度を変えることによって基底面サファイヤに関するス
テップ高を制御することができることを示す図。
温度を変えることによって基底面サファイヤに関するス
テップ高を制御することができることを示す図。
【図１１】基板のチルト角度方向もまた表面構造を制御
するうえで重要であることを示す図。
するうえで重要であることを示す図。
２０ 基板 ２２ 表面ステップ ２４ 半導体層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年８月２２日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】
Claims (2)
- 【請求項１】 ヘテロエピタキシャル成長法であって、
次の工程： （ａ）単結晶セラミック基板を、軸を約１．０ないし約
１０度ずらして切り出し、本質的に平坦な表面になるよ
うに研磨すること、 （ｂ）前記表面上で原子を再配置させて、少なくとも３
格子間隔の表面ステップを作製すること、および （ｃ）前記基板を覆って半導体の層を成長させること、 を含む方法。 - 【請求項２】 ヘテロエピタキシャルデバイスであっ
て： （ａ）本質的に平坦な表面を得るように、軸を約１．０
ないし約１０度ずらした方向に切り出された単結晶セラ
ミック研磨基板、 （ｂ）前記表面上で少なくとも３格子間隔の表面ステッ
プを形成するように再配置された原子、および （ｃ）前記基板を覆う半導体層、 を含むデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/012,556 US6083812A (en) | 1993-02-02 | 1993-02-02 | Heteroepitaxy by large surface steps |
| US012556 | 1993-02-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794429A true JPH0794429A (ja) | 1995-04-07 |
Family
ID=21755521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6011203A Pending JPH0794429A (ja) | 1993-02-02 | 1994-02-02 | ヘテロエピタキシャル成長法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6083812A (ja) |
| EP (1) | EP0609799B1 (ja) |
| JP (1) | JPH0794429A (ja) |
| DE (1) | DE69430550T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09270569A (ja) * | 1996-01-25 | 1997-10-14 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置 |
| JP2000252591A (ja) * | 1999-02-26 | 2000-09-14 | Sanyo Electric Co Ltd | 窒化物系半導体素子及びその製造方法 |
| JP2004342976A (ja) * | 2003-05-19 | 2004-12-02 | Toshiba Ceramics Co Ltd | 半導体基板の製造方法 |
| JP2007261936A (ja) * | 1998-06-26 | 2007-10-11 | Sharp Corp | 窒化物系化合物半導体素子及びその製造方法 |
| JP2008162888A (ja) * | 2008-01-21 | 2008-07-17 | Tdk Corp | 電子デバイス用基板 |
| WO2014119747A1 (ja) * | 2013-01-31 | 2014-08-07 | 一般財団法人電力中央研究所 | 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法、六方晶単結晶ウエハ、六方晶単結晶素子 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5759908A (en) * | 1995-05-16 | 1998-06-02 | University Of Cincinnati | Method for forming SiC-SOI structures |
| JPH08316582A (ja) * | 1995-05-19 | 1996-11-29 | Nec Corp | 半導体レーザ |
| JPH10335750A (ja) * | 1997-06-03 | 1998-12-18 | Sony Corp | 半導体基板および半導体装置 |
| KR20000068834A (ko) * | 1997-08-27 | 2000-11-25 | 모리시타 요이찌 | 탄화규소기판 및 그 제조방법, 및 탄화규소기판을 사용한 반도체소자 |
| JP3201475B2 (ja) | 1998-09-14 | 2001-08-20 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| JP4032538B2 (ja) | 1998-11-26 | 2008-01-16 | ソニー株式会社 | 半導体薄膜および半導体素子の製造方法 |
| JP2001015437A (ja) * | 1999-06-29 | 2001-01-19 | Nec Corp | Ｉｉｉ族窒化物結晶成長法 |
| WO2001009407A1 (fr) * | 1999-08-02 | 2001-02-08 | Tokyo Electron Limited | Materiau au carbure de silice, equipement de traitement de semi-conducteurs, et procede d'elaboration de materiau au carbure de silice |
| JP2001094212A (ja) * | 1999-09-24 | 2001-04-06 | Sanyo Electric Co Ltd | 半導体素子およびその製造方法 |
| US6586819B2 (en) * | 2000-08-14 | 2003-07-01 | Nippon Telegraph And Telephone Corporation | Sapphire substrate, semiconductor device, electronic component, and crystal growing method |
| JP2002274996A (ja) | 2001-01-15 | 2002-09-25 | Ngk Insulators Ltd | エピタキシャル下地基板及びエピタキシャル基板 |
| US6461944B2 (en) * | 2001-02-07 | 2002-10-08 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Methods for growth of relatively large step-free SiC crystal surfaces |
| US6576932B2 (en) | 2001-03-01 | 2003-06-10 | Lumileds Lighting, U.S., Llc | Increasing the brightness of III-nitride light emitting devices |
| US20060005763A1 (en) | 2001-12-24 | 2006-01-12 | Crystal Is, Inc. | Method and apparatus for producing large, single-crystals of aluminum nitride |
| US7638346B2 (en) | 2001-12-24 | 2009-12-29 | Crystal Is, Inc. | Nitride semiconductor heterostructures and related methods |
| US8545629B2 (en) | 2001-12-24 | 2013-10-01 | Crystal Is, Inc. | Method and apparatus for producing large, single-crystals of aluminum nitride |
| JP3749498B2 (ja) | 2002-03-26 | 2006-03-01 | スタンレー電気株式会社 | 結晶成長用基板およびＺｎＯ系化合物半導体デバイス |
| KR100679737B1 (ko) * | 2003-05-19 | 2007-02-07 | 도시바세라믹스가부시키가이샤 | 왜곡층을 가지는 실리콘기판의 제조방법 |
| DE102004010377A1 (de) * | 2004-03-03 | 2005-09-22 | Schott Ag | Herstellung von Substratwafern für defektarme Halbleiterbauteile, ihre Verwendung, sowie damit erhaltene Bauteile |
| DE102005021099A1 (de) * | 2005-05-06 | 2006-12-07 | Universität Ulm | GaN-Schichten |
| EP1960570A2 (en) | 2005-11-28 | 2008-08-27 | Crystal Is, Inc. | Large aluminum nitride crystals with reduced defects and methods of making them |
| JP5281408B2 (ja) * | 2005-12-02 | 2013-09-04 | クリスタル・イズ，インコーポレイテッド | ドープされた窒化アルミニウム結晶及びそれを製造する方法 |
| EP2007933B1 (en) | 2006-03-30 | 2017-05-10 | Crystal Is, Inc. | Methods for controllable doping of aluminum nitride bulk crystals |
| US9034103B2 (en) | 2006-03-30 | 2015-05-19 | Crystal Is, Inc. | Aluminum nitride bulk crystals having high transparency to ultraviolet light and methods of forming them |
| EP2090680A4 (en) * | 2006-10-20 | 2011-08-17 | Panasonic Elec Works Co Ltd | SAPHIRSUBSTRATE, NITRIDE-SEMICONDUCTOR LUMINESCENE ELEMENT USING THE SAPPHIRE SUBSTRATE AND METHOD FOR PRODUCING THE NITRIDE-SULPHIDE-LUMINESCENZEL MEMBER |
| US9771666B2 (en) | 2007-01-17 | 2017-09-26 | Crystal Is, Inc. | Defect reduction in seeded aluminum nitride crystal growth |
| US8323406B2 (en) | 2007-01-17 | 2012-12-04 | Crystal Is, Inc. | Defect reduction in seeded aluminum nitride crystal growth |
| US9437430B2 (en) | 2007-01-26 | 2016-09-06 | Crystal Is, Inc. | Thick pseudomorphic nitride epitaxial layers |
| US8080833B2 (en) | 2007-01-26 | 2011-12-20 | Crystal Is, Inc. | Thick pseudomorphic nitride epitaxial layers |
| US8088220B2 (en) | 2007-05-24 | 2012-01-03 | Crystal Is, Inc. | Deep-eutectic melt growth of nitride crystals |
| JP4375497B1 (ja) | 2009-03-11 | 2009-12-02 | 住友電気工業株式会社 | Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法 |
| JP5806734B2 (ja) | 2010-06-30 | 2015-11-10 | クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. | 熱勾配制御による窒化アルミニウム大単結晶成長 |
| JP5830973B2 (ja) * | 2010-12-01 | 2015-12-09 | 三菱化学株式会社 | ＧａＮ自立基板および半導体発光デバイスの製造方法 |
| US8962359B2 (en) | 2011-07-19 | 2015-02-24 | Crystal Is, Inc. | Photon extraction from nitride ultraviolet light-emitting devices |
| EP2778649B1 (en) * | 2011-11-11 | 2022-01-05 | Kwansei Gakuin Educational Foundation | Method for manufacturing a nanometer standard prototype |
| US9822467B2 (en) * | 2011-11-15 | 2017-11-21 | Massachusetts Institute Of Technology | Methods and systems relating to the selection of substrates comprising crystalline templates for the controlled crystallization of molecular species |
| US20150280057A1 (en) | 2013-03-15 | 2015-10-01 | James R. Grandusky | Methods of forming planar contacts to pseudomorphic electronic and optoelectronic devices |
| EP3276049B1 (en) * | 2015-03-26 | 2021-03-24 | KYOCERA Corporation | Sapphire member and method for manufacturing sapphire member |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119196A (ja) * | 1985-11-18 | 1987-05-30 | Univ Nagoya | 化合物半導体の成長方法 |
| JP3026087B2 (ja) * | 1989-03-01 | 2000-03-27 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の気相成長方法 |
| WO1992022922A2 (en) * | 1991-06-12 | 1992-12-23 | Case Western Reserve University | Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers |
-
1993
- 1993-02-02 US US08/012,556 patent/US6083812A/en not_active Expired - Lifetime
-
1994
- 1994-01-31 DE DE69430550T patent/DE69430550T2/de not_active Expired - Fee Related
- 1994-01-31 EP EP94101374A patent/EP0609799B1/en not_active Expired - Lifetime
- 1994-02-02 JP JP6011203A patent/JPH0794429A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09270569A (ja) * | 1996-01-25 | 1997-10-14 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置 |
| JP2007261936A (ja) * | 1998-06-26 | 2007-10-11 | Sharp Corp | 窒化物系化合物半導体素子及びその製造方法 |
| JP2000252591A (ja) * | 1999-02-26 | 2000-09-14 | Sanyo Electric Co Ltd | 窒化物系半導体素子及びその製造方法 |
| JP2004342976A (ja) * | 2003-05-19 | 2004-12-02 | Toshiba Ceramics Co Ltd | 半導体基板の製造方法 |
| JP4557505B2 (ja) * | 2003-05-19 | 2010-10-06 | コバレントマテリアル株式会社 | 半導体基板の製造方法 |
| JP2008162888A (ja) * | 2008-01-21 | 2008-07-17 | Tdk Corp | 電子デバイス用基板 |
| WO2014119747A1 (ja) * | 2013-01-31 | 2014-08-07 | 一般財団法人電力中央研究所 | 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法、六方晶単結晶ウエハ、六方晶単結晶素子 |
| JP2014166937A (ja) * | 2013-01-31 | 2014-09-11 | Central Research Institute Of Electric Power Industry | 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法、六方晶単結晶ウエハ、六方晶単結晶素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69430550T2 (de) | 2002-11-28 |
| EP0609799B1 (en) | 2002-05-08 |
| EP0609799A3 (en) | 1997-05-02 |
| EP0609799A2 (en) | 1994-08-10 |
| US6083812A (en) | 2000-07-04 |
| DE69430550D1 (de) | 2002-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0609799B1 (en) | Improvements in heteroepitaxy by large surface steps | |
| US5915194A (en) | Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon | |
| CN100380588C (zh) | 氮化镓层的制备方法 | |
| JP5498163B2 (ja) | 多層半導体ウエハ及びその製造方法並びに素子 | |
| US7531433B2 (en) | Homoepitaxial growth of SiC on low off-axis SiC wafers | |
| US6165874A (en) | Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon | |
| US8835988B2 (en) | Hybrid monolithic integration | |
| JP4790909B2 (ja) | 横方向成長による窒化ガリウム層の製造 | |
| US5463978A (en) | Compound semiconductor and controlled doping thereof | |
| EP1724378B1 (en) | Manufacturing method for epitaxial substrate and method for unevenly distributing dislocations in group III nitride crystal | |
| TW200428652A (en) | Gallium nitride-based devices and manufacturing process | |
| US6461944B2 (en) | Methods for growth of relatively large step-free SiC crystal surfaces | |
| US20200056302A1 (en) | Elimination of Basal Plane Dislocation and Pinning the Conversion Point Below the Epilayer Interface for SiC Power Device Applications | |
| US20080146008A1 (en) | Ultra-Thin High-Quality Germanium on Silicon By Low-Temperature Epitaxy and Insulator-Capped Annealing | |
| US20100187499A1 (en) | Method for epitaxial growth and epitaxial layer structure using the method | |
| Robinson et al. | The Deposition of Silicon on Single‐Crystal Spinel Substrates | |
| JP3508356B2 (ja) | 半導体結晶成長方法及び半導体薄膜 | |
| Agnello et al. | Selective growth of silicon‐germanium alloys by atmospheric‐pressure chemical vapor deposition at low temperatures | |
| US7112243B2 (en) | Method for producing Group III nitride compound semiconductor | |
| CN116666196A (zh) | 无旋转畴的κ-Ga2O3薄膜及κ-(AlxGa1-x)2O3/κ-Ga2O3异质结的制备方法 | |
| KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
| CN115440573A (zh) | 单晶SiC/Si晶圆基底、异质结构及其制备方法 | |
| TWI550689B (zh) | 使用晶格調整晶域匹配磊晶之化合物半導體的磊晶成長方法 | |
| CN114438595B (zh) | 一种利于提高散热性的氮化镓外延生长方法 | |
| WO2009145370A1 (en) | Method for epitaxial growth |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040416 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041126 |