JP2002261011A - デバイス用多層構造基板 - Google Patents

デバイス用多層構造基板

Info

Publication number
JP2002261011A
JP2002261011A JP2001058392A JP2001058392A JP2002261011A JP 2002261011 A JP2002261011 A JP 2002261011A JP 2001058392 A JP2001058392 A JP 2001058392A JP 2001058392 A JP2001058392 A JP 2001058392A JP 2002261011 A JP2002261011 A JP 2002261011A
Authority
JP
Japan
Prior art keywords
substrate
thin film
film
diamond
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001058392A
Other languages
English (en)
Inventor
Hiroyuki Fujimori
洋行 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Ceramics Co Ltd filed Critical Toshiba Ceramics Co Ltd
Priority to JP2001058392A priority Critical patent/JP2002261011A/ja
Publication of JP2002261011A publication Critical patent/JP2002261011A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 LSIに代表されるデバイス等の形成に使用
される単結晶シリコンウエハ基板の表面を改良・改質
し、光学的特性および電気的特性に優れたデバイス用多
層構造基板を提供する。 【解決手段】 単結晶シリコンウエハ基板上に、炭化ケ
イ素薄膜、ダイヤモンド薄膜が、順次積層されてなるこ
とを特徴とするデバイス用多層構造基板を用いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、デバイス用多層構
造基板に関し、より詳細には、光通信や光デバイス、プ
ラズマディスプレイ用デバイス等に好適に用いることが
できる、光学的特性および電気的特性に優れたデバイス
用多層構造基板に関する。
【0002】
【従来の技術】ダイヤモンドは、波長域の広い光透過性
を有し、常温での化学的安定性にも優れており、耐摩耗
性・耐食性に優れていることから、従来から、光学材料
やその被覆材料等として使用されている。
【0003】また、ダイヤモンドは、そのエネルギーバ
ンドギャップが大きく(5.5eV)、また、高い熱伝
導率(20W・K/cm)および高い飽和キャリア移動
度(電子:2000cm2 /V・sec、正孔:210
0cm2 /V・sec)を有し、絶縁破壊電界強度も優
れている(107 V/cm)という特性を有する。さら
に、ダイヤモンド薄膜は、所定のドーパントを添加する
ことにより半導体化することが可能であるため、高温お
よび放射線等の下で動作する耐環境性電子デバイス、ハ
イパワーデバイス、高周波デバイス等への応用も研究さ
れている。
【0004】また、ダイヤモンド薄膜を用いた整流素子
等についても、種々の構造やその製造方法が、特開平7
−50424号公報、特開平10−95694号公報等
に開示されている。これらの従来のダイヤモンド整流素
子等は、通常、単結晶ダイヤモンド基板、単結晶ダイヤ
モンド基板上に形成されたダイヤモンドエピタキシャル
膜、または、多結晶ダイヤモンド薄膜を構成要素として
いる。
【0005】
【発明が解決しようとする課題】しかしながら、単結晶
ダイヤモンドを整流素子等のデバイス構成要素とした場
合は、現在の技術で製造できる単結晶ダイヤモンド基板
の面積が数mm2 程度と小さいため、一度に多数の素子
を製造することは困難である。さらに、単結晶ダイヤモ
ンド基板は極めて高価であり、素子の製造コストも非常
に高いという問題点もある。また、天然および高圧合成
による単結晶ダイヤモンド中には、多くの結晶欠陥が存
在するため、作製した整流素子の電気的特性は、理論的
に期待されるレベルにまでは到達していない。したがっ
て、前記整流素子等のデバイス用のダイヤモンド基板を
実用向けに製造するために、できる限り大口径の非ダイ
ヤモンドウエハ基板上に、ダイヤモンド薄膜を均質に形
成したものが検討されている。
【0006】ところが、例えば、シリコンウエハ基板上
にダイヤモンド薄膜を形成しようとした場合、ダイヤモ
ンド薄膜はシリコンウエハ基板上に付着しにくく、たと
え付着した場合であっても、ダイヤモンドは単結晶化し
ないか、あるいはまた、高配向化していないものしか得
ることができなかった。すなわち、シリコンウエハ基板
上に、直接、ダイヤモンド薄膜を成長させた場合、格子
定数、熱膨張率等、原子の結合のしやすさ等の違いによ
り、シリコンウエハ基板とダイヤモンド薄膜とが密着
(接合)した状態を保つことは困難であった。特に、格
子定数の違いから、シリコンウエハ基板上にダイヤモン
ド薄膜を良好にエピタキシャル成長させることは困難で
あり、多くの転位や欠陥が含まれていた。このため、デ
バイス形成時の熱処理や配線による金属膜の接着等によ
り、例えば、図3に模式的に示したように、ダイヤモン
ド薄膜23とシリコンウエハ基板21との間に剥離aが
生じたり、ダイヤモンド薄膜23に割れbが生じ、実用
的なデバイス用基板を得ることができなかった。
【0007】近年、ダイヤモンド薄膜合成技術の進歩に
伴い、多結晶ダイヤモンドの薄膜に関しては、直径4イ
ンチ程度の非ダイヤモンド基板上に密着(接合)させる
ことが可能となった。しかしながら、多結晶ダイヤモン
ド薄膜は、多数の粒界と結晶欠陥を含むものであるだけ
でなく、表面平坦度が低く、高配向化された薄膜を得る
ことはほとんど不可能であるため、このダイヤモンド被
膜基板をデバイス用として実用に供することは困難であ
る。
【0008】一方、単結晶シリコンウエハ基板上に単結
晶炭化ケイ素薄膜を成長させたものは、特開平10−2
97998号公報、特開平9−52798号公報等にも
開示されており、実用化されている。これらの炭化ケイ
素被膜シリコンウエハ基板は、炭化ケイ素が大きいエネ
ルギーバンドギャップを有し、化学的安定性、耐環境性
に優れた半導体材料であることから、炭化ケイ素薄膜を
デバイスとして利用する目的で製造されている。
【0009】しかしながら、炭化ケイ素の上記のような
優れた特性に鑑み、シリコン基板も併せて、デバイス形
成に活用することはなされておらず、また、前記炭化ケ
イ素薄膜上に、さらに、ダイヤモンド薄膜や他の半導体
物質の薄膜を積層することも行われていなかった。とこ
ろが、炭化ケイ素自体は光デバイスとしての応答ができ
ないため、例えば、エレクトロルミネッセンス等の発光
現象を組み合わせた光・電子デバイスを形成するために
は、別の新たなデバイスを組み合わせて用いなければな
らなかった。
【0010】そこで、本発明者は、上記のような課題を
解決するため、鋭意研究を重ねた結果、単結晶シリコン
ウエハ基板上に、例えば、炭化ケイ素のエピタキシャル
膜を形成し、さらにその上に、ダイヤモンドのエピタキ
シャル膜を成長させて多層構造のシリコンウエハ基板と
することにより、後のデバイス形成工程における熱処理
や配線時の金属膜の接着等による基板の割れや剥離が発
生することなく、良好な光学的特性および電気的特性を
発揮するデバイスの形成が可能であるという知見を得
た。そして、この知見に基づき、本発明を完成するに至
った。
【0011】したがって、本発明は、LSIに代表され
るデバイス等の形成に使用される単結晶シリコンウエハ
基板の表面を改良・改質し、光学的特性および電気的特
性に優れたデバイス用多層構造基板を提供することを目
的とするものである。
【0012】
【課題を解決するための手段】本発明に係るデバイス用
多層構造基板は、単結晶シリコンウエハ基板上に、炭化
ケイ素薄膜、ダイヤモンド薄膜が、順次積層されてなる
ことを特徴とする。本発明は、ダイヤモンド薄膜が、炭
化ケイ素薄膜を介して、シリコンウエハ基板上に積層さ
れていることに構成上の特徴を有しており、ダイヤモン
ド層とシリコン層との両層の間に、炭化ケイ素層が形成
されることにより、各層間の密着性が良好となる。
【0013】前記デバイス用多層構造基板においては、
単結晶シリコンウエハ基板、炭化ケイ素薄膜、ダイヤモ
ンド薄膜のいずれにも、ドーパントが添加されているこ
とが好ましい。このように、シリコンウエハ基板、炭化
ケイ素薄膜、ダイヤモンド薄膜のそれぞれに、ドーパン
トの種類、濃度等の条件を適宜コントロールしてドーピ
ングすることにより、各種デバイスおよびデバイス構造
に適応したエネルギーバンドギャップを選択して使用す
ることが可能である。
【0014】また、前記炭化ケイ素薄膜は、エピタキシ
ャル膜または高配向性膜であることが好ましい。このよ
うな膜により構成される基板を用いることにより、形成
されるデバイスの性能および歩留の向上を図ることがで
きる。
【0015】同様に、前記ダイヤモンド薄膜も、エピタ
キシャル膜または高配向性膜であることが好ましい。
【0016】さらに、前記単結晶シリコンウエハ基板
は、該基板上にシリコンエピタキシャル膜が形成された
ものであることが好ましい。基板上に、炭化ケイ素のエ
ピタキシャル膜または高配向性膜を形成するために、よ
り好ましい態様であり、また、シリコンウエハ基板と炭
化ケイ素薄膜との密着性も良好となる。
【0017】また、前記単結晶シリコンウエハ基板の代
わりに、絶縁性基板上に単結晶シリコン薄膜を形成した
(SOI)ウエハ基板を用いることもできる。SOIウ
エハ基板を用いることにより、シリコン酸化膜を含む5
層構造のデバイス用基板を容易に作製することが可能と
なる。
【0018】
【発明の実施の形態】以下、本発明について、より詳細
に説明する。本発明に係るデバイス用多層構造基板は、
基本構造としては、図1に示したように、シリコン(S
i)基板1と、前記シリコン基板1上に積層された炭化
ケイ素(SiC)薄膜2と、さらに、前記炭化ケイ素薄
膜2上に積層されたダイヤモンド(C)薄膜3との三層
構造からなる。なお、本発明においては、炭化ケイ素薄
膜2は、六方晶系、すなわち、β型結晶構造からなるも
のである。
【0019】シリコンとダイヤモンドは、ともに結晶系
が立方晶系に属するが、その格子定数(a0 )は、シリ
コン(Si)が5.43070Åであるのに対して、ダ
イヤモンド(C)は3.56679Åであり、両者の差
が大きく、上述のとおり、単結晶シリコン上に直接、単
結晶ダイヤモンドを積層することは、非常に困難であ
る。また、炭化ケイ素は、シリコンとほぼ同等の熱膨張
率を有し、β型結晶の場合、シリコンおよびダイヤモン
ドと同じ立方晶系に属し、その格子定数は、4.359
6Åであり、両者のほぼ中間の値を有する。したがっ
て、ダイヤモンド層とシリコン層との両層の間に、炭化
ケイ素層が形成されることにより、各層間の密着性が良
好となり、デバイス形成工程等における熱処理や配線時
の金属膜の接着等による熱衝撃に対しても、薄膜に、割
れや剥離を生じることがない。
【0020】本発明におけるシリコン基板としては、単
結晶シリコンウエハが用いられる。基板をシリコンウエ
ハとすることによって、既存の半導体用シリコンウエハ
基板と同等のサイズの多層構造基板を製造することがで
きる。したがって、基板サイズを必要に応じて、適宜選
択することができるため、実質的にサイズ上の制約がな
くなり、製造コストの低下にもつながる。
【0021】また、基板となるシリコンウエハの種類と
しては、特に限定されるものではないが、例えば、チョ
クラルスキー(CZ)法、フローティングゾーン(F
Z)法等により得られた単結晶シリコンインゴットをウ
エハ状にスライスし、所定の加工を施した半導体用シリ
コンウエハを用いることができる。この場合、シリコン
ウエハ基板上に、炭化ケイ素のエピタキシャル膜または
高配向性膜を形成するためには、特に、シリコンウエハ
基板が一般的なプライム・ウエハである場合は、少なく
とも、その基板の薄膜形成面は鏡面研磨仕上げ加工が施
され、さらに、該表面近傍を無欠陥(DZ)化する酸素
析出熱処理や水素ガス中熱処理を施したウエハ(例え
ば、DZ−Gウエハ、Hi−ウエハ)等を使用すること
が好ましい。
【0022】前記シリコンウエハ基板上に、炭化ケイ素
薄膜およびダイヤモンド薄膜を積層させる方法として
は、例えば、常圧化学気相成長(常圧CVD)、減圧C
VD(LPCVD)、光CVD、プラズマCVD、有機
金属CVD(MOCVD)等のCVD法、スパッタリン
グ、真空蒸着等の物理気相成長(PVD)法等を挙げる
ことができる。
【0023】本発明に係るデバイス用多層構造基板にお
いては、単結晶シリコンウエハ基板、炭化ケイ素薄膜、
ダイヤモンド薄膜のいずれにも、ドーパントを添加する
ことが好ましい。各層にドーピングすることにより、各
層のドーパント濃度が安定化され、各種の新デバイスお
よびデバイス構造に対応して、所望の使用エネルギーバ
ンドギャップを容易に選択することができる。
【0024】添加されるドーパントとしては、例えば、
アンチモン(Sb)、ヒ素(As)、リン(P)等のド
ナー(Pドーパント)、また、ガリウム(Ga)、ホウ
素(B)等のアクセプタ(Nドーパント)等を挙げるこ
とができる。そして、ドーピングは、イオン注入法等に
より、シリコンウエハ基板の準備段階、炭化ケイ素薄膜
成長後の段階およびダイヤモンド薄膜成長後の段階の各
段階において、ドーパントの種類、濃度等の条件を適宜
コントロールしてドーピングすることが好ましい。
【0025】前記シリコンウエハ基板上に形成される炭
化ケイ素薄膜およびダイヤモンド薄膜は、ともに、エピ
タキシャル膜または高配向性膜であることが好ましい。
このような膜により構成される基板を用いることによ
り、形成されるデバイスの性能および歩留の向上を図る
ことができる。本発明においては、図2(a)に模式的
に示したように、例えば、結晶方位[100]を有する
単結晶シリコンウエハ基板11上に、同じ[100]の
結晶方位を有する炭化ケイ素(β型)エピタキシャル膜
または高配向性膜12を形成する。次いで、この炭化ケ
イ素薄膜12上に、ダイヤモンドのエピタキシャル膜ま
たは高配向性膜13を成長させる。同様に、図2(b)
には、結晶方位[111]を有する単結晶シリコンウエ
ハ基板11’上に、同じ[100]の結晶方位を有する
炭化ケイ素(β型)エピタキシャル膜または高配向性膜
12’を形成し、次いで、ダイヤモンドのエピタキシャ
ル膜または高配向性膜13’を成長させた場合を模式的
に示した。
【0026】エピタキシャル膜とは、単結晶基板結晶上
に、その単結晶の方位に対して一定の配向性を有する結
晶の層を成長させた薄膜であり、特に、本発明の場合の
ように、単結晶シリコンウエハ基板上に炭化ケイ素エピ
タキシャル膜を成長させたり、炭化ケイ素薄膜上にダイ
ヤモンドエピタキシャル膜を成長させる等、基板結晶と
成長薄膜結晶とが異種の場合は、ヘテロエピタキシャル
成長という。また、本発明でいう高配向性膜とは、その
形成された膜面積の80%以上が、例えば、[10
0]、[111]等の一定の結晶方位を有するものであ
る。エピタキシャル成長または高配向成長は、一般的に
は、CVD法、分子線エピタキシャル(MBE)法等に
より行われる。
【0027】前記エピタキシャル成長では、基板やその
近傍に存在する結晶欠陥等に対応して、結晶が成長する
傾向が特に強いため、良好なエピタキシャル膜を成長さ
せるためには、基板表面が平坦かつ平滑であり、表面近
傍に結晶欠陥等がない単結晶基板を使用することが好ま
しい。
【0028】また、使用する単結晶基板は、基板表面お
よびその近傍に、過剰な酸素を含まないことが好まし
い。このような過剰な酸素は、形成される薄膜における
酸素誘導積層欠陥(OSF)等の原因となるからであ
る。したがって、本発明においては、酸素濃度が1016
atoms/cm3 程度以下の低酸素シリコン基板を用
いることが好ましい。
【0029】さらに、良好な炭化ケイ素エピタキシャル
膜を形成するためには、炭化ケイ素とシリコンの界面に
生じる結晶格子の不整合による炭化ケイ素の結晶性の劣
化や結晶表面のホモロジーの悪化を回避するために、予
めシリコンウエハ基板の表面を、例えば、炭化水素等の
炭素を含んだ雰囲気中で炭化する等により、100Å程
度の炭化膜を形成しておくことが、より好ましい。
【0030】また、薄膜形成用基板としては、単結晶シ
リコンウエハ基板上にシリコンエピタキシャル膜をCV
D法等により成長させたエピタキシャルウエハ、あるい
はまた、単結晶シリコンウエハ基板の代わりに、絶縁性
基板上に単結晶シリコン薄膜を形成した(SOI)ウエ
ハ基板を用いることができる。特に、薄膜形成用基板と
して、SOIウエハを使用する場合は、シリコン酸化膜
を含む5層構造のデバイス用基板を容易に作製すること
が可能となる。
【0031】さらに、シリコンウエハ基板上に形成され
る炭化ケイ素薄膜およびダイヤモンド薄膜は、各薄膜の
成長時間等の成膜条件をコントロールして、各膜厚を変
化させることにより、C−MOS等のスタック構造だけ
でなく、トレンチ構造のLSI等のデバイスにも適用す
ることができるデバイス用多層構造基板を得ることがで
きる。
【0032】形成される炭化ケイ素薄膜とダイヤモンド
薄膜の各膜厚は、形成するデバイスまたはその構造に対
応して適宜設定されるが、デバイス構造がスタック構造
の場合は、通常、炭化ケイ素薄膜の膜厚は0.05〜2
μm、ダイヤモンド薄膜の膜厚は0.05〜2μmであ
る。また、デバイス構造がトレンチ構造の場合は、通
常、炭化ケイ素薄膜の膜厚は0.5〜5μm、ダイヤモ
ンド薄膜の膜厚は0.5〜5μmである。
【0033】本発明に係るデバイス用多層構造基板は、
最表層がダイヤモンド薄膜であるため、エレクトロルミ
ネッセンスや他の発光現象との組み合わせにより、直
接、光通信や光デバイス、さらに、プラズマディスプレ
イ用デバイスとして使用することができるため、エネル
ギーロスを大幅に削減することができる。また、前記発
光現象等を利用することにより、デバイス形成工程にお
ける不良箇所をその発光状態等から検出することができ
るという利点も有する。このため、デバイス形成工程で
の品質管理や評価解析を容易に行うことができる。
【0034】
【実施例】以下、本発明を実施例に基づいてさらに具体
的に説明するが、本発明は下記の実施例により制限され
るものではない。 [実施例]直径5インチのFZ法単結晶シリコンミラー
ウエハ基板(結晶方位[100]、PドープN型ウエ
ハ、格子間酸素濃度1×1016atoms/cm3 )を
アセチレン−水素気流中、減圧下にて、800〜130
0℃で炭化処理した後、枚葉式エピタキシャル気相成長
装置を用いて、該炭化処理されたウエハ基板上に膜厚1
μmのβ−炭化ケイ素エピタキシャル膜を形成した。そ
して、このβ−炭化ケイ素エピタキシャル膜に、ホウ素
をイオン注入してP型とした後、この基板をマイクロ波
プラズマCVD装置に入れ、メタン−水素ガス気流中、
300〜600℃でエピタキシャル気相成長させること
により、前記炭化ケイ素薄膜上に、膜厚2μmのダイヤ
モンド薄膜を形成した。
【0035】このダイヤモンド薄膜を、電子顕微鏡で観
察したところ、この膜面積の70%が、結晶方位[10
0]のダイヤモンド結晶によりで覆われていることが判
明した。また、このダイヤモンド薄膜の断面写真から、
膜の表面平坦度は±50nmであることが認められた。
【0036】[比較例]実施例1で用いたものと同様の
FZ法単結晶シリコンミラーウエハ基板を、マイクロ波
プラズマCVD装置に入れ、メタン−水素ガス気流中、
種々の条件下にて、エピタキシャル気相成長により、基
板上に直接、ダイヤモンドの高配向性膜を形成すること
を試みたが、いずれの場合も、薄膜の剥離や割れが数多
く発生し、しかも、ランダム配向の微細多結晶膜しか得
ることができなかった。
【0037】
【発明の効果】以上のように、本発明に係るデバイス用
多層構造基板は、光学的特性および電気的特性に優れて
いるため、各種新デバイスおよび新デバイス構造に対応
することができる。すなわち、本発明に係るデバイス用
多層構造基板は、エレクトロルミネッセンスや発光現象
等との組み合わせにより、直接、光通信や光デバイス、
プラズマディスプレイ用デバイスとして使用することが
できるため、エネルギーロスを大幅に削減することがで
きる。
【図面の簡単な説明】
【図1】本発明に係るデバイス用多層構造基板の基本構
造を示す概略断面図である。
【図2】(a)は、本発明に係るデバイス用多層構造基
板において、結晶方位[100]の場合の結晶配向を模
式的に示した断面図であり、(b)は、本発明に係るデ
バイス用多層構造基板において、結晶方位[111]の
場合の結晶配向を模式的に示した断面図である。
【図3】シリコンウエハ基板に、直接、ダイヤモンド薄
膜を形成した場合の模式的な断面図である。
【符号の説明】
1、21 シリコン基板 2 炭化ケイ素薄膜 3、23 ダイヤモンド薄膜 11、11’ シリコン基板 12、12’ 炭化ケイ素エピタキシャル膜または高配
向性膜 13、13’ ダイヤモンドエピタキシャル膜または高
配向性膜 a 剥離 b 割れ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 単結晶シリコンウエハ基板上に、炭化ケ
    イ素薄膜、ダイヤモンド薄膜が、順次積層されてなるこ
    とを特徴とするデバイス用多層構造基板。
  2. 【請求項2】 前記単結晶シリコンウエハ基板、前記炭
    化ケイ素薄膜、前記ダイヤモンド薄膜のいずれにも、ド
    ーパントが添加されていることを特徴とする請求項1記
    載のデバイス用多層構造基板。
  3. 【請求項3】 前記炭化ケイ素薄膜が、エピタキシャル
    膜または高配向性膜であることを特徴とする請求項1ま
    たは請求項2記載のデバイス用多層構造基板。
  4. 【請求項4】 前記ダイヤモンド薄膜が、エピタキシャ
    ル膜または高配向性膜であることを特徴とする請求項1
    から請求項3までのいずれかに記載のデバイス用多層構
    造基板。
  5. 【請求項5】 前記単結晶シリコンウエハ基板は、該基
    板上にシリコンエピタキシャル膜が形成されたものであ
    ることを特徴とする請求項1から請求項4までのいずれ
    かに記載のデバイス用多層構造基板。
  6. 【請求項6】 前記単結晶シリコンウエハ基板の代わり
    に、絶縁性基板上に単結晶シリコン薄膜を形成した(S
    OI)ウエハ基板を用いることを特徴とする請求項1か
    ら請求項5までのいずれかに記載のデバイス用多層構造
    基板。
JP2001058392A 2001-03-02 2001-03-02 デバイス用多層構造基板 Withdrawn JP2002261011A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001058392A JP2002261011A (ja) 2001-03-02 2001-03-02 デバイス用多層構造基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001058392A JP2002261011A (ja) 2001-03-02 2001-03-02 デバイス用多層構造基板

Publications (1)

Publication Number Publication Date
JP2002261011A true JP2002261011A (ja) 2002-09-13

Family

ID=18918119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001058392A Withdrawn JP2002261011A (ja) 2001-03-02 2001-03-02 デバイス用多層構造基板

Country Status (1)

Country Link
JP (1) JP2002261011A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060113450A (ko) * 2005-04-27 2006-11-02 키니크 컴퍼니 다이아몬드 기판 및 이의 제조 방법
JP2007095975A (ja) * 2005-09-29 2007-04-12 National Institute Of Advanced Industrial & Technology ダイヤモンドパワー半導体デバイス及びその製造方法
JP2018203587A (ja) * 2017-06-07 2018-12-27 株式会社Sumco 窒化物半導体基板の製造方法および窒化物半導体基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060113450A (ko) * 2005-04-27 2006-11-02 키니크 컴퍼니 다이아몬드 기판 및 이의 제조 방법
JP2007095975A (ja) * 2005-09-29 2007-04-12 National Institute Of Advanced Industrial & Technology ダイヤモンドパワー半導体デバイス及びその製造方法
JP2018203587A (ja) * 2017-06-07 2018-12-27 株式会社Sumco 窒化物半導体基板の製造方法および窒化物半導体基板

Similar Documents

Publication Publication Date Title
JP5498163B2 (ja) 多層半導体ウエハ及びその製造方法並びに素子
US6083812A (en) Heteroepitaxy by large surface steps
US9200379B2 (en) Base material for growing single crystal diamond and method for producing single crystal diamond substrate
US9748410B2 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
US20130220214A1 (en) Base material for growing single crystal diamond and method for producing single crystal diamond substrate
JP2008290898A (ja) 低抵抗率炭化珪素単結晶基板
JPH06216050A (ja) 単結晶炭化ケイ素層を有するウエーハの製造方法
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
KR100611108B1 (ko) 박막 형성 방법
Weeks et al. Undoped and doped GaN thin films deposited on high-temperature monocrystalline AlN buffer layers on vicinal and on-axis α (6H)–SiC (0001) substrates via organometallic vapor phase epitaxy
JP2023519162A (ja) SiCでできたキャリア基板の上に単結晶SiCでできた薄層を備える複合構造を製造するための方法
JPH0513342A (ja) 半導体ダイヤモンド
JP3628079B2 (ja) 炭化珪素薄膜製造方法並びに炭化珪素薄膜および積層基板
KR100288473B1 (ko) 단결정탄화규소 및 그 제조방법
KR102161547B1 (ko) 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법
TW201816204A (zh) 使用熱匹配基板的磊晶氮化鎵材料的生長
JP2002299267A (ja) 半導体基板の製造方法
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
US7112243B2 (en) Method for producing Group III nitride compound semiconductor
JP2002261011A (ja) デバイス用多層構造基板
JP2004039766A (ja) 3C−SiC半導体又はGaN半導体と、その製造方法
WO2023063278A1 (ja) 窒化物半導体基板及びその製造方法
WO2023119916A1 (ja) 窒化物半導体基板および窒化物半導体基板の製造方法
Chubenko et al. Porous silicon as substrate for epitaxial films growth
WO2023100540A1 (ja) 窒化物半導体基板及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091106