JP2007095975A - ダイヤモンドパワー半導体デバイス及びその製造方法 - Google Patents
ダイヤモンドパワー半導体デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP2007095975A JP2007095975A JP2005283156A JP2005283156A JP2007095975A JP 2007095975 A JP2007095975 A JP 2007095975A JP 2005283156 A JP2005283156 A JP 2005283156A JP 2005283156 A JP2005283156 A JP 2005283156A JP 2007095975 A JP2007095975 A JP 2007095975A
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- power semiconductor
- semiconductor device
- thin film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】電極とダイヤモンド薄膜を設けた基板からなり、デバイス領域が非エピタキシャル膜及び成長丘状ヒロックの異常成長領域のないダイヤモンド薄膜上に形成されるダイヤモンドパワー半導体デバイス。エピタキシャルダイヤモンド薄膜の異常成長粒子や成長丘などの結晶欠陥を検査し、これを避けて電極用パターンを形成する。
【選択図】 図2
Description
本発明によるダイヤモンドパワー半導体デバイスは、高電圧を扱う機器の小型化および低消費電力化が実現でき、既存のシリコンやSiCのダイオードに置き換わるばかりでなく、新たな高電圧を用いる産業分野への展開が期待される。
材料的観点からは、絶縁破壊電圧の高い材料が有望であり、4HSiC、6HSiCなどの炭化珪素や窒化ガリウムやアルミニウム窒化ガリウムなどの窒化物及びそれらを組み合わせた材料系、ダイヤモンドやナノ結晶ダイヤモンドなどの炭素系材料の探索や開発がおこなわれている。 一方、ダイヤモンドは、バンドギャップが5.5eVと広く、熱伝導性、絶縁破壊耐圧、耐熱性などに極めて優れた特性を有し、炭化珪素や窒化ガリウムに比べてさらに優れた材料であると示唆されており(非特許文献1参照)、 材料特性を考慮してパワー半導体としての性能指数を比較した数値では、3倍以上の数値を示されている。
一方、ショットキー電極及びオーミック電極が同一平面上にあり、プレーナ構造を有するダイヤモンドショットーバリアダイオードを作成した場合も、異常成長粒子や成長丘が、n値の劣化に影響を与えられることが示されている(非特許文献3参照)が、最も重要なリーク電流特性に及ぼす影響や、その原因や改善策については未だ検討されていない。
IEEE Electron Device Letters, 25,298 (2004) W.Huang et al, 17thInt`l Symp.Power Semicond.Devices and IC`s, Proc.p319 (2005) S.Yamanaka et al. J.Appl. Phys. 84,6095(1998)
本発明者は、これまでの知見とは異なる立場で、ダイヤモンドの欠陥が重要特性であるリーク電流に及ぼす影響を検討した結果、その改善のための特性を有するダイヤモンドの構造、すなわち、非エピタキシャル異常成長粒及びピラミッド状成長丘など異常成長した結晶欠陥を含まないダイヤモンド面に形成されたダイヤモンドが初期の目的を達成できることを見出した。本発明は、ダイヤモンドパワー半導体デバイス及びその製造方法を提供する。
本発明のダイヤモンドパワー半導体デバイスは、結晶欠陥をも含むデバイスではなく、結晶欠陥を全く含まない領域にデバイス動作領域を有するダイヤモンドパワー半導体デバイスである。
すなわち、本発明は、電極とダイヤモンド薄膜を設けた基板からなり、デバイス領域が非エピタキシャル膜及び成長丘状ヒロックの異常成長領域のないダイヤモンド薄膜上に形成されることを特徴とするダイヤモンドパワー半導体デバイスである。
また、本発明は、ダイヤモンド薄膜を、p型もしくはn型として形成することができる不純物を添加したダイヤモンド薄膜とすることができる。
さらに、本発明は、n型を形成することができる不純物をリンとすることができる。
また、本発明は、p型を形成することができる不純物をホウ素とすることができる。
さらに、本発明は、基板上に、マイクロ波CVD法により、エピタキシャルダイヤモンド薄膜を作成し、当該エピタキシャルダイヤモンド薄膜上に、電極を形成するに際し、予めエピタキシャルダイヤモンド薄膜の異常成長粒子や成長丘などの結晶欠陥を検査し、これを避けて電極用パターンを形成することを特徴とするダイヤモンパワー半導体デバイスの製造方法である。
さらにまた、本発明では、マイクロ波CVD法により、エピタキシャルダイヤモンド薄膜を作成するに際して、n型若しくはp型を形成することができる不純物を添加することができる。
また、本発明は、高濃度ホウ素添加ダイヤモンド単結晶の上に、マイクロ波CVD法で形成した低濃度ホウ素添加ホモエピタキシャルダイヤモンド薄膜を用い、高濃度ホウ素添加ダイヤモンド側にオーミック電極形成し、次いで、基板上面の低濃度ホウ素添加ダイヤモンド薄膜側にショットキー電極を形成するに際し、このショットキー電極形成の際、予めエピタキシャルダイヤモンド薄膜の異常成長粒子や成長丘などの結晶欠陥を検査し、これを避けてショットキー電極用パターンを形成することができる。
さらに、本発明は、パワー半導体デバイスの中で、p及びn電極が上面および下面に分かれて配置されている縦型構造を有するダイヤモンドpinダイオードである。
また、本発明は、パワー半導体デバイスの中で、p型もしくはn型の半導体をドリフト層として利用する縦型構造を有するダイヤモンドMOSトランジスタである。
さらに、本発明は、パワー半導体デバイスの中で、p型とn型の半導体を4層に積層した縦型構造を有するダイヤモンドサイリスタである。
本発明のパワー半導体デバイスの種類としては、ショットキー電極が上面、オーミック電極が下面にあり縦型構造を有するダイヤモンドショットキーバリアダイオードが例として挙げられる。またダイオードとして、p及びn電極が上面および下面に分かれて配置されている縦型構造を有するpinダイオードが挙げられる。さらには、縦型構造を有するp型もしくはn型のMOSトランジスタ、p型とn型の半導体を4層に積層したサイリスタなどが挙げられる。
また本発明は、電極とダイヤモンド薄膜を設けた基板からなり、デバイス領域が非エピタキシャル膜及び成長丘状ヒロックの異常成長領域のないダイヤモンド薄膜上に形成されることを特徴とするダイヤモンドパワー半導体デバイスの製造方法である。結晶欠陥を含まないデバイス作製のための手法としては、予めダイヤモンド基板上の結晶欠陥を検査して、結晶欠陥の位置について、座標指定を行うことが望ましいが、結晶欠陥の位置を記憶させさせできれば、座標指定に限らずどのような方法でもよい。具体的には、欠陥サイズはサブμから数十μmであるので、光学顕微鏡にてレーザーを用いた光学的欠陥検査装置を用いてもよいし、反射X線トポグラフィーによるマッピング、カソードルミネッセンスによるマッピング(430nmのバンドA発光を評価)、フォトルミネッセンスによるマッピングなどを用いることができ、この部分を除いてダイヤモンドパワー半導体を作成する。
当該デバイスの動作領域のマスクパターン作製工程において指定座標を回避してパターン形成することが望ましい。
試料としては、高濃度ホウ素添加ダイヤモンド単結晶の上に、マイクロ波CVD法反応槽内の炭素に対するホウ素の濃度が100ppmで1μm形成した低濃度ホウ素添加ホモエピタキシャルダイヤモンド薄膜を用いた。
アクセプタ濃度は1.5×1015/cm3であった。基板裏面の高濃度ホウ素添加ダイヤモンド側にTi/Pt/Auオーミック電極形成し、合金化アニールを実施した。その次に基板上面の低濃度ホウ素添加ダイヤモンド薄膜側に、30μmのショットキー電極をPtで形成した。このショットキー電極形成の際、予めエピタキシャルダイヤモンド薄膜の異常成長粒子や成長丘などの結晶欠陥を検査し、これを避けてショットキー電極用パターンを形成して作製した。このデバイスを測定したところ、逆方向電流は5×10-8A/cm2以下であり、極めて少ないリーク電流であった(図2参照)。
比較検討のため、実施例と同様に、ショットキーバリアダイオードを例に取り上げた。試料としては、高濃度ホウ素添加ダイヤモンド単結晶の上に、マイクロ波CVD法反応槽内の炭素に対するホウ素の濃度が100ppmで1μm形成した低濃度ホウ素添加ホモエピタキシャルダイヤモンド薄膜を用いた。アクセプタ濃度は1.5×1015/cm3であった。基板裏面の高濃度ホウ素添加ダイヤモンド側にTi/Pt/Auオーミック電極形成し、合金化アニールを実施した。その次に基板上面の低濃度ホウ素添加ダイヤモンド薄膜側に、30μmのショットキー電極をPtで形成した。このショットキー電極形成の際、予めエピタキシャルダイヤモンド薄膜の異常成長粒子や成長丘などの結晶欠陥を検査し、前者の異常成長粒子が1個存在する領域上にショットキー電極用パターンを形成して作製した。このデバイスを測定したところ、逆方向電流は5×10-4A/cm2以上であり、従来技術で報告されている非特許文献2記載のものと同程度の大きなリーク電流を観測した(図3参照)。
比較検討のため、実施例と同様に、ショットキーバリアダイオードを例に取り上げた。試料としては、高濃度ホウ素添加ダイヤモンド単結晶の上に、マイクロ波CVD法反応槽内の炭素に対するホウ素の濃度が100ppmで1μm形成した低濃度ホウ素添加ホモエピタキシャルダイヤモンド薄膜を用いた。アクセプタ濃度は1.5×1015/cm3であった。基板裏面の高濃度ホウ素添加ダイヤモンド側にTi/Pt/Auオーミック電極形成し、合金化アニールを実施した。その次に基板上面の低濃度ホウ素添加ダイヤモンド薄膜側に、30μmのショットキー電極をPtで形成した。このショットキー電極形成の際、予めエピタキシャルダイヤモンド薄膜の異常成長粒子や成長丘などの結晶欠陥を検査し、後者の成長丘が1個存在する領域上にショットキー電極用パターンを形成して作製した。このデバイスを測定したところ、逆方向電流は5×10-5A/cm2以上であり、従来技術で報告されている非特許文献2記載のものと同程度の大きなリーク電流を観測した(図4参照)。
Claims (11)
- 電極とダイヤモンド薄膜を設けた基板からなり、デバイス領域が非エピタキシャル膜及び成長丘状ヒロックの異常成長領域のないダイヤモンド薄膜上に形成されることを特徴とするダイヤモンドパワー半導体デバイス。
- ダイヤモンド薄膜が、p型もしくはn型を形成することができる不純物を添加したダイヤモンド薄膜を具備する請求項1に示したダイヤモンドパワー半導体デバイス。
- n型を形成することができる不純物がリンである請求項2に記載したダイヤモンドパワー半導体デバイス。
- p型を形成することができる不純物がホウ素である請求項2に記載したダイヤモンドパワー半導体デバイス。
- 基板上に、マイクロ波CVD法により、エピタキシャルダイヤモンド薄膜を作成し、当該エピタキシャルダイヤモンド薄膜上に、電極を形成するに際し、予めエピタキシャルダイヤモンド薄膜の異常成長粒子や成長丘などの結晶欠陥を検査し、これを避けて電極用パターンを形成することを特徴とするダイヤモンパワー半導体デバイスの製造方法。
- マイクロ波CVD法により、エピタキシャルダイヤモンド薄膜を作成するに際して、n型若しくはp型を形成することができる不純物を添加する特徴とする請求項5のダイヤモンパワー半導体デバイスの製造方法。
- 請求項1ないし請求項4に記載のダイヤモンドパワー半導体デバイスにおいて、ショットキー電極が上面、オーミック電極が下面にあり縦型構造を有することを特徴とするダイヤモンドショットーバリアダイオード。
- 高濃度ホウ素添加ダイヤモンド単結晶の上に、マイクロ波CVD法で形成した低濃度ホウ素添加ホモエピタキシャルダイヤモンド薄膜を用い、高濃度ホウ素添加ダイヤモンド側にオーミック電極を形成し、次いで、基板上面の低濃度ホウ素添加ダイヤモンド薄膜側に、ショットキー電極を形成するに際し、このショットキー電極形成の際、予めエピタキシャルダイヤモンド薄膜の異常成長粒子や成長丘などの結晶欠陥を検査し、これを避けてショットキー電極用パターンを形成することを特徴とするダイヤモンドショットーバリアダイオードの製造方法。
- 請求項1に記載のパワー半導体デバイスの中で、p及びn電極が上面および下面に分かれて配置されている縦型構造を有するダイヤモンドpinダイオード。
- 請求項1に記載のパワー半導体デバイスの中で、p型もしくはn型の半導体をドリフト層として利用する縦型構造を有するダイヤモンドMOSトランジスタ。
- 請求項1に記載のパワー半導体デバイスの中で、p型とn型の半導体を4層に積層した縦型構造を有するダイヤモンドサイリスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005283156A JP2007095975A (ja) | 2005-09-29 | 2005-09-29 | ダイヤモンドパワー半導体デバイス及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005283156A JP2007095975A (ja) | 2005-09-29 | 2005-09-29 | ダイヤモンドパワー半導体デバイス及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007095975A true JP2007095975A (ja) | 2007-04-12 |
Family
ID=37981313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005283156A Pending JP2007095975A (ja) | 2005-09-29 | 2005-09-29 | ダイヤモンドパワー半導体デバイス及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007095975A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054641A (ja) * | 2007-08-23 | 2009-03-12 | National Institute Of Advanced Industrial & Technology | 高出力ダイヤモンド半導体素子 |
JP2009059798A (ja) * | 2007-08-30 | 2009-03-19 | Sumitomo Electric Ind Ltd | ダイヤモンド電子素子の製造方法 |
WO2009088081A1 (ja) * | 2008-01-09 | 2009-07-16 | Rohm Co., Ltd. | 半導体装置及びその製造方法 |
JP2010098262A (ja) * | 2008-10-20 | 2010-04-30 | Sumitomo Electric Ind Ltd | ダイヤモンド電子素子、及び、ダイヤモンド電子素子の製造方法 |
JP4879370B1 (ja) * | 2011-03-07 | 2012-02-22 | 三菱電機株式会社 | 車両用制御装置 |
CN104916586A (zh) * | 2014-03-14 | 2015-09-16 | 株式会社东芝 | 半导体装置的制造方法 |
JP2018163916A (ja) * | 2017-03-24 | 2018-10-18 | パナソニックIpマネジメント株式会社 | 半導体装置およびその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002170784A (ja) * | 2000-12-01 | 2002-06-14 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2002261011A (ja) * | 2001-03-02 | 2002-09-13 | Toshiba Ceramics Co Ltd | デバイス用多層構造基板 |
JP2004079980A (ja) * | 2002-08-13 | 2004-03-11 | Takeshi Okano | ダイヤモンドを用いた高耐圧・高耐熱・高周波用パワーデバイス |
JP2004207272A (ja) * | 2002-12-20 | 2004-07-22 | Kobe Steel Ltd | ダイヤモンド電子素子 |
JP2004292172A (ja) * | 2003-02-04 | 2004-10-21 | Mitsubishi Materials Corp | ダイヤモンド単結晶基材及びその製造方法 |
JP2005112641A (ja) * | 2003-10-03 | 2005-04-28 | Sumitomo Electric Ind Ltd | 窒化物半導体基板および窒化物半導体基板の製造方法 |
WO2005053029A1 (ja) * | 2003-11-25 | 2005-06-09 | Sumitomo Electric Industries, Ltd. | ダイヤモンドn型半導体、その製造方法、半導体素子、及び電子放出素子 |
-
2005
- 2005-09-29 JP JP2005283156A patent/JP2007095975A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002170784A (ja) * | 2000-12-01 | 2002-06-14 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2002261011A (ja) * | 2001-03-02 | 2002-09-13 | Toshiba Ceramics Co Ltd | デバイス用多層構造基板 |
JP2004079980A (ja) * | 2002-08-13 | 2004-03-11 | Takeshi Okano | ダイヤモンドを用いた高耐圧・高耐熱・高周波用パワーデバイス |
JP2004207272A (ja) * | 2002-12-20 | 2004-07-22 | Kobe Steel Ltd | ダイヤモンド電子素子 |
JP2004292172A (ja) * | 2003-02-04 | 2004-10-21 | Mitsubishi Materials Corp | ダイヤモンド単結晶基材及びその製造方法 |
JP2005112641A (ja) * | 2003-10-03 | 2005-04-28 | Sumitomo Electric Ind Ltd | 窒化物半導体基板および窒化物半導体基板の製造方法 |
WO2005053029A1 (ja) * | 2003-11-25 | 2005-06-09 | Sumitomo Electric Industries, Ltd. | ダイヤモンドn型半導体、その製造方法、半導体素子、及び電子放出素子 |
Non-Patent Citations (2)
Title |
---|
EBERT, W. ET AL: "Epitaxial diamond Schottky barrier diode with on/off current ratios in excess of 107 at high tempera", INTERNATIONAL ELECTRON DEVICES MEETING, 1994. IEDM '94. TECHNICAL DIGEST, JPN6011031471, 1994, pages 419 - 422, XP000585523, ISSN: 0001944063 * |
S. YAMANAKA ET AL: "Junction properties of homoepitaxial diamond films grownby step-flow mode", JOURNAL OF APPLIED PHYSICS, vol. 84, no. 11, JPN7011000885, 1 December 1998 (1998-12-01), pages 6095 - 6099, XP012045355, ISSN: 0001872444, DOI: 10.1063/1.368922 * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054641A (ja) * | 2007-08-23 | 2009-03-12 | National Institute Of Advanced Industrial & Technology | 高出力ダイヤモンド半導体素子 |
JP2009059798A (ja) * | 2007-08-30 | 2009-03-19 | Sumitomo Electric Ind Ltd | ダイヤモンド電子素子の製造方法 |
WO2009088081A1 (ja) * | 2008-01-09 | 2009-07-16 | Rohm Co., Ltd. | 半導体装置及びその製造方法 |
US8310028B2 (en) | 2008-01-09 | 2012-11-13 | Rohm Co., Ltd. | Semiconductor device with crystal defect and manufacturing method thereof |
JP2010098262A (ja) * | 2008-10-20 | 2010-04-30 | Sumitomo Electric Ind Ltd | ダイヤモンド電子素子、及び、ダイヤモンド電子素子の製造方法 |
JP4879370B1 (ja) * | 2011-03-07 | 2012-02-22 | 三菱電機株式会社 | 車両用制御装置 |
WO2012120610A1 (ja) * | 2011-03-07 | 2012-09-13 | 三菱電機株式会社 | 車両用制御装置 |
US9320158B2 (en) | 2011-03-07 | 2016-04-19 | Mitsubishi Electric Corporation | Vehicle control device |
CN104916586A (zh) * | 2014-03-14 | 2015-09-16 | 株式会社东芝 | 半导体装置的制造方法 |
JP2018163916A (ja) * | 2017-03-24 | 2018-10-18 | パナソニックIpマネジメント株式会社 | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Cao et al. | High-voltage vertical GaN Schottky diode enabled by low-carbon metal-organic chemical vapor deposition growth | |
JP5434111B2 (ja) | 自立基板の製造方法 | |
Fu et al. | High performance vertical GaN-on-GaN pn power diodes with hydrogen-plasma-based edge termination | |
Xiao et al. | Lateral p-GaN/2DEG junction diodes by selective-area p-GaN trench-filling-regrowth in AlGaN/GaN | |
JP2007095975A (ja) | ダイヤモンドパワー半導体デバイス及びその製造方法 | |
Omar et al. | Interface trap-induced nonideality in as-deposited Ni/4H-SiC Schottky barrier diode | |
Tompkins et al. | IVT measurements of GaN power Schottky diodes with drift layers grown by HVPE on HVPE GaN substrates | |
Alugubelli et al. | Dopant profiling in pin GaN structures using secondary electrons | |
Pickrell et al. | Investigation of dry-etch-induced defects in> 600 V regrown, vertical, GaN, pn diodes using deep-level optical spectroscopy | |
Kruszewski et al. | Electrical properties of vertical GaN Schottky diodes on Ammono-GaN substrate | |
Mandal et al. | Observation and discussion of avalanche electroluminescence in GaN pn diodes offering a breakdown electric field of 3 MV cm− 1 | |
Ngo et al. | Cathodoluminescence and electrical study of vertical GaN-on-GaN Schottky diodes with dislocation clusters | |
Gallagher et al. | Effect of GaN substrate properties on vertical GaN PiN diode electrical performance | |
Murase et al. | Mapping of ion-implanted n-SiC Schottky contacts using scanning internal photoemission microscopy | |
Kotzea et al. | High-mobility GaN-on-sapphire pn diodes with near-unity ideality factor and large breakdown voltage | |
JP5696767B2 (ja) | 自立基板、およびその製造方法 | |
Shiojima et al. | Correlation between current–voltage characteristics and dislocations evaluated with submicrometer Schottky contacts on n-GaN grown by metalorganic chemical vapor deposition | |
Tatsumi et al. | Development of diamond Schottky barrier diode | |
Brillson et al. | Defect Characterization, Imaging, and Control in Wide-Bandgap Semiconductors and Devices | |
Driche | Diamond unipolar devices: towards impact ionization coefficients extraction | |
Greco et al. | Current transport in Ni Schottky barrier on GaN epilayer grown on free standing substrates | |
Noshin et al. | A systematic study of the regrown interface impurities in unintentionally doped Ga-polar c-plane GaN and methods to reduce the same | |
Howell-Clark et al. | Improved electrical performance of MOCVD-grown GaN pin diodes with high-low junction p-layers | |
Vivona et al. | Electrical properties of SiO2/SiC interfaces on 2°-off axis 4H-SiC epilayers | |
Yang | Wide Bandgap Semiconductor Power Devices using Ga2O3 GaN and BN |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110520 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110621 |