JP2009059798A - ダイヤモンド電子素子の製造方法 - Google Patents

Abstract

【課題】リーク電流を抑制でき、かつ絶縁耐圧を十分に確保可能なダイヤモンド電子素子を得ることができるダイヤモンド電子素子の製造方法を提供する。
【解決手段】このダイヤモンド電子素子の製造方法では、Ｐ^＋ダイヤモンド半導体層１１の形成の際、ダイヤモンド基板１０の一面１０側に存在する結晶欠陥の核となるサイトをホウ素によって終端させることができる。これにより、Ｐ^＋ダイヤモンド半導体層１１及びＰ⁻ダイヤモンド半導体層１２への欠陥の伝播が抑制されるので、ヒロック密度や異常粒子密度を低くでき、ショットキー障壁のレベルよりも低いレベルでのリーク電流の発生を抑止できる。また、電界の集中による絶縁破壊の発生も回避できる。また、Ｐ⁻ダイヤモンド半導体層１２のホウ素密度を抑えることで、逆電圧を印加したときのキャリアの移動速度が高められ、絶縁破壊のより確実な回避が実現される。
【選択図】図１

Description

本発明は、ショットキー接合を用いたダイヤモンド電子素子の製造方法に関する。

ショットキー接合を用いたダイオードやトランジスタなどの電子素子は、大電力用の電子素子として応用が期待されている。従来用いられていたシリコンによる電子素子は、バンドギャップ幅が十分でなく、通電時の発熱によって損失の増加や誤動作が生じることがあった。その後、シリコンよりもバンドギャップの大きいシリコンカーバイドやチッ化ガリウムによる電子素子の開発が進んでいるが、年々厳しさを増す使用環境下では、リーク電流に起因する損失の増加が看過できないレベルになってきている。そこで、近年では、バンドギャップが更に大きいダイヤモンドによる電子素子の開発が進められている（例えば非特許文献１参照）。
H. Shiomi et al. Diamond Films andTechnology. Vol. 6, No.2 (1996),p95-120

しかしながら、ダイヤモンドによる電子素子においても、実際にはリーク電流の低減が十分なものではなかった。この原因としては、ダイヤモンド半導体層中の欠陥等に起因する欠陥準位によって、本来のショットキー障壁のレベルよりも低いレベルでリーク電流が発生することが挙げられる。また、近年では、１ｋＶを超えるような高い電圧が電子素子に印加される場合もある。この場合、ダイヤモンド半導体層の表面のわずかなヒロック（成長丘）にも電界が集中することで、絶縁破壊が発生することもあり得る。

かかる絶縁破壊の発生を回避するために、ショットキー電極層を形成するダイヤモンド半導体層中のアクセプタ濃度を小さくし、素子にかかる電界を小さくする方法が提案されてきた。しかしながら、このような方法においては、アクセプタ濃度を下げるために導入したガスによってダイヤモンド半導体層のモーフォロジーが悪化し、異常粒子の密度が高くなってしまうという問題があった。そのため、異常粒子の存在する部分が、新たにリーク電流の発生要因となってしまっていた。

本発明は、上記課題の解決のためになされたものであり、リーク電流を抑制でき、かつ絶縁耐圧を十分に確保可能なダイヤモンド電子素子を得ることができるダイヤモンド電子素子の製造方法を提供することを目的とする。

上記課題の解決のため、本発明に係るダイヤモンド電子素子の製造方法は、ダイヤモンド基板の一面に、ホウ素濃度が１×１０^１９ｃｍ^−３以上のＰ^＋ダイヤモンド半導体層と、ホウ素濃度が１×１０^１６ｃｍ^−３以下のＰ⁻ダイヤモンド半導体層とを気相合成法を用いて順次積層する工程と、Ｐ⁻ダイヤモンド半導体層上に、ショットキー電極層をパターン形成する工程とを備えたことを特徴としている。

このダイヤモンド電子素子の製造方法では、Ｐ^＋ダイヤモンド半導体層の形成の際に、ダイヤモンド基板の一面側に存在する転位や積層欠陥といった結晶欠陥の核となるサイトをホウ素によって終端させることができる。これにより、Ｐ^＋ダイヤモンド半導体層及びＰ⁻ダイヤモンド半導体層への欠陥の伝播が抑制されるので、各ダイヤモンド半導体層の表面でのヒロック密度や異常粒子密度を低くすることが可能となり、ショットキー障壁のレベルよりも低いレベルでのリーク電流の発生を抑止でき、電界の集中による絶縁破壊も回避できる。また、ｐ⁻ダイヤモンド半導体層のホウ素密度を抑えることで、逆電圧を印加したときのキャリアの移動速度が高められ、絶縁破壊のより確実な回避が実現される。

また、ダイヤモンド基板は、ダイヤモンド単結晶の面方位が、＜１００＞方向から＜１１０＞方向±１０°の方向に向かって１．５°〜１０°の範囲で傾いていることが好ましい。この場合、Ｐ⁻ダイヤモンド半導体層の表面原子のダイマー列が直線的に伸びてステップフロー成長が優勢となるため、ヒロック密度や異常粒子密度を更に低くすることができる。

また、ダイヤモンド基板は、ダイヤモンド単結晶の面方位が、＜１００＞方向から＜１００＞方向±１０°の方向に向かって１．５°〜１０°の範囲で傾いていることが好ましい。各ダイヤモンド半導体層の成長時に発生するヒロックや異常粒子は、＜１００＞方向に伸びやすい傾向がある。そこで、ダイヤモンド基板におけるダイヤモンド単結晶の面方向を上述のように傾けることで、ヒロックや異常粒子の伸び方向を制御でき、各ダイヤモンド半導体層におけるヒロックや異常粒子の高さを抑えることが可能となる。

また、ダイヤモンド基板は、ショットキー電極層の形成位置に種結晶及び成長セクタの境界部分が存在しない高圧合成基板であることが好ましい。転位の存在するダイヤモンド層は、欠陥準位が多いため、リーク電流や絶縁破壊の原因となる。そのため、これらの転位密度の大きい部分を除去することで、好適なショットキー接合が得られる。

また、Ｐ^＋ダイヤモンド半導体層の積層に先立って、ダイヤモンド基板の一面をドライエッチングすることが好ましい。これにより、ダイヤモンド基板の一面に存在する結晶欠陥や研磨傷などを予め除去できるので、各ダイヤモンド半導体層への欠陥の伝播をより確実に抑制できる。

また、初期圧力６０Ｔｏｒｒ以下、ダイヤモンド基板の温度８００℃以下、反応ガス中のメタン濃度０．５％〜５％、及び反応ガス中の炭素に対するホウ素の元素組成率０．１％〜５０％の条件下で、Ｐ^＋ダイヤモンド半導体層を気相合成することが好ましい。このような条件を用いることにより、Ｐ^＋ダイヤモンド半導体層の表面の平坦性を確保できる。

また、マイクロ波パワー２ｋＷ以上、プラズマ密度１０Ｗ／ｃｍ^３以上、反応ガス中のメタン濃度２％〜１０％、及び反応ガス中の炭素に対する酸素の元素組成率１０％〜５０％の条件下で、Ｐ⁻ダイヤモンド半導体層を気相合成することが好ましい。このような条件を用いることにより、Ｐ⁻ダイヤモンド半導体層の表面の平坦性を確保できる。

また、プラズマ中のＨα発光強度に対するＣ_２発光強度の比が０．２以上となる条件下で、Ｐ⁻ダイヤモンド半導体層を気相合成することが好ましい。この場合、Ｐ⁻ダイヤモンド半導体層の表面の平坦性を一層確保できる。

また、ショットキー電極層の面積が４ｍｍ^２以上であることが好ましい。
上述のように、各ダイヤモンド半導体層の結晶欠陥を抑制することにより、１ｋＶを超えるような高い電圧を印加する場合であっても、損失の小さいショットキー特性が得られる。

また、ｐ⁻ダイヤモンド半導体層の膜厚が１０μｍ以上であることが好ましい。この場合、１ｋＶ以上の高耐圧のショットキー特性が得られる。

本発明に係るダイヤモンド電子素子の製造方法によれば、リーク電流を抑制でき、かつ絶縁耐圧を十分に確保可能なダイヤモンド電子素子を得ることができる。

以下、図面を参照しながら、本発明に係るダイヤモンド電子素子の製造方法の好適な実施形態について詳細に説明する。

図１は、本発明の一実施形態に係るダイヤモンド電子素子の製造方法を適用して作製されたダイヤモンド電子素子の構成を示す図である。同図に示すように、ダイヤモンド電子素子１は、ダイヤモンド基板１０と、Ｐ^＋ダイヤモンド半導体層１１と、Ｐ⁻ダイヤモンド半導体層１２と、オーミック電極層１３，１３と、ショットキー電極層１４，１４とを備えた、いわゆるショットキー型ダイオードである。

ダイヤモンド基板１０は、ダイヤモンド単結晶からなる高圧合成基板である。ダイヤモンド基板１０は、ダイヤモンド単結晶の面方位が、＜１００＞方向から＜１１０＞方向＋４．３°の方向に向かって約２．１°傾いている。

Ｐ^＋ダイヤモンド半導体層１１及びＰ⁻ダイヤモンド半導体層１２は、マイクロ波プラズマＣＶＤ装置を用いた気相合成法によって、ダイヤモンド基板の一面１０ａに順次形成されている。Ｐ^＋ダイヤモンド半導体層１１の厚さは、例えば１μｍとなっている。また、Ｐ^＋ダイヤモンド半導体層１１中のホウ素濃度は、１×１０^１９ｃｍ^−３以上となっている。これにより、ダイヤモンド基板１０の一面１０ａにおける結晶欠陥のＰ^＋ダイヤモンド半導体層１１への伝播の抑制と、ダイヤモンド電子素子１のＯＮ抵抗の低減とが図られている。

一方、Ｐ⁻ダイヤモンド半導体層１２の厚さは、例えば１０μｍとなっている。Ｐ⁻ダイヤモンド半導体層１２の所定の位置には、一対のコンタクトホール２０，２０が形成されている。また、Ｐ⁻ダイヤモンド半導体層１２中のホウ素濃度は、１×１０^１６ｃｍ^−３以下となっている。これにより、ダイヤモンド電子素子１に逆電圧が印加されたときに、ショットキー接合から空乏層が広がり易くなっており、キャリアの移動速度が確保される。Ｐ⁻ダイヤモンド半導体層１２の表面におけるヒロックの密度は、１０^３ｃｍ^−２以下に抑えられており、異常粒子の密度は、２０ｃｍ^−３以下に抑えられている。

オーミック電極層１３，１３は、例えばＴｉ／Ｐｔ／Ａｕの３層構造となっている。オーミック電極層１３，１３は、コンタクトホール２０内にそれぞれ形成されていると共に、コンタクトホール２０の開口部分を覆うように、Ｐ⁻ダイヤモンド半導体層１２の表面において例えば直径２．５ｍｍの円形状に形成されている。ショットキー電極層１４，１４は、例えばＰｔからなる。ショットキー電極層１４，１４は、Ｐ⁻ダイヤモンド半導体層１２の表面において、互いに離間するようにして、例えば直径２．５ｍｍの円形状に形成されている。

続いて、上述した構成を有するダイヤモンド電子素子１の製造工程について説明する。

［実施例１］
まず、ダイヤモンド基板１０として、図２（ａ）に示すように、ダイヤモンド単結晶からなる高圧合成基板を用意する。次に、Ｘ線トポグラフィー装置を用いることにより、ダイヤモンド基板において、ショットキー電極層１４，１４の形成位置に、種結晶、種結晶による転位、及び成長セクタの境界部分のいずれもが存在しないことを確認する。特に、高圧合成基板においては、種結晶から高密度の針状転位が発生し、成長セクタの境界部分には、積層欠陥などの結晶欠陥が集中する傾向がある。したがって、これらを予めショットキー電極層１４，１４の形成位置から外すことで、好適なショットキー接合の実現が可能となる。

次に、例えばスカイフ盤を用いることにより、ダイヤモンド基板１０の一面１０ａ及び他面１０ｂを研磨し、ダイヤモンド単結晶の面方位が、＜１００＞方向から＜１１０＞方向＋４．３°の方向に向かって約２．１°傾くように調整する。研磨の後、アセトンやイソプロピルアルコールなどの有機溶剤でダイヤモンド基板１０を超音波洗浄する。また、熱濃硫酸及びフッ酸に浸した後、純水を用いてリンスする。

次に、ダイヤモンド基板１０の一面１０ａをドライエッチングによってエッチングする。これにより、ダイヤモンド基板１０の一面１０ａから結晶欠陥や研磨によって発生した傷が除去される。ドライエッチングは、水素ガス又は酸素を含むガスによるマイクロ波プラズマＣＶＤを用いてもよく、酸素ガスによる平行平板型プラズマエッチング又は誘導接合プラズマエッチングを用いてもよい。

ドライエッチングを行った後、モリブデンコーティングが施された基板ホルダ上にダイヤモンド基板１０を載置し、図２（ｂ）に示すように、ダイヤモンド基板１０の一面１０ａに、マイクロ波プラズマＣＶＤ装置を用いてＰ^＋ダイヤモンド半導体層１１を合成する。Ｐ^＋ダイヤモンド半導体層１１の合成にあたり、まず、水素ガスのみを５０Ｔｏｒｒ、合計流量４００ｓｃｃｍで導入し、マイクロ波パワー１２００Ｗ、基板温度９００℃にて１５分間の処理を行う。

次に、水素ガス中のメタン濃度を１％とし、また、炭素に対するホウ素の元素組成率が１０％となるようにＢ_２Ｈ_６を添加し、１時間の処理によって第１層を合成する。続いて、水素ガス中のメタン濃度を０．６％とし、また、炭素に対するホウ素の元素組成率が１．６％となるようにＢ_２Ｈ_６を添加し、５時間の処理によって第２層を合成する。これにより、厚さが約１μｍ、ホウ素濃度が約７×１０^１９ｃｍ^−３のＰ^＋ダイヤモンド半導体層１１が形成される。

このようにして形成されたＰ^＋ダイヤモンド半導体層１１では、ダイヤモンド基板１０の一面１０ａに転位や積層欠陥といった結晶欠陥の核となるサイトが存在する場合であっても、これらのサイトがホウ素によって終端されるため、結晶欠陥の伝播が抑制される。また、ステップフロー成長に比べてアイランド成長が優勢となるため、結晶欠陥の均一な成長が阻害され、その結果、Ｐ^＋ダイヤモンド半導体層１１の表面での結晶欠陥、ヒロック、及び異常粒子の発生が抑制される。Ｐ^＋ダイヤモンド半導体層１１の表面の平坦性は、図４（ａ）に示すように、Ｒａ＝１３Å程度であった。また、図４（ｂ）に示すように、ヒロックや異常粒子の発生は見られなかった。

次に、ダイヤモンドコーティングが施された基板ホルダにダイヤモンド基板１０を載置し、図２（ｃ）に示すように、Ｐ^＋ダイヤモンド半導体層１１の表面に、マイクロ波プラズマＣＶＤ装置を用いてＰ⁻ダイヤモンド半導体層１２を合成する。Ｐ⁻ダイヤモンド半導体層１２の合成にあたり、まず、水素ガスのみを１２０Ｔｏｒｒ、合計流量４００ｓｃｃｍで導入し、マイクロ波パワー２０００Ｗ、プラズマ密度２１Ｗ／ｃｍ^３、プラズマ中のＨα発光強度に対するＣ_２発光強度の比０．２、基板温度１０００℃にて１５分間の処理を行う。続いて、水素ガス中のメタン濃度を４％とし、また、反応ガス中の炭素に対する酸素の元素組成率を４０％とし、１６時間の処理を行う。これにより、厚さ約１０μｍ、ホウ素濃度が約４×１０^１５ｃｍ^−３のＰ⁻ダイヤモンド半導体層１２が形成される。

このようにして形成されたＰ⁻ダイヤモンド半導体層１２では、ダイヤモンド基板１０におけるダイヤモンド単結晶の面方位が、＜１００＞方向から＜１１０＞方向＋４．３°の方向に向かって約２．１°傾いているため、Ｐ⁻ダイヤモンド半導体層１２の成長時に表面原子のダイマー列が直線的に伸びてステップフロー成長が優勢となり、Ｐ⁻ダイヤモンド半導体層１２の表面での結晶欠陥、ヒロック、及び異常粒子の発生が抑制される。

また、反応ガスとして酸素を含むガスを導入することで、ジボラン、トリメチルボロン、或いはその剥離ガスといったホウ素成分が除去される。このように、アクセプタとしてのホウ素の濃度を抑えることで、逆電圧を印加したときのキャリアの移動速度が高められ、絶縁破壊のより確実な回避が実現される。導入される酸素は、ｓｐ３以外の成分や結晶欠陥に対するエッチング効果も有している。さらに、マイクロ波パワー２０００Ｗ、プラズマ密度１０Ｗ／ｃｍ^３以上とすることで、マイクロ波プラズマによるエッチング効果も併せて作用する。このため、Ｐ⁻ダイヤモンド半導体層１２の表面から異常粒子の核が好適に除去される。

Ｐ⁻ダイヤモンド半導体層１２の表面の平坦性は、図５（ａ）に示すように、Ｒａ＝４２Å程度であった。また、図５（ｂ）に示すように、ヒロックは、ショットキー電極の形成範囲外に２２ｃｍ^−２程度確認されたが、異常粒子の発生は見られなかった。

なお、ダイヤモンド単結晶の面方位の傾きが１．５°よりも小さい場合には、ステップ密度が不足してステップフロー成長が優勢とならず、Ｐ⁻ダイヤモンド半導体層１２の平坦性が確保されなかった。また、ダイヤモンド単結晶の面方位の傾きが１０°よりも大きい場合には、ステップ密度が過剰となって成長が乱雑となり、Ｐ⁻ダイヤモンド半導体層１２の平坦性が確保されなかった。

各ダイヤモンド半導体層１１，１２を形成した後、硫酸と硝酸の混酸中にてダイヤモンド基板１０を煮沸洗浄する。次に、Ｐ⁻ダイヤモンド半導体層１２の表面に例えばＡｌからなるマスク層を成膜する。また、フォトリソグラフィーによってこのマスク層をパターニングした後、ＩＣＰプラズマ装置に例えばＣｌ_２ガス及びＢＣｌ_３ガスを供給することにより、マスク層をドライエッチングする。そして、ＩＣＰプラズマ装置に例えばＯ２ガス及びＣＦ４ガスを供給することにより、図３（ａ）に示すように、Ｐ⁻ダイヤモンド半導体層１２にコンタクトホール２０，２０を形成する。コンタクトホール２０，２０の形成後、所定の酸を用いてマスク層を除去する。

次に、フォトリソグラフィーによるパターニングの後、Ｔｉ／Ｐｔ／Ａｕをそれぞれ１０００Åずつ蒸着し、リフトオフする。そして、これをＡｒガスの雰囲気下で、１Ｔｏｒｒ、４００℃の条件でアニールすることにより、図３（ｂ）に示すように、コンタクトホール２０内及びコンタクトホール２０の開口部分を覆うように、オーミック電極層１３，１３を形成する。最後に、フォトリソグラフィーによるパターニングの後、Ｐｔを１０００Å蒸着してリフトオフし、Ｐ⁻ダイヤモンド半導体層１２上に、直径２．５ｍｍのショットキー電極層１４，１４を形成すると、図１に示したダイヤモンド電子素子１が完成する。

図６は、このダイヤモンド電子素子１のショットキー接合特性を示す図である。図６（ａ）に示すように、ダイヤモンド電子素子１の理想因子は１．２１であり、図６（ｂ）に示すように、逆方向電流は、２ｋＶに至るまで１０^−６Ａｃｍ^−２以下に抑えられている。このダイヤモンド電子素子１を４００℃の高温環境下で用いた場合、１ＭＶ／ｃｍの逆バイアスの電界をかけたときのリーク電流は、１０００時間経過後であっても８×１０^−７Ａｃｍ^−２程度であった。従来のダイヤモンド電子素子では、同様の環境下で１ＭＶ／ｃｍの逆バイアスの電界をかけたときのリーク電流は、２００時間で１μＡｃｍ^−２に達していたことを鑑みれば、ダイヤモンド電子素子１では、リーク電流の効果的な低減が図られていることが確認できる。

［実施例２］
実施例２は、実施例１における各種の条件を発明の範囲内で変更したものである。まず、ダイヤモンド基板１０としてダイヤモンド単結晶からなる高圧合成基板を用意し（図２（ａ）参照）、次に、Ｘ線トポグラフィー装置を用いることにより、ショットキー電極層１４，１４の形成位置に、種結晶、種結晶による転位、及び成長セクタの境界部分のいずれもが存在しないことを確認する。

次に、例えばスカイフ盤を用いることにより、ダイヤモンド基板１０の一面１０ａ及び他面１０ｂを研磨し、ダイヤモンド単結晶の面方位が、＜１００＞方向から＜１１０＞方向＋５．６°の方向に向かって約３．１°傾くように調整する。研磨の後、アセトンやイソプロピルアルコールなどの有機溶剤でダイヤモンド基板１０を超音波洗浄する。また、熱濃硫酸及びフッ酸に浸した後、純水を用いてリンスする。

次に、ダイヤモンド基板１０の一面１０ａをドライエッチングによってエッチングする。ドライエッチングを行った後、モリブデンコーティングが施された基板ホルダ上にダイヤモンド基板１０を載置し、ダイヤモンド基板１０の一面１０ａに、マイクロ波プラズマＣＶＤ装置を用いてＰ^＋ダイヤモンド半導体層１１を合成する（図２（ｂ）参照）。

Ｐ^＋ダイヤモンド半導体層１１の合成にあたり、まず、水素ガスのみを５０Ｔｏｒｒ、合計流量４００ｓｃｃｍで導入し、マイクロ波パワー１２００Ｗ、基板温度９００℃にて１５分間の処理を行う。次に、水素ガス中のメタン濃度を１％とし、また、炭素に対するホウ素の元素組成率が１０％となるようにＢ_２Ｈ_６を添加し、１時間の処理によって第１層を合成する。

続いて、水素ガス中のメタン濃度を０．６％とし、また、炭素に対するホウ素の元素組成率が１．６％となるようにＢ_２Ｈ_６を添加し、５０時間の処理によって第２層を合成する。これにより、厚さが約１０μｍ、ホウ素濃度が約８×１０^１９ｃｍ^−３のＰ^＋ダイヤモンド半導体層１１が形成される。このようにして形成されたＰ^＋ダイヤモンド半導体層１１の表面の平坦性は、図７（ａ）に示すように、Ｒａ＝３７Å程度であった。また、図７（ｂ）に示すように、ヒロックや異常粒子の発生は見られなかった。

次に、ダイヤモンドコーティングが施された基板ホルダにダイヤモンド基板１０を載置し、Ｐ^＋ダイヤモンド半導体層１１の表面に、マイクロ波プラズマＣＶＤ装置を用いてＰ⁻ダイヤモンド半導体層１２を合成する（図２（ｃ）参照）。Ｐ⁻ダイヤモンド半導体層１２の合成にあたり、まず、水素ガスのみを１２０Ｔｏｒｒ、合計流量４００ｓｃｃｍで導入し、マイクロ波パワー４０００Ｗ、プラズマ密度３０Ｗ／ｃｍ^３、プラズマ中のＨα発光強度に対するＣ_２発光強度の比０．２、基板温度１０００℃にて１５分間の処理を行う。

続いて、水素ガス中のメタン濃度を８％とし、また、反応ガス中の炭素に対する酸素の元素組成率を２０％とし、３時間の処理を行う。これにより、厚さ約１０μｍ、ホウ素濃度が約５×１０^１５ｃｍ^−３のＰ⁻ダイヤモンド半導体層１２が形成される。このようにして形成されたＰ⁻ダイヤモンド半導体層１２の表面の平坦性は、図８（ａ）に示すように、Ｒａ＝９１Å程度であった。また、図８（ｂ）に示すように、ヒロック及び異常粒子の発生は見られなかった。

各ダイヤモンド半導体層１１，１２を形成した後、硫酸と硝酸の混酸中にてダイヤモンド基板１０を煮沸洗浄する。次に、Ｐ⁻ダイヤモンド半導体層１２の表面に例えばＡｌからなるマスク層を成膜する。また、フォトリソグラフィーによってこのマスク層をパターニングした後、ＩＣＰプラズマ装置に例えばＣｌ_２ガス及びＢＣｌ_３ガスを供給することにより、マスク層をドライエッチングする。そして、ＩＣＰプラズマ装置に例えばＯ２ガス及びＣＦ４ガスを供給することにより、Ｐ⁻ダイヤモンド半導体層１２にコンタクトホール２０，２０を形成する（図３（ａ）参照）。コンタクトホール２０，２０の形成後、所定の酸を用いてマスク層を除去する。

次に、フォトリソグラフィーによるパターニングの後、Ｔｉ／Ｐｔ／Ａｕをそれぞれ１０００Åずつ蒸着し、リフトオフする。そして、これをＡｒガスの雰囲気下で、１Ｔｏｒｒ、４００℃の条件でアニールすることにより、コンタクトホール２０内及びコンタクトホール２０の開口部分を覆うように、オーミック電極層１３，１３を形成する（図３（ｂ）参照）。最後に、フォトリソグラフィーによるパターニングの後、Ｐｔを１０００Å蒸着してリフトオフし、Ｐ⁻ダイヤモンド半導体層１２上に、直径２．５ｍｍのショットキー電極層１４，１４を形成する。

図９は、このダイヤモンド電子素子１のショットキー接合特性を示す図である。図９（ａ）に示すように、ダイヤモンド電子素子１の理想因子は１．２８であり、図９（ｂ）に示すように、逆方向電流は、２ｋＶに至るまで１０^−６Ａｃｍ^−２以下に抑えられている。このダイヤモンド電子素子１を４００℃の高温環境下で用いた場合、１ＭＶ／ｃｍの逆バイアスの電界をかけたときのリーク電流は、１０００時間経過後であっても１×１０^−６Ａｃｍ^−２程度であった。

［比較例１］
比較例１では、ダイヤモンド単結晶の面方位が、＜１００＞方向から＜１１０＞方向＋７．１°の方向に向かって約０．２°傾くように調整した。その他の条件は、実施例１と同様とした。このダイヤモンド電子素子では、Ｐ⁻ダイヤモンド半導体層の表面のヒロック密度が１．８×１０^６ｃｍ^−２に達した。また、リーク電流は１０^−３Ａｃｍ^−２を超え、所望のショットキー特性を得ることができなかった。

［比較例２］
比較例２では、ダイヤモンド単結晶の面方位が、＜１００＞方向から＜１１０＞方向＋２２°の方向に向かって約２．０°傾くように調整した。その他の条件は、実施例１と同様とした。このダイヤモンド電子素子では、Ｐ⁻ダイヤモンド半導体層の表面のヒロック密度が３．８×１０^４ｃｍ^−２に達し、平坦性もＲａ＝１３６０Åとなった。比較例２についても、リーク電流は１０^−３Ａｃｍ^−２を超え、所望のショットキー特性を得ることができなかった。

以上説明したように、このダイヤモンド電子素子の製造方法では、Ｐ^＋ダイヤモンド半導体層１１の形成の際に、ダイヤモンド基板１０の一面１０側に存在する転位や積層欠陥といった結晶欠陥の核となるサイトをホウ素によって終端させることができる。これにより、Ｐ^＋ダイヤモンド半導体層１１及びＰ⁻ダイヤモンド半導体層１２への欠陥の伝播が抑制されるので、ショットキー障壁のレベルよりも低いレベルでのリーク電流の発生を抑止できる。欠陥の伝播が抑制される結果、各ダイヤモンド半導体層１１，１２の表面でのヒロック密度や異常粒子密度を低くすることが可能となるため、電界の集中による絶縁破壊や異常粒子に起因するリーク電流の発生も回避できる。また、Ｐ⁻ダイヤモンド半導体層１２のホウ素密度を抑えることで、逆電圧を印加したときのキャリアの移動速度が高められ、絶縁破壊のより確実な回避が実現される。

本発明の一実施形態に係るダイヤモンド電子素子の製造方法を適用して作製されたダイヤモンド電子素子の構成を示す図である。 本発明の一実施形態に係るダイヤモンド電子素子の製造方法を示す図である。 図２の後続の工程を示す図である。 実施例１に係るダイヤモンド電子素子におけるＰ^＋ダイヤモンド半導体層の表面状態を示す図である。 実施例１に係るダイヤモンド電子素子におけるＰ⁻ダイヤモンド半導体層の表面状態を示す図である。 実施例１に係るダイヤモンド電子素子のショットキー接合特性を示す図である。 実施例２に係るダイヤモンド電子素子におけるＰ^＋ダイヤモンド半導体層の表面状態を示す図である。 実施例２に係るダイヤモンド電子素子におけるＰ⁻ダイヤモンド半導体層の表面状態を示す図である。 実施例２に係るダイヤモンド電子素子のショットキー接合特性を示す図である。

符号の説明

１…ダイヤモンド電子素子、１０…ダイヤモンド基板、１０ａ…一面、１１…Ｐ^＋ダイヤモンド半導体層、１２…Ｐ⁻ダイヤモンド半導体層、１４…ショットキー電極層。

Claims (10)

1. ダイヤモンド基板の一面に、ホウ素濃度が１×１０^１９ｃｍ^−３以上のＰ^＋ダイヤモンド半導体層と、ホウ素濃度が１×１０^１６ｃｍ^−３以下のＰ⁻ダイヤモンド半導体層とを気相合成法を用いて順次積層する工程と、
   前記Ｐ⁻ダイヤモンド半導体層上に、ショットキー電極層をパターン形成する工程とを備えたことを特徴とするダイヤモンド電子素子の製造方法。
2. 前記ダイヤモンド基板は、ダイヤモンド単結晶の面方位が、＜１００＞方向から＜１１０＞方向±１０°の方向に向かって１．５°〜１０°の範囲で傾いていることを特徴とする請求項１記載のダイヤモンド電子素子の製造方法。
3. 前記ダイヤモンド基板は、ダイヤモンド単結晶の面方位が、＜１００＞方向から＜１００＞方向±１０°の方向に向かって１．５°〜１０°の範囲で傾いていることを特徴とする請求項１記載のダイヤモンド電子素子の製造方法。
4. 前記ダイヤモンド基板は、前記ショットキー電極層の形成位置に種結晶及び成長セクタの境界部分が存在しない高圧合成基板であることを特徴とする請求項１〜３のいずれか一項記載のダイヤモンド電子素子の製造方法。
5. 前記Ｐ^＋ダイヤモンド半導体層の積層に先立って、前記ダイヤモンド基板の前記一面をドライエッチングすることを特徴とする請求項１〜４のいずれか一項記載のダイヤモンド電子素子の製造方法。
6. 初期圧力６０Ｔｏｒｒ以下、前記ダイヤモンド基板の温度８００℃以下、反応ガス中のメタン濃度０．５％〜５％、及び反応ガス中の炭素に対するホウ素の元素組成率０．１％〜５０％の条件下で、前記Ｐ^＋ダイヤモンド半導体層を気相合成することを特徴とする請求項１〜５のいずれか一項記載のダイヤモンド電子素子の製造方法。
7. マイクロ波パワー２ｋＷ以上、プラズマ密度１０Ｗ／ｃｍ^３以上、反応ガス中のメタン濃度２％〜１０％、及び反応ガス中の炭素に対する酸素の元素組成率１０％〜５０％の条件下で、前記Ｐ⁻ダイヤモンド半導体層を気相合成することを特徴とする請求項１〜６のいずれか一項記載のダイヤモンド電子素子の製造方法。
8. プラズマ中のＨα発光強度に対するＣ_２発光強度の比が０．２以上となる条件下で、前記Ｐ⁻ダイヤモンド半導体層を気相合成することを特徴とする請求項７記載のダイヤモンド電子素子の製造方法。
9. 前記ショットキー電極層の面積が４ｍｍ^２以上であることを特徴とする請求項１〜８のいずれか一項記載のダイヤモンド電子素子の製造方法。
10. 前記ｐ⁻ダイヤモンド半導体層の膜厚が１０μｍ以上であることを特徴とする請求項１〜９のいずれか一項記載のダイヤモンド電子素子の製造方法。