JP2005286339A - シリコンカーバイド基板上に二酸化シリコンを生成する高密度プラズマプロセス - Google Patents

シリコンカーバイド基板上に二酸化シリコンを生成する高密度プラズマプロセス Download PDF

Info

Publication number
JP2005286339A
JP2005286339A JP2005096420A JP2005096420A JP2005286339A JP 2005286339 A JP2005286339 A JP 2005286339A JP 2005096420 A JP2005096420 A JP 2005096420A JP 2005096420 A JP2005096420 A JP 2005096420A JP 2005286339 A JP2005286339 A JP 2005286339A
Authority
JP
Japan
Prior art keywords
sic substrate
sio
layer
supplying
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005096420A
Other languages
English (en)
Inventor
Pooran Chandra Joshi
チャンドラ ジョシ プーラン
Apostolos T Voutsas
ティー． ヴォウトサス アポストロス
John W Hartzell
ダブリュー． ハーツェル ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/812,591 external-priority patent/US7122488B2/en
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2005286339A publication Critical patent/JP2005286339A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 シリコンカーバイド（ＳｉＣ）基板上にＳｉＯ２を形成する方法を提供すること。
【解決手段】 方法は、ＳｉＣを提供するステップ、酸素を含む雰囲気を供給するステップ、高密度（ＨＤ）プラズマプロセスを実行するステップ、およびＳｉＣ基板をオーバーレイするＳｉＯ２層を形成するステップを包含する。通常、ＨＤプラズマプロセスを実行するステップは、上部電極を誘導結合ＨＤプラズマソースへ接続するステップを含む。
第１の局面において、ＳｉＯ２は、ＳｉＣ基板上に成長する。つまり、ＨＤプラズマ酸化プロセスは実行され、反応酸素種を生成し、ＳｉＣ基板のＳｉ―Ｃ結合をはずし、ＳｉＣ基板に遊離原子ＳｉおよびＣを形成する。ＳｉＣ基板の遊離原子Ｓｉは、ＨＤプラズマ生成酸化種へ結合され、ＳｉＯ２層が成長する。
【選択図】 図１

Description

本発明は、概して集積回路（ＩＣ）の製造に関連し、特に、シリコンカーバイド基板をオーバーレイする二酸化シリコン膜を形成するシステムおよび方法に関する。
シリコンを基にした（シリコン基板）ＭＯＳＦＥＴは、世界中でもっとも一般的に製造される電子デバイスである。しかしながら、ＭＯＳＦＥＴを含むＳｉを基にしたデバイスは、高温、高電力および高放射能といった厳しい動作条件下では、役にたたない。高温、高電力、高周波および高放射能用途に用いられ得る半導体材料およびデバイスに興味が高まっている。シリコンカーバイド（ＳｉＣ）は、エネルギーギャップが広く、電子飽和速度が高く、熱導電率が高く、化学的に不活性であり、また破壊電界強度が高いので、これらの電子的用途に対して有望な半導体である。ＳｉＣの成長、ドーピングおよびプロセシングにおける急速な進歩は、高速回復高電圧ダイオード、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）およびＵＶフォトダイオード含むＳｉＣ基板を用いるいくつかの電気および光学デバイスの実現につながった。広いバンドギャップおよび高熱導電率は、高温デジタルＩＣおよび不揮発半固体メモリにとって魅力的である。ＳｉＣバイポーラデバイス、バイポーラ結合トランジスタ（ＢＪＴ）およびハイブリットバイポーラトランジスタ（ＨＢＴ）は、Ｓｉバイポーラデバイスと比較して、特定用途向け利点を有する。ＳｉＣデバイスに対してより高いドーピングが用いられ、ＳｉＣの破壊電界強度が高いために、オン抵抗が低くなる結果になる。
ＳｉＣの目立つ特性は、天然の酸化層のようなＳｉを有する。ＳｉＣは、Ｓｉのように熱酸化され得ることにより、ＳｉＯ２を形成する。しかしながら、ＳｉＣ ＭＯＳＦＥＴの性能は、高密度界面状態によって妨げられる。結果として、キャリア移動度が著しく減少し、これらのデバイスの電流（電力）処理能力は、予想以上に、さらに低くなる。ＳｉＣの熱酸化は、通常１０００―１３００℃の範囲で、実行される。この高温熱酸化プロセスは、ガラスもしくはプラスチックといった一部の従来用いられてきたＩＣ材料にとって、有害になり得る。しかしながら、低温での酸化は、従来的に過度に長時間の酸化を必要とする。
比較的低温で、ＳｉＣ基板をオーバレイする高品質の二酸化シリコン層が形成されることは利点である。
本発明は、誘導結合プラズマソースを利用する高密度プラズマプロセスによって、ＳｉＯ２薄膜を製造する斬新な成長／堆積方法を記載する。高密度プラズマプロセスは、適切な電子温度を有する高電子／イオン濃度を生成して、ＳｉＣ上のＳｉＯ２膜の成長／堆積を促進する。高密度プラズマプロセスは、高電子／イオン濃度と、低プラズマ電位と、プラズマエネルギーおよび密度の独立制御とによって特徴付けられる。高密度プラズマ成長／堆積プロセスは、高性能および信頼性のある電子デバイスの製造にとって重要であるＳｉＯ２薄膜のバルクおよび界面特性を制御することにおいて効果的である。高密度ＩＣＰプラズマ電位プロセスの高電子／イオンエネルギー、低プラズマ電位および高電子温度は、従来の熱技術、プラズマ物理および化学技術と比較して、著しく低い熱量で、ＳｉＯ２薄膜の製造することを可能にする。
したがって、シリコンカーバイド（ＳｉＣ）基板上にＳｉＯ２を形成する方法が提供されている。
一般的に、方法は、ＳｉＣを提供することと、酸素を含む雰囲気を供給することと、高密度（ＨＤ）プラズマプロセスを実行することと、ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することとを包含する。通常、ＨＤプラズマプロセスを実行することは、誘導結合ＨＤプラズマソースに上部電極を接続することを含む。
第１の局面において、ＳｉＯ２は、ＳｉＣ基板上に成長する。つまり、ＨＤプラズマ酸化プロセスが実行され、反応酸素種を作成し、ＳｉＣ基板のＳｉ―Ｃ結合をはずし、ＳｉＣ基板に遊離原子ＳｉとＣを形成する。ＳｉＣ基板の遊離原子Ｓｉは、ＨＤプラズマ生成酸化種に結合され、ＳｉＯ２層が成長する。
第２の局面において、雰囲気は、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を含有し、ＨＤプラズマ強化化学蒸着（ＰＥＣＶＤ）は、雰囲気中のガス間に反応を引き起こす。ＳｉＯ２が、ＳｉＣ上に堆積する。第３の局面において、ＨＤプラズマプロセスの前に、Ｓｉ層が堆積する。それから、ＨＤ酸化プロセスが、反応酸素種を作成し、Ｓｉ層の原子Ｓｉは、反応酸素種と結合されることにより、Ｓｉ層をオーバーレイするＳｉＯ２層を成長させる。
第４の局面において、Ｓｉ層が堆積する。ＨＤ酸化プロセスは、最初に実行され、反応酸素種を作成する。続いて、ＨＤ ＰＥＣＶＤプロセスが実行されることにより、雰囲気中のＳｉＨ４、Ｎ２Ｏ、Ｎ２ガス間に反応を引き起こす。結果として、ＳｉＯ２が、そのＳｉＯ２を成長させて、かつ、堆積する組み合わせによって、Ｓｉ層上に形成される。
第５の局面において、ＨＤ酸化プロセスは、反応酸素種を作成し、ＳｉＣ基板の遊離原子Ｓｉは、ＨＤプラズマ生成反応酸化種と結合されて、ＳｉＯ２層を成長させる。それから、ＳｉＯ２層はエッチングされることにより、ＳｉＣ基板の領域を露出させて、金属がＳｉＣ基板の露出した領域に堆積して、金属―半導体（ショットキー）コンタクトを形成する。
（項目１）
シリコンカーバイド（ＳｉＣ）基板上に二酸化シリコン（ＳｉＯ２）を形成する方法であって、
ＳｉＣ基板を提供することと、
酸素を含む雰囲気を供給することと、
高密度（ＨＤ）プラズマプロセスを実行することと、
ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することと
を含む、方法。
（項目２）
ＨＤプラズマプロセスを実行することは、誘導結合ＨＤプラズマソースに上部電極を接続することを含む、項目１に記載の方法。
（項目３）
ＨＤプラズマプロセスを実行することは、
ＨＤプラズマ酸化プロセスを実行することと、
ＨＤ酸化プロセスを受けて、反応酸素種を作成することと、
ＳｉＣ基板のＳｉＣ―Ｃ結合をはずし、ＳｉＣ基板に遊離ＳｉとＣ原子を形成することと
を含み、
ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、ＳｉＣ基板の遊離Ｓｉ原子をＨＤプラズマ生成反応酸素種と結合し、ＳｉＯ２層を成長させることを含む、項目２に記載の方法。
（項目４）
ＳｉＣ基板を提供することは、３６０℃以下で、ＳｉＣ基板を保持することを含む、項目３に記載の方法。
（項目５）
酸素を含む雰囲気を供給することは、Ｏ２に不活性ガスを供給することを含み、Ｏ２に対する不活性ガスの比率が、１０：１から２００：１の範囲である、項目３に記載の方法。
（項目６）
Ｏ２に不活性ガスを供給することは、Ｈｅ、Ｋｒ、Ａｒを含む群から選択される不活性ガス用いることを含む、項目５に記載の方法。
（項目７）
ＨＤプラズマプロセスを実行することは、ＳｉＣ基板の遊離Ｃ原子を反応酸素種と結合することと、一酸化炭素を形成することをさらに含み、
方法は、
プロセスからＣＯを除去することとをさらに含む、項目３に記載の方法
（項目８）
酸素を含む雰囲気を供給することは、およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給し、かつ、およそ５０から２００標準立方センチメートル毎分（ｓｃｃｍ）の総ガス流量を供給するステップを含み、
ＨＤプラズマ酸化プロセスを実行することは、
ＳｉＣ基板を下部電極と上部電極との間に位置づけることと、
１３．５６メガヘルツ（ＭＨｚ）から３００ＭＨｚの範囲の周波数で、上部電極に１０ワット毎平方センチメートル（Ｗ／ｃｍ２）までの電力密度を供給することと、
５０キロヘルツ（ＫＨｚ）から１３．５６ＭＨｚの範囲の周波数で、下部電極に３（Ｗ／ｃｍ２）までの電力密度を供給することと、
を含む、項目３に記載の方法。
（項目９）
酸素を含む雰囲気を供給することは、Ｈｅ／Ｏ２の雰囲気を供給することを含み、
ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、１０分間で、およそ１００Åの堆積率で、ＳｉＯ２層を形成することを含む、項目３に記載の方法。
（項目１０）
酸素を含む雰囲気を供給することは、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を供給することを含み、
ＨＤプラズマプロセスを実行することは、ＨＤプラズマ強化化学蒸着（ＰＥＣＶＤ）プロセスを実行し、
ＨＤ ＰＥＣＶＤプロセスを受けて、雰囲気中のガス間に反応を引き起こすことを含み、
ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、ＳｉＣ上にＳｉＯ２層を堆積することを含む、項目２に記載の方法。
（項目１１）
ＳｉＣ基板を提供することは、４００℃以下で、ＳｉＣ基板を保持することを含む、項目１０に記載の方法。
（項目１２）
ＳｉＨ４、Ｎ２Ｏ、Ｎ２を供給することは、１０―２５：１００：２５の比率で、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を供給することを含む、項目１０に記載の方法。
（項目１３）
酸素を含む雰囲気を供給することは、１０ミリトールから５００ミリトール（ｍＴｏｒｒ）の範囲で、雰囲気圧を保持することを含む、項目１０に記載の方法。
（項目１４）
酸素を含む雰囲気を供給するステップは、およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給し、かつ、およそ５０ｓｃｃｍから２００ｓｃｃｍの総ガス流量を供給することを含み、
ＨＤ ＰＥＣＶＤを実行することは、
ＳｉＣ基板を下部電極と上部電極との間に位置づけることと、
１３．５６ＭＨｚから３００ＭＨｚの範囲の周波数で、上部電極に１０（Ｗ／ｃｍ２）までの電力密度を供給することと
５０ＫＨｚから１３．５６ＭＨｚの範囲の周波数で、下部電極に（Ｗ／ｃｍ２）までの電力密度を供給することと
を含む、項目１０に記載の方法。
（項目１５）
ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、１５０℃、バイアス電圧＋／−２（ＭＶ／ｃｍ）で、バイアス温度応力（ＢＴＳ）１ボルト未満を有するＳｉＯ２層を形成することを含む、項目１０に記載の方法。
（項目１６）
ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、１０ＭＶ／ｃｍより大きい破壊応力有するＳｉＯ２層を形成することを含む、項目１０に記載の方法。
（項目１７）
ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、８ＭＶ／ｃｍの印加領域で、漏れ電流密度１×１０−７（Ａ／ｃｍ２）未満を有するＳｉＯ２層を形成することを含む、項目１０に記載の方法。
（項目１８）
ＳｉＣ基板提供することは、１５０℃以下で、ＳｉＣ基板を保持することを含む、項目１０に記載の方法。
（項目１９）
ＨＤプラズマプロセスの前に、ＳｉＣ基板をオーバーレイするＳｉ層を堆積することをさらに含み、
ＨＤプラズマプロセスを実行することは、
ＨＤ酸化プロセスを実行することと、
ＨＤ酸化プロセスを受けて、反応酸化種を作成することと
を含み、
ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、Ｓｉ層のＳｉ原子を反応酸化種と結合することにより、Ｓｉ層をオーバーレイするＳｉＯ２層を成長させることを含む、項目２に記載の方法。
（項目２０）
ＳｉＣ基板をオーバーレイするＳｉ層を堆積することは、無結晶Ｓｉ、多結晶Ｓｉ単結晶Ｓｉを含む群から選択されるＳｉ層を堆積することを含む、項目１９に記載の方法。
（項目２１）
ＳｉＣ基板を提供することは、４００℃以下で、ＳｉＣ基板を保持すること含む、項目１９に記載の方法。
（項目２２）
酸素を含む雰囲気を供給することは、、およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給し、かつ、およそ５０から２００ｓｃｃｍの総ガス流量を供給することを含み、
ＨＤ酸化プロセスを実行することは、
ＳｉＣ基板を下部電極と上部電極との間に位置づけることと、
１３．５６ＭＨｚから３００ＭＨｚの範囲の周波数で、上部電極に１０（Ｗ／ｃｍ２）までの電力密度を供給することと、
５０ＫＨｚから１３．５６ＭＨｚの範囲の周波数で、下部電極に３（Ｗ／ｃｍ２）までの電力密度を供給することと
を含む、項目１９に記載の方法。
（項目２３）
およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００（ｍＴｏｒｒ）以下の圧力を供給することは、酸素と、ヘリウム、アルゴン、クリプトンを含む群から選択される不活性ガスとを混合することを含む、項目２２に記載の方法。
（項目２４）
Ｓｉ層を堆積することをさらに包含し、
ＨＤプラズマプロセスを実行することは、
最初に、ＨＤ酸化プロセスを実行することと、
酸化プロセスを受けて、反応酸化種を作成することと
を含み、
ＨＤプラズマプロセスを実行することは、
続いて、ＨＤ ＰＥＣＶＤプロセスを実行することと、
ＨＤ ＰＥＣＶＤプロセスを受けて、雰囲気中のガス間に反応を引き起こすことと
を含み、
酸素を含む雰囲気を供給することは、ＰＥＣＶＤに対して、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を供給すること含み、
ＳｉＣ層をオーバーレイするＳｉＯ２層を形成することは、Ｓｉ層をオーバーレイするＳｉＯ２層を成長させることと、堆積することとの組み合わせを含む、項目２に記載の方法。
（項目２５）
ＳｉＣ基板をオーバーレイするＳｉ層を堆積することは、無結晶Ｓｉ、多結晶Ｓｉ単結晶Ｓｉを含む群から選択されるＳｉ層を堆積することを含む、項目２４に記載の方法。
（項目２６）
ＳｉＣ基板を提供するステップは、４００℃以下で、ＳｉＣ基盤を保持することを含む、項目２４に記載の方法。
（項目２７）
酸素を含む雰囲気を供給することは、およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給し、かつ、およそ５０から２００ｓｃｃｍの総ガス流量を供給することを含み、
ＨＤ酸化プロセスを実行することは、
ＳｉＣ基板を下部電極と上部電極との間に位置づけることと、
１３．５６ＭＨｚから３００ＭＨｚの範囲の周波数で、上部電極に１０（Ｗ／ｃｍ２）までの電力密度を供給することと、
５０ＫＨｚから１３．５６ＭＨｚの範囲の周波数で、下部電極に３（Ｗ／ｃｍ２）までの電力密度を供給することと
を含む、項目２４に記載の方法。
（項目２８）
およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給することは、酸素と、ヘリウム、アルゴンおよびクリプトンを含む群から選択される不活性ガスとを混合することを含む、項目２７に記載の方法。
（項目２９）
ＨＤ ＰＥＣＶＤプロセスにおいて、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を供給することは、１０―２５：１００：２５の比率であるＳｉＨ４、Ｎ２Ｏ、Ｎ２を供給することを含む、項目２４に記載の方法。
（項目３０）
酸素を含む雰囲気を供給することは、およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給し、かつ、およそ５０から２００ｓｃｃｍの総ガス流量を供給することを含み、
ＨＤ ＰＥＣＶＤプロセスを実行することは、
ＳｉＣ基板を下部電極と上部電極との間に位置づけることと、
１３．５６ＭＨｚから３００ＭＨｚの範囲の周波数で、上部電極に１０（Ｗ／ｃｍ２）までの電力密度を供給することと
５０ＫＨｚから１３．５６ＭＨｚの範囲の周波数で、下部電極に３（Ｗ／ｃｍ２）までの電力密度を供給することと
を含む、項目２９に記載の方法。
（項目３１）
ＨＤプラズマプロセスを実行することは、
ＨＤ酸化プロセスを実行することと、
ＨＤ酸化プロセス受けて、反応酸化種を作成することと
を含み、
ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、ＳｉＣ基板の遊離原子ＳｉをＨＤプラズマ反応酸素種と結合し、ＳｉＯ２層を成長させることを含み、
方法は、
ＳｉＯ２層をエッチングし、ＳｉＣ基板の領域を露出することと、
ＳｉＣ基盤の露出した領域に金属を堆積することにより、金属―半導体コンタクトを形成することと
をさらに包含する、項目２に記載の方法。
（項目３２）
シリコンカーバイド（ＳｉＣ）基板上に、二酸化シリコン（ＳｉＯ２）を成長させる方法であって、
３６０℃以下で、ＳｉＣ基板を提供することと、
酸素を含む雰囲気を供給することと、
高密度（ＨＤ）プラズマ酸化プロセスを実行することと、
ＨＤ酸化プロセスを受けて、反応酸化種を作成することと、
ＳｉＣ基板のＳｉ―Ｃ結合をはずし、ＳｉＣ基板に遊離原子ＳｉとＣを形成することと、
ＳｉＣ基板に遊離原子ＳｉをＨＤプラズマ反応酸素種と結合し、ＳｉＯ２層を成長させることと
を包含する、方法。
（項目３３）
シリコンカーバイド（ＳｉＣ）基板上に二酸化シリコン（ＳｉＯ２）を堆積する方法であって、
４００℃以下で、ＳｉＣ基板を提供することと、
ＳｉＨ４、Ｎ２Ｏ、Ｎ２を含む雰囲気を供給することと、
高密度Ｕ（ＨＤ）プラズマ強化化学蒸着（ＰＥＣＶＤ）を実行することと、
ＨＤ ＰＥＣＶＤを受けて、雰囲気中のガス間に反応をを引きおきすことと、
ＳｉＣ上にＳｉＯ２層を堆積することと
を包含する方法。
（項目３４）
Ｓｉ／シリコンカーバイド（ＳｉＣ）構造上に、二酸化シリコン（ＳｉＯ２）成長させる方法であって、
４００℃以下で、ＳｉＣ基板を提供することと、
ＳｉＣをオーバーレイするＳｉ層を堆積することと、
酸素を含む雰囲気を供給することと、
高密度（ＨＤ）酸化プロセスを実行することと、
ＨＤ酸化プロセスを受けて、反応酸素種を作成することと、
Ｓｉ層の原子Ｓｉを反応酸素種と結合し、Ｓｉ層をオーバーレイするＳｉＯ２層を成長させることと
を包含する方法。
（項目３５）
Ｓｉ／シリコンカーバイド（ＳｉＣ）構造上に、二酸化シリコン（ＳｉＯ２）形成する方法であって、
４００℃以下で、ＳｉＣ基板を提供することと、
ＳｉＣをオーバーレイするＳｉ層を堆積することと、
酸素を含む雰囲気を供給することと、
最初に、高密度（ＨＤ）酸化プロセスを実行することと、
ＨＤ酸化プロセスを受けて、反応酸素種を作成することと、
続いて、ＨＤ ＰＥＣＶＤプロセスを実行することと、
ＨＤ ＰＥＣＶＤプロセスを受けて、雰囲気中のＳｉＨ４、Ｎ２Ｏ、Ｎ２間に反応を引き起こすことと、
ＳｉＯ２層を成長させ、かつ、堆積させる組み合わせによって、Ｓｉ層をオーバーレイするＳｉＯ２層を形成することを包含する方法。
（項目３６）
シリコンカーバイド基板上にショットキーコンタクトを形成する方法であって、
ＳｉＣ基板を提供することと、
酸素を含む雰囲気を供給することと、
高密度（ＨＤ）酸化プロセスを実行することと、
ＨＤ酸化プロセスを受けて、反応種を作成することと、
ＳｉＣ基板の遊離原子ＳｉをＨＤプラズマ反応酸素種と結合し、ＳｉＯ２層成長させることと、
ＳｉＯ２層をエッチングすることにより、ＳｉＣ基板の領域を露出することと、
露出したＳｉＣ基板の領域に金属を堆積させることにより、金属―半導体コンタクトを形成することと
を包含する方法。
上述の方法のさらなる詳細は、以下に提供されている。
図１は、概してシリコンカーバイド（ＳｉＣ）基板上に二酸化シリコン（ＳｉＯ２）を形成する本発明の方法を示すフローチャートである。その方法（以下に記載される複数の方法）は明確にするために番号が付けられたステップのシーケンスで示されているが、これらのステップの順序は明記されない限りは番号付けから推測されるべきではない。これらのステップの一部は省略され、並列に実行され、もしくは厳格なシーケンスの順序を維持することを必要とせずに実行され得ることを理解されるべきである。方法は、ステップ１００から始まる。
ステップ１０２は、ＳｉＣ基板を提供するステップである。ステップ１０４は、酸素を含む雰囲気を供給するステップである。ステップ１０６は、高密度（ＨＤ）プラズマ処理を実行するステップである。ステップ１０８は、ＳｉＣ基板をオーバレイするＳｉＯ２層を形成するステップである。好ましくは、ステップ１０６で、ＨＤプラズマプロセスを実行するステップは、誘導結合ＨＤプラズマソースに上部電極を接続するステップを含む。
図２は、誘導結合ＨＤプラズマソースの概略図である。誘導結合ソースが示されてあるが、本発明のプロセスは適したＨＤプラズマソースを用いて可能になり得る。本発明の方法はＳｉＣ基板上に成長／堆積したＳｉＯ２薄膜の製造に誘導結合プラズマ（ＩＣＰ）ソースを用いて可能になり得る。システム２００は、ＳｉＯ２薄膜の成長および堆積の両方に使用され得る。上部電極２０２は、高周波無線周波数（ＲＦ）ソース２０４によって駆動され、一方、下部電極２０６は、低周波数電力ソース２０８によって駆動される。ＲＦ電力は、マッチングネットワーク２１０を介して上部電極に結合される。下部電極２０６電力は、上部電極２０２とは独立して変更され得る。ＩＣＰソース２０４の設計に依存して、上部電極電力周波数は、１３．５６メガヘルツ（ＭＨｚ）から３００ＭＨｚの範囲であり得る。下部電極電力周波数は、５０キロヘルツ（ｋＨｚ）から１３．５６ＭＨｚの周波数の範囲で変更されることにより、成長／堆積プロセスを制御し得る。システム圧力は、１Ｔｏｒｒまでモニタされる。上部電極電力は、１０ワット毎平方センチメートル（Ｗ／ｃｍ２）ほどにもなり得る。一方、下部電極は３Ｗ／ｃｍ２ほどにもなり得る。
図１に戻り、本方法の第１の局面において、ＳｉＯ２がＳｉＣ基板上に成長する。この局面において、ステップ１０６で、ＨＤプラズマプロセスを実行することは、下位ステップを含む。ステップ１０６ａは、ＨＤプラズマ酸化プロセスを実行する。ステップ１０６ｂは、ＨＤ酸化プロセスを受けて、反応酸素種を作成する。ステップ１０６ｃは、ＳｉＣ基板のＳｉ―Ｃ結合をはずし、ＳｉＣ基板に遊離ＳｉおよびＣ原子を形成する。それから、ステップ１０８で、ＳｉＣ基板をオーバレイするＳｉＯ２層を形成すること、ＳｉＣ基板の遊離Ｓｉ原子をＨＤプラズマ生成反応酸素種と結合することと、ＳｉＯ２成長させることを含む。
いくつかの局面において、ステップ１０２は、３６０℃以下で、ＳｉＣ基板を保持する。ステップ１０４は、不活性ガスにＯ２を供給する。このとき、不活性ガス―Ｏ２の比率は、１０：１から２００：１の範囲である。例えば、Ｈｅ、Ｋｒ、Ａｒといった不活性ガスが用いられる。
この第１の局面において、ステップ１０６のＨＤ酸化プロセスは、ＳｉＣ基板の遊離Ｃ原子を反応酸化種と結合して、一酸化炭素（ＣＯ）を形成し得る。それから、さらなるステップ、ステップ１０７はプロセスからＣＯを取り除く。Ｃは通常ＩＣプロセスにおいて、汚染物質と考えられるのでこのステップは有利である。
詳細には、ステップ１０４は、およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給し、かつ、およそ５０から２００標準立方センチメートル毎分（ｓｃｃｍ）の総ガス流量を供給する。ＨＤプラズマ酸化プロセスを実行するステップは、以下の下位ステップを含み得る（図示されず）。ステップ１０６ｄは、ＳｉＣ基板を下部電極と上部電極との間に位置付ける。ステップ１０６ｅは、１３．５６ＭＨｚから３００ＭＨｚの範囲の周波数で、上部電極に１０ワット毎平方センチメートル（Ｗ／ｃｍ２）までの電力密度を提供する。ステップ１０６ｆは、５０ＫＨｚから１３．５６ＭＨｚの範囲で周波数で、下部電極に３（Ｗ／ｃｍ２）までの電力密度を提供する。
１つの局面において、ステップ１０４は、Ｈｅ／Ｏ２の雰囲気を提供する。ステップ１０８でＳｉＣ基板をオーバレイするＳｉＯ２層を形成ことは、１０分間、およそ１００Å堆積率でＳｉＯ２層を形成することを含む。
本発明の第２の堆積の局面において、ステップ１０４は、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を提供する。それから、ステップ１０６でＨＤプラズマプロセスを実行することは、他の下位ステップを含む。ステップ１０６ｇは、ＨＤプラズマ強化化学蒸着プロセス（ＰＥＣＶＤ）を実行する。ＨＤＰＥＣＶＤプロセスを受けて、ステップ１０６ｈは、雰囲気中のガス間に反応を引き起こす。それから、ステップ１０８のＳｉＣ基板をオーバレイするＳｉＯ層を形成することは、ＳｉＣ上にＳｉＯ層を堆積することを含む。
１つの局面において、ステップ１０２は、４００℃以下で、ＳｉＣ基板を保持する。もしくは、温度は１５０℃以下になり得る。ステップ１０４は、１０―２５：１００：５０の比率であるＳｉＨ４、Ｎ２Ｏ、Ｎ２を供給する。他の局面において、ステップ１０４は、１０ミリトールから５００ミリトール（ｍＴｏｒｒ）の範囲で雰囲気圧を保持する。
詳細には、およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給し、かつ、およそ５０から２００ｓｃｃｍの総ガス流量を供給する。ＨＤプラズマＰＥＣＶＤプロセスを実行することは、以下の下位ステップを含み得る（図示されず）。ステップ１０６ｄは、ＳｉＣ基板を下部電極と上部電極との間に位置付ける。ステップ１０６ｅは、１３．５６ＭＨｚから３００ＭＨｚの範囲の周波数で、上部電極に１０（Ｗ／ｃｍ２）までの電力密度を提供する。ステップ１０６ｆは、５０ＫＨｚから１３．５６ＭＨｚの範囲の周波数で、下部電極に３（Ｗ／ｃｍ２）までの電力密度を提供する。
１つの局面において、ステップ１０８は、＋／−２（ＭＶ／ｃｍ）で、１５０℃において、１ボルト未満のバイアス熱圧力（ＢＴＳ）を有するＳｉＯ２層を形成する。他の局面において、ステップ１０８は、１０ＭＶ／ｃｍより大きい破壊強度を有するＳｉＯ２層を形成するステップである。さらに、ステップ１０８で形成されるＳｉＯ２層は、８（ＭＶ／ｃｍ）の印加領域において、１×１０−７（Ａ／ｃｍ２）未満の漏れ電流密度を有する。
本方法の第３の局面において、ＳｉＯ２層は、ＳｉＣ基板上に形成されるシリコン層上に成長する。ステップ１０２は、４００℃以下でＳｉＣ基板を保持する。ステップ１０６のＨＤプラズマプロセスの前に、ステップ１０３は、ＳｉＣ基板をオーバレイするＳｉ層を堆積する。堆積したＳｉは、無結晶Ｓｉ、多結晶Ｓｉもしくは単結晶Ｓｉになり得る。それから、ステップ１０６でＨＤプラズマプロセスを実行ことは、下位ステップを含む。ステップ１０６ａは、ＨＤ酸化プロセスを実行する。ＨＤ酸化プロセスを受けて、ステップ１０６ｂは、反応酸素種を生成する。それから、ステップ１０８のＳｉＣ基板をオーバレイするＳｉＯ２層を形成することは、Ｓｉ層のＳｉ原子を反応酸素種と結合することと、Ｓｉ層をオーバレイするＳｉＯ２層を成長させることとを含む。
詳細には、およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給し、かつ、およそ５０から２００ｓｃｃｍの総ガス流量を供給する。例えば、不活性ガスは、ヘリウム、アルゴンもしくはクリプトンであり得る。ＨＤプラズマ酸化プロセスを実行することは、以下の下位ステップを含み得る（図示されず）。ステップ１０６ｄは、ＳｉＣ基板を下部電極と上部電極との間に位置付ける。ステップ１０６ｅは、１３．５６から３００ＭＨｚの範囲の周波数で、上部電極に１０（Ｗ／ｃｍ２）までの電力密度を提供する。ステップ１０６ｆは、５０ＫＨｚから１３．５６ＭＨｚの範囲の周波数で、下部電極に３（Ｗ／ｃｍ２）までの電力密度を提供する。
第４の局面において、Ｓｉ層は、ＳｉＣ基板上に堆積し、ＳｉＯ２はＳｉ層上に成長し、堆積する。ステップ１０２は、ＳｉＣ基板を４００℃以下に保持する。ステップ１０３は、Ｓｉ層を堆積する。Ｓｉは、無結晶、多結晶、単結晶Ｓｉであり得る。ステップ１０６ａは、最初にＨＤ酸化プロセスを実行する。ＨＤ酸化プロセスを受けて、ステップ１０６は、反応酸素種を作成する。続いて、ステップ１０６ｇは、ＨＤ ＰＥＣＶＤを実行する。ＨＤＰＥＣＶＤを受けて、ステップ１０６ｈは、雰囲気中の（ＳｉＨ４、Ｎ２Ｏ、Ｎ２）ガス間に反応を引き起こす。ステップ１０６ｇおよび１０６ｈに対して、ステップ１０４は、ＳｉＨ４、Ｎ２Ｏ、Ｎ２ガスを供給する。それから、ステップ１０８は、成長と堆積プロセスを組み合わせることによって、Ｓｉ層上にＳｉＯ２層を形成する。
以下のステップは、第４局面の酸化およびＰＥＣＶＤプラズマプロセスの両方に共通している。ステップ１０４は、およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給し、かつ、およそ５０から２００ｓｃｃｍの総ガス流量を供給するステップである。ＨＤプラズマ酸化プロセスを実行することは、以下の下位ステップを含み得る（図示されず）。ステップ１０６ｄは、ＳｉＣ基板を下部電極と上部電極との間に位置付ける。ステップ１０６ｅは、１３．５６ＭＨｚから３００ＭＨｚの範囲の周波数で、上部電極に１０（Ｗ／ｃｍ２）までの電力密度を提供する。ステップ１０６ｆは、５０ＫＨｚから１３．５６ＭＨｚの範囲の周波数で、下部電極に３（Ｗ／ｃｍ２）までの電力密度を提供する。ＨＤプラズマ酸化プロセスに対して、ステップ１０４は、ヘリウム、アルゴンおよびクリプトンといった不活性ガスを用いる。ＨＤ ＰＥＣＶＤプロセスに対して、ステップ１０４は、１０―２５：１００：５０の比率であるＳｉＨ４、Ｎ２Ｏ、Ｎ２を供給する。
第５の局面において、ショットキーコンタクトが形成される。ステップ１０６は、ＨＤ酸化プロセスを実行する。ＨＤ酸化ステップを受けて、ステップ１０６ｂは、反応酸素種を作成する。ステップ１６０ｃは、ＳＣ基板の遊離Ｓｉ原子をＨＤプラズマ生成反応酸素種と結合し、ＳｉＯ２層を成長させることによってＳｉＣ基板をオーバレイするＳｉＯ２を形成する。さらなる詳細については、上述の本発明の第１局面を参照する。それから、ステップ１１０は、ＳｉＯ２層をエッチングして、ＳｉＣ基板の領域を露出する。ステップ１１２は、ＳｉＣ基板の露出した領域に金属を堆積して、金属―半導体コンタクトを形成する。
本発明を明確にするために、上述の第５の局面が、別のフローチャートを用いて、以下にそれぞれ要約され、説明されている。
図３は、ＳｉＣ基板上にＳｉＯ２を成長させる本発明の方法を示すフローチャートである。本発明は、ステップ３００から始まる。ステップ３０２は、３６０℃以下で、ＳｉＣ基板を提供する。ステップ３０４は、酸素を含む雰囲気を供給する。ステップ３０６は、ＨＤプラズマ酸化プロセスを実行する。ＨＤ酸化プロセスを受けて、ステップ３０８は、反応酸素種を作成する。ステップ３１０は、ＳｉＣ基板のＳｉ―Ｃ結合はずし、ＳｉＣ基板に遊離ＳｉおよびＣ原子を形成する。ステップ３１２は、ＳｉＣ基板の遊離Ｓｉ原子をＨＤプラズマ生成反応酸素種と結合し、ＳｉＯ２層を成長させる。
図４は、ＳｉＣ基板上にＳｉＯ２を堆積する本発明の方法を示すフローチャートである。本発明は、ステップ４００から始まる。ステップ４０２は、４００℃以下で、ＳｉＣ基板を提供する。いくつかの局面において、温度は１５０℃以下である。ステップ４０４は、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を含む雰囲気を供給する。ステップ４０６は、ＨＤプラズマ強化化学蒸着を実行する。ＨＤ ＰＥＣＶＤプロセスを受けて、ステップ４０８は、雰囲気中のガス間に化学反応を引き起こす。ステップ４１０は、ＳｉＯ２層をＳｉＣ上に堆積する。
図５は、ＳｉＣ／Ｓｉ構造上にＳｉＯ２を成長させる本発明の方法を示すフローチャートであ。本発明は、ステップ５００から始まる。ステップ５０２は、４００℃以下で、ＳｉＣ基板を提供する。ステップ５０４は、ＳｉＣをオーバーレイするＳｉ層を堆積する。ステップ５０６は、酸素を含む雰囲気を供給する。ステップ５０８は、ＨＤプラズマ酸化プロセスを実行する。ステップ５１０は、ＨＤ酸化プロセスを受けて、反応酸素種を作成する。ステップ５１２は、Ｓｉ層のＳｉ原子を反応酸素種と結合して、Ｓｉ層をオーバーレイするＳｉＯ２層を成長させる。
図６は、成長と堆積プロセスを用いて、ＳｉＣ基板上にＳｉＯ２を形成する本発明の方法を示すフローチャートである。本発明は、ステップ６００から始まる。ステップ６０２は、４００℃以下で、ＳｉＣ基板を提供する。ステップ６０４は、ＳｉＣをオーバレイするＳｉ層を堆積する。ステップ６０６は、酸素を含む雰囲気を供給する。ステップ６０８は、最初にＨＤプラズマ化プロセスを実行する。ステップ６１０は、ＨＤ酸化プロセスを受けて、反応酸素種を作成する。続いて、ステップ６１２は、ＨＤ ＰＥＣＶＤプロセスを実行する。ステップ６１４は、ＨＤ酸化プロセスを受けて、雰囲気中のＳｉＨ４、Ｎ２Ｏ、Ｎ２のガス間に反応を引き起こす。ステップ６１６は、ＳｉＯ２層を成長させることと、堆積することとの組み合わせによって、Ｓｉ層をオーバーレイするＳｉＯ２層を形成する。
図７は、ＳｉＣ基板上にショットキーコンタクトを形成する本発明の方法を示すフローチャートである。本発明は、ステップ７００から始まる。ステップ７０２は、ＳｉＣ基板を提供する。ステップ７０４は、酸素を含む雰囲気を供給する。ステップ７０６は、ＨＤ酸化プロセスを実行する。ステップ７０８は、ＨＤ酸化プロセスを受けて、反応酸素種を作成する。ステップ７１０は、ＳｉＣ基板の遊離Ｓｉ原子をＨＤプラズマ生成反応酸素種と結合し、ＳｉＯ２層を成長させる。ステップ７１２は、ＳｉＯ２層をエッチングして、ＳｉＣ基板の領域を露出する。ステップ７１４は、ＳｉＣ基板の露出した領域に金属を堆積して、金属―半導体コンタクトを形成する。
本発明の手順は、従来の熱成長温度より著しく低い温度（４００℃未満）で、ＳｉＣ基板上に高品質ＳｉＯ２薄膜の成長／堆積の斬新な高密度プラズマアプローチを記載する。高密度プラズマ成長／堆積したＳｉＯ２薄膜は、保護層の低温度処理、高品質ショットキーコンタクト、非平面デバイス上の一様な酸化層成長、および膜の界面とバルクからＣの効率的な除去といったＳｉＣ基いたデバイス技術に関連する大きな課題を解決する。
本発明は、誘導結合プラズマ（ＩＣＰ）ソースを用いる高密度プラズマ成長／堆積プロセスを記載する。高反応酸素および他の先駆フラグメントを作成することによって、ＳｉＣ上にＳｉＯ２薄膜の成長／堆積プロセスを促進するために十分な高電子温度を有する、高電子／イオン濃度が生成される。高密度プラズマプロセスは、たとえ低い熱エネルギーが基板へ提供される場合でも、成長／堆積速度を促進させることにおいて効果的である。活性化酸素種は、また膜に残ったＣを除去のためＣＯへ変換し得る。高密度プラズマプロセスは、高電子密度（＞１０１０ｃｍ−３）を達成するために低圧力で実行され、プロセス中の粒子生成を著しく減少させる。高密度プラズマプロセスの大きな特性の１つは、独立的に基板バイアスを制御することを可能にする低プラズマ電位である。プラズマエネルギーおよび密度の独立的な制御は、ＳｉＯ２バルクおよび界面の特性が良くなると同様に成長／堆積速度を速くなることを可能にする。
図８は、ＳｉＯ２を成長させて形成されるＳｉＯ２／ＳｉＣの界面の断面図の一部である。（図３参照）基板は、チャンバー内の酸化雰囲気にさらされる。成長プロセスは、ＳｉＯ２の成長のために活性化酸素種を生成する不活性ガスとＯ２の組み合わせを用いる。高密度プラズマは、基板表面を酸化し、所望の厚さのＳｉＯ２層形成するのに必要とされる反応酸素種を作成することにおいて効果的である。上部および下部電極に印加される電力および基板温度は、所望の膜の厚さおよび特性を達成するために制御され得る。不活性ガスと酸素流量の比率は、反応酸素種の濃度およびエネルギーを制御するために調整され得る。不活性ガスと酸素の比率は、１０：１から２００：１の範囲で変更され得る。高密度プラズマプロセスの高プラズマエネルギーおよび密度は、ＳｉＯ２成長率および他の重要な特性を高める。一方で、低プラズマ電位は、成長膜および基板との界面へのダメージを最小に制限する。
本発明の高密度プラズマ酸化成長の概念が、ＳｉＯ基板上のＳｉＯ２薄膜成長に首尾良く適用されてきた。Ｒｅｌａｔｅｄ Ａｐｐｌｉｃａｔｉｏｎｓ Ｓｅｃｔｉｏｎに上述された係属中の特許出願、すなわち、Ｊｏｈｓｉら発明のＭＥＴＨＯＤＳ ＦＯＲ ＦＡＢＲＩＣＡＴＩＮＧ ＯＸＩＤＥ ＴＨＩＮ ＦＩＬＭＳおよびＰｏｏｒａｎ Ｊｏｓｈｉら発明のＤＥＰＯＳＩＴＩＯＮ ＯＸＩＤＥ ＷＩＴＨ ＩＭＰＲＯＶＥＤ ＯＸＹＧＥＮ ＢＯＮＤＩＮＧはここで援用として、組み込まれている。
これらの適用において、Ｓｉ表面の酸化によるＳｉＯ２成長は、不活性ガス（例えば、Ｎｅ、Ｋｒ、Ａｒ）とＯ２さまざまな組み合わせを用いて分析される。ウエハー温度は、３６０℃で保持され、エネルギーは、周波数１３．５６ＭＨｚで、電力密度１．６Ｗ／ｃｍ２である誘導結合プラズマである。
図９は、さまざまな不活性ガスを用いる、堆積時間に対するＳｉ基板上の酸化層成長のプロット図である。観察されたＳｉＯ２成長率は、３６０℃で大きく、その温度での熱成長は、実質的ではない。結果は、高密度プラズマが、たとえ、より低い基板熱エネルギーレベルでであっても、反応速度を著しく高めることをはっきりと証明している。、
図１０は、ＨＤ ＰＥＣＶＤによって形成されるオーバーレイするＳｉＯ２層を有するＳｉＣの断面図の一部である。ＳｉＯ２薄膜は、適した先駆および反応ガスを用いて、ＨＤ ＰＥＣＶＤ技術によって低温度（＜４００℃）でＳｉＣ上に堆積し得る。ＳｉＣ上の高品質酸化膜の堆積は、界面の信頼性および炭素汚染物に関連する大きな課題を解決する。ＳｉＯ２薄膜堆積はプロセスは、基板表面上と同様に、ガス位相内のプラズマ生成種の間の反応を含む。高密度プラズマプロセスは、基板表面へのいかなるダメージをも最小に制限する低プラズマ電位の大きな利点を提供する。高品質ＳｉＯ２／ＳｉＣ界面は、付帯的プラズマ種によって引き起こされるダメージを最小にして形成される。高プラズマエネルギーおよび密度は、大半のデバイス用途に対して適した高堆積率を達成することを可能にする。ＨＤ ＰＥＣＶＤは、４００℃以下でＳｉ上に高品質のＳｉＯ２薄膜の堆積をまた可能にする。例えば、ＨＤ ＰＥＣＶＤゲート酸化層は、１０―２５：１００：５０のＳｉＨ４、Ｎ２Ｏ、Ｎ２ガス比率を用いる、高密度誘導結合プラズマＣＶＤシステムにおいて、３６０℃で堆積し得る。圧力は、５０〜２００Ｔｏｒｒで保持され、電力は０．２〜１．６Ｗ／ｃｍ２が用いられる。層の質は、さまざまな物理的および化学技術によって堆積する層より、優れていることが、バイアス温度応力（ＢＴＳ）、膜漏れ電流密度および物理的破壊強度の計測を通じて実証されている。例えば、上述の３６０℃膜は、１５０℃、バイアス電圧±２０Ｖの応力下で、１Ｖ未満のＢＴＳシフトを有する。破壊強度は、１０ＭＶ／ｃｍを超える。漏れ電流は、８ＭＶ／ｃｍで印加された電界で、１０−７Ａ／ｃｍ２である。この膜の質は、１０ナノメートル（ｎｍ）にもおよぶ厚さで保持され得る。
図１１は、犠牲層Ｓｉを用いて形成されるＳｉＯ２／ＳｉＣ界面の断面図の一部である。続いて、犠牲層Ｓｉは、高密度プラズマ酸化プロセスによってＳｉＯ２に転換される。犠牲層は、適した技術によって堆積する無結晶シリコン、微結晶シリコンもしくは、多結晶シリコン層であり得る。犠牲層は、上述（図５参照）の高密度プラズマ酸化プロセスを用いて転換され得る。犠牲層の使用は、ＳｉＣが酸化プロセスで消耗されず、また表面の質および界面の特性が、デバイスの適用に適していることを確実にする。この方式は、膜の界面およびバルク内の余剰のＣ汚染物に関する大きな課題を解決する。
ＩＣＰは、大きな面積処理に対して、拡大され得るリニアソースである。本発明は、ＩＣＰソースに照らして説明されてきたが、上述の高密度プラズマソースは、ＳｉＯ２薄膜の堆積／成長のために、１０１０ｃｍ−３より大きい電子濃度、および反応酸素種を生成するために十分な電子温度を生成する能力を有する任意の高密度プラズマソースを用いて実行され得る。
本発明の他の局面において、酸素ソースは、ＳｉＯ２薄膜の成長／堆積のために、オゾンもしくは他の酸素を含むガスによって置換され得る。高密度プラズマプロセスは、プラズマエネルギーおよび密度分布、したがって、ＳｉＯ２膜の成長／堆積速度および特性を制御するために、適した放射線ソース（＜３００ｎｍ）と組み合わされ得る。Ｃ汚染物および他の不純物は、またこのアプローチを用いて最小に制限され得る。
低温度ＳｉＣ堆積プロセス、すなわち、ウエハーボンディングアプローチによるバルクＳｉＣウエハーのトランスファーは、ガラスといった低温度基板上にＳｉＣ高温高電力電子デバイスの統合を可能にする。高密度プラズマ成長および堆積率は、処理温度に強い依存性を示さないので、プロセスを任意の適した低温度基板と適合させることを可能にする。
プラズマ成長／堆積ＳｉＯ２薄膜は、ＳｉＣデバイスの保護に用いられ得る。ＳｉＣ上のショットキーコンタクトの質は、通常、犠牲酸化物を成長させて、金属化の前に、酸化膜をエッチングすることによって高められる。高密度プラズマプロセスは、熱成長プロセスと比較して、著しく低い温度および低い熱量で犠牲酸化物を成長させるのに用いられ得る。さらに、ＳｉＣ上の多層ゲート酸化構造は、高密度プラズマ成長／堆積方法によってプロセスされ得る。
さまざまなＨＤプラズマプロセスを用いて、ＳｉＣ基板上にＳｉＯ２を形成する方法が提供されてきた。プロセスの仕様が、本発明のさまざまな局面を明らかにするのを助けるために説明されているが、本発明は、単にこれらの例だけに限定されない。本発明の他の変形および他の実施例もまた、当業者であれば想到することができるであろう。
シリコンカーバイド（ＳｉＣ）基板上に、二酸化シリコン（ＳｉＯ２）を形成する本発明の方法を示すフローチャートである。 誘導結合高密度プラズマソースの概略図である。 ＳｉＣ基板上に、ＳｉＯ２を成長させる本発明の方法を示すフローチャートである。 ＳｉＣ基板上に、ＳｉＯ２を堆積する本発明の方法を示すフローチャートである。 Ｓｉ／ＳｉＣ基板上に、ＳｉＯ２を成長させる犠牲Ｓｉ方法を示すフローチャートである。 成長および堆積プロセスを用いて、ＳｉＣ基板上に、ＳｉＯ２を形成する本発明の方法を示すフローチャートである。 ＳｉＣ基板上に、ショットキーコンタクトを形成する本発明の方法を示すフローチャートである。 ＳｉＯ２を成長させることによって、形成されるＳｉＯ２／ＳｉＣ界面の断面図の一部である。（図３参照） さまざまな不活性ガスを用いた、ＳｉＣ基板上の酸化物の成長対堆積時間のプロット図である。 ＨＤ ＰＥＣＶＤプロセスによって形成されるＳｉＯ２オーバレイ層を有するＳｉＣ基板の断面図の一部である。 犠牲層Ｓｉを用いて形成されるＳｉＯ２／ＳｉＣ界面の断面図の一部である。
符号の説明
２００ システム
２０２ 上部電極
２０４ 高周波無線周波数（ＲＦ）ソース
２０６ 下部電極
２０８ 低周波数電力ソース
２１０ マッチングネットワーク

Claims (36)

  1. シリコンカーバイド（ＳｉＣ）基板上に二酸化シリコン（ＳｉＯ２）を形成する方法であって、
    ＳｉＣ基板を提供することと、
    酸素を含む雰囲気を供給することと、
    高密度（ＨＤ）プラズマプロセスを実行することと、
    該ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することと
    を含む、方法。
  2. ＨＤプラズマプロセスを実行することは、誘導結合ＨＤプラズマソースに上部電極を接続することを含む、請求項１に記載の方法。
  3. ＨＤプラズマプロセスを実行することは、
    ＨＤプラズマ酸化プロセスを実行することと、
    該ＨＤ酸化プロセスを受けて、反応酸素種を作成することと、
    前記ＳｉＣ基板の前記ＳｉＣ―Ｃ結合をはずし、該ＳｉＣ基板に遊離ＳｉとＣ原子を形成することと
    を含み、
    該ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、該ＳｉＣ基板の該遊離Ｓｉ原子を該ＨＤプラズマ生成反応酸素種と結合し、該ＳｉＯ２層を成長させることを含む、請求項２に記載の方法。
  4. ＳｉＣ基板を提供することは、３６０℃以下で、該ＳｉＣ基板を保持することを含む、請求項３に記載の方法。
  5. 酸素を含む雰囲気を供給することは、Ｏ２に不活性ガスを供給することを含み、Ｏ２に対する不活性ガスの比率が、１０：１から２００：１の範囲である、請求項３に記載の方法。
  6. 前記Ｏ２に不活性ガスを供給することは、Ｈｅ、Ｋｒ、Ａｒを含む群から選択される不活性ガス用いることを含む、請求項５に記載の方法。
  7. ＨＤプラズマプロセスを実行することは、前記ＳｉＣ基板の遊離Ｃ原子を反応酸素種と結合することと、一酸化炭素を形成することをさらに含み、
    該方法は、
    該プロセスから該ＣＯを除去することとをさらに含む、請求項３に記載の方法
  8. 酸素を含む雰囲気を供給することは、およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給し、かつ、およそ５０から２００標準立方センチメートル毎分（ｓｃｃｍ）の総ガス流量を供給するステップを含み、
    ＨＤプラズマ酸化プロセスを実行することは、
    前記ＳｉＣ基板を下部電極と上部電極との間に位置づけることと、
    １３．５６メガヘルツ（ＭＨｚ）から３００ＭＨｚの範囲の周波数で、上部電極に１０ワット毎平方センチメートル（Ｗ／ｃｍ２）までの電力密度を供給することと、
    ５０キロヘルツ（ＫＨｚ）から１３．５６ＭＨｚの範囲の周波数で、該下部電極に３（Ｗ／ｃｍ２）までの電力密度を供給することと、
    を含む、請求項３に記載の方法。
  9. 酸素を含む雰囲気を供給することは、Ｈｅ／Ｏ２の雰囲気を供給することを含み、
    前記ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、１０分間で、およそ１００Åの堆積率で、ＳｉＯ２層を形成することを含む、請求項３に記載の方法。
  10. 酸素を含む雰囲気を供給することは、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を供給することを含み、
    ＨＤプラズマプロセスを実行することは、ＨＤプラズマ強化化学蒸着（ＰＥＣＶＤ）プロセスを実行し、
    該ＨＤ ＰＥＣＶＤプロセスを受けて、該雰囲気中の該ガス間に反応を引き起こすことを含み、
    該ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、前記ＳｉＣ上にＳｉＯ２層を堆積することを含む、請求項２に記載の方法。
  11. ＳｉＣ基板を提供することは、４００℃以下で、該ＳｉＣ基板を保持することを含む、請求項１０に記載の方法。
  12. ＳｉＨ４、Ｎ２Ｏ、Ｎ２を供給することは、１０―２５：１００：２５の比率で、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を供給することを含む、請求項１０に記載の方法。
  13. 酸素を含む雰囲気を供給することは、１０ミリトールから５００ミリトール（ｍＴｏｒｒ）の範囲で、雰囲気圧を保持することを含む、請求項１０に記載の方法。
  14. 酸素を含む雰囲気を供給する前記ステップは、およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給し、かつ、およそ５０ｓｃｃｍから２００ｓｃｃｍの総ガス流量を供給することを含み、
    ＨＤ ＰＥＣＶＤを実行することは、
    前記ＳｉＣ基板を下部電極と上部電極との間に位置づけることと、
    １３．５６ＭＨｚから３００ＭＨｚの範囲の周波数で、該上部電極に１０（Ｗ／ｃｍ２）までの電力密度を供給することと
    ５０ＫＨｚから１３．５６ＭＨｚの範囲の周波数で、該下部電極に（Ｗ／ｃｍ２）までの電力密度を供給することと
    を含む、請求項１０に記載の方法。
  15. 前記ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、１５０℃、バイアス電圧＋／−２（ＭＶ／ｃｍ）で、バイアス温度応力（ＢＴＳ）１ボルト未満を有するＳｉＯ２層を形成することを含む、請求項１０に記載の方法。
  16. 前記ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、１０ＭＶ／ｃｍより大きい破壊応力有するＳｉＯ２層を形成することを含む、請求項１０に記載の方法。
  17. 前記ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、８ＭＶ／ｃｍの印加領域で、漏れ電流密度１×１０−７（Ａ／ｃｍ２）未満を有するＳｉＯ２層を形成することを含む、請求項１０に記載の方法。
  18. ＳｉＣ基板提供することは、１５０℃以下で、該ＳｉＣ基板を保持することを含む、請求項１０に記載の方法。
  19. ＨＤプラズマプロセスの前に、前記ＳｉＣ基板をオーバーレイするＳｉ層を堆積することをさらに含み、
    ＨＤプラズマプロセスを実行することは、
    ＨＤ酸化プロセスを実行することと、
    該ＨＤ酸化プロセスを受けて、反応酸化種を作成することと
    を含み、
    該ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、該Ｓｉ層のＳｉ原子を該反応酸化種と結合することにより、該Ｓｉ層をオーバーレイするＳｉＯ２層を成長させることを含む、請求項２に記載の方法。
  20. 前記ＳｉＣ基板をオーバーレイするＳｉ層を堆積することは、無結晶Ｓｉ、多結晶Ｓｉ単結晶Ｓｉを含む群から選択されるＳｉ層を堆積することを含む、請求項１９に記載の方法。
  21. ＳｉＣ基板を提供することは、４００℃以下で、該ＳｉＣ基板を保持すること含む、請求項１９に記載の方法。
  22. 酸素を含む雰囲気を供給することは、、およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給し、かつ、およそ５０から２００ｓｃｃｍの総ガス流量を供給することを含み、
    ＨＤ酸化プロセスを実行することは、
    前記ＳｉＣ基板を下部電極と上部電極との間に位置づけることと、
    １３．５６ＭＨｚから３００ＭＨｚの範囲の周波数で、該上部電極に１０（Ｗ／ｃｍ２）までの電力密度を供給することと、
    ５０ＫＨｚから１３．５６ＭＨｚの範囲の周波数で、該下部電極に３（Ｗ／ｃｍ２）までの電力密度を供給することと
    を含む、請求項１９に記載の方法。
  23. およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００（ｍＴｏｒｒ）以下の圧力を供給することは、酸素と、ヘリウム、アルゴン、クリプトンを含む群から選択される不活性ガスとを混合することを含む、請求項２２に記載の方法。
  24. Ｓｉ層を堆積することをさらに包含し、
    ＨＤプラズマプロセスを実行することは、
    最初に、ＨＤ酸化プロセスを実行することと、
    該酸化プロセスを受けて、反応酸化種を作成することと
    を含み、
    ＨＤプラズマプロセスを実行することは、
    続いて、ＨＤ ＰＥＣＶＤプロセスを実行することと、
    該ＨＤ ＰＥＣＶＤプロセスを受けて、雰囲気中のガス間に反応を引き起こすことと
    を含み、
    酸素を含む雰囲気を供給することは、該ＰＥＣＶＤに対して、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を供給すること含み、
    前記ＳｉＣ層をオーバーレイするＳｉＯ２層を形成することは、該Ｓｉ層をオーバーレイするＳｉＯ２層を成長させることと、堆積することとの組み合わせを含む、請求項２に記載の方法。
  25. 前記ＳｉＣ基板をオーバーレイするＳｉ層を堆積することは、無結晶Ｓｉ、多結晶Ｓｉ単結晶Ｓｉを含む群から選択されるＳｉ層を堆積することを含む、請求項２４に記載の方法。
  26. ＳｉＣ基板を提供するステップは、４００℃以下で、該ＳｉＣ基盤を保持することを含む、請求項２４に記載の方法。
  27. 酸素を含む雰囲気を供給することは、およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給し、かつ、およそ５０から２００ｓｃｃｍの総ガス流量を供給することを含み、
    ＨＤ酸化プロセスを実行することは、
    前記ＳｉＣ基板を下部電極と上部電極との間に位置づけることと、
    １３．５６ＭＨｚから３００ＭＨｚの範囲の周波数で、該上部電極に１０（Ｗ／ｃｍ２）までの電力密度を供給することと、
    ５０ＫＨｚから１３．５６ＭＨｚの範囲の周波数で、該下部電極に３（Ｗ／ｃｍ２）までの電力密度を供給することと
    を含む、請求項２４に記載の方法。
  28. およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給することは、酸素と、ヘリウム、アルゴンおよびクリプトンを含む群から選択される不活性ガスとを混合することを含む、請求項２７に記載の方法。
  29. 前記ＨＤ ＰＥＣＶＤプロセスにおいて、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を供給することは、１０―２５：１００：２５の比率であるＳｉＨ４、Ｎ２Ｏ、Ｎ２を供給することを含む、請求項２４に記載の方法。
  30. 酸素を含む雰囲気を供給することは、およそ１０：１から２００：１の比率である不活性ガスと酸素の混合物で、５００ミリトール（ｍＴｏｒｒ）以下の圧力を供給し、かつ、およそ５０から２００ｓｃｃｍの総ガス流量を供給することを含み、
    ＨＤ ＰＥＣＶＤプロセスを実行することは、
    前記ＳｉＣ基板を下部電極と上部電極との間に位置づけることと、
    １３．５６ＭＨｚから３００ＭＨｚの範囲の周波数で、該上部電極に１０（Ｗ／ｃｍ２）までの電力密度を供給することと
    ５０ＫＨｚから１３．５６ＭＨｚの範囲の周波数で、該下部電極に３（Ｗ／ｃｍ２）までの電力密度を供給することと
    を含む、請求項２９に記載の方法。
  31. ＨＤプラズマプロセスを実行することは、
    ＨＤ酸化プロセスを実行することと、
    該ＨＤ酸化プロセス受けて、反応酸化種を作成することと
    を含み、
    前記ＳｉＣ基板をオーバーレイするＳｉＯ２層を形成することは、該ＳｉＣ基板の前記遊離原子Ｓｉを前記ＨＤプラズマ反応酸素種と結合し、該ＳｉＯ２層を成長させることを含み、
    該方法は、
    該ＳｉＯ２層をエッチングし、該ＳｉＣ基板の領域を露出することと、
    ＳｉＣ基盤の露出した領域に金属を堆積することにより、金属―半導体コンタクトを形成することと
    をさらに包含する、請求項２に記載の方法。
  32. シリコンカーバイド（ＳｉＣ）基板上に、二酸化シリコン（ＳｉＯ２）を成長させる方法であって、
    ３６０℃以下で、ＳｉＣ基板を提供することと、
    酸素を含む雰囲気を供給することと、
    高密度（ＨＤ）プラズマ酸化プロセスを実行することと、
    該ＨＤ酸化プロセスを受けて、反応酸化種を作成することと、
    該ＳｉＣ基板の該Ｓｉ―Ｃ結合をはずし、該ＳｉＣ基板に遊離原子ＳｉとＣを形成することと、
    該ＳｉＣ基板に該遊離原子Ｓｉを該ＨＤプラズマ反応酸素種と結合し、該ＳｉＯ２層を成長させることと
    を包含する、方法。
  33. シリコンカーバイド（ＳｉＣ）基板上に二酸化シリコン（ＳｉＯ２）を堆積する方法であって、
    ４００℃以下で、ＳｉＣ基板を提供することと、
    ＳｉＨ４、Ｎ２Ｏ、Ｎ２を含む雰囲気を供給することと、
    高密度Ｕ（ＨＤ）プラズマ強化化学蒸着（ＰＥＣＶＤ）を実行することと、
    該ＨＤ ＰＥＣＶＤを受けて、該雰囲気中の該ガス間に反応をを引きおきすことと、
    該ＳｉＣ上にＳｉＯ２層を堆積することと
    を包含する方法。
  34. Ｓｉ／シリコンカーバイド（ＳｉＣ）構造上に、二酸化シリコン（ＳｉＯ２）成長させる方法であって、
    ４００℃以下で、ＳｉＣ基板を提供することと、
    ＳｉＣをオーバーレイするＳｉ層を堆積することと、
    酸素を含む雰囲気を供給することと、
    高密度（ＨＤ）酸化プロセスを実行することと、
    該ＨＤ酸化プロセスを受けて、反応酸素種を作成することと、
    該Ｓｉ層の原子Ｓｉを該反応酸素種と結合し、該Ｓｉ層をオーバーレイするＳｉＯ２層を成長させることと
    を包含する方法。
  35. Ｓｉ／シリコンカーバイド（ＳｉＣ）構造上に、二酸化シリコン（ＳｉＯ２）形成する方法であって、
    ４００℃以下で、ＳｉＣ基板を提供することと、
    該ＳｉＣをオーバーレイするＳｉ層を堆積することと、
    酸素を含む雰囲気を供給することと、
    最初に、高密度（ＨＤ）酸化プロセスを実行することと、
    該ＨＤ酸化プロセスを受けて、反応酸素種を作成することと、
    続いて、ＨＤ ＰＥＣＶＤプロセスを実行することと、
    該ＨＤ ＰＥＣＶＤプロセスを受けて、該雰囲気中のＳｉＨ４、Ｎ２Ｏ、Ｎ２間に反応を引き起こすことと、
    ＳｉＯ２層を成長させ、かつ、堆積させる組み合わせによって、該Ｓｉ層をオーバーレイするＳｉＯ２層を形成することを包含する方法。
  36. シリコンカーバイド基板上にショットキーコンタクトを形成する方法であって、
    ＳｉＣ基板を提供することと、
    酸素を含む雰囲気を供給することと、
    高密度（ＨＤ）酸化プロセスを実行することと、
    該ＨＤ酸化プロセスを受けて、反応種を作成することと、
    該ＳｉＣ基板の前記遊離原子Ｓｉを該ＨＤプラズマ反応酸素種と結合し、ＳｉＯ２層成長させることと、
    該ＳｉＯ２層をエッチングすることにより、該ＳｉＣ基板の領域を露出することと、
    露出した該ＳｉＣ基板の領域に金属を堆積させることにより、金属―半導体コンタクトを形成することと
    を包含する方法。
JP2005096420A 2004-03-29 2005-03-29 シリコンカーバイド基板上に二酸化シリコンを生成する高密度プラズマプロセス Withdrawn JP2005286339A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/812,591 US7122488B2 (en) 2004-03-15 2004-03-29 High density plasma process for the formation of silicon dioxide on silicon carbide substrates

Publications (1)

Publication Number Publication Date
JP2005286339A true JP2005286339A (ja) 2005-10-13

Family

ID=34990573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005096420A Withdrawn JP2005286339A (ja) 2004-03-29 2005-03-29 シリコンカーバイド基板上に二酸化シリコンを生成する高密度プラズマプロセス

Country Status (1)

Country Link
JP (1) JP2005286339A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200483A (ja) * 2008-01-24 2009-09-03 Tokyo Electron Ltd シリコン酸化膜の形成方法
JP2009283444A (ja) * 2008-05-23 2009-12-03 Sharp Corp 半導体ナノ粒子を埋め込んだ絶縁膜を有するエレクトロルミネセンス素子およびその製造方法
US8007332B2 (en) 2004-03-15 2011-08-30 Sharp Laboratories Of America, Inc. Fabrication of a semiconductor nanoparticle embedded insulating film electroluminescence device
JPWO2013145022A1 (ja) * 2012-03-30 2015-08-03 株式会社日立製作所 炭化珪素半導体装置の製造方法
JP2018085382A (ja) * 2016-11-21 2018-05-31 トヨタ自動車株式会社 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8007332B2 (en) 2004-03-15 2011-08-30 Sharp Laboratories Of America, Inc. Fabrication of a semiconductor nanoparticle embedded insulating film electroluminescence device
JP2009200483A (ja) * 2008-01-24 2009-09-03 Tokyo Electron Ltd シリコン酸化膜の形成方法
JP2009283444A (ja) * 2008-05-23 2009-12-03 Sharp Corp 半導体ナノ粒子を埋め込んだ絶縁膜を有するエレクトロルミネセンス素子およびその製造方法
JPWO2013145022A1 (ja) * 2012-03-30 2015-08-03 株式会社日立製作所 炭化珪素半導体装置の製造方法
JP2018085382A (ja) * 2016-11-21 2018-05-31 トヨタ自動車株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US7122488B2 (en) High density plasma process for the formation of silicon dioxide on silicon carbide substrates
JP3380313B2 (ja) ダイヤモンド電界効果トランジスタ
US7749863B1 (en) Thermal management substrates
JP2005268798A (ja) 酸化物薄膜を製造する方法
JP4666200B2 (ja) ＳｉＣ半導体装置の製造方法
WO2000001005A1 (fr) Procede de formation d'une couche de silicium monocristallin, procede de fabrication d'un dispositif semi-conducteur et dispositif semi-conducteur
KR20130076791A (ko) 탄화규소 반도체 장치의 제조 방법 및 탄화규소 반도체 장치의 제조 장치
JPWO2014061337A1 (ja) ナノカーボン膜の作製方法
US7186663B2 (en) High density plasma process for silicon thin films
JP5840366B2 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2005286339A (ja) シリコンカーバイド基板上に二酸化シリコンを生成する高密度プラズマプロセス
JPH11297712A (ja) 化合物膜の形成方法及び半導体素子の製造方法
JP2001035838A (ja) 炭化珪素半導体素子の製造方法
JP4511378B2 (ja) ＳＯＩ基板を用いた単結晶ＳｉＣ層を形成する方法
JP2009064955A (ja) 炭化珪素半導体装置の製造方法
JP2006344865A (ja) Ｓｏｉ基板及び該基板の製造方法
CN110199380A (zh) 在碳化硅上制造绝缘层的方法
JP2000001398A (ja) 炭化けい素半導体基板の製造方法
JP2006140187A (ja) 半導体ウェーハの製造方法
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
JPH04146619A (ja) 薄膜成長法
JP4690734B2 (ja) 単結晶ＳｉＣ基板の製造方法
KR100329745B1 (ko) 알루미나를 사용한 게이트 절연막 형성방법
JP2009302098A (ja) 窒素化合物半導体基板の製造方法および窒素化合物半導体基板
US7691725B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603