KR100329745B1 - 알루미나를 사용한 게이트 절연막 형성방법 - Google Patents

알루미나를 사용한 게이트 절연막 형성방법 Download PDF

Info

Publication number
KR100329745B1
KR100329745B1 KR1019990025878A KR19990025878A KR100329745B1 KR 100329745 B1 KR100329745 B1 KR 100329745B1 KR 1019990025878 A KR1019990025878 A KR 1019990025878A KR 19990025878 A KR19990025878 A KR 19990025878A KR 100329745 B1 KR100329745 B1 KR 100329745B1
Authority
KR
South Korea
Prior art keywords
alumina
gate insulating
insulating film
forming
semiconductor device
Prior art date
Application number
KR1019990025878A
Other languages
English (en)
Other versions
KR20010005084A (ko
Inventor
김정호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990025878A priority Critical patent/KR100329745B1/ko
Publication of KR20010005084A publication Critical patent/KR20010005084A/ko
Application granted granted Critical
Publication of KR100329745B1 publication Critical patent/KR100329745B1/ko

Links

Classifications

    • AHUMAN NECESSITIES
    • A44HABERDASHERY; JEWELLERY
    • A44BBUTTONS, PINS, BUCKLES, SLIDE FASTENERS, OR THE LIKE
    • A44B19/00Slide fasteners
    • A44B19/24Details
    • A44B19/26Sliders
    • A44B19/30Sliders with means for locking in position
    • A44B19/306Sliders with means for locking in position in the form of a locking spring member actuated by the pull member

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 제조 기술에 관한 것으로, 특히 알루미나(Al2O3)를 사용한 게이트 절연막 형성 공정에 관한 것이다. 본 발명은 반도체 기판에 Al(CH3)3(trimethylaluminum, TMA)와 H2O를 사용하여 원자층 에피택시(ALE) 공정으로 증착된 알루미나(Al2O3) 내에 포함된 탄소를 CO2의 형태로 제거하기 위해서 N2/O2플라즈마 처리를 실시한다. 기존의 O2플라즈마 처리의 경우, 반도체 기판이 산화되어서 유효산화막 두께가 증가하는 요인이 되므로, N2를 더 사용하여 반도체 기판이 산화되는 것을 방지하면서 효과적으로 탄소를 제거한다. 이후, 추가적인 탄소를 제거와 함께 알루미나의 결정화를 통한 누설전류 특성 개선을 위하여 N2O의 분위기에서 열처리를 실시할 수 있는데, 이때 열적 버지트 감소를 위해 급속열처리 방식을 적용하는 것이 바람직하다.

Description

알루미나를 사용한 게이트 절연막 형성방법{A method for forming gate dielectric layer using alumina}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 게이트 절연막 형성 공정에 관한 것이며, 더 자세히는 알루미나(Al2O3)를 사용한 게이트 절연막 형성 공정에 관한 것이다.
노광 기술의 발달로 인한 반도체 소자의 집적도 증가와 디자인 룰(design rule) 감소에 따라 게이트 산화막의 두께도 함께 얇아지고 있어, 최근에는 30Å 이하의 게이트 산화막에 대해서도 많은 연구가 진행중에 있다.
그러나, 게이트 산화막의 물리적인 두께가 30Å∼40Å 사이에서 직접 터널링(direct tunneling) 등으로 인한 게이트 산화막을 통한 누설 전류가 크게 증가하는 문제로 인하여 게이트 산화막의 두께를 40Å 이하로 낮추는데 어려움이 있다.
이러한 직접 터널링은 게이트 산화막의 물리적 두께와 밀접한 관계를 갖기 때문에 최근에는 알루미나(Al2O3)와 같이 유전율이 높은 물질을 기존의 열산화막(thermal oxide)의 대체물질로 사용하여 물리적인 두께는 증가시키고 전기적인 두께는 30Å∼40Å으로 유지하려는 연구가 진행중이다.
그러나, 기존의 열산화막의 대체물질로 연구되고 있는 알루미나(Al2O3)가 유기 소오스(organic source)를 사용하여 증착되고, 증착 후 그 내부에 탄소가 포함되기 때문에 실리콘 기판과 알루미나 사이의 계면 트랩(interface trap)이나 산화막 트랩 전하(oxide trapped charge)로 작용하여 알루미나를 통한 누설전류의 증가를 유발하게 된다.
이러한 누설전류를 감소시키기 위하여 즉, 알루미나 내의 산소를 CO2형태로 제거하기 위하여 O2플라즈마 처리를 실시하는 경우, 시간에 따른 열적버지트(thermal budget) 증가 문제와 실리콘 기판의 산화에 의한 유효 산화막 두께의 증가로 인하여 알루미나 게이트 산화막 두께의 제어가 어려워지는 문제점이 발생하므로 알루미나 게이트 절연막 내의 탄소를 효과적으로 제거하는 새로운 방법이 요구되고 있는 실정이다.
본 발명은 알루미나 게이트 절연막 내의 탄소를 제거하기 위한 O2플라즈마 처리시 기판의 산화에 의한 유효 산화막 두께의 증가를 방지할 수 있는 반도체 소자의 게이트 절연막 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 알루미나 게이트 절연막 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 실리콘 기판
2 : 필드 산화막
3 : 자연산화막
4 : 알루미나막
상기의 기술적 과제를 해결하기 위한 본 발명의 특징적인 반도체 소자의 게이트 절연막 형성방법은, 반도체 기판 상에 알루미나막을 증착하는 제1 단계와, 상기 알루미나막을 N2/O2플라즈마 처리하는 제2 단계를 포함하여 이루어진다.
즉, 본 발명은 반도체 기판에 Al(CH3)3(trimethylaluminum, TMA)와 H2O를 사용하여 원자층 에피택시(ALE) 공정으로 증착된 알루미나(Al2O3) 내에 포함된 탄소를 CO2의 형태로 제거하기 위해서 N2/O2플라즈마 처리를 실시한다. 기존의 O2플라즈마 처리의 경우, 반도체 기판이 산화되어서 유효산화막 두께가 증가하는 요인이 되므로, N2를 더 사용하여 반도체 기판이 산화되는 것을 방지하면서 효과적으로 탄소를 제거한다. 이후, 추가적인 탄소를 제거와 동시에 알루미나의 결정화를 통한 누설전류 특성 개선을 위하여 N2O의 분위기에서 열처리를 실시할 수 있는데, 이때 열적 버지트 감소를 위해 급속열처리 방식을 적용하는 것이 바람직하다..
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 1 내지 도 4는 본 발명의 일 실시예에 따른 알루미나 게이트 절연막 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따른 공정은 우선, 도 1에 도시된 바와 같이 실리콘 기판(1)에 필드 산화막(2)을 형성하고, HF 세정액을 사용하여 활성영역 표면에 형성된 자연산화막(3)을 제거한다. 이때, HF 세정을 H2SO4/H2O2혼합용액(소위 piranha), NH4OH/H2O2/H2O 혼합용액(소위 SC-1). HF/NH4F 혼합용액(소위 BOE)를 조합 사용한 세정으로 대체하여 실시할 수 있다.
다음으로, 도 2에 도시된 바와 같이 Al(CH3)3(trimethylaluminum, TMA)와 H2O를 사용한 원자층 에피택시(ALE) 공정을 실시하여 30∼60Å 두께의 알루미나(Al2O3)막(4)을 증착한다. 이때, 알루미나막(4)는 50mTorr∼200mTorr 압력, 200∼400℃ 온도 조건을 사용하여 증착한다.
이어서, 도 3에 도시된 바와 같이 300℃∼400℃의 온도에서 1∼5분 동안 N2/O2플라즈마 처리를 실시한다. 이때, 플라즈마 처리는 100W∼200W의 파워, 0.5∼2Torr의 압력 조건에서 가스 유량비(gas flow rate)는 N21∼10slm, O21∼10slm로 설정한다.이와 같은 조건으로 N2/O2플라즈마 처리를 실시하게 되면, O2에 의해서 알루미나막(4)에 포함되어 있는 탄소를 CO2형태로 제거하고, N2의 첨가에 의해 O2에 의해 실리콘 기판(1)이 산화되는 것을 방지할 수 있다.
계속하여, 도 4에 도시된 바와 같이 800℃∼900℃ 온도의 N2O 분위기에서 추가적인 급속열처리를 30∼60초 동안 실시한다. 이때, N2O 가스 유량비(gas flow rate)를 1slm∼7slm으로 한다.
이와 같은 N20 분위기에서의 급속열처리를 실시하게 되면, N2O의 열분해에 의해 발생한 활성화 산소(O*)에 의해서 N2/O2플라즈마 처리시 제거되지 않은 탄소를 추가적으로 제거하고, 알루미나막(4)을 결정화시켜서 누설전류 특성을 좋게 할 수 있으며, 급속열처리 방식을 사용하는 것은 열적 버지트를 줄이기 위함이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 N2/O2플라즈마 처리를 통해 알루미나 게이트 절연막 내의 탄소를 제거함은 물론 기판의 산화를 방지하여 유효 산화막 두께의 증가를 방지할 수 있으며, 추가적인 N2O 분위기에서의 급속열처리를 통해서 탄소의 추가적인 제거와 함께 알루미나 게이트 절연막의 결정화를 통해 누설전류 특성을 개선하고 열적 버지트를 줄일 수 있으므로 신뢰도 높은 게이트 절연막을 얻을 수 있도록 한다.

Claims (10)

  1. 반도체 기판 상에 알루미나막을 증착하는 제1 단계와,
    상기 알루미나막을 N2/O2플라즈마 처리하는 제2 단계
    를 포함하여 이루어진 반도체 소자의 게이트 절연막 형성방법.
  2. 제1항에 있어서,
    상기 제2 단계 수행 후,
    상기 알루미나막을 N2O 분위기에서 열처리하는 제3 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 알루미나막은,
    Al(CH3)3과 H2O를 사용한 원자층 에피택시법을 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
  4. 제3항에 있어서,
    상기 알루미나막은,
    200℃∼400℃의 온도, 50mTorr∼200mTorr 압력 조건을 사용하여 증착된 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
  5. 제3항에 있어서,
    상기 알루미나막이,
    30∼60Å 두께인 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
  6. 제1항 또는 제2항에 있어서,
    상기 N2/O2플라즈마 처리는,
    300℃∼400℃의 온도에서 1∼5분 동안 수행하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
  7. 제6항에 있어서,
    상기 N2/O2플라즈마 처리는,
    1∼10slm의 N2가스 유량비 및 1∼10slm의 O2가스 유량비를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
  8. 제7항에 있어서,
    상기 N2/O2플라즈마 처리는,
    100W∼200W의 파워 및 0.5∼2Torr 압력 조건을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
  9. 제2항에 있어서,
    상기 열처리는,
    800∼900℃의 온도에서 30∼60초 동안 급속열처리 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
  10. 제9항에 있어서,
    상기 열처리는,
    상기 N2O 가스의 유량비를 1∼7slm로 하여 수행하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
KR1019990025878A 1999-06-30 1999-06-30 알루미나를 사용한 게이트 절연막 형성방법 KR100329745B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025878A KR100329745B1 (ko) 1999-06-30 1999-06-30 알루미나를 사용한 게이트 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025878A KR100329745B1 (ko) 1999-06-30 1999-06-30 알루미나를 사용한 게이트 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20010005084A KR20010005084A (ko) 2001-01-15
KR100329745B1 true KR100329745B1 (ko) 2002-03-21

Family

ID=19597872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025878A KR100329745B1 (ko) 1999-06-30 1999-06-30 알루미나를 사용한 게이트 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100329745B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431085B1 (ko) * 2001-06-29 2004-05-12 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
KR100508661B1 (ko) * 2002-06-25 2005-08-17 동부아남반도체 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR20010005084A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100547248B1 (ko) 알루미나를 사용한 반도체 소자의 게이트 절연막 형성방법
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
KR100415523B1 (ko) 반도체 장치 형성 방법
US7888217B2 (en) Method for fabricating a gate dielectric of a field effect transistor
JP4850871B2 (ja) 絶縁膜の形成方法
US5264396A (en) Method for enhancing nitridation and oxidation growth by introducing pulsed NF3
US20040048452A1 (en) Method of producing electronic device material
US20070111545A1 (en) Methods of forming silicon dioxide layers using atomic layer deposition
KR20050106091A (ko) 낮은 eot 플라즈마 질화 게이트 절연체를 위한 2 단계포스트 질화 어닐링
KR20130118963A (ko) 실리콘 질화물 및 실리콘 산질화물의 플라즈마 처리
KR100320796B1 (ko) 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
US5336361A (en) Method of manufacturing an MIS-type semiconductor device
JP2004079931A (ja) 半導体装置の製造方法
KR100329745B1 (ko) 알루미나를 사용한 게이트 절연막 형성방법
KR101455263B1 (ko) 기판의 산화물 제거 방법 및 이를 이용한 반도체 소자 제조 방법
JP4032889B2 (ja) 絶縁膜の形成方法
JP2000269483A (ja) 半導体装置の製造方法
US6716740B2 (en) Method for depositing silicon oxide incorporating an outgassing step
KR20020012163A (ko) 낮은 버퍼 옥사이드를 가진 높은 유전율 유전체 적층형성을 위한 방법
KR100324822B1 (ko) 반도체소자의 게이트 산화막 제조방법
KR100431306B1 (ko) 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법
KR100321702B1 (ko) 탄탈륨 산화막 형성 방법 및 그를 이용한 탄탈륨 산화막 캐패시터 제조 방법
KR100379533B1 (ko) 반도체소자의 게이트절연막 제조방법
KR100380270B1 (ko) 반도체 소자의 게이트 제조방법
KR100799057B1 (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee