KR100379533B1 - 반도체소자의 게이트절연막 제조방법 - Google Patents

반도체소자의 게이트절연막 제조방법 Download PDF

Info

Publication number
KR100379533B1
KR100379533B1 KR10-2001-0029467A KR20010029467A KR100379533B1 KR 100379533 B1 KR100379533 B1 KR 100379533B1 KR 20010029467 A KR20010029467 A KR 20010029467A KR 100379533 B1 KR100379533 B1 KR 100379533B1
Authority
KR
South Korea
Prior art keywords
insulating film
silicon
semiconductor device
plasma
gate insulating
Prior art date
Application number
KR10-2001-0029467A
Other languages
English (en)
Other versions
KR20020090571A (ko
Inventor
이찬호
박상욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0029467A priority Critical patent/KR100379533B1/ko
Publication of KR20020090571A publication Critical patent/KR20020090571A/ko
Application granted granted Critical
Publication of KR100379533B1 publication Critical patent/KR100379533B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Abstract

공정을 단순화시키고 신뢰성이 향상된 적층구조의 반도체소자의 게이트절연막 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체소자의 게이트절연막 제조방법은 기판상에 제1절연막을 형성하는 공정, 상기 제1절연막상에 실리콘절연막을 형성하는 공정, 상기 실리콘절연막을 질소이온을 함유한 가스 분위기에서 열처리하는 공정, 상기 실리콘절연막에 질소이온을 주입하는 공정, 플라즈마를 이용한 산화공정으로 상기 실리콘절연막상에 제2절연막을 형성하는 공정을 포함함을 특징으로 한다.

Description

반도체소자의 게이트절연막 제조방법{method for fabricating gate insulating film of semiconductor device}
본 발명은 반도체소자에 대한 것으로, 특히 신뢰성이 향상된 적층 구조의 반도체소자의 게이트절연막 제조방법에 관한 것이다.
반도체의 집적도가 높아짐에 따라 게이트 산화막의 두께가 계속 얇아지고 있고, 게이트 산화막이 약 30Å 이하의 두께일 때는 다이렉트 터널링(Direct tunneling)이 일어나기 때문에 반도체소자 제조기술에 적용할 수 없게된다.
그러므로 최근에는 유전율이 높은 실리콘질화막을 얇은 두께의 게이트 산화막 위에 적층하여 사용함으로써 반도체의 속도를 높이고 전기적 두께는 동일하게 하며 물리적인 두께는 두껍게 하고 있다.
다이렉트 터널링(Direct tunneling)은 물리적인 두께에 영향을 받기 때문에 이러한 적층구조의 게이트절연막은 동작시 게이트 전류를 줄이고, 반도체소자의 신뢰성을 높일 수 있다.
이하, 첨부 도면을 참조하여 종래 반도체소자의 게이트절연막 제조방법에 대하여 설명하면 다음과 같다.
도 1은 종래 반도체소자의 게이트절연막의 구조단면도이다.
종래 반도체소자의 게이트절연막의 제조방법은 도1에 도시한 바와 같이 액티브영역과 필드영역이 정의된 실리콘기판(1)의 필드영역에 필드절연막(2)을 형성하고, 실리콘기판(1)상에 일정두께의 열산화막(3)을 형성한다.
그리고 열산화막(3)상에 화학적 기상 증착법으로 실리콘질화막(4)을 증착한다.
이후에 실리콘질화막(4)상에 O2, N2, N2O 또는 NH3 분위기에서 후속 열처리를 하여 산화막(5)을 형성한다.
상기와 같은 공정에 의해서 산화막/질화막/산화막 구조로 적층된 게이트절연막이 형성된다.
상기와 같은 종래 반도체소자의 게이트절연막 제조방법은 다음과 같은 문제가 있다.
첫째, 열산화막 위에 화학적 증착법으로 형성된 실리콘질화막은 조성적으로 완전한 Si3N4가 되지 못하므로 Si의 양이 상대적으로 많아서 Si 본딩이 끊어져 있는 상태가 된다.
이와 같이 조성적으로 완전치 못한 Si3N4는 그 만큼 트랩 사이트(trap site)가 많이 존재하기 때문에 게이트전극이나 실리콘기판으로부터 주입되는 전자들을 쉽게 트랩하여 누설전류가 증가되고, 쉽게 깨지는 현상이 발생하여 소자의 신뢰성이 떨어진다.
둘째, 실리콘질화막상에 얇은 두께의 산화막을 형성하기 위해서 O2, N2 또는 N2O 분위기로 후속열처리 할 때 산소가 실리콘질화막내에 존재하는 많은 양의 Si와 결합하여 실리콘질화막 자체를 실리콘산화막으로 변화시켜 버리므로 적층 게이트 산화막의 이점이 없어지게 된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 신뢰성이 향상된 적층구조의 반도체소자의 게이트절연막 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래 반도체소자의 게이트절연막의 구조단면도
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 게이트절연막 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 실리콘기판 22 : 필드절연막
23 : 제1산화막 24 : 실리콘질화막
25 : 제2산화막
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 게이트절연막 제조방법은 기판상에 제1절연막을 형성하는 공정, 상기 제1절연막상에 실리콘절연막을 형성하는 공정, 상기 실리콘절연막을 질소이온을 함유한 가스 분위기에서 열처리하는 공정, 상기 실리콘절연막에 질소이온을 주입하는 공정, 플라즈마를 이용한 산화공정으로 상기 실리콘절연막상에 제2절연막을 형성하는 공정을 포함함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 게이트절연막 제조방법에 대하여 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 게이트절연막 제조방법을 나타낸 공정단면도이다.
본 발명에 따른 반도체소자의 게이트절연막 제조방법은 먼저, 도 2a에 도시한 바와 같이 필드영역과 액티브영역이 정의된 실리콘기판(21)의 필드영역에 필드절연막(22)을 형성하고, 열산화공정으로 실리콘기판(21)상에 제1산화막(23)을 형성한다.
이때 제1산화막(23)은 대략 10~40Å의 두께를 갖도록 형성한다.
그리고 도 2b에 도시한 바와 같이 제1산화막(23)상에 실리콘질화막(24)을 증착한다.
이때 실리콘질화막(24)은 20~70Å의 두께를 갖도록 형성하고, 증착온도는 500~800℃ 범위가 되도록 하고, 가스 유량은 SiH4가 50~1500 sccm, NH3는 500~1200 sccm을 갖도록 조절한다.
이후에 실리콘질화막(24)표면의 N함량을 높이기 위해서 NH3로 열처리하고, 이후에 질소 주입(nitrogen implant) 공정을 진행한다.
이때 NH3 열처리는 대략 900℃의 온도에서 진행하고 가스 유량은 50~1200 sccm의 범위에서 진행한다.
그리고 주입되는 질소의 농도는 대략 1E14~1E16 ions/㎠ 정도가 되도록 하고 이온주입 에너지는 2~10KeV 범위가 되도록 조절한다.
이와 같이 열처리를 한 후에 도2c에 도시한 바와 같이 실리콘질화막(24)내에 N함량을 더욱 높이기 위해서 플라즈마를 이용한 N2O 및 NO 가스분위기에서 실리콘질화막(24) 상부를 얇게 산화시킨다.
이에 의해서 실리콘질화막(24)상에 얇은 두께의 제2산화막(25)이 형성된다.
상기에서 플라즈마를 이용한 N2O 및 NO 분위기에서의 산화공정을 진행하면 실리콘질화막(24)은 질화되면서 계면에 결합이 끊어져 있던 Si 원자들이 질소와 결합하게 되어 실리콘질화막(24)의 질소의 농도가 높아진다.
상기의 플라즈마를 이용한 N2O 및 NO 분위기에서의 산화공정은 웨이퍼의 데미지(damage)를 최소화하기 위하여 리모트(remote) 플라즈마법을 이용하여 진행한다.
이와 같은 리모트 플라즈마법을 진행할 때 RF는 100~300W 범위가 되도록 하고, 파형은 대략 13.56MHz가 되도록 하여서 플라즈마 이온 분포를 균일하게 한다.
이와 같이 리모트 플라즈마법을 진행함에 의해서 종래에 화로(furnace)를 이용하여 N2O나 NO 분위기에서 어닐할 때 발생하는 문제인 실리콘질화막내에 N과 결합되지 않은 Si가 산화되는 문제를 방지할 수 있을 뿐만 아니라, 소자 전체적인 열적 부담(thermal budget)을 낮출 수 있다.
그리고 리모트 플라즈마공정시 플라즈마 가드링(plasma guard ring) 전위는 플로팅(floating) 전위와 플라즈마 전위 사이의 에너지 차를 완만하게 하기 위하여플라즈마 전위보다 -20 ~ -30V 정도 낮은 전위를 갖도록 한다.
그리고 반응속도를 조절하기 위하여 서브 바이어스(sub vias)는 -50 ~ -200V의 범위로 인가하고, 플라즈마 내의 이온화율을 증가시키기 위하여 아르곤 가스를 5~60 sccm정도의 유량을 갖도록 주입한다.
그리고 이때 N2O의 유량은 20~200 sccm 범위가 되도록 하며, 플라즈마 내의 산화 온도는 실리콘 질화막(24)의 산화를 방지하기 위하여 200~500℃의 범위에서 진행한다.
상기와 같은 본 발명 반도체소자의 게이트절연막 제조방법은 다음과 같은 효과가 있다.
첫째, 실리콘질화막 증착후 실리콘질화막내에 질소이온을 주입하므로 실리콘질화막 표면에 보다 많은 양의 질소(N)를 함유시킬 수 있다.
이에 의해서 실리콘질화막내에 끊어진 Si 본딩을 N과 결합시켜주므로써 트랩 사이트를 감소시켜서 누설전류가 증가하는 것과 소자가 깨지는 현상을 방지하여서 소자의 신뢰성을 향상시킬 수 있다.
둘째, NH3 열처리 공정후에 N2O 및 NO 소오스를 이용한 산화공정을 리모트 플라즈마법으로 진행하므로 웨이퍼에 데미지를 주지않고 차후에 열처리공정의 추가없이 실리콘질화막상에 얇은 두께의 산화막을 형성할 수 있으므로 신뢰성 있는 적층구조의 게이트절연막을 형성할 수 있을 뿐만아니라, 공정을 단순화 시킬 수 있다.

Claims (5)

  1. 기판상에 제1절연막을 형성하는 공정,
    상기 제1절연막상에 실리콘절연막을 형성하는 공정,
    상기 실리콘절연막을 질소이온을 함유한 가스 분위기에서 열처리하는 공정,
    상기 실리콘절연막에 질소이온을 주입하는 공정,
    플라즈마를 이용한 공정으로 상기 실리콘절연막상에 제2절연막을 형성하는 공정을 포함함을 특징으로 하는 반도체소자의 게이트절연막 제조방법.
  2. 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은 실리콘산화막이고 상기 실리콘절연막은 실리콘질화막인 것을 특징으로 하는 반도체소자의 게이트절연막 제조방법.
  3. 제1항에 있어서, 상기 질소이온을 주입하는 공정에서 상기 질소이온의 농도는 1E14 ~ 1E16 ions/㎠ 정도가 되도록 하고, 이온 주입 에너지는 2~10 KeV 정도가 되도록 조절함을 특징으로 하는 반도체소자의 게이트절연막 제조방법.
  4. 제1항에 있어서, 상기 플라즈마를 이용한 공정은 리모트(remote) 플라즈마법을 이용한 산화공정 이며,
    소오스 가스로 N2O나 NO를 사용하고, RF는 100~300W, 파형은 13.56MHz를 사용하고, 플라즈마 가드링(plasma guard ring) 전위는 플라즈마 전위보다 -20 ~ -30V 낮은 전위를 갖도록 하고, 서브 바이어스는 -50 ~ -200V의 범위가 되도록 하며, 온도는 200~500℃에서 진행함을 특징으로 하는 반도체소자의 게이트절연막 제조방법.
  5. 제4항에 있어서, 상기 N2O 유량은 20~200 sccm 범위가 되도록 함을 특징으로 하는 반도체소자의 게이트절연막 제조방법.
KR10-2001-0029467A 2001-05-28 2001-05-28 반도체소자의 게이트절연막 제조방법 KR100379533B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0029467A KR100379533B1 (ko) 2001-05-28 2001-05-28 반도체소자의 게이트절연막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0029467A KR100379533B1 (ko) 2001-05-28 2001-05-28 반도체소자의 게이트절연막 제조방법

Publications (2)

Publication Number Publication Date
KR20020090571A KR20020090571A (ko) 2002-12-05
KR100379533B1 true KR100379533B1 (ko) 2003-04-10

Family

ID=27706755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0029467A KR100379533B1 (ko) 2001-05-28 2001-05-28 반도체소자의 게이트절연막 제조방법

Country Status (1)

Country Link
KR (1) KR100379533B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945999B1 (ko) * 2003-06-27 2010-03-09 주식회사 하이닉스반도체 반도체 소자의 절연막 형성 방법
TWI611565B (zh) 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法

Also Published As

Publication number Publication date
KR20020090571A (ko) 2002-12-05

Similar Documents

Publication Publication Date Title
US6033998A (en) Method of forming variable thickness gate dielectrics
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
CN1302537C (zh) 半导体结构及其制造方法
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
US6362085B1 (en) Method for reducing gate oxide effective thickness and leakage current
KR19980063857A (ko) 박막 실리콘 질화물 또는 실리콘 옥시니트라이드 게이트 유전체형성 방법
CN101290886A (zh) 栅极介质层及栅极的制造方法
US6624090B1 (en) Method of forming plasma nitrided gate dielectric layers
US6767847B1 (en) Method of forming a silicon nitride-silicon dioxide gate stack
US6528396B2 (en) Transistor and method of making the same
KR100400249B1 (ko) 반도체소자의 ｍｏｓ 트랜지스터 제조방법
KR100464424B1 (ko) 누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법
KR100379533B1 (ko) 반도체소자의 게이트절연막 제조방법
KR100281135B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100219102B1 (ko) 신뢰성있는 반도체 소자를 제조하기 위한 방법
KR100380270B1 (ko) 반도체 소자의 게이트 제조방법
KR20030000575A (ko) 반도체소자의 제조방법
KR100380275B1 (ko) 반도체 소자의 게이트 절연막 형성방법
KR100608340B1 (ko) 반도체소자의 게이트 형성방법
KR20020041608A (ko) 반도체 소자의 게이트 제조방법
KR101116727B1 (ko) 반도체소자의 절연막 형성방법
JPH04186675A (ja) 半導体装置
KR100451768B1 (ko) 반도체 소자의 게이트 절연막 형성 방법
KR100386451B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100445058B1 (ko) 반도체장치의게이트산화막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee