CN1302537C - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN1302537C
CN1302537C CNB2005100056243A CN200510005624A CN1302537C CN 1302537 C CN1302537 C CN 1302537C CN B2005100056243 A CNB2005100056243 A CN B2005100056243A CN 200510005624 A CN200510005624 A CN 200510005624A CN 1302537 C CN1302537 C CN 1302537C
Authority
CN
China
Prior art keywords
nitrogen
concentration
semiconductor structure
dielectric layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100056243A
Other languages
English (en)
Other versions
CN1645593A (zh
Inventor
杰伊·S·伯恩哈姆
约翰·J·艾丽丝-莫娜格哈姆
詹姆斯·S·纳考斯
詹姆斯·J·奎恩利万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1645593A publication Critical patent/CN1645593A/zh
Application granted granted Critical
Publication of CN1302537C publication Critical patent/CN1302537C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构包括已经选择性地富含氮的薄栅极电介质。引入的氮量足以减轻或避免栅极泄漏和掺杂剂渗透,而没有明显降低器件的性能。将比引入nFET栅极电介质中更低浓度的氮引入pFET栅极电介质中。渗氮可以通过各种技术选择性地实现,包括快速热渗氮(RTN),炉中渗氮,远距离等离子渗氮(RPN),去耦等离子体渗氮(DPN),阱注入和/或多晶硅注入。

Description

半导体结构及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法,尤其涉及一种具有选择性渗氮的栅极氧化物的半导体。
背景技术
很多年来,二氧化硅已经用作场效应管(FET)的栅极绝缘体的选择。原因在于二氧化硅可以提供所需的性能组合,包括良好电子和空穴迁移率,保持电子(表面)状态在界面处较低的能力,较低的空穴和电子捕获率,以及与CMOS加工的优良兼容性。通常,希望薄的栅极绝缘体,以便更好地连接和控制从栅电极到沟道的电位。
伴随的是,集成电路技术的持续发展部分取决于器件尺寸的缩小。然而,随着每一代半导体器件的二氧化硅薄膜厚度的减小,流经所述电介质的泄漏电流增加,最终变得不可接受。此外,减小的厚度能使掺杂剂(例如,硼)从栅极渗入栅极电介质中,反掺杂沟道,从而降低性能。
新出现的减少这些不希望出现的作用的一种方法需要在栅极SiO2中引入氮。当氮引入时,栅极的介电常数增大。氮的引入大大降低了硼的渗透,甚至较低的浓度。在更高的浓度下,引入的氮减轻了栅极泄漏。遗憾的是,高浓度的氮导致阈值电压漂移,尤其是在pFET上。因此,为了减轻对pFET的不良影响,所引入的最大氮量受到限制,以栅极泄漏为代价,尤其是在nFET中。
本发明旨在解决上述的一或多个问题。
发明内容
在本发明的第一方面,提供了一种制造半导体结构的方法,其中所述半导体结构具有富氮有源器件的部件。所述方法需要形成第一有源器件的第一部件和第二有源器件的第二部件。将第一浓度的氮引入所述第一有源器件的第一部件中。将第二浓度的氮引入所述第二有源器件的第二部件中。所述氮的第二浓度不同于所述氮的第一浓度。所述半导体结构包括具有顶面的衬底和在衬底上的电介质层;所述第一部件是所述电介质层的第一部分;所述第二部件是所述电介质层的第二部分;所述第二部分的厚度大于所述第一部分的厚度
在本发明的另一方面,一种制造半导体结构的方法需要在半导体衬底上形成电介质层。所述电介质层具有对应于第一电介质栅极的第一部分和对应于第二电介质栅极的第二部分。所述电介质层的第一部分具有第一厚度,所述电介质层的第二部分具有第二厚度,所述第二部分的第二厚度大于所述第一部分的第一厚度。第一浓度的氮引入所述电介质层的第一部分。第二浓度的氮引入所述电介质层的第二部分。所述氮的第二浓度不同于所述氮的第一浓度。
在本发明的另一方面,提供了一种半导体结构。所述结构包括半导体衬底。所述结构还具有在所述衬底上形成的第一有源器件。所述第一有源器件具有第一电介质栅极,且所述第一电介质栅极具有第一浓度的氮。此外,所述结构包括在所述衬底上形成的第二有源器件。所述第二有源器件具有有第二浓度的氮的第二电介质栅极。所述第二浓度的不同于所述第一浓度。其中,所述第二栅极电介质的厚度大于所述第一栅极电介质的厚度
附图说明
图1示出了根据本发明的示例性实施例的原理,具有有对应于多种器件的区域的电介质层的结构。
图2示出了从对应于特定器件的区域去除了部分电介质层的结构。
图3示出了根据本发明的示例性实施例的原理,具有已经引入氮的电介质层的结构。
图4示出了根据本发明的示例性实施例的原理,富氮电介质层被掩蔽,氮化物层部分被掩蔽的结构。
图5示出了根据本发明的示例性实施例的原理,氮化物层的未掩蔽部分被去除的结构。
图6示出了根据本发明的示例性实施例的原理,引入氮的结构。
图7示出了根据本发明的示例性实施例的原理,在其上形成氧化物的结构。
图8示出了根据本发明的示例性实施例的原理,具有均匀地富含氮的电介质层的结构。
图9示出了根据本发明的示例性实施例的原理,具有富含氮的电介质层的结构,其中未掩蔽部分具有第一浓度的氮,掩蔽部分具有第二浓度的氮。
图10示出了根据本发明的示例性实施例的原理,具有富氮的电介质层的结构,其中电介质层的一部分具有第一浓度的氮,另一部分具有第二浓度的氮。
图11示出了根据本发明的示例性实施例的原理,在第一区域上有沟槽隔离、阱、牺牲氧化物层和掩模的结构。
图12示出了根据本发明的示例性实施例的原理,在第二区域上有沟槽隔离、阱、牺牲氧化物层和掩模的结构。
图13示出了根据本发明的示例性实施例的原理,具有沟槽隔离、氮注入的阱和电介质层的结构。
图14示出了根据本发明的示例性实施例的原理,在第一区域有电介质层、多晶硅层和掩模的结构。
具体实施方式
本发明能独立地将氮引入(即,渗氮)nFET和pFET的栅极电介质中。引入的氮量足以降低或避免栅极泄漏和掺杂剂渗透,且而没有明显降低器件的性能。示例性实施例将浓度比引入nFET栅极电介质中更低浓度的氮引入pFET栅极电介质中,且将低浓度的氮,没有氮,或高浓度的氮引入具有更厚栅极电介质的区域,所述区域不易于产生明显的掺杂剂扩散或电流泄漏。
在一种实施方式中,包括衬底110和栅极电介质层120的半导体器件以普通的方式形成,如图1所示。根据本发明原理的工艺在形成覆盖所述栅极电介质的栅电极之前,和在形成围绕所述栅电极的分隔层之前调整该器件的一些部分。
例如,衬底110可以是硅衬底或在衬底上形成的外延硅层。栅极电介质层120(在本文中也称作“氧化物层”),比如SiO2层,使用本领域公知的工艺,比如热生长工艺在所述表面上形成。
栅极电介质可以图案化和蚀刻,而形成具有用于各种有源器件的各种厚度的电介质层。不同的电介质层可以具有不同的厚度,以适应不同类型的器件。较厚区域,比如120,具有约50的栅极电介质厚度,通常不会出现明显的掺杂剂扩散或电流泄漏,而小于50的区域,尤其是20或更小的那些区域易于出现明显的掺杂剂扩散和电流泄漏。因此,具有约50以上的栅极电介质厚度的区域不必渗氮。
不同区域也可对应不同类型的器件。例如,具有20或更小厚度的一些栅极电介质区域可对应nFET和pFET。对应于nFET的薄区域,比对应pFET的薄区域更受益于较强的渗氮。
现在参照图2,厚电介质120的一些部分被从具有薄电介质层的区域去除。该去除过程可以以普通的方式利用本领域公知的技术,比如通过掩模和蚀刻来完成。例如,含缓冲剂的氢氟(BHF)酸可用于从区域220和230蚀刻所述电介质层。出于示例性目的,竖直虚线初步分开这些区域。
然后所述结构,尤其是氧化物层,可以利用适于栅极电介质120和半导体衬底110的清洁工艺进行清洁,比如工业标准的RCA清洁工艺。RCA工艺需要施加几种清洁溶液,每次之后利用去离子水快速漂洗(QDR)。首先,硫酸/过氧化氢混和物(SPM)的水溶液用于例如从晶片表面上去除光致抗蚀剂残留和颗粒型的有机污染物。然后进行QDR。接着,在约75℃至85℃的温度下施加清洗溶液,比如SC1清洗溶液(NH4OH/H2O2/H2O=1∶1∶5),清洗所述表面,去除有机化合物和颗粒。进行另一QDR。接着,在约75℃至85℃的温度下施加另一清洗溶液,比如SC2溶液(HCl/H2O2H2O=1∶1∶6),进一步清洗所述表面。此后,进行另一QDR。接着可以进行最后的漂洗,进一步清洗所述结构。然后可以进行干燥步骤,例如使用异丙醇(IPA)蒸汽,去除水分和干燥所述结构。
在清洗之后,引入第一剂量(例如高剂量)的氮,如图3所示。根据本发明的原理,可以采用各种技术渗氮。例如,整个结构可以接受在8×1014至1×1022原子/厘米2范围内的高浓度氮,此后,需要低浓度氮的区域可以剥离浓缩的含氮层,然后经受低剂量的氮。
氮可以通过使器件经受含氮气体,比如氨(NH3)而引入。暴露过程将第一数量的氮(例如,较高浓度)的氮引入电介质中。在衬底暴露于所述气体的期间,可以进行退火工艺。退火工艺可以使用普通的炉中工艺或快速热工艺进行。退火条件可包括约400℃至800℃内的温度,10乇至1个大气压的压力,和15秒至120分钟的退火时间,这取决于工艺类型。持续时间,温度和压力可以变化,从而增加或减小进入电介质内的氮量。例如,且不限于,根据上述的退火条件,渗氮步骤可产生具有在8×1014至1×1022原子/厘米2范围内的高浓度氮层。然而,可以实现其他级别的氮浓度。实际上,根据相应器件的类型,随后的加工条件,栅极氧化物电介质,掺杂的半导体层,和在掺杂的半导体层内形成的p+杂质的浓度,可能希望多种氮浓度。增加氮可以防止p型掺杂杂质(例如硼)扩散进栅极电介质薄膜,进而扩散进半导体结构的沟道区域。氮的存在还减小了电流泄漏。一完成该步骤,就在电介质层120的衬底110界面附近形成氧氮化物层310。氮化物(例如,Si3N4)在去除了电介质的区域320和330上方形成。
接着,从将无法受益于第一剂量的氮的区域去除氮化物。例如,如果第一剂量用于提供较高浓度的氮(例如,大于8×1014原子/厘米2范围),那么所述电介质可以从设计用于pFET的区域去除,比如区域330。因为具有薄栅极电介质层的nFET实质上受益于较高浓度的氮(例如,大于8×1014原子/厘米2),所以电介质可以留在这些区域,比如320。富含氮的电介质也可以留在对应于较厚栅极电介质的区域,比如120,尽管在这些区域氮的影响可能相当弱。可以以普通的方式利用本领域公知的技术实现从区域330的去除,比如掩模和蚀刻。如图4所示,光致抗蚀剂掩模410可以覆盖区域120和320。例如,可以使用含缓冲剂的氢氟酸(BHF)将氮化物从区域330蚀刻掉。
在从确定的区域比如330蚀刻掉电介质层之后,从所述结构上去除掩模410。掩模的去除可以通过普通的湿法剥离(例如,基于丙酮或硫酸的工艺)或干法剥离(例如,基于反应等离子体,臭氧或紫外线/丙酮的工艺)。所形成的结构在图5中示出。
在去除了掩模之后,整个没有掩模的表面可以经受另一剂量的氮,比如使所述结构暴露于含氮气体,比如氨(NH3),如图6所示。该暴露过程在暴露的衬底上形成薄氮化物(Si3N4)薄膜610,在层320上引入附加的氮化物,且将第二数量的氮引入电介质区域310。在所述结构暴露于气体的期间,进行退火工艺。所述退火工艺可以使用普通的炉中工艺(即,炉中渗氮)或快速热工艺(即,快速热渗氮)进行。退火条件可包括约400℃至800℃内的温度,10乇至1个大气压的压力,15秒至120分钟的退火时间,这取决于工艺类型。持续时间,温度和压力可以变化,从而增加或减小进入电介质内的氮量。例如,且不限于,根据上述的退火条件渗氮步骤可以增加在1×1013至1×1015原子/厘米2范围(1×1014至1×1015原子/厘米2)内的氮。氮化物薄膜610的厚度可以约10至50。然而,也可以实现其他级别的氮浓度和其他薄膜厚度。
在使衬底表面氮化之后,所述器件再氧化,比如通过在炉中的湿法氧化工艺,自由基增强的快速热氧化,或其他本领域公知的氧化方法,将氮化物薄膜320和610(图6)转化成氧氮化物层710和720,如图7所示,从而形成薄栅极电介质。例如,自由基增强的快速热氧化可以通过使O2和H2流入在温度升高下的单晶片工具中而完成。O2和H2在热晶片上反应,例如产生H2O和用于氧化所述薄膜的原子氧。根据所需的厚度和工艺参数,反应时间可以变化2-300秒。反应温度可以在600-1200℃之间变化。薄膜320中的高浓度氮阻碍氧化物的形成。这样,区域710的厚度小于区域720的厚度。氧化步骤也可氧化电介质层的部分120,稍稍增加其厚度。
现在参照图8,示出了另一渗氮工艺的工艺步骤,即等离子渗氮工艺。使用微波的远距离等离子渗氮(RPN)或使用射频的去耦等离子渗氮(DPN)可以与含氮气体互相作用,从而产生含氮基的等离子体。电介质层850,可包括薄区域820和830以及厚区域810、以及nFET820和pFET830区域,暴露于含氮的等离子体。等离子体的示例性气体成分是压力为20至80毫乇的75%的氦和25%的氮。等离子体氮浓度可以从10%变化至25%,其中氦提供平衡。代替氦,可以选择氙或氩。氮源引入等离子体中,从而形成含氮等离子体。氮源可以是N2,NH3,NO,N2O,和/或其混和物。等离子体可以在10至50W下施加10至60秒。
衬底110可以不加偏压,在这种情况下离子化物质由等离子体电位加速,然后注入绝缘表面内。或者,可以给所述衬底施加偏压,从而进一步从等离子体加速离子,使其更深地注入绝缘层内。可以使用直流或射频偏压对衬底施加偏压。这样,所述替代工艺的这一步骤将第一(例如较低)浓度的氮经等离子渗氮引入电介质层内。
接着,如图9所示,在所述结构的选定区域上形成掩模930(例如,光致抗蚀剂掩模)。掩模930可以覆盖那些不允许附加剂量的氮的区域,比如厚区域(例如,具有大于50的厚度)和/或对应于pFET 830的区域。对应于nFET 820的电介质层的区域(图8)不掩蔽,因为它们将接收附加的渗氮。厚区域810(图8)可以不掩蔽,因为氮的作用在这些区域很弱。掩模可以利用公知技术以普通方式实现。
在掩模后,进行第二等离子体渗氮。图8的未掩蔽的电介质层区域810和820暴露于含氮的等离子体,它们形成层910和920,如图9所示。等离子体的示例性气体成分是压力为20至80毫乇的75%的氦和25%的氮。等离子体氮浓度可以从10%变化至25%,其中氦提供平衡。代替氦,可以选择氙或氩。氮源引入等离子体中,从而形成含氮等离子体。氮源可以是N2,NH3,NO,N2O,和/或其混和物。
等离子体可以在10至50W下施加10至60秒。衬底110可以不加偏压,在这种情况下离子化物质由等离子体电位加速,然后注入绝缘表面内。或者,可以给所述衬底施加偏压,从而进一步从等离子体加速离子,使其更深地注入绝缘层内。可以使用直流或射频偏压对衬底施加偏压。这样,对于那些可以受益于和/或容许高浓度氮的区域,这一步骤将第二(例如较低,中间或较高)浓度的氮经等离子渗氮引入电介质层内。
在第二等离子体渗氮步骤之后,从所述结构去除掩模930,如图10所示。掩模的去除可以通过普通的湿法剥离(例如,基于丙酮或硫酸的工艺)或干法剥离(例如,基于反应等离子体,臭氧或紫外线/丙酮的工艺)。这样,电介质层包括区域910和920,它们经受第一和第二等离子体渗氮,所以含有较高浓度的氮。所述电介质层还包括区域830,该区域暴露于第一等离子体渗氮,但对于第二等离子体渗氮掩蔽。
在根据本发明的示例性实施例的另一替代渗氮工艺中,氮选择性地注入FET的n阱和/或p阱内,从而在阱和栅极电介质之间形成富含氮的界面。现在参照图11,示例性衬底110示为具有将p阱1140与n阱1150分开的沟槽隔离1120,每一个均可以利用公知技术形成。可以普通的方式形成厚度在50-250的可选牺牲SiO2层1110。牺牲SiO2层1110可以省略,而没有脱离本发明的范围。接着,可以在所述器件的选择部分上利用公知技术形成第一光致抗蚀剂掩模1130。未掩蔽部分将经注入过程暴露于氮。
在注入之后,可以去除第一掩模,然后可以可选地在器件的其他区域利用公知技术形成第二掩模。例如,对应于具有薄栅极电介质的nFET的区域接收第一氮注入。对应于具有薄栅极电介质的pFET的区域接收第二氮注入。对应于具有厚栅极电介质的器件区域接收另一氮注入。
再次参照图11,掩模1130可以掩蔽所述结构的那些变为pFET区域1150的区域,且露出所述结构的那些将成为nFET区域1140的部分。氮可以经牺牲氧化物层1110注入下面的nFET区域的未掩蔽阱1140。牺牲氧化物层1110衰减注入,而使大多数注入的氮原子在阱表面1140处形成富含氮的区域。掩模1130防止氮注入区域1150,同时氮会注入区域1140。高剂量的注入氮可以在阱中约为8×1014至1×1022原子/厘米2。注入之后,利用公知技术剥离掩模1130。
可选的是,氮也可以注入pFET区域的n阱(例如阱1150)内。现在参照图12,形成掩模1230,掩蔽所述结构的那些将成为nFET区域1140的区域,且露出所述结构的那些将成为pFET区域1150的区域。或者,因为nFET受益于高氮浓度,所以可以省略掩模1230。氮可以经牺牲氧化物层1110注入下面的未掩蔽区域。牺牲氧化物层1110衰减注入,而使大多数注入的氮原子在阱表面1150处形成富含氮的区域。对于pFET,低剂量的注入氮可以在阱中约为1×1013至1×1015原子/厘米2。注入之后,如果有,则利用公知技术剥离掩模1230。可选的是,可以进行快速热退火(例如,1050℃,30秒),使注入氮扩散。
在所有的区域已经选择性注入氮之后,如果有,则可以利用公知技术去除牺牲氧化物层1110,比如氢氟酸蚀刻。在牺牲氧化物去除之后,可以利用公知技术形成器件质量的栅极氧化物层1310,如图13所示。然后栅极氧化物层1310变得尤其是在栅极-阱界面处富含氮。随后,栅极氧化物层1310可以经受附加可选的选择性渗氮工艺,利用上述的渗氮技术,进一步选择性地富化栅极氧化物层。
在根据本发明的示例性实施例的另一替代渗氮工艺中,在多晶硅覆盖层淀积之后,氮选择性地注入栅极多晶硅(poly)中。参照图14,示出了淀积在多晶硅层1410的覆盖层,以及栅极电介质层1420和衬底110,它们都可以利用公知技术形成。注入的氮将向下迁移至栅极电介质层1420,尤其是在栅极-多晶硅界面附近。
第一光致抗蚀剂1430可以利用公知的掩模技术在多晶硅层的选定部分上形成。未掩蔽部分将经注入过程暴露于氮。在注入之后,可以去除第一掩模,然后可以可选地在器件的其他区域利用公知技术形成第二掩模。例如,对应于具有薄栅极电介质的nFET的区域接收第一氮注入(例如高剂量)。对应于具有薄栅极电介质的pFET的区域接收第二氮注入(例如低剂量)。对应于具有厚栅极电介质的器件区域接收另一氮注入。
在渗氮之后,可以形成各种器件。可以利用公知工艺分别在p阱和n阱上形成nFET和pFET。例如,如果没有已经形成,那么多晶硅层可以是淀积(1000-3500厚)在栅极氧化物层上且形成栅电极图案的覆盖层。然后,可以普通的方式,例如通过离子注入形成n型源极/漏极区域和p型源极/漏极区域。也可以普通的方式形成侧壁分隔层。在形成有源器件之后,它们可以利用公知的互连技术互相连接,从而形成CMOS集成电路。因为形成互连的有源CMOS器件的技术是本领域公知的,所以不必进一步论述具体细节。
在栅极电介质内实现的总氮量和分布可以通过选择上述的渗氮工艺,并调节渗氮工艺条件而进行控制。例如,使用低功率设定值和长工艺时间可以提供更高的氮浓度和/或具有所需的更陡峭斜度的梯度。
虽然渗氮可以通过各种渗氮工艺实现,包括快速热渗氮(RTN),远距离等离子体渗氮(RPN),去耦等离子体渗氮(DPN),阱注入和/或多晶硅注入,但包含再氧化步骤的渗氮工艺,比如上述的NH3退火工艺,被认为是对栅极可靠性的危险最小。等离子体工艺使用湿法蚀刻化学剂来剥离掩模,这可能损害栅极。在没有随后的再氧化步骤的情况下,损坏的栅极可能保持受损状态。
本发明的示例性实施例的优点是在(例如20或更小的)薄氧化物中的泄漏电流被富含氮的栅极电介质减小。此外,从多晶硅栅电极到栅极氧化物中的掺杂剂扩散减弱。而且,根据本发明形成的具有富含氮的栅极电介质的FET的沟道迁移率和跨导得到改善。而且,氮选择性地引入,在最受益于高浓度的区域提供高浓度,在可能受益于低浓度但不受益于高浓度氮的区域提供低浓度。
各种集成电路包括高压和低压有源器件。高压器件通常需要比低压器件更厚的栅极电介质,以避免击穿。有利的是,根据本发明原理的方法和器件选择性地引入氮,从而适应各种栅极电介质厚度,以及各种电压器件。
虽然已经根据示例性实施例描述了本发明,但本领域的技术人员将认识到本发明可以改进,而仍在所附权利要求的主旨和范围内。

Claims (29)

1.一种制造半导体结构的方法,包含步骤:
形成第一有源器件的第一部件和第二有源器件的第二部件;
将第一浓度的氮引入所述第一有源器件的第一部件中;以及
将第二浓度的氮引入所述第二有源器件的第二部件中,所述氮的第二浓度不同于所述氮的第一浓度;
其中,所述半导体结构包括具有顶面的衬底和在衬底上的电介质层;所述第一部件是所述电介质层的第一部分;所述第二部件是所述电介质层的第二部分;所述第二部分的厚度大于所述第一部分的厚度。
2.如权利要求1所述的制造半导体结构的方法,其特征在于:
将第二浓度的氮引入所述第二有源器件的第二部件的步骤包括:
去除所述电介质层的对应于所述第二有源器件的部分,露出所述衬底的顶面的一部分;
在所述衬底的顶面的露出部分上形成氮化物薄膜;
氧化所述氮化物薄膜,形成电介质层的氧氮化物部分,所述氧氮化物部分具有小于引入所述电介质层的第一部分内的第一浓度的氮的浓度的氮。
3.如权利要求1所述的制造半导体结构的方法,其特征在于:所述半导体结构包括具有第一阱和第二阱的衬底;
所述第一部件是所述第一阱;
所述第二部件是所述第二阱。
4.如权利要求3所述的制造半导体结构的方法,其特征在于:
将第一浓度的氮引入所述第一有源器件的第一部件中的步骤包括将第一浓度的氮注入第一阱中;
将第二浓度的氮引入所述第二有源器件的第二部件中的步骤包括将第二浓度的氮注入第二阱中。
5.如权利要求4所述的制造半导体结构的方法,其特征在于还包含在邻近所述第一阱和第二阱的衬底表面上形成电介质层的步骤,所述电介质层的第一部分对应于所述第一阱,所述电介质层的第二部分对应于所述第二阱;
其中注入的氮的第一浓度大于注入的氮的第二浓度,第一浓度的氮的一部分扩散进所述电介质层的第一部分,所述第二浓度的氮的一部分扩散进所述电介质层的第二部分。
6.如权利要求1所述的制造半导体结构的方法,其特征在于:
所述半导体结构包括衬底,第一栅极,在所述第一栅极和所述衬底之间的第一栅极电介质层,第二栅极,在所述第二栅极和所述衬底之间的第二栅极电介质层;
所述第一部件是所述第一栅极;
所述第二部件是所述第二栅极。
7.如权利要求6所述的制造半导体结构的方法,其特征在于:
将第一浓度的氮引入所述第一有源器件的第一部件中的步骤包括将第一浓度的氮注入第一栅极中;
将第二浓度的氮引入所述第二有源器件的第二部件中的步骤包括将第二浓度的氮注入第二栅极中;
其中注入的氮的第一浓度大于注入的氮的第二浓度,第一浓度的氮的一部分从所述第一栅极扩散进所述第一栅极电介质层,所述第二浓度的氮的一部分从所述第二栅极扩散进所述第二栅极电介质层。
8.一种制造半导体结构的方法,包含步骤:
在半导体衬底上形成电介质层,所述电介质层具有对应于第一电介质栅极的第一部分和对应于第二电介质栅极的第二部分,所述电介质层的第一部分具有第一厚度,所述电介质层的第二部分具有第二厚度,所述第二部分的第二厚度大于所述第一部分的第一厚度;
将第一浓度的氮引入所述电介质层的第一部分;
将第二浓度的氮引入所述电介质层的第二部分,所述氮的第二浓度不同于所述氮的第一浓度。
9.如权利要求8所述的制造半导体结构的方法,其特征在于:
所述第一厚度易于产生明显的掺杂剂扩散和电流泄漏;
所述第二厚度易于产生明显的掺杂剂扩散和电流泄漏。
10.如权利要求8所述的制造半导体结构的方法,其特征在于:
所述氮的第二浓度小于所述氮的第一浓度。
11.如权利要求8所述的制造半导体结构的方法,其特征在于:
将第一浓度的氮引入所述电介质层的第一部分的步骤包括下述步骤之一:
快速热渗氮;
炉中渗氮;
远距离等离子渗氮;
去耦等离子体渗氮;
阱注入;或
多晶硅注入;
将第二浓度的氮引入所述电介质层的第二部分的步骤包括下述步骤之一:
快速热渗氮;
炉中渗氮;
远距离等离子渗氮;
去耦等离子体渗氮;
阱注入;或
多晶硅注入。
12.如权利要求8所述的制造半导体结构的方法,其特征在于:
第一浓度的氮足以避免第一电介质栅极内产生明显的栅极泄漏和掺杂剂渗透,而不导致所述电介质层的第一部分内有明显的阈值电压漂移;
第二浓度的氮足以避免第二电介质栅极内明显的栅极泄漏和掺杂剂渗透,而不导致所述电介质层的第二部分内有明显的阈值电压漂移。
13.一种半导体结构,包含:
半导体衬底;
在所述衬底上形成的第一有源器件,所述第一有源器件具有第一栅极电介质,该栅极电介质具有第一浓度的氮;
在所述衬底上形成的第二有源器件,所述第二有源器件具有第二栅极电介质,该栅极电介质具有第二浓度的氮,所述氮的第二浓度不同于所述氮的第一浓度;所述第二栅极电介质的厚度大于所述第一栅极电介质的厚度。
14.如权利要求13所述的半导体结构,其特征在于:
所述第一电介质栅极具有易于产生明显的掺杂剂扩散和电流泄漏的第一厚度;
所述第二电介质栅极具有易于产生明显的掺杂剂扩散和电流泄漏的第二厚度。
15.如权利要求14所述的半导体结构,其特征在于:
所述氮的第二浓度小于所述氮的第一浓度。
16.如权利要求15所述的半导体结构,其特征在于:
所述第二有源器件是p沟道场效应晶体管,所述第一有源器件是n沟道场效应晶体管。
17.如权利要求13所述的半导体结构,其特征在于:
所述第一电介质栅极具有易于产生明显的掺杂剂扩散或电流泄漏的第一厚度;
所述第二电介质栅极具有不易于产生明显的掺杂剂扩散或电流泄漏的第二厚度。
18.如权利要求17所述的半导体结构,其特征在于:
所述氮的第二浓度小于所述氮的第一浓度。
19.如权利要求14所述的半导体结构,其特征在于:
所述第一厚度和第二厚度小于50埃。
20.如权利要求17所述的半导体结构,其特征在于:
所述第一厚度小于50埃;
所述第二厚度为50埃或更大。
21.如权利要求13所述的半导体结构,其特征在于所述第一浓度的氮和第二浓度的氮是通过下述一种或多种工艺选择性引入的:
快速热渗氮;
炉中渗氮;
远距离等离子渗氮;
去耦等离子体渗氮;
阱注入;和
多晶硅注入。
22.如权利要求13所述的半导体结构,其特征在于所述第一浓度的氮为8×1014至1×1022原子/厘米2
23.如权利要求13所述的半导体结构,其特征在于:
所述第一浓度的氮足以防止第一电介质栅极内明显的栅极泄漏和掺杂剂渗透,而不导致所述第一电介质栅极内有明显的阈值电压漂移。
24.如权利要求23所述的半导体结构,其特征在于所述第二浓度的氮为1×1013至1×1015原子/厘米2
25.如权利要求13所述的半导体结构,其特征在于:
所述第二浓度的氮足以防止第二电介质栅极内明显的栅极泄漏和掺杂剂渗透,而不导致所述第二电介质栅极内有明显的阈值电压漂移。
26.一种制造半导体结构的方法,包含步骤:
在衬底表面上形成第一含氮层,所述第一含氮层具有第一氮浓度;
在衬底表面上形成第二含氮层,所述第二含氮层具有第二氮浓度,所述第二氮浓度小于所述第一氮浓度;和
氧化所述第一和第二含氮层,从而形成电介质层,该电介质层具有有对应于第一含氮层的第一厚度的第一部分,和有对应于第二含氮层的第二厚度的第二部分,所述第二厚度大于所述第一厚度。
27.如权利要求26所述的制造半导体结构的方法,其特征在于所述第二厚度小于50埃。
28.如权利要求26所述的制造半导体结构的方法,其特征在于:
所述电介质层的第一部分对应于n沟道场效应晶体管,所述电介质层的第二部分对应于p沟道场效应晶体管。
29.如权利要求26所述的制造半导体结构的方法,其特征在于所述电介质层包含氧氮化物电介质材料。
CNB2005100056243A 2004-01-22 2005-01-21 半导体结构及其制造方法 Expired - Fee Related CN1302537C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/707,897 US7138691B2 (en) 2004-01-22 2004-01-22 Selective nitridation of gate oxides
US10/707,897 2004-01-22

Publications (2)

Publication Number Publication Date
CN1645593A CN1645593A (zh) 2005-07-27
CN1302537C true CN1302537C (zh) 2007-02-28

Family

ID=34794561

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100056243A Expired - Fee Related CN1302537C (zh) 2004-01-22 2005-01-21 半导体结构及其制造方法

Country Status (4)

Country Link
US (3) US7138691B2 (zh)
JP (1) JP4317523B2 (zh)
CN (1) CN1302537C (zh)
TW (1) TWI343094B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138691B2 (en) * 2004-01-22 2006-11-21 International Business Machines Corporation Selective nitridation of gate oxides
KR100521452B1 (ko) * 2004-07-28 2005-10-12 동부아남반도체 주식회사 반도체 장치의 질화산화막 형성방법
KR100611784B1 (ko) * 2004-12-29 2006-08-10 주식회사 하이닉스반도체 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법
US7265065B2 (en) * 2005-04-29 2007-09-04 United Microelectronics Corp. Method for fabricating dielectric layer doped with nitrogen
KR100677986B1 (ko) * 2005-12-28 2007-02-02 동부일렉트로닉스 주식회사 질소부화 산화막을 게이트 절연막으로 갖는 반도체소자의제조 방법
US7737010B2 (en) * 2006-04-14 2010-06-15 Micron Technology, Inc. Method of photoresist strip for plasma doping process of semiconductor manufacturing
US7544561B2 (en) * 2006-11-06 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Electron mobility enhancement for MOS devices with nitrided polysilicon re-oxidation
US8110490B2 (en) * 2007-08-15 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Gate oxide leakage reduction
KR100957873B1 (ko) 2007-12-28 2010-05-13 매그나칩 반도체 유한회사 반도체 소자의 게이트 산화막 형성 방법
US20090176356A1 (en) * 2008-01-09 2009-07-09 Advanced Micro Devices, Inc. Methods for fabricating semiconductor devices using thermal gradient-inducing films
US20090302401A1 (en) * 2008-06-05 2009-12-10 Chartered Semiconductor Manufacturing, Ltd. Pfet enhancement during smt
CN101447514B (zh) * 2008-12-30 2012-06-20 上海宏力半导体制造有限公司 金属氧化物半导体场效应晶体管
US8173531B2 (en) 2009-08-04 2012-05-08 International Business Machines Corporation Structure and method to improve threshold voltage of MOSFETS including a high K dielectric
JP2011077321A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
US8748259B2 (en) 2010-03-02 2014-06-10 Applied Materials, Inc. Method and apparatus for single step selective nitridation
US8394688B2 (en) 2011-06-27 2013-03-12 United Microelectronics Corp. Process for forming repair layer and MOS transistor having repair layer
CN102427043B (zh) * 2011-08-04 2015-06-17 上海华力微电子有限公司 一种改善pmos器件载流子迁移率的方法
CN102427042B (zh) * 2011-08-04 2015-05-20 上海华力微电子有限公司 一种改善nmos器件载流子迁移率的方法
US8741784B2 (en) 2011-09-20 2014-06-03 United Microelectronics Corp. Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device
CN102364664A (zh) * 2011-11-10 2012-02-29 上海华力微电子有限公司 改善mos器件载流子迁移率的方法以及mos器件制造方法
CN102394220A (zh) * 2011-11-17 2012-03-28 上海华力微电子有限公司 改善mos器件载流子迁移率的方法以及mos器件制造方法
JP6094851B2 (ja) * 2012-08-28 2017-03-15 株式会社Screenホールディングス 基板処理方法および基板処理装置
KR101912579B1 (ko) 2012-09-07 2018-10-30 삼성전자 주식회사 반도체 장치의 제조 방법
US9634083B2 (en) 2012-12-10 2017-04-25 United Microelectronics Corp. Semiconductor structure and process thereof
US9059315B2 (en) 2013-01-02 2015-06-16 International Business Machines Corporation Concurrently forming nFET and pFET gate dielectric layers
CN104425227A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 具有不同厚度的栅极氧化层的制造方法
US20150206789A1 (en) * 2014-01-17 2015-07-23 Nanya Technology Corporation Method of modifying polysilicon layer through nitrogen incorporation for isolation structure
US9224826B2 (en) 2014-02-12 2015-12-29 International Business Machines Corporation Multiple thickness gate dielectrics for replacement gate field effect transistors
US9177868B2 (en) 2014-03-28 2015-11-03 International Business Machines Corporation Annealing oxide gate dielectric layers for replacement metal gate field effect transistors
US9466480B2 (en) 2014-11-04 2016-10-11 United Microelectronics Corp. Cleaning process for oxide
US10593600B2 (en) 2016-02-24 2020-03-17 International Business Machines Corporation Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap
US10062693B2 (en) * 2016-02-24 2018-08-28 International Business Machines Corporation Patterned gate dielectrics for III-V-based CMOS circuits
US9768118B1 (en) 2016-09-19 2017-09-19 International Business Machines Corporation Contact having self-aligned air gap spacers
US9953831B1 (en) 2016-12-21 2018-04-24 Globalfoundries Inc. Device structures with multiple nitrided layers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998253A (en) * 1997-09-29 1999-12-07 Siemens Aktiengesellschaft Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell
JP2002353218A (ja) * 2001-03-15 2002-12-06 Internatl Business Mach Corp <Ibm> 改善された超薄型ゲート誘電体のプラズマ窒化物形成方法
US6541395B1 (en) * 1999-08-30 2003-04-01 Micron Technology, Inc. Semiconductor processing method of forming field effect transistors
CN1417853A (zh) * 2001-11-01 2003-05-14 海力士半导体有限公司 互补型金属氧化物半导体器件及其制造方法
US6821833B1 (en) * 2003-09-09 2004-11-23 International Business Machines Corporation Method for separately optimizing thin gate dielectric of PMOS and NMOS transistors within the same semiconductor chip and device manufactured thereby

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US183844A (en) * 1876-10-31 Improvement in stop mechanisms for drawing-frames
US4774197A (en) * 1986-06-17 1988-09-27 Advanced Micro Devices, Inc. Method of improving silicon dioxide
JPH01183844A (ja) 1988-01-19 1989-07-21 Toshiba Corp 半導体装置
JPH104145A (ja) 1996-06-18 1998-01-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US6048769A (en) * 1997-02-28 2000-04-11 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
US6051510A (en) * 1997-05-02 2000-04-18 Advanced Micro Devices, Inc. Method of using a hard mask to grow dielectrics with varying characteristics
DE69834938T2 (de) * 1997-10-23 2007-02-01 Nippon Institute For Biological Science, Oume Granulozyten-kolonie-stimulierender faktor aus der katze
US5952706A (en) * 1997-10-29 1999-09-14 National Semiconductor Corporation Semiconductor integrated circuit having a lateral bipolar transistor compatible with deep sub-micron CMOS processing
US6767794B2 (en) * 1998-01-05 2004-07-27 Advanced Micro Devices, Inc. Method of making ultra thin oxide formation using selective etchback technique integrated with thin nitride layer for high performance MOSFET
US6184110B1 (en) * 1998-04-30 2001-02-06 Sharp Laboratories Of America, Inc. Method of forming nitrogen implanted ultrathin gate oxide for dual gate CMOS devices
JP2000243960A (ja) * 1998-12-24 2000-09-08 Sharp Corp 絶縁ゲート型トランジスタとその製造方法
US6440829B1 (en) * 1998-12-30 2002-08-27 Agere Systems Guardian Corp. N-profile engineering at the poly/gate oxide and gate oxide/SI interfaces through NH3 annealing of a layered poly/amorphous-silicon structure
US6251800B1 (en) * 1999-01-06 2001-06-26 Advanced Micro Devices, Inc. Ultrathin deposited gate dielectric formation using low-power, low-pressure PECVD for improved semiconductor device performance
JP3472727B2 (ja) 1999-08-13 2003-12-02 Necエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US6323106B1 (en) * 1999-09-02 2001-11-27 Lsi Logic Corporation Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices
US6444555B2 (en) * 1999-12-07 2002-09-03 Advanced Micro Devices, Inc. Method for establishing ultra-thin gate insulator using anneal in ammonia
JP2001332722A (ja) 2000-05-22 2001-11-30 Nec Corp 半導体装置およびその製造方法
JP2001351989A (ja) * 2000-06-05 2001-12-21 Nec Corp 半導体装置の製造方法
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
KR100367740B1 (ko) * 2000-08-16 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 제조방법
US6610615B1 (en) * 2000-11-15 2003-08-26 Intel Corporation Plasma nitridation for reduced leakage gate dielectric layers
JP2003197767A (ja) 2001-12-21 2003-07-11 Toshiba Corp 半導体装置及びその製造方法
US6986571B2 (en) * 2002-04-23 2006-01-17 Hewlett-Packard Development Company, L.P. Filter for a print cartridge
JP2003347423A (ja) 2002-05-28 2003-12-05 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7138691B2 (en) * 2004-01-22 2006-11-21 International Business Machines Corporation Selective nitridation of gate oxides

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998253A (en) * 1997-09-29 1999-12-07 Siemens Aktiengesellschaft Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell
US6541395B1 (en) * 1999-08-30 2003-04-01 Micron Technology, Inc. Semiconductor processing method of forming field effect transistors
JP2002353218A (ja) * 2001-03-15 2002-12-06 Internatl Business Mach Corp <Ibm> 改善された超薄型ゲート誘電体のプラズマ窒化物形成方法
CN1417853A (zh) * 2001-11-01 2003-05-14 海力士半导体有限公司 互补型金属氧化物半导体器件及其制造方法
US6821833B1 (en) * 2003-09-09 2004-11-23 International Business Machines Corporation Method for separately optimizing thin gate dielectric of PMOS and NMOS transistors within the same semiconductor chip and device manufactured thereby

Also Published As

Publication number Publication date
US20060281265A1 (en) 2006-12-14
TW200536055A (en) 2005-11-01
US7138691B2 (en) 2006-11-21
CN1645593A (zh) 2005-07-27
US20050164444A1 (en) 2005-07-28
TWI343094B (en) 2011-06-01
US20100187614A1 (en) 2010-07-29
US7759260B2 (en) 2010-07-20
JP4317523B2 (ja) 2009-08-19
JP2005210123A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
CN1302537C (zh) 半导体结构及其制造方法
EP1433196B1 (en) Apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
KR100741442B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US6362085B1 (en) Method for reducing gate oxide effective thickness and leakage current
KR19980063857A (ko) 박막 실리콘 질화물 또는 실리콘 옥시니트라이드 게이트 유전체형성 방법
KR100473735B1 (ko) 반도체 소자의 제조 방법
KR100400249B1 (ko) 반도체소자의 mos 트랜지스터 제조방법
US6555483B2 (en) Gate insulation film having a slanted nitrogen concentration profile
KR100796742B1 (ko) 반도체 장치의 제조 방법
KR100281135B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
JP2007142024A (ja) 半導体装置の製造方法
KR100486825B1 (ko) 반도체 소자의 제조방법
KR100379533B1 (ko) 반도체소자의 게이트절연막 제조방법
US20020177327A1 (en) Method for forming a gate dielectric layer by a single wafer process
KR100940440B1 (ko) 반도체 소자의 제조 방법
JP3376305B2 (ja) 半導体装置の製造方法
KR100481396B1 (ko) 반도체 소자의 제조 방법
Chao et al. Inductive-coupling-nitrogen-plasma process for suppression of boron penetration in BF 2+-implanted polycrystalline silicon gate
KR20010008563A (ko) 반도체소자의 트랜지스터 형성방법
KR20020060843A (ko) 반도체장치의 제조방법
KR20060077042A (ko) 폴리 실리콘 게이트 전극의 이온 주입 방법
KR20060002127A (ko) 반도체 소자의 제조방법
KR19990035266A (ko) 반도체 산화막 형성방법
JPH0613400A (ja) 半導体装置の製造方法
KR20040003237A (ko) 반도체 소자의 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171120

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171120

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070228

Termination date: 20200121