KR20010008563A - 반도체소자의 트랜지스터 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 트랜지스터 형성방법에 관한 것으로서, 특히 반도체기판(110) 위에 게이트산화막(120), 폴리실리콘막(130) 및 텅스텐실리사이드막(140)을 순차적으로 성장시킨 후 패터닝하여 게이트전극을 형성하는 단계; 세정공정을 실시하는 단계; 도우핑된 폴리실리콘막(150)을 형성하는 단계; 상기 폴리실리콘막(150)을 산화시켜 산화막(151)을 형성하고 아울러 도우핑된 불순물의 자체확산을 통하여 LDD(Lightly Doped Drain) 지역을 형성하는 단계; 상기 산화막(151)을 블랭킷 식각하여 측벽스페이서(152)를 형성하는 단계; 및 소오스/드레인 지역에 불순물을 주입하는 단계;를 포함하여 구성된다. 본 발명은 게이트전극을 형성한 다음 인(Phosphorus)으로 도우핑된 폴리실리콘막을 증착하여 고온에서 산화반응을 실시함으로써, LDD(Lightly Doped Drain)의 형성을 위한 이온주입공정에서 야기되는 제반문제를 해결하고, 또한 별도의 스페이서산화막 성장공정을 생략할 수 있으며, 얕은 접합층을 갖는 트랜지스터를 안정적으로 형성할 수 있다.

Description

반도체소자의 트랜지스터 형성방법{Method for fobricating a transistor of a semiconductor device}

본 발명은 반도체소자의 트랜지스터 형성방법에 관한 것으로, 특히 게이트전극을 형성한 다음 인(Phosphorus)으로 도우핑된 폴리실리콘막을 증착하여 고온에서 산화반응을 실시함으로써, LDD(Lightly Doped Drain)의 형성을 위한 이온주입공정에서 야기되는 제반문제를 해결하고, 또한 별도의 스페이서산화막 성장공정을 생략할 수 있으며, 얕은 접합층을 갖는 트랜지스터를 안정적으로 형성할 수 있는 반도체소자의 트랜지스터 형성방법에 관한 것이다.

도 1a 내지 도 1e는 종래의 반도체소자의 트랜지스터가 형성되는 순서를 보인 단면도이다.

도 1a를 참조하면, 반도체기판(10) 위에 소자분리를 위한 필드산화막(미도시)을 성장시킨 후, 반도체기판(10) 위에 게이트산화막(20)을 800°C에서 습식산화로 70Å 성장시킨다.

그 다음, 폴리실리콘막(30)과 텅스텐실리사이드막(40)을 순차적으로 일정한 두께만큼 성장시킴으로써 트랜지스터의 게이트전극을 형성한다.

이어서, 사진공정을 실시하여 폴리실리콘막(30)과 텅스텐실리사이드막(40)을 이방성식각함으로써, 반도체소자에서 요구되는 일정한 크기로 게이트전극을 패터닝(patterning)한다.

이와 같이 게이트전극을 패터닝한 후 오염물을 제거하기 위하여 세정공정을 실시하게 된다. 이때 세정공정에서는 NH4OH,H2O2,H2O로 이루어지는 용액으로써 습식세정이 진행된다.

그 다음, 도 1b에 도시된 바와 같이, 750°C에서 50Å 정도의 비정질 산화막(50)을 성장시킨다. 이러한 비정질 산화막(50)은 LDD 지역을 형성하기 위한 이온주입 공정에 의해 게이트전극의 손상 및 채널링을 방지하는 역할을 하게 된다.

도 1c를 참조하면, 전술한 비정질 산화막(50)을 형성한 후 트렌지스터의 소오스/드레인이 형성될 지역에 P형 또는 N형 불순물 이온을 얇게 도우핑시켜 LDD(60) 지역을 형성한다.

이와 같이 LDD(60) 지역을 형성한 다음 소오스/드레인 지역을 형성하기 위하여, 도 1d에 도시된 바와 같이, 스페이서산화막(70)을 일정 두께로 증착한다.

이어서, 상기 소오스/드레인 지역에 불순물을 주입하기 위하여 스페이서산화막(70)을 블랭킷(blanket) 식각함으로써, 도 1e에 도시된 바와 같이 폴리실리콘막(30) 및 텅스텐실리사이드막(40)으로 이루어진 게이트전극의 양측면에 측벽스페이서(71)를 형성한다.

그 다음, 상기 소오스/드레인 지역에 불순물을 주입시켜 LDD을 갖는 MOSFET를 형성한다.

그러나, 게이트전극을 패터닝할 때 그 하부층에 남아있는 게이트산화막(20)의 두께가 균일하지 않아 LDD 지역을 형성하기 위한 이온주입 공정의 윤곽(profile)이 불안하게 되어 누설전류가 유발되고 이에 따라 반도체소자의 특성이 저하되는 단점이 있었다.

또한 종래에는 이온주입 공정에 의한 손상으로 게이트산화막(20)의 절연특성이 저하되고, 스페이서산화막(70)을 증착할 때 스페이서산화막(70)의 균일(uniformity) 불량으로 인해 스페이서산화막(70)의 식각 마진이 부족하게 되며, 복잡한 공정이 요구되어 많은 장비를 필요로 하는 단점이 있었다.

따라서, 본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로서, 게이트전극을 형성한 다음 인(Phosphorus)으로 도우핑된 폴리실리콘막을 증착하여 고온에서 산화반응을 실시함으로써, LDD(Lightly Doped Drain)의 형성을 위한 이온주입공정에서 야기되는 제반문제를 해결하고, 또한 별도의 스페이서산화막 성장공정을 생략할 수 있으며, 얕은 접합층을 갖는 트랜지스터를 안정적으로 형성할 수 있는 반도체소자의 트랜지스터 형성방법를 제공하는데 그 목적이 있다.

도 1a 내지 도 1e는 종래의 반도체소자의 트랜지스터 형성방법을 도시한 단면도. .

도 2a 내지 도 2d는 본 발명에 따른 반도체소자의 트랜지스터 형성방법을 도시한 단면도.

*도면의 주요 부분에 대한 부호의 설명*

10,110:반도체기판 20,120:게이트산화막

30,130:폴리실리콘막 40,140:텅스텐실리사이드막

50,151:산화막 60,160:LDD영역

70:스페이서산화막 71,152:측벽스페이서

150:도우핑된 폴리실리콘막

이와 같은 목적을 달성하기 위한 본 발명은 반도체기판 위에 게이트산화막, 폴리실리콘막 그리고 텅스텐실리사이드막을 순차적으로 성장시킨 후 패터닝하여 게이트전극을 형성하는 단계; 세정공정을 실시하는 단계; 도우핑된 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막을 산화시켜 산화막을 형성하고 아울러 도우핑된 불순물의 자체확산을 통하여 LDD(Lightly Doped Drain) 지역을 형성하는 단계; 상기 산화막을 블랭킷 식각하여 측벽스페이서를 형성하는 단계; 및 소오스/드레인 지역에 불순물을 주입하는 단계;를 포함하여 구성됨을 특징으로 한다.

이하, 본 발명의 실시예를 첨부 도면을 참조하여 설명하면 다음과 같다.

도 2a 내지 도 2d는 종래의 반도체소자의 트랜지스터가 형성되는 순서를 보인 단면도이다.

도 2a를 참조하면, 반도체기판(110) 위에 소자분리를 위한 필드산화막(미도시)을 성장시킨 후, 반도체기판(110) 위에 게이트산화막(120)을 800°C에서 습식산화로 70Å 성장시킨다.

그 다음, 폴리실리콘막(130)과 텅스텐실리사이드막(140)을 순차적으로 일정한 두께만큼 성장시킴으로써, 실리콘/텅스텐실리사이드의 2중 구조를 갖는 게이트전극을 형성한다.

이어서, 사진공정을 실시하여 폴리실리콘막(130)과 텅스텐실리사이드막(140)을 이방성식각함으로써, 반도체소자에서 요구되는 일정한 크기로 게이트전극을 패터닝(patterning)한다.

이와 같이 게이트전극을 패터닝한 후 오염물, 즉 게이트산화막(120)의 잔류물을 제거하기 위하여 세정공정을 실시하게 된다. 이때 세정공정에서는 HF 및 H2O로 이루어지는 용액으로써 습식세정이 진행된다. 그리고 HF 대신에 BOE(Buffered Oxide Etchant: NH4F+HF)를 이용하여 세정할 수 있다. 또한 본 발명에서는 상기 게이트산화막(120)의 잔류물을 제거하기 위하여 C2F6,CF4,SF6,CHF3,NF3 계열의 가스를 이용하여 건식식각하거나, 후술할 폴리실리콘막(150)을 증착하는 장비에서 웨이퍼를 로딩하여 튜브내에서 인시튜(In-situ)로 식각할 수 있다.

그 다음, 도 1b에 도시된 바와 같이, 인(Phosphorus)으로 도우핑된 폴리실리콘막(150)을 증착한다. 폴리실리콘막(150)의 증착은 인시튜 도우핑으로 진행되거나 또는 SiH4 가스만의 분해에 의해 폴리실리콘을 증착한 후 인이 포함된 불순물을 주입할 수 있다, 이때 온도는 400°C~600°C로 하고, SiH4 가스량은 100~4000cc로 하며, PH3 가스는 5cc~1000cc로 하며, 압력은 100mTorr~500mTorr로 설정하는 것이 바람직하다.

이어서, 폴리실리콘막(150)을 전부 산화시키는데, 이때 폴리실리콘막(150)에 주입된 인은 그 하부의 반도체기판(110)에 확산되어 LDD 지역이 형성되고, 폴리실리콘막(150)은 전부 산화되어 도 2c에 도시된 바와 같이 산화막(151)으로 변하게 된다. 이와 같이 변한 산화막(151)은 측벽 스페이서막으로서의 역할을 하게 된다.

상기에서 폴리실리콘막(150)을 증착할 때 인계열의 불순물로 주입하면 n-형 구조의 LDD가 형성되고, 붕소(Boron) 계열의 불순물을 주입하면 p-형 구조의 LDD가 형성된다.

또한 상기에서 폴리실리콘막(150)을 산화시키는 동시에 폴리실리콘막(150)에 주입된 불순물을 반도체기판(110)으로 확산시키거나, 불순물을 확산시키기 위한 어닐링(annealing) 공정 및 산화공정을 산화장비에서 연속으로 진행하거나, 산화공정을 먼저 실행한 후 어닐링 공정을 실행하여 불순물을 확산시킬 수 있다.

이러한 산화공정은 O2를 이용한 건식산화이거나 H2O를 이용한 습식산화 공정이고, 이때 산화온도는 700°C~1000°C로 설정하며 산화정도는 베어(bare) 웨이퍼 기준으로 50Å~1000Å의 두께가 되도록 하며 산화공정시간은 10분 내지 10시간으로 설정하여 대기압에서 산화가 이루어진다.

또한 상기 어닐링공정에서는 그 온도를 700°C~1200°C로 설정하고, 그 공정시간을 10분 내지 4시간으로 설정하며, 아르곤(Ar)이나 N2가스를 이용한다.

전술한 바와 같이, 측벽 스패이서막의 역할을 하는 산화막(151)이 형성된 후 그 산화막(151)을 블랭킷 식각하여, 도 2d에 도시된 바와 같이 게이트전극의 양측면에 측벽스페이서(152)를 형성한다.

그 다음, 소오스/드레인 지역에 불순물을 주입시켜 LDD을 갖는 MOSFET를 형성한다.

이상에서 살펴 본 바와 같이, 본 발명은 스페이서산화막을 형성하는 공정을 필요로하지 않기 때문에 10시간 정도의 공정시간을 단축시킬 수 있고, 스페이서산화막의 균일성 불량에 따른 식각마진의 부족이 없어져 비트라인과 저장노드 콘택에 대한 마진을 충분히 확보할 수 있으며, 스페이서산화막의 식각시 반도체기판의 손상을 줄일 수 있어 누설전류를 감소시킬 수 있다. 또한 본 발명은 이온주입공정 대신에 폴리실리콘막의 자체확산특성을 이용하기 때문에 LDD 영역에서의 불순물 분포를 일정하게 할 수 있어 반도체소자의 특성을 향상시킬 수 있다.

Claims (8)

1. 반도체기판 위에 게이트산화막, 폴리실리콘막 그리고 텅스텐실리사이드막을 순차적으로 성장시킨 후 패터닝하여 게이트전극을 형성하는 단계;

   세정공정을 실시하는 단계;

   도우핑된 폴리실리콘막을 형성하는 단계;

   상기 도우핑된 폴리실리콘막을 산화시켜 산화막을 형성하고 아울러 도우핑된 불순물의 자체확산을 통하여 LDD(Lightly Doped Drain) 지역을 형성하는 단계;

   상기 산화막을 블랭킷 식각하여 측벽스페이서를 형성하는 단계; 및

   소오스/드레인 지역에 불순물을 주입하는 단계;를 포함하여 구성되는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
2. 제 1항에 있어서, 상기 세정공정은

   HF 및 H2O로 이루어지는 용액 또는 HF 대신에 BOE(Buffered Oxide Etchant: NH4F+HF)를 이용한 습식세정인 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
3. 제 1항에 있어서, 상기 세정공정 대신에

   C2F6,CF4,SF6,CHF3,NF3 계열의 가스를 이용하여 건식식각을 실시하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
4. 제1항에 있어서, 상기 도우핑된 폴리실리콘막은

   그 증착과 동시에 PH3 가스를 동시에 주입하는 인-시튜 도프트(in-situ doped) 공정에 의하여 형성되거나, SiH4 가스만의 분해에 의해 증착된 후 인 또는 붕소계열의 불순물이 이온주입되어 형성되는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
5. 제4항에 있어서, 상기 도우핑된 폴리실리콘막은

   온도를 400°C~600°C로 하고, SiH4 가스량를 100~4000cc로 하며, PH3 가스를 5cc~1000cc로 하며, 압력를 100mTorr~500mTorr로 설정하여 형성되는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
6. 제1항에 있어서, 상기 도우핑된 폴리실리콘막을 산화시키는 단계에서는

   산화시키는 동시에 불순물을 확산시키거나, 산화장비에서 불순물을 확산시키기 위한 어닐링공정과 산화를 연속적으로 진행하거나, 산화를 먼저 하고 어닐링을 통하여 불순물을 확산시키는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
7. 제6항에 있어서, 상기 산화키는 공정은

   O2를 이용한 건식산화 또는 H2O를 이용한 습식산화이고, 산화온도를 700°C~1000°C로 설정하며 산화두께가 베어웨이퍼 기준으로 50Å~1000Å되도록 하며 대기압에서 10분 내지 10시간동안 진행되는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
8. 제6항에 있어서, 상기 어닐링 공정은

   700°C~1200°C의 온도에서 실시하고, 어닐링 시간을 10분 내지 10시간으로 하며, 아르곤이나 N2 가스의 분위기에서 실시되는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.