KR100481396B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100481396B1 KR100481396B1 KR10-2002-0082549A KR20020082549A KR100481396B1 KR 100481396 B1 KR100481396 B1 KR 100481396B1 KR 20020082549 A KR20020082549 A KR 20020082549A KR 100481396 B1 KR100481396 B1 KR 100481396B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- semiconductor substrate
- gate
- nitride
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 55
- 150000004767 nitrides Chemical class 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims description 47
- -1 nitrogen ion Chemical class 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 34
- 230000035515 penetration Effects 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 description 17
- 238000002955 isolation Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 불순물 침투 또는 핫 캐리어 침투에 대한 저항성이 우수한 질화 산화막이 포함된 게이트 절연막을 형성하여 도판트가 게이트 산화막 및 채널 영역으로 침투하는 현상과 핫 캐리어에 대한 저항성이 뛰어난 반도체 소자의 제조 방법을 제공한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히, 20Å 이하의 게이트 절연막을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자는 게이트 전극과, 게이트 전극 양 가장자리의 반도체 기판에 형성된 소스/드레인으로 이루어지며, 게이트 전극과 반도체 기판 사이에는 게이트 산화막이 형성된다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, nMOS 트랜지스터가 형성될 nMOS 영역과 pMOS 트랜지스터가 형성될 pMOS 영역이 각각 정의된 반도체 기판(10)의 소자 분리 영역에 소자 분리막(12)을 형성한 후 이온 주입 공정으로 nMOS 영역의 반도체 기판(10)에는 p웰(11a)을 형성하고, pMOS 영역의 반도체 기판(10)에는 n웰(11b)을 각각 형성한다.
도 1b를 참조하면, nMOS 영역과 pMOS 영역을 포함한 전체 구조 상부에 게이트 절연막(20) 및 폴리 실리콘막(22)을 순차적으로 형성한다.
도 1c를 참조하면, 패터닝 공정을 통해 게이트 절연막(20) 및 폴리 실리콘막(22)을 패터닝하여 nMOS 영역과 pMOS 영역에 각각 게이트 절연막(20) 및 게이트 전극(24a 및 24b)을 형성한다.
이후, LDD 구조의 소스/드레인을 형성하기 위하여 nMOS 영역과 pMOS 영역에 소정의 패턴으로 형성된 게이트 전극(24a 및 24b) 양 가장자리의 반도체 기판(10)에 저농도 이온 주입 공정으로 저농도 불순물 영역(26a 및 26b)을 각각 형성한다. 여기서, nMOS 영역에는 n타입 불순물을 주입하여 저농도 불순물 영역(26a)을 형성하고, pMOS 영역에는 p타입 불순물을 주입하여 저농도 불순물 영역(26b)을 형성한다.
도 1d를 참조하면, 게이트 전극(24a 및 24b)의 양 측면에 절연막 스페이서를 형성하기 위한 제 1 절연막(28) 및 제 2 절연막(30)을 전체 상부에 순차적으로 형성한다. 이후, 전면 식각 공정으로 제 1 및 제 2 절연막(28 및 30)을 게이트 전극(24a 및 24b)의 양 측면에만 잔류시켜 제 1 및 제 2 절연막(28 및 30)으로 이루어진 절연막 스페이서(32)를 형성한다.
상기에서, 제 1 절연막(28)은 저압 실리콘 산화물(LP-TEOS)로 형성하며, 제 2 절연막(30)은 실리콘 질화물(Si3N4)로 형성한다. 이때, 제 1 절연막(28)은 폴실리콘층으로 이루어진 게이트 전극(24a 및 24b)과 실리콘 질화물로 이루어진 제 2 절연막(30)이 직접 접촉할 경우 스트레스가 발생되는 것을 방지해주는 버퍼 산화막의 역할을 한다.
이후, 소스/드레인을 형성하기 위하여 게이트 전극(24a 및 24b)의 양측면에 형성된 절연막 스페이서(32) 가장자리의 반도체 기판(10)에 고농도 이온 주입 공정으로 고농도 불순물 영역(34a 및 34b)을 저농도 불순물 영역(26a 및 26b)보다 깊게 형성한다. 여기서, nMOS 영역에는 n타입 불순물을 주입하여 고농도 불순물 영역(34a)을 형성하고, pMOS 영역에는 p타입 불순물을 주입하여 고농도 불순물 영역(34b)을 각각 형성한다. 이로써, 저농도 불순물 영역(26a 및 26b)과 고농도 불순물 영역(34a 및 34b)으로 이루어진 LDD 구조의 소스/드레인(36a 및 36b)이 nMOS 영역과 pMOS 영역에 각각 형성된다. 이후, 게이트 전극(24a 및 24b) 및 소스/드레인(36a 및 36b)의 상부 표면에 실리사이드막(40)을 형성한다.
상기의 방법을 통해 제조되는 반도체 소자는 소자의 구동능력을 높이고 소비 전력을 감소시키기 위해 게이트 산화막 두께를 낮추고 있으며, 90㎚급의 소자에서는 대략적으로 15Å 두께의 게이트 산화막이 요구된다. 따라서 상술한 바와 같은 기존의 산화 공정으로는 산화속도가 빠르고, 산화 공정중 자연산화막이 생성되는 문제점이 발생하여 15Å 두께 이하의 게이트 산화막을 형성하기 어려운 문제점이 있다.
또한, 산화막은 후속 공정인 LDD 와 소스/드레인 이온주입공정 중에 주입되는 이온이 게이트 산화막을 통과하여 채널 영역으로 침투해 채널영역의 도핑농도를 변화시켜 문턱 전압을 변화시키는 원인이 된다. 이를 해결하기 위해 낮은 온도에서 열처리를 실시하게 되지만, 저온에서는 게이트 전극내에 주입된 이온들이 충분히 활성화되지 못하여 게이트 전극내의 불순물 농도가 감소되는 절연영역이 발생하게 된다. 이로써, 전기적 게이트 산화막 두께가 증가되어 문턱전압이 증가되는 문제점이 발생한다.
또한, nMOS 트랜지스터의 경우에는 소스에서 드레인으로 이동하는 전자/정공이 주위 온도에 의해 얻을 수 있는 운동 에너지보다 게이트에 가해지는 높은 전계에 의해 반도체 기판과 게이트 산화막 계면의 에너지 장벽보다 높은 에너지를 얻어 게이트 산화막 내로 유입되는 핫 캐리어 이펙트(Hot Carrier Effect)에 의해 문턱 전압이 감소하는 문제점이 발생할 수 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 불순물 침투 또는 핫 캐리어 침투에 대한 저항성이 우수한 질화 산화막이 포함된 게이트 절연막을 형성하여 도판트가 게이트 산화막 및 채널 영역으로 침투하는 현상과 핫 캐리어에 대한 저항성이 뛰어난 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 기판 상에 제 1 질화 산화막을 형성하는 단계와, 상기 반도체 기판과 상기 제 1 질화 산화막 사이에 제 2 질화 산화막과 게이트 산화막을 동시에 형성하여, 제 2 질화 산화막, 게이트 절연막 및 제 1 질화 산화막이 적층된 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 도전막을 형성하는 단계와, 상기 도전막과 상기 게이트 절연막을 패터닝하여 게이트 전극을 형성하는 단계 및 상기 게이트 전극 양 가장자리의 상기 반도체 기판에 소스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, nMOS 트랜지스터가 형성될 nMOS 영역과 pMOS 트랜지스터가 형성될 pMOS 영역이 각각 정의된 반도체 기판(110)의 소자 분리 영역에 소자 분리막(112)을 형성한 후 이온 주입 공정으로 nMOS 영역의 반도체 기판(110)에는 p웰(111a)을 형성하고, pMOS 영역의 반도체 기판(110)에는 n웰(111b)을 각각 형성한다.
구체적으로, 반도체 기판(110) 상에 패드 산화막(미도시)과 패드 질화막(미도시)을 순차적으로 형성한다. 전체 구조 상부에 감광막(Photoresist)을 증착한 후 감광막 마스크를 이용한 사진 식각공정을 실시하여 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴과 패드 질화막을 식각 마스크로 이용한 STI(Sallow Trench Isolation) 식각공정을 실시하여 트렌치(미도시)를 형성하고 이를 절연막으로 이용하여 매립함으로서 소자 분리막(112)을 형성한다. 반도체 기판(110)은 소자 분리막(112)에 의해 활성영역과 비활성영역(즉, 소자 분리막 영역)으로 분리된다. 이에 한정되지 않고, 다양한 형태의 공정을 통해 소자 분리막(112)을 형성할 수 있다. 예컨대, 상술한 패드 산화막 및 패드 질화막을 증착하지 않고 감광막 패턴만을 이용하여 소자 분리막을 형성할 수 있고, 반도체 기판에 웰을 먼저 형성한 다음 소자 분리막을 형성할 수 있다.
전처리 세정공정을 실시한 다음, 반도체 기판(110) 상에 기판 표면의 결정결함 억제 또는 표면처리 및 이온주입시 버퍼층 역활을 하는 스크린 산화막(미도시)을 증착한다.
반도체 소자가 형성될 영역을 개방시키는 이온 주입 마스크(미도시)를 형성한 후 이온 주입 공정을 통해 반도체 기판(110)의 노출된 영역에 웰(111a 및 111b)을 형성한다. 이때, pMOS 트랜지스터와 nMOS 트랜지스터를 형성하기 위해서는 n웰(111a)과 p웰(111b)을 각각 형성해야 하기 때문에 2번의 이온 주입 마스크 형성 공정과 2번의 이온 주입 공정을 통해 n웰(111a)과 p웰(111b)을 각각 형성한다. 좀더 상세하게 설명하면, 먼저 p웰(111b) 영역을 개방시키는 이온 주입 마스크를 형성한 후 붕소(Boron)를 주입하여 p웰(111b)을 형성하고, 다시 n웰(111a) 영역을 개방시키는 이온 주입 마스크를 형성한 후 인(Phosphorus)이나 비소(Arsenic)를 주입하여 n웰(111a)을 형성한다.
상술한 이온 주입공정의 조건들은 이에 한정되지 않고, 반도체 기판(110) 표면에 정션이 형성되어 다른 누설 전류의 원인이 되지 않고, 웰과 정션간의 누설이 발생하지 않을 정도의 조건으로 이온주입을 실시한다. 또한, 감광막패턴을 형성하여 일정 영역에만 이온주입을 할 수 있다. 이에 한정되지 않고, 스크린 산화막을 형성하지 않고 바로 이온주입을 실시할 수 있다. 또한, 패드 산화막을 이온주입시 버퍼 역할을 하는 산화막으로 이용할 수 있다.
도 2b 및 도 2c를 참조하면, 세정 공정을 통해 반도체 기판(110) 상에 형성된 잔존 산화막(패드 산화막 또는 스크린 산화막)을 제거한다. nMOS 영역과 pMOS 영역을 포함한 반도체 기판(110) 상에 산화막을 성장시킨 다음, 플라즈마 질화법을 사용하여 상기 산화막을 질화시켜 제 1 질화 산화막(114)을 형성한다. 초극박(15Å 이하) 게이트 절연막(120)을 형성하기 위해 질화 산소와 수소를 챔버내부로 유입시켜 가열된 실리콘 기판(반도체 기판; 110)위에서 수증기를 생성(In-Situ Steam Generation; ISSG)시켜 게이트 산화막(116)과 질소 이온이 함유된 제 2 질화 산화막(118)을 동시에 성장시킨다. 이로써, 반도체 기판(110) 상에 제 2 질화 산화막(118), 게이트 산화막(116) 및 제 1 질화 산화막(114)이 적층된 형태의 게이트 절연막(120)을 형성한다.
구체적으로, NH4OH: H2O2; H2O가 1: 1: 5의 비율로 희석된 수용액으로 세정하고, 불산 용액을 이용하여 반도체 기판(110)을 세정하여 반도체 기판(110)내에 잔존하는 산화막을 완전히 제거한 다음, 오존수(O3) 세정을 실시하여 5Å 이하의 산화막을 형성한다. 상기 산화막 표면을 플라즈마를 이용하여 질화시킴(플라즈마 질화법(Decoupled Plasma Nitridation; DPN))으로써, 제 1 질화 산화막(114)을 생성한다. 상온 상태의 챔버 내에 5 내지 50mTorr의 압력과 100 내지 1000W의 전압을 인가하고, 질소(N2)가스와 헬륨(He)가스 분위기 또는 질소(N2)가스와 아르(Ar)곤가스 분위기에서 10초 내지 5분간 실시하여 상기 산화막을 질화시켜 2 내지 5Å 두께의 제 1 질화 산화막(114)을 형성한다. 상술한 공정 조건을 통해 형성된 제 1 질화 산화막(114)은 질화 산화막 내에 질소 이온의 농도가 7% 이상이 된다.
질화 산소와 수소 가스를 챔버 내로 유입시켜 고온으로 가열된 반도체 기판(110)에 질화 산소와 수소의 내부 수증기 발생에 의해 반도체 기판(110)과 제 1 질화 산화막(114) 사이에 게이트 산화막(116)과 제 2 질화 산화막(118)을 동시에 형성한다. 제 1 질화 산화막(114)이 형성된 반도체 기판(110)을 챔버로 로딩한다. 챔버의 온도를 750 내지 1100℃ 온도까지 상승시키고, 10Torr 이하의 압력을 가한 상태에서 수소 가스가 질화 산소의 2% 이하에서 진행하여(예를 들어, 질화 산소가 100sccm 흘릴때 수소 가스를 2sccm이하로 흘려 공정을 진행함) 제 1 질화 산화막(114) 하부의 반도체 기판(110) 상에 제 2 질화 산화막(118)과 제 2 질화 산화막(118) 상에 게이트 산화막(116)을 동시에 형성한다. 급속 열처리 장비 타입의 경우, 쿨 웰 타입(Cold Wall Type)이어서 웨이퍼만이 가열된다. 반도체 기판을 펌핑(Pumping) 시스템(압력조절)이 부착된 급속열처리 장비에 로딩하여 열을 가한 후 압력을 낮게 맞춘 다음, 질화 산소(N2O 또는 NO)와 수소 가스를 흘려주어 가열된 반도체 기판 표면에서 반응을 시킨다. 이 반응에 의해 생성된 수증기(H2O)와 질화 산소가 반도체 기판으로 확산하여 실리콘과의 반응으로 산화막(SiO2)과 질화 산화막(SixOyNz)을 동시에 생성한다. 이때, 질화 산화막은 산화막 성장을 억제하는 특성이 있으며 이로 인해 수증기에 의해 성장되는 산화막은 질화 산화막이 실리콘과 반응하여 두꺼워짐에 따라 점차 성장이 감소하여 최종적으로 산화막 밑에 질화 산화막이 성장되는 특성이 있다. 본 실시예에서는 수소 가스의 유량을 질화 산소의 2%이하로 낮게 잡아 수소와 질화 산소와의 반응성이 작기 때문에, 산화막과 질화 산화막의 성장률을 줄일 수 있어 얇은 두께의 게이트 절연막을 구현할 수 있다. 이후, 상기 제 1 질화 산화막 전면위에 플라즈마 질화 공정을 추가 진행하여 제 1 질화 산화막 내의 질소 이온 농도를 더 높일 수 있다.
상술한 공정 조건을 통해 형성된 제 2 질화 산화막(118)은 질화 산화막 내에 질소 이온의 농도가 5% 이하가 된다.
이로써, nMOS 영역과 pMOS 영역을 포함한 반도체 기판(110) 상에 제 2 질화 산화막(118), 게이트 산화막(116) 및 제 1 질화 산화막(114)이 순차적으로 적층된 구조로 10 내지 20Å 두께의 게이트 절연막(120)을 형성한다. 이에 한정되지 않고, 상술한 오존수를 이용한 세정공정을 수행하지 않고, 반도체 기판(110) 상에 제 1 질화 산화막(114)을 형성할 수 있다. 또한 오존수를 이용한 세정공정 외의 다양한 형태의 습식 및 건식 산화 공정을 실시하여 산화막을 형성할 수 있다.
도 2d 및 2e를 참조하면, nMOS 영역과 pMOS 영역을 포함한 게이트 절연막(120) 상에 도전막을 형성한다. 본 실시예에서는 도전막으로 폴리 실리콘막(122)을 사용한다. 이에 한정되지 않고 다양한 형태의 도전성 막을 이용하여 도전막을 형성할 수 있다. 게이트 마스크를 이용한 패터닝 공정을 통해 폴리 실리콘막(122) 및 게이트 절연막(120)을 패터닝하여 게이트 전극(124a 및 124b)을 nMOS 영역과 pMOS 영역에 각각 형성한다. LDD 구조의 소스/드레인을 형성하기 위하여 nMOS 영역과 pMOS 영역에 소정의 패턴으로 형성된 게이트 전극(124a 및 124b) 양 가장자리의 반도체 기판(110)에 저농도 이온 주입 공정으로 저농도 불순물 영역(126a 및 126b)을 각각 형성한다.
구체적으로, 폴리 실리콘막(122)상에 감광막을 도포한 다음 게이트 마스크를 이용한 사진 식각공정을 실시하여 감광막 패턴을 형성한다. 상기 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 폴리 실리콘막(122), 제 1 질화 산화막(114), 게이트 산화막(116), 제 2 질화 산화막(118)을 순차적으로 식각하여 게이트 전극(124a 및 124b)을 형성한다. 이때 HBr 가스가 포함된 식각 가스를 이용한 비등방성 건식 식각 방법으로 폴리 실리콘막(122)을 패터닝하여 게이트 전극(124a 및 124b)을 형성하며, 게이트 전극(124a 및 124b)을 형성한 후에 산소 분위기에서 열처리 공정을 실시하여 패터닝 공정 시 발생된 플라즈마 손상 등을 제거한다.
이후, LDD 구조의 정션영역(소스/드레인)을 형성하기 위해 nMOS 영역에는 n타입 불순물을 주입하여 저농도 불순물 영역(126a)을 형성하고, pMOS 영역에는 p타입 불순물을 주입하여 저농도 불순물 영역(126b)을 형성한다.
도 2f를 참조하면, 게이트 전극(124a 및 124b)의 양 측면에 절연막 스페이서(132)를 형성하기 위한 제 1 절연막(128) 및 제 2 절연막(130)을 전체 상부에 순차적으로 형성한다. 이후, 전면 식각 공정으로 제 1 및 제 2 절연막(128 및 130)을 게이트 전극(124a 및 124b)의 양 측면에만 잔류시켜 제 1 및 제 2 절연막(128 및 130)으로 이루어진 절연막 스페이서(132)를 형성한다.
상기에서, 제 1 절연막(128)은 저압 실리콘 산화물(LP-TEOS)로 형성하며, 제 2 절연막(130)은 실리콘 질화물(Si3N4)로 형성한다. 이때, 제 1 절연막(128)은 폴리 실리콘막으로 이루어진 게이트 전극(124a 및 124b)과 실리콘 질화물로 이루어진 제 2 절연막(130)이 직접 접촉할 경우 스트레스가 발생되는 것을 방지해주는 버퍼 산화막의 역할을 한다.
이후, 소스/드레인을 형성하기 위하여 게이트 전극(124a 및 124b)의 양측면에 형성된 절연막 스페이서(132) 가장자리의 반도체 기판(110)에 고농도 이온 주입 공정으로 고농도 불순물 영역(134a 및 134b)을 저농도 불순물 영역(126a 및 126b)보다 깊게 형성한다. 여기서, nMOS 영역에는 n타입 불순물을 주입하여 고농도 불순물 영역(134a)을 형성하고, pMOS 영역에는 p타입 불순물을 주입하여 고농도 불순물 영역(134b)을 각각 형성한다. 이로써, 저농도 불순물 영역(126a 및 126b)과 고농도 불순물 영역(134a 및 134b)으로 이루어진 LDD 구조의 소스/드레인(136a 및 136b)이 nMOS 영역과 pMOS 영역에 각각 형성된다. 또한, 고농도 불순물 이온주입 후 주입된 불순물의 활성화를 위한 급속 열처리 공정을 진행한다.
한편, 게이트 전극(124a 및 124b) 및 소스/드레인(136a 및 136b)과 후속 공정에서 형성될 콘택 플러그의 접촉 저항을 낮추기 위하여 게이트 전극(124a 및 124b) 및 소스/드레인(136a 및 136b)의 상부 표면에 실리사이드막(140)을 형성한다.
실리사이드막(140)을 형성하는 방법을 설명하면 다음과 같다. 먼저, 게이트 전극(124a 및 124b) 및 소스/드레인(136a 및 136b) 표면의 자연 산화막을 제거하고 전체 상부에 금속층(도시되지 않음) 및 캡핑층(도시되지 않음)을 순차적으로 형성한 후 1차 열처리 공정으로 게이트 전극(124a 및 124b) 및 소스/드레인(136a 및 136b)의 실리콘 성분과 금속층의 금속 성분을 반응시켜 실리사이드막(140)을 형성한다. 이후, 캡핑층과 미반응 금속층을 제거한 후 2차 열처리 공정을 실시하여 실리사이드막(140)의 막질을 향상시킨다.
상술한 바와 같이, 본 발명은 반도체 기판에 제 1 질화 산화막을 형성한 후, 반도체 기판과 제 1 질화산화막 사이에 게이트 산화막과 제 2 질화 산화막을 형성하여 제 1 질화 산화막, 게이트 산화막과 제 2 질화 산화막이 적층된 형태의 게이트 절연막을 형성함으로써, 다음과 같은 효과를 얻을 수 있다.
첫째, 게이트 절연막의 유전 상수를 6.5 내지 7정도로 증가시킬 수 있기 때문에, 전기적인 게이트 절연막의 두께를 종래의 산화막보다 약 2배 이상 줄일 수 있으며, 이로 인해 게이트 절연막의 물리적이 두께를 증가시킬 수 있어 게이트 절연막을 통한 누설 전류를 감소시킬 수 있다.
둘째, nMOS 트랜지스터의 핫 캐리어 면역 특성을 증가시켜 소자의 문턱 전압 변화를 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.
셋째, pMOS 트랜지스터에서 붕소 이온이 채널 영역으로 침투하는 것을 방지하여 문턱 전압이 감소하는 것을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.
넷째, 질화 산화막을 포함하는 게이트 절연막을 형성하여 후속 열공정에 대한 열부담을 줄여 공정 마진을 확보할 있기 때문에, 후속 열공정을 고온에서 실시하여 게이트 전극이나 소오스/드레인에 주입된 불순물을 충분하게 활성화시켜 활성화된 이온 감소에 의한 게이트 절연막의 두께가 증가하는 것을 방지할 수 있다.
다섯째, 자연 산화막 성장을 억제하는 플라즈마 질화법에 의한 기판 표면의 질화와, 산화막 성장 속도가 느린 질화산소와 수소의 내부 수증기 발생에 의한 방법을 통해 게이트 절연막을 형성함으로써 10 내지 20Å 정도의 게이트 산화막을 형성할 수 있다.
여섯째, 플라즈마 질화법에 의해 생성된 질화 산화막은 붕소 이온의 침투를 막고, 질화 산소와 수소에 의해 생성된 질화 산화막은 핫 캐리어 영향을 방지할 수 있다.
일곱째, 플라즈마 질화법에 의해 생성된 질화 산화막은 질화의 균일도가 좋으며, 질화 산소와 수소의 수증기 반응에 의해 생성된 산화막과 질화 산화막은 게이트 절연막의 신뢰성을 향상시킬 수 있다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 반도체 기판 11a, 11b, 111a, 111b : 웰
12, 112 : 소자 분리막 20, 120 : 게이트 절연막
22, 122 : 도전막 24a, 24b, 124a, 124b : 게이트 전극
26a, 26b, 126a, 126b : 저농도 불순물 영역
28, 30, 128, 130 : 절연막 32, 132 : 스페이서
34a, 34b, 134a, 134b : 고농도 불순물 영역
36a, 36b, 136a, 136b : 소스/드레인
40, 140 : 실리사이드막 114, 118 : 질화 산화막
116 : 게이트 절연막
Claims (4)
- (a) 반도체 기판 상에 플라즈마 질화법으로 제 1 질화 산화막을 형성하는 단계;(b) 상기 반도체 기판과 상기 제 1 질화 산화막 사이에 제 2 질화 산화막과 게이트 산화막을 동시에 형성하여, 제 2 질화 산화막, 게이트 절연막 및 제 1 질화 산화막이 적층된 게이트 절연막을 형성하는 단계;(c) 상기 게이트 절연막 상에 도전막을 형성하는 단계;(d) 상기 도전막과 상기 게이트 절연막을 패터닝하여 게이트 전극을 형성하는 단계; 및(e) 상기 게이트 전극 양 가장자리의 상기 반도체 기판에 소스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 (b) 단계는,750 내지 1100℃ 온도와, 10Torr 이하의 압력 하에서, 질화 산소와 수소를 챔버 내부로 유입시켜 가열된 상기 반도체 기판 상에 상기 질화 산소와 상기 수소의 수증기 반응에 의해 게이트 산화막과 질소 이온이 함유된 제 2 질화 산화막을 동시에 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 (a) 단계는,오존수를 이용한 세정공정을 실시하여 상기 반도체 기판 상에 산화막을 형성하는 단계; 및질소(N2)가스와 헬륨(He)가스를 챔버 내로 유입시키고 100 내지 1000W의 파워와 5 내지 50mTorr의 압력 하에서 플라즈마를 이용한 상기 플라즈마 질화법으로 10초 내지 5분간 상기 산화막을 질화시켜 상기 제 1 질화 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 게이트 절연막은 10 내지 20Å인 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0082549A KR100481396B1 (ko) | 2002-12-23 | 2002-12-23 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0082549A KR100481396B1 (ko) | 2002-12-23 | 2002-12-23 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040056028A KR20040056028A (ko) | 2004-06-30 |
| KR100481396B1 true KR100481396B1 (ko) | 2005-04-11 |
Family
ID=37348454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0082549A KR100481396B1 (ko) | 2002-12-23 | 2002-12-23 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100481396B1 (ko) |
-
2002
- 2002-12-23 KR KR10-2002-0082549A patent/KR100481396B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040056028A (ko) | 2004-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100440263B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR100372641B1 (ko) | 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| KR20060100092A (ko) | 반도체 장치의 제조 방법 | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| US20020168828A1 (en) | Method of reducing threshold voltage shifting of a gate | |
| KR100840684B1 (ko) | 반도체 소자의 제조방법 | |
| KR100481396B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| KR100507377B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100940440B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100603510B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100945648B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| US20020177327A1 (en) | Method for forming a gate dielectric layer by a single wafer process | |
| KR100607818B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100393964B1 (ko) | 에스램 소자의 게이트 형성 방법 | |
| KR100539159B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR100325596B1 (ko) | 비소이온주입후실리콘웨이퍼의결정결함형성억제방법 | |
| KR100607793B1 (ko) | 폴리 실리콘 게이트 전극의 이온 주입 방법 | |
| KR100447324B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR100412141B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100691937B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20070040576A (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| KR100463955B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR20040063333A (ko) | 반도체 소자의 제조방법 | |
| KR100557631B1 (ko) | 반도체소자의 트랜지스터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080218 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |