KR100447324B1 - 반도체 소자의 트랜지스터 및 그 제조 방법 - Google Patents
반도체 소자의 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100447324B1 KR100447324B1 KR10-2002-0038212A KR20020038212A KR100447324B1 KR 100447324 B1 KR100447324 B1 KR 100447324B1 KR 20020038212 A KR20020038212 A KR 20020038212A KR 100447324 B1 KR100447324 B1 KR 100447324B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- nitrogen
- forming
- semiconductor device
- semiconductor substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Claims (14)
- 소자 형성 영역의 반도체 기판 표면에 질소를 주입하는 단계;상기 반도체 기판 상부에 산화막을 형성하면서, 상기 반도체 기판의 표면에 주입된 상기 질소를 이용하여 상기 산화막의 하부를 제1 질화 산화막으로 형성하는 단계;상기 제1 질화 산화막 상부에 잔류하는 산화막을 제2 질화 산화막으로 형성하는 단계;상기 제2 질화 산화막 상부에 폴리실리콘층을 형성하는 단계;식각 공정으로 상기 폴리실리콘층, 상기 제2 및 제1 질화 산화막을 패터닝하여 상기 폴리실리콘층으로 이루어진 게이트 전극과, 상기 질화 산화막으로 이루어진 게이트 산화막을 형성하는 단계; 및상기 게이트 전극 양 가장자리의 상기 반도체 기판에 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 1 항에 있어서,상기 질소를 주입하기 전에 상기 반도체 기판 상에 희생 산화막을 형성하는 단계를 더 포함하며, 상기 희생 산화막은 상기 산화막을 형성하기 전에 제거되는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 1 항에 있어서,상기 질소는 5 내지 30keV의 에너지로 주입되는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 2 항 또는 제 3 항에 있어서,상기 질소의 주입량은 7E13 내지 1E15ions/cm
2 인 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법. - 제 1 항에 있어서, 상기 질소를 주입한 후 상기 산화막을 형성하기 전에,급속 열처리를 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 5 항에 있어서,상기 급속 열처리는 질소가스 분위기에서 900 내지 1050℃의 온도로 10 내지30초 동안 실시하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 1 항에 있어서,상기 산화막은 8 내지 30Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 1 항 또는 제 7 항에 있어서,상기 산화막은 급속 열 산화막 및 인-시투 스팀 제네레이션 방식으로 형성한 산화막 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 1 항에 있어서,상기 제2 질화 산화막은 디커플드 플라즈마 질화 방법으로 상기 산화막을 질화시켜 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 9 항에 있어서,상기 디커플드 플라즈마 질화 방법은 5mTorr 내지 50mTorr의 압력과 질소 가스 분위기에서 100 내지 1000W의 전력을 인가하면서 10초 내지 1분 동안 실시하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 9 항 또는 제 10 항에 있어서,상기 디커플드 플라즈마 질화 방법은 상온에서 실시하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 1 항에 있어서,상기 식각 공정은 HBr 가스가 포함된 식각 가스를 이용한 건식 식각 방법으로 실시하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0038212A KR100447324B1 (ko) | 2002-07-03 | 2002-07-03 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0038212A KR100447324B1 (ko) | 2002-07-03 | 2002-07-03 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040003495A KR20040003495A (ko) | 2004-01-13 |
KR100447324B1 true KR100447324B1 (ko) | 2004-09-07 |
Family
ID=37314502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0038212A KR100447324B1 (ko) | 2002-07-03 | 2002-07-03 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100447324B1 (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6245616B1 (en) * | 1999-01-06 | 2001-06-12 | International Business Machines Corporation | Method of forming oxynitride gate dielectric |
-
2002
- 2002-07-03 KR KR10-2002-0038212A patent/KR100447324B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6245616B1 (en) * | 1999-01-06 | 2001-06-12 | International Business Machines Corporation | Method of forming oxynitride gate dielectric |
Also Published As
Publication number | Publication date |
---|---|
KR20040003495A (ko) | 2004-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100440263B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
JP4093855B2 (ja) | 半導体素子の製造方法 | |
KR100396709B1 (ko) | 반도체 소자의 제조방법 | |
KR100840684B1 (ko) | 반도체 소자의 제조방법 | |
KR100447324B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
KR100945648B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
KR100463955B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
KR100508867B1 (ko) | p채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법 | |
KR100940440B1 (ko) | 반도체 소자의 제조 방법 | |
KR100894751B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
KR100607818B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
KR100393964B1 (ko) | 에스램 소자의 게이트 형성 방법 | |
KR100861282B1 (ko) | 반도체소자의 제조 방법 | |
KR100481396B1 (ko) | 반도체 소자의 제조 방법 | |
KR100539159B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
KR100995332B1 (ko) | 반도체 소자의 제조 방법 | |
KR100443789B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
KR100473734B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR100557631B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
US7670936B1 (en) | Nitridation of gate oxide by laser processing | |
KR100642386B1 (ko) | 실리사이드층 형성 방법 및 이를 이용한 반도체 소자의제조 방법 | |
KR100548524B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR20000044883A (ko) | 반도체 소자의 엘.디.디. 구조 형성 방법 | |
KR20070040576A (ko) | 반도체 소자의 게이트 산화막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20190716 Year of fee payment: 16 |