CN102364664A - 改善mos器件载流子迁移率的方法以及mos器件制造方法 - Google Patents
改善mos器件载流子迁移率的方法以及mos器件制造方法 Download PDFInfo
- Publication number
- CN102364664A CN102364664A CN2011103554369A CN201110355436A CN102364664A CN 102364664 A CN102364664 A CN 102364664A CN 2011103554369 A CN2011103554369 A CN 2011103554369A CN 201110355436 A CN201110355436 A CN 201110355436A CN 102364664 A CN102364664 A CN 102364664A
- Authority
- CN
- China
- Prior art keywords
- grid
- carrier mobility
- mos device
- nitrogen
- nitrogen element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种改善MOS器件载流子迁移率的方法以及MOS器件制造方法。方法包括：栅极氧化层形成步骤，用于在衬底的器件区域上形成栅极氧化层；氮化步骤，用于对器件结构执行分耦式等离子体氮化；通过调节分耦式等离子体氮化工艺的时间和/或功率，使得氮在栅氧中的分布远离SiO2-Si衬底界面；氮化后退火步骤，用于在氮化步骤之后执行氮化后退火；其中通过控制氮化后退火的时间和/或温度，使得氮在栅氧中的分布远离SiO2-Si衬底界面；栅极形成步骤，用于形成PMOS器件的栅极以及NMOS器件的栅极；以及氮元素注入步骤，用于利用掩膜掩盖将要制成PMOS器件的区域，并暴露将要制成NMOS器件的区域，并且在布置了掩膜之后，执行氮元素注入。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种改善MOS器件载流子迁移率的方法、以及采用了该改善MOS器件载流子迁移率的方法的MOS器件制造方法。
背景技术
半导体制造行业一直致力于提高MOSFET(金属-氧化层-半导体-场效晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor，以下称为MOS器件)载流子迁移率。
当前，业界为改善CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)晶体管载流子的迁移率，通常采用在制程中引入应力工程或采用不同半导体材料沟道，但这些方法大大提高了工艺复杂度。
所以，希望能够提供一种能够改善MOS器件载流子迁移率而不会大大提高工艺复杂度的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种不会大大提高工艺复杂度的改善MOS器件载流子迁移率的方法、以及采用了该改善MOS器件载流子迁移率的方法的MOS器件制造方法。
根据本发明的第一方面，提供了一种改善MOS器件载流子迁移率的方法，其包括：栅极氧化层形成步骤，用于在衬底的器件区域上形成栅极氧化层，所述器件区域包括将要制成PMOS器件的区域以及将要制成NMOS器件的区域；氮化步骤，用于对器件结构执行分耦式等离子体氮化；其中，通过调节分耦式等离子体氮化工艺的时间和/或功率，使得氮在栅氧中的分布远离SiO2-Si衬底界面；氮化后退火步骤，用于在所述氮化步骤之后执行氮化后退火；其中通过控制氮化后退火的时间和/或温度，使得氮在栅氧中的分布远离SiO2-Si衬底界面；栅极形成步骤，用于形成PMOS器件的栅极以及NMOS器件的栅极；以及氮元素注入步骤，用于利用掩膜掩盖将要制成PMOS器件的区域，并暴露将要制成NMOS器件的区域，并且在布置了所述掩膜之后，执行氮元素注入。
优选地，所述氮元素注入步骤在MOS器件的NMOS器件的N型的轻掺杂漏扩散区注入过程中执行。
优选地，在所述栅极氧化层形成步骤中，根据最后所需栅氧电性厚度目标，通过调节硅基氧化物氧化时间控制氧化层厚度。
优选地，在所述氮化后退火步骤中，根据最终PMOS器件中期望的氮元素轮廓分布要求来控制氮化后退火的时间及温度，使得在氮在栅氧中的分布远离SiO2-Si衬底界面的情况下满足最终PMOS器件中期望的氮元素轮廓分布要求。
优选地，在所述氮元素注入步骤中，根据NMOS器件的栅极的厚度决定氮元素的注入剂量。
优选地，所述MOS器件是CMOS器件。
根据本发明的第一方面，在栅氧制备过程中，根据最后所需栅氧电性厚度目标，通过优化硅基氧化物氧化时间控制氧化层厚度，调节DPN(decoupledplasma nitridation，分耦式等离子体氮化)时间或功率，以及精确优化PNA(Post Nitridation Anneal，氮化后退火)时间；使得氮在栅氧中的分布远离SiO2-Si衬底界面。然后，在NMOS器件的N型的轻掺杂漏(NLDD，N type LightlyDoped Drain)扩散区注入过程中，使得NMOS的SiO2-Si衬底界面具有少量的氮元素。由此提高了NMOS和PMOS的载流子迁移率。即，根据本发明，可通过改善优化氮元素在栅氧中的位置分布，提高MOS器件(尤其是CMOS器件)的载流子迁移率。
根据本发明的第二方面，提供了一种采用了根据本发明第一方面所述的改善MOS器件载流子迁移率的方法的MOS器件制造方法。
由于采用了根据本发明第一方面所述的改善MOS器件载流子迁移率的方法，因此，本领域技术人员可以理解的是，根据本发明第二方面的MOS器件制造方法同样能够实现根据本发明的第一方面的改善MOS器件载流子迁移率的方法所能实现的有益技术效果。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明实施例的改善MOS器件载流子迁移率的方法的流程图。
图2示意性地示出了根据本发明实施例的改善MOS器件载流子迁移率的方法的栅极氧化层形成步骤之后的器件结构图。
图3示意性地示出了根据本发明实施例的改善MOS器件载流子迁移率的方法的氮化步骤之后的器件结构图。
图4示意性地示出了根据本发明实施例的改善MOS器件载流子迁移率的方法的栅极形成步骤之后的器件结构图。
图5示意性地示出了根据本发明实施例的改善MOS器件载流子迁移率的方法的氮元素注入步骤的器件结构图。
图6示意性地示出了根据本发明实施例的改善MOS器件载流子迁移率的方法的氮元素注入步骤的PMOS器件区域的氮元素分布图。
图7示意性地示出了根据本发明实施例的改善MOS器件载流子迁移率的方法的氮元素注入步骤的NMOS器件区域的氮元素分布图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1示意性地示出了根据本发明实施例的改善MOS器件载流子迁移率的方法的流程图。
如图1所示，根据本发明实施例的改善MOS器件载流子迁移率的方法包括：栅极氧化层形成步骤S1、氮化步骤S2、氮化后退火步骤S3、栅极形成步骤S4以及氮元素注入步骤S5。
下面将结合图1并参考图2至图7详细描述各个步骤。
在栅极氧化层形成步骤S1中，在衬底1的器件区域(2、3)上形成栅极氧化层4。器件区域包括将要制成PMOS器件的区域2以及将要制成NMOS器件的区域3。例如，该栅极氧化层4为二氧化硅。图2示意性地示出了栅极氧化层形成步骤S1之后的器件结构图。
优选地，在栅极氧化层形成步骤S1过程中，根据最后所需栅氧电性厚度目标，通过优化硅基氧化物氧化时间控制氧化层厚度。
在氮化步骤S2中，对器件结构执行分耦式等离子体氮化工艺；其中，通过调节分耦式等离子体氮化工艺的时间和/或功率，使得氮在栅氧中的分布远离SiO2-Si衬底界面(可参考图6)。图3示意性地示出了氮化步骤S2之后的器件结构图。其中例如器件区域上方的层由氧化物层4变成了氮氧化物5。
在氮化后退火步骤S3中，在氮化步骤S2之后执行氮化后退火。该步骤可用于损伤修复以及氮元素轮廓控制。并且，优选地，在氮化后退火步骤S3中，可精确优化氮化后退火的时间及温度，使得氮在栅氧中的分布远离SiO2-Si衬底界面。并且进一步优选地，可根据最终PMOS器件中期望的氮元素轮廓分布要求来控制氮化后退火的时间和/或温度，使得在氮在栅氧中的分布远离SiO2-Si衬底界面的情况下满足最终PMOS器件中期望的氮元素轮廓分布要求。
在栅极形成步骤S4中，用于形成PMOS器件的栅极6以及NMOS器件的栅极7；优选地，PMOS器件的栅极6以及NMOS器件的栅极7均是多晶硅栅极。图4示意性地示出了栅极形成步骤S4之后的器件结构图。
在氮元素注入步骤S 5中，用于在MOS器件的NMOS器件的N型的轻掺杂漏扩散区注入过程中利用掩膜8掩盖将要制成PMOS器件的区域，并暴露将要制成NMOS器件的区域，并且在布置了掩膜8之后，执行氮元素注入。图5示意性地示出了氮元素注入步骤S5的器件结构图，其中掩膜8覆盖了将要制成PMOS器件的区域，并暴露将要制成NMOS器件的区域。例如，NMOS器件的N型的轻掺杂漏可以是非对称的，或者对称的。
由此，在MOS器件的NMOS器件的N型的轻掺杂漏扩散区注入过程中，可使得NMOS器件的SiO2-Si衬底界面具有少量的氮元素，提高NMOS器件和PMOS器件的载流子迁移率。
图6示意性地示出了氮元素注入步骤S 5的PMOS器件区域的氮元素分布图，如图6所示，由于在氮元素注入步骤S5步骤中，PMOS器件区域被掩膜8覆盖，从而在PMOS器件的栅极G到衬底sub之间的氮元素分布仍保持SiO2-Si衬底界面没有氮元素。
图7示意性地示出了氮元素注入步骤S5的NMOS器件区域的氮元素分布图。由于在氮元素注入步骤S5步骤中，NMOS器件区域未被掩膜8覆盖，从而在NMOS器件的栅极G到衬底sub之间的氮元素分布由于进一步的氮注入而使得SiO2-Si衬底界面有少量的氮元素。
并且，优选地，在氮元素注入步骤S5中，根据多晶硅栅极7的厚度决定氮元素注入剂量。例如，在某个具体实施例中，氮元素注入剂量介于1e13至2e 16原子/cm2之间。
对于NMOS器件及PMOS器件的制造工艺，可继续执行后续工艺步骤，后续的工艺步骤可采用本发明的任何已知的适当工艺。
由此，如上所述，在栅氧制备过程中，根据最后所需栅氧电性厚度目标，通过优化硅基氧化物氧化时间控制氧化层厚度，调节DPN时间或功率，以及精确优化PNA时间；使得氮在栅氧中的分布远离SiO2-Si衬底界面。然后，在NMOS器件的N型的轻掺杂漏扩散区注入过程中，使得NMOS的SiO2-Si衬底界面具有少量的氮元素。由此提高了NMOS和PMOS的载流子迁移率。即，根据本发明，可通过改善优化氮元素在栅氧中的位置分布，提高CMOS载流子迁移率。
上述方法可用于执行MOS器件，例如CMOS器件。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种改善MOS器件载流子迁移率的方法，其特征在于包括：
栅极氧化层形成步骤，用于在衬底的器件区域上形成栅极氧化层，所述器件区域包括将要制成PMOS器件的区域以及将要制成NMOS器件的区域；
氮化步骤，用于对器件结构执行分耦式等离子体氮化；其中，通过调节分耦式等离子体氮化工艺的时间和/或功率，使得氮在栅氧中的分布远离SiO2-Si衬底界面；
氮化后退火步骤，用于在所述氮化步骤之后执行氮化后退火；其中通过控制氮化后退火的时间和/或温度，使得氮在栅氧中的分布远离SiO2-Si衬底界面；
栅极形成步骤，用于形成PMOS器件的栅极以及NMOS器件的栅极；以及
氮元素注入步骤，用于利用掩膜掩盖将要制成PMOS器件的区域，并暴露将要制成NMOS器件的区域，并且在布置了所述掩膜之后，执行氮元素注入。
2.根据权利要求1所述的改善MOS器件载流子迁移率的方法，其特征在于，所述氮元素注入步骤在MOS器件的NMOS器件的N型的轻掺杂漏扩散区注入过程中执行。
3.根据权利要求1或2所述的改善MOS器件载流子迁移率的方法，其特征在于，在所述栅极氧化层形成步骤中，根据最后所需栅氧电性厚度目标，通过调节硅基氧化物氧化时间控制氧化层厚度。
4.根据权利要求1或2所述的改善MOS器件载流子迁移率的方法，其特征在于，在所述氮化后退火步骤中，根据最终PMOS器件中期望的氮元素轮廓分布要求来控制氮化后退火的时间及温度，使得在氮在栅氧中的分布远离SiO2-Si衬底界面的情况下满足最终PMOS器件中期望的氮元素轮廓分布要求。
5.根据权利要求1或2所述的改善MOS器件载流子迁移率的方法，其特征在于，在所述氮元素注入步骤中，根据NMOS器件的栅极的厚度决定氮元素的注入剂量。
6.根据权利要求1或2所述的改善MOS器件载流子迁移率的方法，其特征在于，所述MOS器件是CMOS器件。
7.一种MOS器件制造方法，其特征在于材料与根据权利要求1至6之一所述的所述的改善MOS器件载流子迁移率的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103554369A CN102364664A (zh) | 2011-11-10 | 2011-11-10 | 改善mos器件载流子迁移率的方法以及mos器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103554369A CN102364664A (zh) | 2011-11-10 | 2011-11-10 | 改善mos器件载流子迁移率的方法以及mos器件制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102364664A true CN102364664A (zh) | 2012-02-29 |
Family
ID=45691222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103554369A Pending CN102364664A (zh) | 2011-11-10 | 2011-11-10 | 改善mos器件载流子迁移率的方法以及mos器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102364664A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102394220A (zh) * | 2011-11-17 | 2012-03-28 | 上海华力微电子有限公司 | 改善mos器件载流子迁移率的方法以及mos器件制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048769A (en) * | 1997-02-28 | 2000-04-11 | Intel Corporation | CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers |
| US20040175961A1 (en) * | 2002-06-12 | 2004-09-09 | Christopher Olsen | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics |
| CN1645593A (zh) * | 2004-01-22 | 2005-07-27 | 国际商业机器公司 | 栅极氧化物的选择性渗氮 |
| CN101124665A (zh) * | 2005-02-25 | 2008-02-13 | 飞思卡尔半导体公司 | 制造氮化栅极电介质的方法 |
-
2011
- 2011-11-10 CN CN2011103554369A patent/CN102364664A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048769A (en) * | 1997-02-28 | 2000-04-11 | Intel Corporation | CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers |
| US20040175961A1 (en) * | 2002-06-12 | 2004-09-09 | Christopher Olsen | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics |
| CN1645593A (zh) * | 2004-01-22 | 2005-07-27 | 国际商业机器公司 | 栅极氧化物的选择性渗氮 |
| CN101124665A (zh) * | 2005-02-25 | 2008-02-13 | 飞思卡尔半导体公司 | 制造氮化栅极电介质的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102394220A (zh) * | 2011-11-17 | 2012-03-28 | 上海华力微电子有限公司 | 改善mos器件载流子迁移率的方法以及mos器件制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101517731B (zh) | 通过应力记忆法而形成受应变的晶体管的方法 | |
| CN102460681B (zh) | 稳定栅极介电层前藉由扩散栅极介电覆盖层调整复杂晶体管的阈值电压 | |
| US20190296120A1 (en) | Asymmetric high-k dielectric for reducing gate induced drain leakage | |
| US8093634B2 (en) | In situ formed drain and source regions in a silicon/germanium containing transistor device | |
| CN103700630A (zh) | 双功函数半导体装置及其制造方法 | |
| JPH022667A (ja) | 長さが縮小されたゲートを有するｃｍｏｓ集積装置を製造するための方法 | |
| CN102369593A (zh) | 高k金属栅极晶体管的阈值电压控制和驱动电流改善的方法和结构 | |
| KR20100056250A (ko) | 듀얼 게이트 반도체 장치의 제조방법 | |
| KR20120134217A (ko) | 서로 다른 두께의 게이트 절연막을 갖는 모스펫 소자 형성 방법 | |
| KR101531884B1 (ko) | 수평형 디모스 트랜지스터 | |
| US20120235213A1 (en) | Semiconductor structure with a stressed layer in the channel and method for forming the same | |
| CN202633241U (zh) | 晶体管 | |
| CN110767551B (zh) | Ldmos器件及其制作方法及调节其电性参数的方法 | |
| US20190013402A1 (en) | Field effect semiconductor device with silicon alloy region in silicon well and method for making | |
| CN202948903U (zh) | 晶体管 | |
| CN102364664A (zh) | 改善mos器件载流子迁移率的方法以及mos器件制造方法 | |
| KR20050050714A (ko) | 반도체소자의 트랜지스터 제조방법 | |
| CN102394220A (zh) | 改善mos器件载流子迁移率的方法以及mos器件制造方法 | |
| US11195947B2 (en) | Semiconductor device with doped region adjacent isolation structure in extension region | |
| CN102386137A (zh) | 改善mos器件载流子迁移率的方法以及mos器件制造方法 | |
| CN101167178B (zh) | 制造具有不同阻挡特性的栅极电介质的半导体器件的方法 | |
| CN202633240U (zh) | 晶体管 | |
| CN102427043B (zh) | 一种改善pmos器件载流子迁移率的方法 | |
| CN102024706A (zh) | 用于制造半导体器件的方法 | |
| TWI256673B (en) | High voltage metal oxide semiconductor and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120229 |