CN103700630A - 双功函数半导体装置及其制造方法 - Google Patents

双功函数半导体装置及其制造方法 Download PDF

Info

Publication number
CN103700630A
CN103700630A CN201310382195.6A CN201310382195A CN103700630A CN 103700630 A CN103700630 A CN 103700630A CN 201310382195 A CN201310382195 A CN 201310382195A CN 103700630 A CN103700630 A CN 103700630A
Authority
CN
China
Prior art keywords
work function
mentioned
metal
dielectric
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310382195.6A
Other languages
English (en)
Inventor
赵学柱
张世勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inter-University Microelectronics Center
Interuniversitair Microelektronica Centrum vzw IMEC
Samsung Electronics Co Ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Inter-University Microelectronics Center
Samsung Electronics Co Ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inter-University Microelectronics Center, Samsung Electronics Co Ltd, Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Inter-University Microelectronics Center
Publication of CN103700630A publication Critical patent/CN103700630A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明揭示一种简化的双功函数半导体装置及其制造方法，该方法其始于一单一金属栅极，进而完成装置本身的制造。一单一金属单一介电质的互补式金属氧化物半导体集成电路系统中，先沉积具有一栅介电层与一介电顶盖层的一单一介电质堆叠结构及其上的一金属层，而形成一金属-介电质界面。在形成上述介电质堆叠结构与上述金属层后，立即借助在至少部分的上述介电顶盖层加入功函数调整元素而对其作选择性地改质，上述部分是邻接于上述金属-介电质界面。本发明的优点在于其集成电路的绕线不需要选择性的金属蚀刻或选择性的介电顶盖层蚀刻，以维持上述金属-介电质界面，并避免上述选择性的蚀刻所造成的介电质损伤。

Description

双功函数半导体装置及其制造方法
本申请是申请号为200810175015.6、申请日为2008年10月24日、发明名称为“双功函数半导体装置及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及双功函数装置及其制造方法，尤其涉及一种互补式金属氧化物半导体(complementary metal-oxide-semiconductor；CMOS)结构及其制造方法，上述互补式金属氧化物半导体结构具有一栅极堆叠结构，上述栅极堆叠结构具有一介电材料与一金属栅极材料。
背景技术
缩减金属氧化物半导体场效晶体管(metal-oxide-semiconductor fieldeffect transistor；MOSFET)装置的尺寸以改善其性能，会随着二氧化硅栅介电质的变薄而发生较高的栅极漏电流。为了解决此一问题，则以高介电常数(k值)材料(k值大于二氧化硅的介电常数)来取代二氧化硅栅介电质。
随着高介电常数材料的引进，在多晶硅电极与上述高介电常数材料之间的界面发了新的问题，例如费米能阶钉扎效应(Fermi level pinning effect)，其造成金属氧化物半导体场效晶体管装置中的高临界电压(threshold voltage)。
在上述金属氧化物半导体场效晶体管装置中，栅极需要一临界电压而使沟道区导通。互补式金属氧化物半导体工艺是制造出N沟道与P沟道(NMOS与PMOS)晶体管。而临界电压是受到功函数差(work function difference)的影响。
功函数是能量，其单位为电子伏特(eV)，是指一材料表面的原子中的电子是位于费米能阶时，将该电子从原子移至真空所需的能量。上述栅极与上述沟道区之间的功函数差，在本质上是最接近上述沟道区的栅极材料的功函数与上述沟道区的材料的功函数之间的算术差(arithmetic difference)。
为了确立上述临界电压值，PMOS、NMOS栅极材料与其分别对应的沟道区之间的功函数差，是经由沟道区工艺与栅极工艺，而各自独立地确立。
对于费米能阶钉扎效应的一公知的解决方案，是使用金属栅极。然而，已证实难以识别相容于传统的CMOS制造工艺的能带边缘(band edge)金属(具有N型或P型功函数的金属)。
另外，可使用搭配单一或双介电质的双金属栅极来制造CMOS。在任一种情况中，需要选择性地移除其中一个金属栅极，并增加工艺复杂度与成本。还有，朝向下方的栅介电质来选择性地移除上述金属栅极，会造成在移除金属栅极的过程中无可避免地对上述栅介电质造成损伤的风险、或是需要额外的栅介电质的移除与再沉积的步骤而增加工艺复杂度。
发明内容
本发明的一目的是提供一双功函数半导体装置的制造方法，以解决前述公知技术中的至少一个问题，并同时使工艺方便又具可靠度。
一发明的技术方案是关于简化的双功函数半导体装置的制造方法及装置本身，其始于一单一金属栅极。
另一发明的技术方案是关于简化的双功函数半导体装置的制造方法及装置本身，其克服公知的方法与装置本身的至少一个问题。
又一发明的技术方案是关于简化的双功函数半导体装置及装置本身，其具有优良的性能。
本发明是提供一种双功函数半导体装置的制造方法，上述双功函数半导体装置具有一衬底与具有一沉积当时的初始(as-deposited)功函数的一栅极堆叠结构，上述双功函数半导体装置的制造方法包含：形成一栅介电层于一衬底的一第一区与一第二区上、形成一介电顶盖层于上述栅介电层上、与形成一金属栅极于上述介电顶盖层上，借此而形成一金属-介电质界面；以及选择性地将多个元素至少引入上述介电顶盖层位于上述第二区上的一部分，上述部分邻接于上述金属-介电质界面，选择上述元素以修改刚沉积的上述栅极堆叠结构的功函数，并同时图形化上述第一区与上述第二区上的上述栅极堆叠结构。
在上述的双功函数半导体装置的制造方法中，选择性地将多个元素引入上述介电顶盖层位于上述第二区上的至少一部分，包含执行一离子注入或等离子体注入的步骤，将一或多个元素注入上述第二区上的上述金属栅极与上述介电顶盖层，此时上述第一区是受到一掩模层的保护。
在上述的双功函数半导体装置的制造方法中，选择性地将多个元素引入上述介电顶盖层位于上述第二区上的至少一部分，包含执行一离子注入或等离子体注入的步骤，将一个或多个元素注入上述第二区上的上述金属栅极，此时上述第一区是受到一掩模层的保护；以及随后施以一热处理而将上述元素借助扩散至少进入上述第二区上的上述介电顶盖层的一部分，上述部分邻接于上述金属-介电质界面。
在上述的双功函数半导体装置的制造方法中，选择性地将多个元素至少引入上述介电顶盖层位于上述第二区上的一部分，还包含：沉积包含一个或多个元素的材料于上述第一区与上述第二区上的上述金属栅极之上，上述元素的选择是用以修改刚沉积的上述栅极堆叠结构的功函数；选择性地从上述第一区移除上述材料；以及施以一热处理而将上述元素借助扩散进入上述第二区上的上述金属栅极与至少进入上述介电顶盖层的一部分，上述部分邻接于上述金属-介电质界面。
在上述任一项的双功函数半导体装置的制造方法中，还包含将上述第二区上的上述金属栅极与上述介电顶盖层氮化，此时上述第一区是受到一掩模层的保护。
在上述的双功函数半导体装置的制造方法中，还包含将上述第二区上的上述金属栅极或上述介电顶盖层氮化，此时上述第一区是受到一掩模层的保护。
在上述任一项的双功函数半导体装置的制造方法中，上述第一区为一N型金属氧化物半导体(NMOS)区，上述第二区为一P型金属氧化物半导体(PMOS)区。
在上述任一项的双功函数半导体装置的制造方法中，上述元素是选自下列所组成的族群：铝、氧、碳、氮、氟、与上述的组合。
在上述的双功函数半导体装置的制造方法中，上述元素是包含铝。
在上述的双功函数半导体装置的制造方法中，上述材料是选自下列所组成的族群：AlN、TiAlN、TaAlN、TaAlC、与上述的组合。
在上述的双功函数半导体装置的制造方法中，上述第一区为一P型金属氧化物半导体(PMOS)区，上述第二区为一N型金属氧化物半导体(NMOS)区。
在上述的双功函数半导体装置的制造方法中，上述元素是选自镧系元素的族群。
在上述的双功函数半导体装置的制造方法中，上述热处理为峰值退火(spike anneal)，在1030℃维持1秒。
在上述的双功函数半导体装置的制造方法中，上述热处理是在800～1050℃进行1分钟。
在上述任一项的双功函数半导体装置的制造方法中，上述衬底可以是一半导体材料，例如：硅、锗、绝缘层上覆硅(silicon on insulator；SOI)、绝缘层上覆锗(germanium on insulator；GeOI)、III-V族材料(砷化镓、磷化铟)、或上述的组合。
在上述任一项的双功函数半导体装置的制造方法中，上述栅介电质包含：SiO2、SiON、HfO2、ZrO2、La2O3、Dy2O3、Gd2O3、或上述的组合。
在上述任一项的双功函数半导体装置的制造方法中，上述介电顶盖层为一镧系元素的应用材料，选自下列所组成的族群：镧、钆、镝的氧化物；镧、钆、镝的硅酸盐；以及上述的组合。
在上述的双功函数半导体装置的制造方法中，上述介电顶盖层为一铝的应用材料，选自下列所组成的族群：氧化铝、氧化镧铝、与硅酸镧铝。
在上述任一项的双功函数半导体装置的制造方法中，上述金属栅极包含一含碳的金属，例如TaCx、TiCx、HfCx；或一含氮的金属，例如TaNx、TiNx、HfNx；或上述的组合，其中x为实数且0＜x≦1。
本发明也提供一种双功函数半导体装置，包含：一衬底，具有一第一区与一第二区；一第一晶体管于上述第一区上，其具有一第一栅介电层、一第一介电顶盖层、与一第一金属栅极，且具有一第一(沉积当时的初始；as-deposted)功函数；以及一第二晶体管于上述第二区上，其具有一第二栅介电层、一第二介电顶盖层、与一第二金属栅极，且具有一第二功函数；其中：上述第一栅介电层与上述第二栅介电层是由相同材料所形成；上述第二介电顶盖层与上述第一介电顶盖层具有相同的材料，但是上述第二介电顶盖层还包含一个或多个元素，而上述元素的选择是使功函数值从上述第一(沉积当时的初始；as-deposted)功函数变成上述第二功函数；以及上述第二金属栅极与上述第一金属栅极具有相同的材料，但是上述第二金属栅极还包含一个或多个元素，而上述元素的选择是使功函数值从上述第一(沉积当时的初始；as-deposted)功函数变成上述第二功函数。
在上述的双功函数半导体装置中，上述第一晶体管为一N型金属氧化物半导体(NMOS)晶体管，上述第二晶体管为一P型金属氧化物半导体(PMOS)晶体管。
在上述的双功函数半导体装置中，上述第一栅介电层是由HfSiON所组成。
在上述的双功函数半导体装置中，上述第一介电顶盖层是由LaOx或LaNOx所组成，而x为实数且0＜x≦1。
在上述的双功函数半导体装置中，上述元素为铝。
在上述的双功函数半导体装置中，上述元素是选自下列所组成的族群：铝、氧、碳、氮、氟、与上述的组合。
在上述的双功函数半导体装置中，上述第一金属栅极是由Ta2C或TaxCyNz所组成，而x、y、z为实数且x+y+z=1。
与传统的集成电路结构相比，本发明的本实施例的优点在于其集成电路的绕线不需要选择性的金属蚀刻或选择性的介电顶盖层蚀刻，以维持上述金属-介电质界面，并避免上述选择性的蚀刻所造成的介电质损伤。
本发明的本实施例的另一优点在于可以执行单一金属的集成电路绕线，且不需要多金属的栅极堆叠结构来制造一双功函数半导体装置。
其他的发明技术方案是定义于所附的权利要求书中，其中每个权利要求或其替换均为本发明的一个独立的实施例。
附图说明
图1A为一剖面图，是重点式地显示本发明一实施例中，选择性地将功函数调整元素注入栅极堆叠结构的P型金属氧化物半导体区。
图1B为一剖面图，是重点式地显示本发明一实施例中的注入功函数调整元素与热处理后的栅极堆叠结构。
图2A为一剖面图，是显示本发明一实施例的栅极堆叠结构，其上沉积有含功函数调整元素层，并将上述含功函数调整元素层选择性地从N型金属氧化物半导体区移除。
图2B为一剖面图，是显示本发明一实施例中的图2A所示的栅极堆叠结构，其已经过热处理、并将上述功函数调整元素扩散进入其下层(金属电极与介电顶盖层)。
其中，附图标记说明如下：
1～栅介电层           2～介电顶盖层
2’～介电顶盖层       2’’～介电顶盖层
3～金属栅极           3’～金属栅极
3’’～金属栅极       4～光致抗蚀剂掩模层
5～功函数调整元素     6～功函数调整元素
I～第一区             II～第二区
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下：
将高介电常数介电质用于互补式金属氧化物半导体装置的主要挑战是高临界电压值。双金属栅极，可视需求与双介电质结合，可以达成低临界电压。然而，上述技术通常在形成栅极堆叠结构的过程中，包含多重的沉积与移除的步骤，而增加现行互补式金属氧化物半导体技术的额外成本。因此，业界需要一简单、低成本的互补式金属氧化物半导体集成电路技术。
而在此份专利说明书中，所赋予的化学名称或化学式，其所代表的材料可包括其化学名称所表示的化学计量精确的化学式的非化学计量变异。若化学式中的元素旁未下标数值，其在化学计量方面是代表数字1。在本发明中，相对于化学名称或化学式中所具有的精确化学计量数字，是包含其值的正负百分之二十之间的变异范围。对于在化学名称或化学式中所赋予的一下标阿拉伯数字而言，相对于每个下标数字，则包含其值的正负百分之二十之间的变异范围。上述变异值不需要记入全体的数字中，而此偏差是列入考虑的。上述变异的发生可能因为工艺条件预期的选择与控制、或是因为未预期的工艺变异。
本发明的各种实施例包含一单一金属单一介电质(single-metal-single-dielectric；SMSD)的互补式金属氧化物半导体集成电路结构，其中先沉积一单一介电质堆叠结构及上述介电质堆叠结构上的一金属层，而形成一金属-介电质界面，上述介电质堆叠结构包含一栅介电层与一介电顶盖层。在形成上述介电质堆叠结构与上述金属层后，借助加入功函数调整元素，而选择性地对上述介电顶盖层的至少一部分进行改质，上述部分邻接于上述金属-介电质界面。
本发明第一技术方案的一实施例是提供一种双功函数半导体装置的制造方法，包含：
(a)提供一衬底，具有一第一区与一第二区；
(b)形成一栅极堆叠结构于上述第一区与上述第二区上，其具有一沉积当时的初始(as-deposited)功函数，包含：
(b1)形成一栅介电层于上述第一区与上述第二区上，
(b2)形成一介电顶盖层于上述栅介电层上，与
(b3)形成一金属栅极于上述介电顶盖层上，借此而形成一金属-介电质界面
(c)选择性地将多个元素至少引入上述介电顶盖层位于上述第二区上的一部分，上述部分邻接于上述金属-介电质界面，选择上述元素以修改刚沉积的上述栅极堆叠结构的功函数；以及
(d)同时图形化上述第一区与上述第二区上的上述栅极堆叠结构。
与传统的集成电路结构相比，本发明的本实施例的优点在于其集成电路的绕线不需要选择性的金属蚀刻或选择性的介电顶盖层蚀刻，以维持上述金属-介电质界面，并避免上述选择性的蚀刻所造成的介电质损伤。
本发明的本实施例的另一优点在于可以执行单一金属的集成电路绕线，且不需要多金属的栅极堆叠结构来制造一双功函数半导体装置。上述单一金属的集成电路绕线容许同时对上述第一区与上述第二区上的上述栅极堆叠结构进行图形化，还可更容易地达成栅极蚀刻工艺的最佳化，而得到较佳的栅极堆叠结构的形状。同时，本发明的双功函数半导体装置的制造方法的本实施例是减少了制造过程中的步骤数量(例如光刻与蚀刻步骤)，而减少了制造所需时间及成本。
在本发明的第一技术方案的一实施例中，是选择性地将多个元素至少引入上述介电顶盖层位于上述第二区上的一部分，其包含执行一离子注入或等离子体注入的步骤，将一个或多个元素注入上述至少上述第二区上的上述介电顶盖层的上述部分，或是注入上述第二区上的上述金属栅极与至少上述介电顶盖层的上述部分，此时上述第一区是受到一掩模层的保护。上述介电顶盖层的上述部分是邻接于该金属-介电质界面。
在本发明的第一技术方案的一替换的实施例中，是选择性地将多个元素至少引入上述介电顶盖层位于上述第二区上的一部分，其包含：执行一离子注入或等离子体注入的步骤，将一个或多个元素注入上述第二区上的该金属栅极，此时上述第一区是受到一掩模层的保护；接下来施以一热处理而将上述元素借助扩散至少进入上述第二区上的上述介电顶盖层的一部分，上述部分邻接于上述金属-介电质界面。
在本发明的第一技术方案的一实施例中，上述第一区为一N型金属氧化物半导体(NMOS)区，上述第二区为一P型金属氧化物半导体(PMOS)区。在此特定的实施例中，上述元素是选自下列所组成的族群：铝、氧、碳、氮、氟、与上述的组合。上述元素较好为铝。由于上述元素具有修改沉积当时的上述栅极堆叠结构的功函数的功能，上述元素在本发明的整份说明书中，也称为“功函数调整元素”。
在本发明的第一技术方案的另一实施例中，上述方法还包含将上述第二区上的上述金属栅极及/或上述介电顶盖层氮化，此时上述第一区是受到一掩模层的保护。
在本发明的第一技术方案的另一实施例中，选择性地将多个元素至少引入上述介电顶盖层位于上述第二区上的一部分，还包含：
沉积包含一个或多个元素的材料于上述第一区与上述第二区上的上述金属栅极之上，上述元素的选择是用以修改刚沉积的上述栅极堆叠结构的功函数；
选择性地从上述第一区移除上述材料；以及
施以一热处理而将上述元素借助扩散进入上述第二区上的上述金属栅极与至少进入上述介电顶盖层的一部分，上述部分邻接于上述金属-介电质界面。
在本发明的第一技术方案的一特定的实施例中，上述第一区为一N型金属氧化物半导体(NMOS)区，上述第二区为一P型金属氧化物半导体(PMOS)区，且上述元素是包含铝。上述材料较好为选自下列所组成的族群：AlN、TiAlN、TaAlN、TaAlC、与上述的组合；上述材料更好为包含TiAlN。
上述热处理较好为在800～1050℃进行1分钟；上述热处理更好为峰值退火(spike anneal)，在1030℃维持1秒。
上述衬底是一半导体材料，例如：硅、锗、绝缘层上覆硅(silicon oninsulator；SOI)、绝缘层上覆锗(germanium on insulator；GeOI)、III-V族材料(砷化镓、磷化铟)、或上述的组合。
上述栅介电质可选自下列所组成的族群：SiO2、SiON、HfO2、ZrO2、La2O3、Dy2O3、Gd2O3、与上述的组合。
在本实施例中，上述第一区为一N型金属氧化物半导体(NMOS)区，上述第二区为一P型金属氧化物半导体(PMOS)区，且上述介电顶盖层为应用一镧系元素的高介电常数材料。上述介电顶盖层更好为可选自下列所组成的族群：镧、钆、镝的氧化物；镧、钆、镝的硅酸盐；以及上述的组合。
在一替换的实施例中，上述第一区为一P型金属氧化物半导体(PMOS)区，上述第二区为一N型金属氧化物半导体(NMOS)区，且上述介电顶盖层为一铝的应用材料。上述介电顶盖层更好为可选自下列所组成的族群：氧化铝、氧化镧铝、与上述的硅酸盐。在本替换的实施例中，上述功函数调整元素可选自镧系元素的族群(例如镧、镝、钆)。
上述金属栅极包含一含碳的金属，例如TaCx、TiCx、HfCx；或一含氮的金属，例如TaNx、TiNx、HfNx；或上述的组合，其中x为实数且0＜x≦1。
在本发明的第二技术方案的一实施例中，是提供一种双功函数半导体装置，包含：一衬底，具有一第一区与一第二区；一第一晶体管于上述第一区上，其具有一第一栅介电层、一第一介电顶盖层、与一第一金属栅极，且具有一第一(沉积当时的初始；as-deposted)功函数；以及一第二晶体管于上述第二区上，其具有一第二栅介电层、一第二介电顶盖层、与一第二金属栅极，且具有一第二功函数；其中：上述第一栅介电层与上述第二栅介电层是由相同材料所形成；上述第二介电顶盖层与上述第一介电顶盖层具有相同的材料，但是上述第二介电顶盖层还包含一个或多个元素，而上述元素的选择是使功函数值从上述第一(沉积当时的初始；as-deposted)功函数变成上述第二功函数；以及上述第二金属栅极与上述第一金属栅极具有相同的材料，但是上述第二金属栅极还包含一个或多个元素，而上述元素的选择是使功函数值从上述第一(沉积当时的初始；as-deposted)功函数变成上述第二功函数。还有，上述第一栅介电层与上述第二栅介电层具有相同的厚度；上述第一介电顶盖层与上述第二介电顶盖层较好为具有相同的厚度；上述第一金属栅极与上述第二金属栅极较好为具有相同的厚度。
在本发明的第二技术方案的一实施例中，上述第一晶体管为一N型金属氧化物半导体(NMOS)晶体管，上述第二晶体管为一P型金属氧化物半导体(PMOS)晶体管。
在本发明的第二技术方案的一特定的实施例中，上述第一栅介电层与上述第二栅介电层包含HfSiON；上述第一介电顶盖层包含LaOx或LaNOx，其中0＜x≦1；上述功函数调整(改变)元素为铝；以及上述第一金属栅极包含Ta2C或TaxCyNz，而x、y、z为实数且x+y+z=1。
接下来，更详细地揭示一个实例。Ta2C的功函数是取决于用于栅介电层的高介电常数材料，例如：当其与HfO2接触时，其功函数约为4.3eV；当其与HfSiON接触时，其功函数约为4.6eV。为了补偿在HfSiON相对较高的功函数，可以尝试各种厚度小于1.5nm的顶盖层。在上述顶盖层之中，LaOx可将目标金属栅极的功函数大幅地向N型金属氧化物半导体的能带边缘(band edge)移动。例如，将厚度1nm的LaOx顶盖层至于HfSiON，可将Ta2C的功函数调整至3.9eV。
为了在互补式金属氧化物半导体集成电路施行此一有趣的结果，已发现的解决方案是使用一单一金属集成电路结构，同时定义P型金属氧化物半导体栅极与N型金属氧化物半导体。
一已知的解决方案是选择性地移除P型金属氧化物半导体区上的LaOx，但其具有数个缺点，例如：(1)需要额外的工艺步骤，包含图形化与选择性移除的步骤，而为昂贵的集成电路绕线；(2)其对于栅介电层的选择性不佳；(3)上述选择性的移除会改变上述栅介电层与上述金属电极之间的界面，造成不需要的最终功函数与最终等效氧化层厚度(equivalent oxide thickness；EOT)的改变。
接下来，更详细地揭示三个实例，其重点式地显示于图1A、图1B与图2A、图2B中。每个实例揭示一栅极堆叠结构，其包含一栅介电层1、一介电顶盖层2、与一金属栅极3。
上述栅极堆叠结构是沉积于一半导体衬底上，上述半导体衬底具有两个区I、II，其中第一区I为一N型金属氧化物半导体区，第二区II为一P型金属氧化物半导体区。栅介电层1可选自下列所组成的族群：SiO2、SiON、HfO2、ZrO2、La2O3、Dy2O3、Gd2O3、与上述的组合；介电顶盖层2可包含一镧系元素的应用材料。介电顶盖层2较好为可选自下列所组成的族群：镧、钆、镝的氧化物；镧、钆、镝的硅酸盐；以及上述的组合。
在一替换的实施例中，第一区I为一P型金属氧化物半导体(PMOS)区，第二区II为一N型金属氧化物半导体(NMOS)区，且介电顶盖层2可包含铝。介电顶盖层2较好为可选自下列所组成的族群：氧化铝、氧化镧铝、与上述的硅酸盐。
金属栅极3可包含一金属(例如为钽、钨)；一含碳的金属例如为TaCx、TiCx、HfCx；或一氮化的金属例如为TaNx,TiNx,HfNx；或上述的组合，其中x为实数且0＜x≦1。上述金属电极较好可为显示一N型金属氧化物半导体功函数的任何金属、含碳的金属、或氮化的金属。
在一第一实例中，其是重点式地显示于图1A、图1B中，在沉积一栅极堆叠结构之后，一功函数调整元素5注入工艺只在P型金属氧化物半导体第二区II施行。可使用一光致抗蚀剂掩模层4来执行此一选择性的注入步骤。在完成注入之后，选择性地移除光致抗蚀剂掩模层4，直到其下层露出。
上述功函数调整元素可选自下列所组成的族群：铝、氧、碳、氮、氟、与上述的组合。在注入之后，是使上述栅极堆叠结构经过一热处理例如通常是在950℃维持1分钟、或是一1030℃的峰值退火(维持1秒)。上述注入步骤与热处理步骤的结果就是，形成一改质后的金属栅极材料3’与一至少部分改质的介电顶盖层2’(请参考图1B)。介电顶盖层2’较好为已彻底改质，直到其与栅介电层1的界面。
在一特定的实施例中，是将HfSiOx作为栅介电层1、LaOx作为介电顶盖层2、Ta2C作为金属栅极3、与铝作为功函数调整元素5。在此特定的实施例中，改质后的金属栅极材料3’包含TaxAlyCz而改质后的介电顶盖层2’包含LaxAlyOz，其中在上述情况中x、y、z均为0与1之间的实数且x+y+z=1。
在一第二实例中，可以在上述功函数调整元素注入步骤之前或之后，将氮以通常为10at%(原子百分比)～40at%的百分比加入上述金属栅极及/或上述介电顶盖层。将氮加入上述金属栅极及/或上述介电顶盖层可使用等离子体氮化或氮注入的技术。上述氮注入可与上述功函数调整元素注入同时进行、或在其后进行。
在一第三实例中，在沉积上述栅极堆叠结构(介电质堆叠结构与金属栅极)之后，沉积含一功函数调整元素6的一层材料，并将其从上述N型金属氧化物半导体第一区I移除(请参考图2A)。在上述沉积与选择性的移除步骤之后，一热处理将使功函数调整元素6扩散进入金属栅极3与介电顶盖层2的至少一部分，形成一改质后的金属栅极材料3’’与一至少部分改质的介电顶盖层2’’(请参考图2B)。
在本发明的第一技术方案的另一特定的实施例中，上述含功函数调整元素的材料层可选自下列所组成的族群：AlN、TiAlN、TaAlN、TaAlC、与上述的组合。上述含功函数调整元素的材料层更好为包含TiAlN。在此优选实施例中，改质后的金属栅极材料3’’包含Ta2C与TaxCyNz的合金、改质后的介电顶盖层2’’包含LaxAlyOz，其中x、y、z为0与1之间的实数且x+y+z=1。
虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (10)

1.一种双功函数半导体装置的制造方法，该双功函数半导体装置具有一衬底与具有一沉积当时的初始功函数的一栅极堆叠结构，该双功函数半导体装置的制造方法包含：
形成一栅介电层于一衬底的一第一区与一第二区上、形成一介电顶盖层于该栅介电层上、与形成一金属栅极于该介电顶盖层上，借此而形成一金属-介电质界面；以及
选择性地将多个元素至少引入该介电顶盖层位于该第二区上的一部分，该部分邻接于该金属-介电质界面，选择所述多个元素以修改刚沉积的该栅极堆叠结构的功函数，并同时图形化未引入所述多个元素的该第一区与引入所述多个元素的该第二区上的该栅极堆叠结构。
2.如权利要求1所述的双功函数半导体装置的制造方法，其中选择性地将多个元素至少引入该介电顶盖层位于该第二区上的一部分，还包含：
沉积包含一个或多个元素的材料于该第一区与该第二区上的该金属栅极之上，所述多个元素的选择是用以修改刚沉积的该栅极堆叠结构的功函数；
选择性地从该第一区移除该材料；以及
施以一热处理而将所述多个元素借助扩散进入该第二区上的该金属栅极与至少进入该介电顶盖层的一部分，该部分邻接于该金属-介电质界面。
3.如权利要求1或2所述的双功函数半导体装置的制造方法，其中该第一区为一N型金属氧化物半导体NMOS区或一P型金属氧化物半导体PMOS区中的一个，该第二区为该N型金属氧化物半导体NMOS区或该P型金属氧化物半导体PMOS区中的另一个。
4.如权利要求1至3任一项所述的双功函数半导体装置的制造方法，其中所述多个元素是选自下列所组成的族群：铝、氧、碳、氮、氟、与上述的组合。
5.如权利要求2所述的双功函数半导体装置的制造方法，其中该材料是选自下列所组成的族群：AlN、TiAlN、TaAlN、TaAlC、与上述的组合。
6.如权利要求1至5任一项所述的双功函数半导体装置的制造方法，其中所述多个元素是选自镧系元素的族群。
7.如权利要求1至6任一项所述双功函数半导体装置的制造方法，其中该金属栅极为TaCx、TiCx或HfCx，其中x为实数且0＜x≦1。
8.一种双功函数半导体装置，包含：
一衬底，具有一第一区与一第二区；
一第一晶体管于该第一区上，其具有一第一栅介电层、一第一介电顶盖层、与一第一金属栅极，且具有一第一功函数，该第一功函数即沉积当时的初始功函数；以及
一第二晶体管于该第二区上，其具有一第二栅介电层、一第二介电顶盖层、与一第二金属栅极，且具有一第二功函数；其中
该第一栅介电层与该第二栅介电层是由相同材料所形成；
该第二介电顶盖层与该第一介电顶盖层具有相同的材料，但是该第二介电顶盖层还包含一个或多个元素，而所述多个元素的选择是使功函数值从该第一功函数变成该第二功函数，该第一功函数即沉积当时的初始功函数；
该第二金属栅极与该第一金属栅极具有相同的材料，但是该第二金属栅极还包含一个或多个元素，而所述多个元素的选择是使功函数值从该第一功函数变成该第二功函数，该第一功函数即沉积当时的初始功函数；以及
其中包含所述一个或多个元素的该第二金属栅及未包含所述一个或多个元素的该第一金属栅是同时图形化而形成的，且包含所述一个或多个元素的该第二介电顶盖层与未包含所述一个或多个元素的该第一介电顶盖层是同时图形化而形成的。
9.如权利要求8所述的双功函数半导体装置，其中该第一区为一N型金属氧化物半导体NMOS区或一P型金属氧化物半导体PMOS区中的一个，该第二区为该N型金属氧化物半导体NMOS区或该P型金属氧化物半导体PMOS区中的另一个。
10.如权利要求8所述的双功函数半导体装置，其中该第一金属栅极为TaCx、TiCx或HfCx，其中x为实数且0＜x≦1。
CN201310382195.6A 2007-10-24 2008-10-24 双功函数半导体装置及其制造方法 Pending CN103700630A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US98233207P 2007-10-24 2007-10-24
US60/982,332 2007-10-24
EP08157793A EP2053653A1 (en) 2007-10-24 2008-06-06 Dual work function semiconductor device and method for manufacturing the same
EP08157793 2008-06-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101750156A Division CN101431055A (zh) 2007-10-24 2008-10-24 双功函数半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN103700630A true CN103700630A (zh) 2014-04-02

Family

ID=39651390

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310382195.6A Pending CN103700630A (zh) 2007-10-24 2008-10-24 双功函数半导体装置及其制造方法
CNA2008101750156A Pending CN101431055A (zh) 2007-10-24 2008-10-24 双功函数半导体装置及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2008101750156A Pending CN101431055A (zh) 2007-10-24 2008-10-24 双功函数半导体装置及其制造方法

Country Status (6)

Country Link
US (1) US20090134466A1 (zh)
EP (1) EP2053653A1 (zh)
JP (1) JP2009111380A (zh)
KR (1) KR20090042196A (zh)
CN (2) CN103700630A (zh)
TW (1) TWI392061B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090286387A1 (en) * 2008-05-16 2009-11-19 Gilmer David C Modulation of Tantalum-Based Electrode Workfunction
JP4602440B2 (ja) 2008-06-12 2010-12-22 パナソニック株式会社 半導体装置及びその製造方法
DE102009021486B4 (de) * 2009-05-15 2013-07-04 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Feldeffekttransistor-Herstellung
JP5387173B2 (ja) * 2009-06-30 2014-01-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
DE102009039418B4 (de) 2009-08-31 2013-08-22 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten
DE102009047310B4 (de) * 2009-11-30 2013-06-06 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Austrittsarbeitseinstellung in Gate-Stapeln mit großem ε für Bauelemente mit unterschiedlichen Schwellwertspannungen
WO2011077536A1 (ja) * 2009-12-24 2011-06-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN102110653A (zh) * 2009-12-29 2011-06-29 中芯国际集成电路制造(上海)有限公司 形成双金属栅极结构的方法
JP5548550B2 (ja) 2010-07-30 2014-07-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101674398B1 (ko) 2010-08-03 2016-11-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8802522B2 (en) 2010-09-10 2014-08-12 Applied Materials, Inc. Methods to adjust threshold voltage in semiconductor devices
JP5159850B2 (ja) * 2010-09-27 2013-03-13 パナソニック株式会社 半導体装置
US8003503B1 (en) * 2010-09-30 2011-08-23 Tokyo Electron Limited Method of integrating stress into a gate stack
US8211775B1 (en) 2011-03-09 2012-07-03 United Microelectronics Corp. Method of making transistor having metal gate
US8519487B2 (en) 2011-03-21 2013-08-27 United Microelectronics Corp. Semiconductor device
US9105577B2 (en) 2012-02-16 2015-08-11 International Business Machines Corporation MOSFET with work function adjusted metal backgate
CN103311247B (zh) * 2012-03-14 2016-07-13 中国科学院微电子研究所 半导体器件及其制造方法
KR101909205B1 (ko) 2012-04-20 2018-10-17 삼성전자 주식회사 핀형 전계 효과 트랜지스터를 구비한 반도체 소자
CN103578993B (zh) * 2012-07-26 2016-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法
KR101986144B1 (ko) 2012-12-28 2019-06-05 에스케이하이닉스 주식회사 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
EP2750167A1 (en) * 2012-12-31 2014-07-02 Imec Method for tuning the effective work function of a gate structure in a semiconductor device
JP6121350B2 (ja) * 2014-03-11 2017-04-26 マイクロソフト テクノロジー ライセンシング，エルエルシー 半導体装置及びその製造方法
KR102354369B1 (ko) 2015-11-20 2022-01-21 삼성전자주식회사 반도체 소자
WO2019066785A1 (en) * 2017-09-26 2019-04-04 Intel Corporation GROUP III-V SEMICONDUCTOR DEVICES HAVING DUAL WORK EXTRACTION GRID ELECTRODES
CN110034190B (zh) * 2019-04-11 2023-02-28 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
CN115132663A (zh) * 2022-08-29 2022-09-30 合肥新晶集成电路有限公司 功函数层的制作方法、金属栅极及具有其的半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020135030A1 (en) * 2001-03-22 2002-09-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
CN1710718A (zh) * 2004-06-17 2005-12-21 因芬尼昂技术股份公司 具双高k栅极介电cmos晶体管及其制造方法
CN1933180A (zh) * 2005-09-13 2007-03-21 株式会社东芝 半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373111B1 (en) * 1999-11-30 2002-04-16 Intel Corporation Work function tuning for MOSFET gate electrodes
US6693333B1 (en) * 2001-05-01 2004-02-17 Advanced Micro Devices, Inc. Semiconductor-on-insulator circuit with multiple work functions
US6563183B1 (en) * 2001-12-31 2003-05-13 Advanced Micro Devices, Inc. Gate array with multiple dielectric properties and method for forming same
US20050224897A1 (en) * 2004-03-26 2005-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack with buffer layer to improve threshold voltage characteristics
US7807522B2 (en) * 2006-12-28 2010-10-05 Texas Instruments Incorporated Lanthanide series metal implant to control work function of metal gate electrodes
US7612422B2 (en) * 2006-12-29 2009-11-03 Texas Instruments Incorporated Structure for dual work function metal gate electrodes by control of interface dipoles
US7880243B2 (en) * 2007-08-07 2011-02-01 International Business Machines Corporation Simple low power circuit structure with metal gate and high-k dielectric

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020135030A1 (en) * 2001-03-22 2002-09-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
CN1710718A (zh) * 2004-06-17 2005-12-21 因芬尼昂技术股份公司 具双高k栅极介电cmos晶体管及其制造方法
CN1933180A (zh) * 2005-09-13 2007-03-21 株式会社东芝 半导体器件

Also Published As

Publication number Publication date
JP2009111380A (ja) 2009-05-21
TW200935561A (en) 2009-08-16
KR20090042196A (ko) 2009-04-29
EP2053653A1 (en) 2009-04-29
CN101431055A (zh) 2009-05-13
US20090134466A1 (en) 2009-05-28
TWI392061B (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
CN103700630A (zh) 双功函数半导体装置及其制造方法
CN102460681B (zh) 稳定栅极介电层前藉由扩散栅极介电覆盖层调整复杂晶体管的阈值电压
CN101675513B (zh) 高k栅极介电质互补金属氧化物半导体结构的阈值调整
US6921691B1 (en) Transistor with dopant-bearing metal in source and drain
CN103811326B (zh) 用于中间隙半导体设备的金属栅极结构及其制造方法
US9899270B2 (en) Methods for manufacturing semiconductor devices
CN100485962C (zh) 半导体器件及其制造方法
US8410555B2 (en) CMOSFET device with controlled threshold voltage and method of fabricating the same
WO2010137093A1 (ja) 半導体装置及びその製造方法
US20140231922A1 (en) Semiconductor gate structure for threshold voltage modulation and method of making same
US9136181B2 (en) Method for manufacturing semiconductor device
KR20120055577A (ko) 서로 다른 두께의 게이트 유전체들을 포함하는 고유전율 게이트 스택에 있어서 일함수 조정
KR20080079940A (ko) Ｃｍｏｓ 반도체 소자 및 그 제조방법
KR20140028992A (ko) 텅스텐 게이트전극을 구비한 반도체장치 및 그 제조 방법
KR101977286B1 (ko) 듀얼 일함수 게이트스택, 그를 구비한 반도체장치 및 제조 방법
US20110012210A1 (en) Scaling EOT by Eliminating Interfacial Layers from High-K/Metal Gates of MOS Devices
KR20010085384A (ko) 자기 형성 확산 배리어를 가진 게이트 유전체
JP2005079223A (ja) 半導体装置及び半導体装置の製造方法
CN101772839B (zh) 具有金属栅极和高k电介质的电路结构
JP2011009712A (ja) 半導体装置及びその製造方法
CN103094214A (zh) 制作半导体器件的方法
CN103137456A (zh) Pmos晶体管金属栅极的制造方法
EP3660924A1 (en) A pmos low thermal-budget gate stack
JP2011243750A (ja) 半導体装置およびその製造方法
CN102104024A (zh) 一种制作CMOSFETs器件结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination