CN103811326B - 用于中间隙半导体设备的金属栅极结构及其制造方法 - Google Patents

用于中间隙半导体设备的金属栅极结构及其制造方法 Download PDF

Info

Publication number
CN103811326B
CN103811326B CN201310547473.9A CN201310547473A CN103811326B CN 103811326 B CN103811326 B CN 103811326B CN 201310547473 A CN201310547473 A CN 201310547473A CN 103811326 B CN103811326 B CN 103811326B
Authority
CN
China
Prior art keywords
layer
work
function
semiconductor equipment
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310547473.9A
Other languages
English (en)
Other versions
CN103811326A (zh
Inventor
金勳
崔起植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN103811326A publication Critical patent/CN103811326A/zh
Application granted granted Critical
Publication of CN103811326B publication Critical patent/CN103811326B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及用于中间隙半导体设备的金属栅极结构及其制造方法,一种基于PFET的半导体栅极结构,其提供用于控制定限电压的中间隙功函数(在NFET与PFET的功函数之间),建立该中间隙功函数是藉由包含退火相对厚TiN层以支配以及使整体功函数向下移离开PFET的功函数。该结构有覆盖高介电常数电介质的PFET基底、一层退火TiN、一层未退火TiN、在该未退火TiN上面的薄阻障层以及在该薄阻障层上面的n型金属。

Description

用于中间隙半导体设备的金属栅极结构及其制造方法
技术领域
本发明大体有关于半导体设备的定限电压(threshold voltage)的控制,且更特别的是,本发明有关于用以控制中间隙半导体设备的定限电压的栅极结构及其制作方法。
背景技术
在相同的应用中使用多种不同类型的半导体设备,例如晶体管(例如,MOSFET(金属氧化物半导体场效晶体管))、存储器及其它类型时,需要不同的定限(亦即,开启)电压(Vth)。例如,SRAM(静态随机存取存储器)通常需要相对较高的Vth以减少漏电。作为另一范例,n型及p型逻辑组件通常有相对低但是两者不同的定限电压。其它应用可能受益于落在标示n及p型组件之间的Vth;它们也被称作“中间隙”设备或组件。
不过,基于各种理由,已证明操纵Vth的传统技术有困难。例如,沟道掺杂已用于晶体管来实现想要的Vth。尽管此法用于平面型晶体管令人满意,然而难以控制三维结构(例如,FinFET)的掺杂能级,而导致Vth的不均匀性。另一种方法是控制功函数或阻障层的厚度。不过,单独用功函数层厚度或阻障层厚度来控制定限电压是对于相对小的厚度变化非常敏感。例如,在p型场效晶体管(PFET)中,可用功函数层(例如,氮化钛(TiN))的厚度来控制定限电压。
不过,即使厚度只有数埃的变化也可能造成Vth漂移100mV以上。同样,在n型场效晶体管(NFET)中,经由阻障层(例如,碳化钛(TiC)、碳化钽(TaC)或钛铝(TiAl))的厚度可控制定限电压。同样,数埃的厚度变化导致相当的Vth漂移,以及难以精确地控制阻障层厚度。因此,需要更稳定及较不敏感的方法。
发明内容
在一个态样,提供一种制造中间隙半导体设备的方法,可克服先前技术的缺点以及有额外优点。该方法包括:提供p型半导体设备,以及沉积第一功函数层于该p型半导体设备上方,该第一功函数层包含过渡金属氮化物。该方法更包括:退火以建立退火第一功函数层,沉积第二功函数层以及过渡金属氮化物于该退火第一功函数层上方,以及沉积n型金属于该第二功函数层上方。
根据另一态样,一种中间隙半导体设备,其包含p型半导体设备以及在该p型半导体设备上面的一层退火第一功函数材料,该第一功函数材料包含过渡金属氮化物,在该层退火功函数材料上方的一层未退火第二功函数材料及过渡金属氮化物,以及在该层未退火功函数材料上方的一层n型金属。
由以下本发明各种态样结合附图的详细说明可明白本发明以上及其它目标、特征及优点。
附图说明
图1至图4根据本发明数个态样图标基于p型半导体设备的中间隙半导体设备的各种制造阶段的一个范例,以及比较n型及p型设备的制造。
图5根据本发明数个态样图标完成的中间隙半导体设备的一个范例。
图6图标图2的栅极结构,其具有一层多晶硅附加层。
符号说明
100 中间结构
101 掺杂半导体材料层
102 PFET设备
104 中间隙(基于PFET)设备
106 NFET设备
108 介电材料层
110 第一功函数层
111 非晶硅或多晶硅层
112 第二功函数层
114 阻障层
116 n型金属层
118 完成的中间隙设备。
具体实施方式
以下用图标于附图的非限定性范例更详细地解释本发明的数个态样及其一些特征、优点及细节。省略习知材料、制造工具、加工技术等等的描述以免不必要地模糊本发明的细节。不过,应了解,尽管实施方式及特定范例指出本发明的数个态样,然而它们皆仅供图解说明而不是用来限制。熟谙此艺者显然由本揭示内容可明白在本发明概念的精神及/或范畴内有各种取代、修改、附加及/或配置。
以下参考为求容易了解而不按照比例绘制的附图,附图中相同或类似的组件用相同的组件符号表示。
对于传统CMOS设备,n+多晶硅用作NMOSFET的电极,以及p+多晶硅用于PMOSFET,其中NFET有约4.1eV至约4.4eV的可接受功函数,以及PFET有约4.8eV至约5.1eV的可接受功函数。在这两个功函数范围之间的是有约4.6eV至约4.7eV的中间隙值的MOSFET。此一中间隙晶体管在CMOS设备(例如,静态随机存取存储器(SRAM))提供更大的均匀性。不过,为了让这三个设备在相同的整体设备上有不同的定限电压,需要在NFET与中间隙之间以及在中间隙与PFET之间有约300mV的“缓冲”以减少重叠的风险。换言之,“向上”移离开NFET Vth约300mV,及/或“向下”移离开PFET Vth约相同的数量以实现标示的中间隙范围。一般而言,若相较于NFET的功函数,相同的材料用于PFET(例如,氮化钛)提供更稳定函数而更容易控制。尽管此类材料已证明对于PFET设备有良好的带边功函数(band edge work function)以及良好的热稳定性(在此带边功函数应小于4.9eV),然而证明该功函数对于中间隙设备仍然太高。因此,本发明以退火功函数材料来拉低功函数及对应定限电压以进入中间隙范围。
图1图标大体以100表示的中间结构的简化范例,其在半导体设备的栅极堆叠的制造期间得到。此范例包含PFET设备102、NFET设备106及中间隙(基于PFET)设备104。不过,应了解,本发明的焦点为制成的中间隙端设备(参考图5)。如图标,该中间结构包含一层掺杂半导体材料(例如,硅)101,其包含三个晶体管。尽管为求简化而省略及聚焦于栅极结构,然而应了解,这三个设备各有独立的源极、沟道及漏极。沉积一层介电材料108于掺杂硅上面,亦即,于NFET、PFET及中间隙设备上面。较佳地,该电介质有大于约3.9的高电介质常数k(二氧化硅k值等于3.9),可用适当沉积制程沉积,例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)或其类似者。在特定范例中,该介电材料可包含具有约5埃至约25埃的厚度的材料,例如铪氧化物(HfO2)、铪硅氧化物(HfSiO3)或铪镧氧化物(HfLaOx)。
图2图标在中间隙设备104的介电层上面的第一功函数层110。当然,在有这三个设备时,初始会经由沉积制程(例如,ALD、CVD或PVD)沉积功函数材料于它们上面。不过,原子层沉积制程为较佳,因为此制程对于三维设备(例如,FinFET)可实现极高的共形沉积以及比其它制程有更好的厚度控制。功函数层包含具有约30埃至约60埃的厚度的适当过渡金属氮化物为较佳,例如,出于周期表中的第4至6族者,包括,例如,氮化钛(TiN)、氮化钽(TaN)、氮化铝钛(TiAlN)、氮化铝钽(TaAlN)、氮化铌(NbN)、氮化钒(VN)、氮化钨(WN)及其类似者。
然后,退火该功函数层,以400℃至约700℃的温度为较佳,持续一段所欲时间以分解所产生的氮气,它会造成功函数下移约300mV,使材料的功函数降到约4.6eV。在功函数材料为TiN时,例如,氮的损失留下富钛膜(Titanium-rich film)。退火的时间长度会取决于数种情形,例如,功函数层的厚度、所使用的技术、特别是所欲的定限电压。例如,退火可用短到只有约一分钟以下的雷射尖峰退火(Laser Spike Annealing),或在其它情况下长达约10小时。可用其它习知技术完成该退火,例如快速热退火与闪光灯退火。用习知技术可选择性地蚀刻该退火功函数层以从NFET及PFET上面移除它,留下退火功函数材料的“帽盖(cap)”于中间隙晶体管上面。
视需要地,在退火前,用例如化学气相沉积制程,可形成在图6中具有约20埃至约400埃的厚度的一层非晶硅或多晶硅111于第一功函数层110上面。该多晶硅层在退火期间用作氧阻障物。在退火后,用习知技术移除该硅层,例如,有含氨化学物的蚀刻剂而不触及底下的第一功函数层。
图3图标沉积第二功函数层112于在NFET及PFET上方的暴露介电层108上面,以及于退火功函数层110上面。可使用习知沉积制程(例如,ALD、CVD、PVD或其类似者),然而原子层沉积为较佳。第二功函数层(过渡金属氮化物为较佳)的厚度可约有20埃至约50埃。应注意,第二功函数层为适当的过渡金属氮化物也较佳,例如,出于周期表中的第4至6族者,例如,包括TiN、TaN、TiAlN、TaAlN、NbN、VN及WN。选择性地蚀刻第二功函数层以从NFET上面移除部份该第二功函数层以及暴露底下的介电层。增加不予退火的第二功函数层使p型设备102的功函数增加至约4.9eV。应注意,中间隙设备的功函数大体取决于退火功函数层110,由于它的相对厚度,藉此可最小化其它功函数层(包括容易以其它方式增加功函数者)的影响。
如图4所示,防止层相互作用的阻障层114可沉积于在中间隙及PFET设备上方的第二功函数层112上面,以及于在NFET上方的暴露介电层108上面。该阻障层包含氮化物为较佳,例如,TiN或TaN,以及用适当的沉积制程(例如,ALD、PVD、CVD或其类似者)沉积成有例如约10埃的厚度。用适当的沉积制程(例如在前面提到的),在阻障层上方沉积一层具有约30埃至约70埃的厚度的n型金属116,例如,TiAlC、TaAlC、TiAl、TaAl、HfAlC、HfAl、Al及Ti,用适当的沉积制程。图5图标具有本发明的栅极结构的完成的中间隙设备118。
尽管本文已描述及图标本发明的数个态样,然而熟谙此艺者仍可做出替代态样以实现相同的目标。因此,希望权利要求可涵盖落在本发明真正精神及范畴内的所有此类替代态样。

Claims (19)

1.一种制造中间隙半导体设备的方法,该方法包含:
提供p型半导体设备;
仅于该p型半导体设备上方沉积第一功函数层,其中,该第一功函数层包含过渡金属氮化物;
退火该第一功函数层以建立退火第一功函数层;
沉积第二功函数层于该退火第一功函数层上方,其中,该第二功函数层包含过渡金属氮化物;以及
沉积n型金属于该第二功函数层上方,
其中,该p型半导体设备、该退火第一功函数层、该第二功函数层及该n型金属一起形成中间隙半导体设备。
2.根据权利要求1所述的方法,进一步包括:在沉积该第一功函数层之前,沉积至少一个介电层于该p型半导体设备上方以及沉积该第一功函数层于该至少一个介电层上方。
3.根据权利要求2所述的方法,进一步包括:在沉积该n型金属之前,沉积阻障层于该第二功函数层上方,以及其中该n型金属沉积于该阻障层上方。
4.根据权利要求3所述的方法,其中,该第一功函数层与该第二功函数层的各者包含TiN、TaN、TiAlN、TaAlN、NbN、VN及WN中的一者。
5.根据权利要求3所述的方法,其中,该p型半导体设备包含p型场效晶体管(PFET)。
6.根据权利要求5所述的方法,其中,该第一功函数层与该第二功函数层包含TiN,以及其中该阻障层具有10埃的厚度,该n型金属具有30埃至70埃的厚度,该第二功函数层具有20埃至50埃的厚度,以及该退火第一功函数层具有30埃至60埃的厚度。
7.根据权利要求6所述的方法,其中:该介电层包含HfO2、HfSiOx及HfLaOx中的一者;该n型金属包含TiAlC、TaAlC、TiAl、TaAl、HfAlC、HfAl、Al及Ti中的一者;以及该阻障层包含TiN与TaN中的一者。
8.根据权利要求3所述的方法,其中:
沉积该至少一个介电层包括:沉积该介电层于该p型半导体设备上;
沉积该第一功函数层包括:沉积该第一功函数层于该至少一个介电层上;
沉积该第二功函数层包括:沉积该第二功函数层于该退火第一功函数层上;
沉积该阻障层包括:沉积该阻障层于该第二功函数层上;以及
其中,沉积该n型金属包括:沉积该n型金属于该阻障层上。
9.根据权利要求3所述的方法,进一步包括:在退火之前,沉积一层硅于该第一功函数层上方;以及在退火之后和沉积该第二功函数层之前,移除该层硅。
10.根据权利要求1所述的方法,其中,该退火包括:以400℃至700℃的温度退火。
11.一种中间隙半导体设备,包含:
p型半导体设备;
仅在该p型半导体设备上方的一层退火第一功函数材料,其中,该退火第一功函数材料包含过渡金属氮化物;
在该层退火第一功函数材料之上的一层未退火第二功函数材料,其中,该未退火第二功函数材料包含过渡金属氮化物;以及
在该层未退火第二功函数材料之上的一层n型金属,
其中,该p型半导体设备、该退火第一功函数材料、该未退火第二功函数材料及该n型金属一起形成该中间隙半导体设备。
12.根据权利要求11所述的中间隙半导体设备,进一步包含:
在该p型半导体设备与该退火第一功函数材料之间的至少一个介电层;以及
在该层n型金属与该层未退火第二功函数材料之间的阻障层。
13.根据权利要求12所述的中间隙半导体设备,其中,该p型半导体设备包含PFET。
14.根据权利要求13所述的中间隙半导体设备,其中,该退火第一功函数材料包含TiN、TaN、TiAlN、TaAlN、NbN、VN及WN中的一者。
15.根据权利要求14所述的中间隙半导体设备,其中,该未退火第二功函数材料包含TiN、TaN、TiAlN、TaAlN、NbN、VN及WN中的一者。
16.根据权利要求15所述的中间隙半导体设备,其中,该n型金属包含TiAlC、TaAlC、TiAl、TaAl、HfAlC、HfAl、Al及Ti中的一者。
17.根据权利要求13所述的中间隙半导体设备,其中:
该n型金属包含TiAlC、TaAlC、TiAl、TaAl、HfAlC、HfAl、Al及Ti中的一者;
该阻障层包含TiN与TaN中的一者;
该未退火第二功函数材料包含TiN、TaN、TiAlN、TaAlN、NbN、VN及WN中的一者;
该退火第一功函数材料包含TiN、TaN、TiAlN、TaAlN、NbN、VN及WN中的一者;以及
该介电层包含HfO2、HfSiOx及HfLaOx中的一者。
18.根据权利要求13所述的中间隙半导体设备,其中:
该至少一个介电层在该p型半导体设备上;
该层退火第一功函数材料在该至少一个介电层上;
该层未退火第二功函数材料在该层退火第一功函数材料上;
该阻障层在该层未退火第二功函数材料上;以及
该层n型金属在该阻障层上。
19.根据权利要求12所述的中间隙半导体设备,其中,该中间隙半导体设备包含于静态随机存取存储器(SRAM)中。
CN201310547473.9A 2012-11-06 2013-11-06 用于中间隙半导体设备的金属栅极结构及其制造方法 Active CN103811326B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/670,251 2012-11-06
US13/670,251 US9496143B2 (en) 2012-11-06 2012-11-06 Metal gate structure for midgap semiconductor device and method of making same

Publications (2)

Publication Number Publication Date
CN103811326A CN103811326A (zh) 2014-05-21
CN103811326B true CN103811326B (zh) 2017-10-20

Family

ID=50621572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310547473.9A Active CN103811326B (zh) 2012-11-06 2013-11-06 用于中间隙半导体设备的金属栅极结构及其制造方法

Country Status (3)

Country Link
US (1) US9496143B2 (zh)
CN (1) CN103811326B (zh)
TW (1) TWI545630B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102271239B1 (ko) 2015-03-23 2021-06-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102230196B1 (ko) 2015-04-23 2021-03-19 삼성전자주식회사 반도체 소자 및 그 제조방법
CN106847755B (zh) * 2015-12-07 2020-03-10 中芯国际集成电路制造(上海)有限公司 改善sram性能的方法
US9818746B2 (en) 2016-01-13 2017-11-14 International Business Machines Corporation Structure and method to suppress work function effect by patterning boundary proximity in replacement metal gate
US9583400B1 (en) 2016-01-15 2017-02-28 International Business Machines Corporation Gate stack with tunable work function
US9559016B1 (en) 2016-01-15 2017-01-31 International Business Machines Corporation Semiconductor device having a gate stack with tunable work function
US10079182B2 (en) 2016-01-15 2018-09-18 International Business Machines Corporation Field effect transistor gate stack
US9859169B2 (en) 2016-01-15 2018-01-02 International Business Machines Corporation Field effect transistor stack with tunable work function
CN108122852B (zh) * 2016-11-28 2019-11-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108122913B (zh) * 2016-11-30 2019-09-27 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN108122914B (zh) * 2016-11-30 2019-11-01 中芯国际集成电路制造(上海)有限公司 Sram器件及其制造方法
US10297598B2 (en) 2017-01-16 2019-05-21 International Business Machines Corporation Formation of full metal gate to suppress interficial layer growth
US10164056B2 (en) 2017-05-17 2018-12-25 International Business Machines Corporation Vertical field effect transistors with uniform threshold voltage
KR102316293B1 (ko) 2017-09-18 2021-10-22 삼성전자주식회사 반도체 장치
US10741678B2 (en) 2017-10-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10748774B2 (en) * 2017-11-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877311A (zh) * 2010-06-30 2010-11-03 复旦大学 一种有效调节TiN金属栅功函数的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936508B2 (en) * 2003-09-12 2005-08-30 Texas Instruments Incorporated Metal gate MOS transistors and methods for making the same
US7397090B2 (en) * 2004-06-10 2008-07-08 Agency For Science, Technology And Research Gate electrode architecture for improved work function tuning and method of manufacture
WO2006003579A1 (en) * 2004-06-28 2006-01-12 Koninklijke Philips Electronics N.V. Field effect transistor method and device
US7291527B2 (en) * 2005-09-07 2007-11-06 Texas Instruments Incorporated Work function control of metals
US7582521B2 (en) * 2007-05-04 2009-09-01 Texas Instruments Incorporated Dual metal gates for mugfet device
EP2112687B1 (en) * 2008-04-22 2012-09-19 Imec Method for fabricating a dual workfunction semiconductor device and the device made thereof
US8236686B2 (en) * 2008-05-30 2012-08-07 International Business Machines Corporation Dual metal gates using one metal to alter work function of another metal
US20100327364A1 (en) * 2009-06-29 2010-12-30 Toshiba America Electronic Components, Inc. Semiconductor device with metal gate
US8367563B2 (en) * 2009-10-07 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for a gate replacement process
US8592296B2 (en) * 2010-06-16 2013-11-26 International Business Machines Corporation Gate-last fabrication of quarter-gap MGHK FET
US8309447B2 (en) * 2010-08-12 2012-11-13 International Business Machines Corporation Method for integrating multiple threshold voltage devices for CMOS
US9755039B2 (en) * 2011-07-28 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a metal gate electrode stack
US9177870B2 (en) * 2011-12-16 2015-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Enhanced gate replacement process for high-K metal gate technology
US8941184B2 (en) * 2011-12-16 2015-01-27 International Business Machines Corporation Low threshold voltage CMOS device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877311A (zh) * 2010-06-30 2010-11-03 复旦大学 一种有效调节TiN金属栅功函数的方法

Also Published As

Publication number Publication date
US20140124876A1 (en) 2014-05-08
CN103811326A (zh) 2014-05-21
US9496143B2 (en) 2016-11-15
TW201419389A (zh) 2014-05-16
TWI545630B (zh) 2016-08-11

Similar Documents

Publication Publication Date Title
CN103811326B (zh) 用于中间隙半导体设备的金属栅极结构及其制造方法
US8932923B2 (en) Semiconductor gate structure for threshold voltage modulation and method of making same
CN102460681B (zh) 稳定栅极介电层前藉由扩散栅极介电覆盖层调整复杂晶体管的阈值电压
TWI536544B (zh) 形成具有多重功函數閘極結構之方法及所產生之產品
US7547951B2 (en) Semiconductor devices having nitrogen-incorporated active region and methods of fabricating the same
JP4996251B2 (ja) high−kゲート誘電体と関連の構造を有するCMOSゲートを形成するための、異なる仕事関数を有する金属を統合する方法
US9190409B2 (en) Replacement metal gate transistor with controlled threshold voltage
US8410541B2 (en) CMOSFET device with controlled threshold voltage characteristics and method of fabricating the same
JP6218384B2 (ja) タングステンゲート電極を備えた半導体装置の製造方法
US8410555B2 (en) CMOSFET device with controlled threshold voltage and method of fabricating the same
US20060273414A1 (en) Refractory metal-based electrodes for work function setting in semiconductor devices
TWI591826B (zh) 具有雙重工作函數閘極堆疊的半導體裝置及其製造方法
JP2008016538A (ja) Mos構造を有する半導体装置及びその製造方法
KR20090025589A (ko) 반도체 소자 및 상기 반도체 소자의 금속 게이트 형성 방법
JP2010263183A (ja) 半導体装置及びその製造方法
KR20100090952A (ko) 듀얼 게이트 반도체 장치의 제조 방법
JP2011009712A (ja) 半導体装置及びその製造方法
US20070200160A1 (en) Semiconductor device and method of fabricating the same
CN101494200B (zh) 双功函数半导体装置及其制造方法
CN101558493A (zh) 半导体器件及其制造方法
US11289335B2 (en) Method for fabricating a semiconductor device
US8647951B2 (en) Implantation of hydrogen to improve gate insulation layer-substrate interface
JP2011211133A (ja) 半導体装置及び半導体装置の製造方法
JP2011243750A (ja) 半導体装置およびその製造方法
US8329540B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210301

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

TR01 Transfer of patent right