CN103137456A - Pmos晶体管金属栅极的制造方法 - Google Patents
Pmos晶体管金属栅极的制造方法 Download PDFInfo
- Publication number
- CN103137456A CN103137456A CN201110397349XA CN201110397349A CN103137456A CN 103137456 A CN103137456 A CN 103137456A CN 201110397349X A CN201110397349X A CN 201110397349XA CN 201110397349 A CN201110397349 A CN 201110397349A CN 103137456 A CN103137456 A CN 103137456A
- Authority
- CN
- China
- Prior art keywords
- workfunction layers
- metal gates
- pmos transistor
- manufacture method
- oxygen concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及PMOS晶体管金属栅极的制造方法,通过形成低氧浓度功函数金属层和高氧浓度功函数金属层共同组成的功函数金属层,其中低氧浓度功函数金属层能够降低栅极消耗效应(Gate Depletion Effects),所述高氧浓度功函数金属层能够提高功函数金属层的功函数值,从而提高金属栅极的功函数值,使采用金属栅极的功函数值能够达到现有技术中多晶硅栅极的功函数值,满足工艺要求,并提高PMOS晶体管的性能。
Description
技术领域
本发明涉及集成电路制造领域,尤其涉及提高PMOS晶体管金属栅极功函数的制造方法。
背景技术
随着半导体器件的集成度越来越高,半导体器件工作需要的电压和电流不断降低,晶体管开关的速度也随之加快,随之对半导体工艺各方面要求大幅提高。现有技术工艺已经将晶体管以及其他种类的半导体器件组成部分做到了几个分子和原子的厚度,组成半导体的材料已经达到了物理电气特性的极限。
随着栅极工艺进入了一个新的阶段,最早达到极限的部分就是组成半导体器件的栅极氧化层,又称栅介质层,现有的工艺通常采用二氧化硅(SiO2)作为栅极介质层的材料。同1995年晶体管中二氧化硅层相比,65纳米工艺的晶体管中的二氧化硅层已经缩小到只有前者的十分之一,达到仅有5个氧原子的厚度。作为阻隔栅极导电层和其下层(例如半导体衬底)之间的绝缘层,二氧化硅层已经不能再缩小了,否则产生的漏电流会让晶体管无法正常工作,如果提高有效工作的电压和电流,更会使芯片功耗增大到惊人的地步。
因此,业界找到了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material),用以更好的分隔栅极和晶体管其他部分,大幅减少漏电量。同时,为了与高介电常数材料兼容,采用金属材料代替原有多晶硅作为栅导电层材料,从而形成了新的栅极结构-金属栅极。
对于业界广泛使用的MOS晶体管(Metal Oxide Semiconductor Transistors)在先进集成电路制造方法中亦开始采用金属栅极结构,以提高驱动电流。然而对于PMOS晶体管,金属栅极的功函数与PMOS晶体管要求的功函数不同,采用金属栅极结构会使PMOS晶体管阈值电压的提高,导致降低开启速度、增大功耗,并且随着栅极介质层上的厚度逐渐减小,对CMOS晶体管性能的影响会越来越大,尤其在栅极介质层的厚度达到2nm以下。
发明内容
针对上述技术问题,本发明的目的是提供一种能够调整于功函数金属层的功函数值,以满足工艺要求、并提高PMOS晶体管金属栅极性能的制造方法。
为解决上述技术问题,本发明提供一种PMOS晶体管金属栅极的制造方法,包括,
提供半导体衬底,所述半导体衬底上形成有介质层及位于所述介质层中的虚设栅极;
去除所述虚设栅极,形成沟槽;
在所述沟槽的底面和内壁上形成低氧浓度功函数金属层;
在所述低氧浓度功函数金属层上形成高氧浓度功函数金属层,所述低氧浓度功函数金属层与所述高氧浓度功函数金属层共同构成所述PMOS晶体管的功函数金属层;
在所述沟槽中填充形成金属栅极。
进一步的,采用原子沉积法形成所述低氧浓度功函数金属层。
进一步的,所述低氧浓度功函数金属层中氧的摩尔含量为2%~10%。
进一步的,所述低氧浓度功函数金属层的厚度为5~30埃,功函数值大于等于5eV。
进一步的,原子沉积法形成所述高氧浓度功函数金属层。
进一步的,所述高氧浓度功函数金属层中氧的摩尔含量为10%~20%。
进一步的,所述高氧浓度功函数金属层的厚度为5~30埃,功函数值大于5eV。
进一步的,在所述沟槽中位于半导体衬底与所述虚设栅极之间还形成有高介电常数介质层及位于所述高介电常数介质层上的阻隔层。
进一步的,所述阻隔层为氮化钛或氮化钽。
进一步的,所述低氧浓度功函数金属层和高氧浓度功函数金属层的材料包括氮化钛(TiN)、铝钛化合物(TiAl)或铝(Al)的其中一种或几种组合。
进一步的,所述金属栅极的材质为铝或铝钛化合物。
本发明还提供一种PMOS晶体管金属栅极的制造方法,包括,
提供半导体衬底,所述半导体衬底上形成有介质层及位于所述介质层中的虚设栅极;
去除所述虚设栅极,形成沟槽;
在所述沟槽的底面和内壁上形成功函数金属层;
在所述沟槽填充形成金属栅极;
进行氧离子注入,在所述功函数金属层中形成低氧浓度功函数金属层和高氧浓度功函数金属层,所述高氧浓度功函数金属层位于所述金属栅极和所述低氧浓度功函数金属层之间。
进一步的,所述氧离子注入的注入离子为氧气、一氧化氮、二氧化氮或一氧化二氮中的一种或其任意组合。
进一步的,所述低氧浓度功函数金属层中氧的摩尔含量为2%~10%。
进一步的,所述低氧浓度功函数金属层的厚度为5~30埃,功函数值大于等于5eV。
进一步的,所述高氧浓度功函数金属层中氧的摩尔含量为10%~20%。
进一步的,所述低氧浓度功函数金属层的厚度为5~30埃,功函数值大于5eV。
进一步的,在所述沟槽中,位于半导体衬底与所述虚设栅极之间还形成有高介电常数介质层及位于所述高介电常数介质层上的阻隔层。
进一步的,所述阻隔层为氮化钛或氮化钽。
进一步的,所述低氧浓度功函数金属层和高氧浓度功函数金属层的材料均包括氮化钛、铝钛化合物或铝的其中一种或几种组合。
进一步的,所述金属栅极的材质为铝或铝钛化合物。
进一步的,所述低氧浓度功函数金属层和高氧浓度功函数金属层的材料包括氮化钛、铝钛化合物或铝的其中一种或几种组合。
综上所述,本发明形成低氧浓度功函数金属层和高氧浓度功函数金属层共同组成的功函数金属层,并且所述高氧浓度功函数金属层位于所述金属栅极与所述低氧浓度功函数金属层之间,其中低氧浓度功函数金属层能够降低栅极消耗效应(Gate Depletion Effects),所述高氧浓度功函数金属层能够提高功函数金属层的功函数值,进一步提高金属栅极的功函数值,使采用金属栅极的功函数值能够达到现有技术中掺杂浓度大于10E19cm-3的多晶硅栅极的功函数值,从而提高PMOS晶体管的性能。
附图说明
图1为本发明实施例一中PMOS晶体管金属栅极的制造方法的流程示意图。
图2~图6为本发明实施例一中PMOS晶体管金属栅极的制造过程中结构示意图。
图7为本发明实施例二中PMOS晶体管金属栅极的制造方法的流程示意图。
图8~图9为本发明实施例二中PMOS晶体管金属栅极的制造过程中结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细的表述,在详述本发明实例时,为了便于说明,示意图不依照一般比例局部放大,不应以此作为对本发明的限定。
本发明的核心思想在于:通过将功函数金属层形成为低氧浓度功函数金属层和高氧浓度功函数金属层,其中高氧浓度功函数金属层位于所述金属栅极和所述低氧浓度功函数金属层之间,低氧浓度功函数金属层能够降低栅极消耗效应(Gate Depletion Effects),所述高氧浓度功函数金属层能够提高功函数金属层的功函数值,进一步提高金属栅极的功函数值,使采用金属栅极的功函数值能够达到现有技术中掺杂浓度大于10E19cm-3的多晶硅栅极的功函数值,从而提高PMOS晶体管的性能。
【实施例一】
图1为实施例一中PMOS晶体管金属栅极的制造方法的流程示意图,结合图1,PMOS晶体管金属栅极的制造方法,包括以下步骤:
步骤S01:提供半导体衬底,其上形成有介质层及位于介质层中的虚设栅极;
步骤S02:去除所述虚设栅极,形成沟槽;
步骤S03:在所述沟槽的底面和内壁上形成低氧浓度功函数金属层;
步骤S04:在所述低氧浓度功函数金属层上形成高氧浓度功函数金属层,所述低氧浓度功函数金属层与所述高氧浓度功函数金属层共同构成所述PMOS晶体管的功函数金属层;
步骤S05:在所述沟槽中填充形成金属栅极。
图2~图6为实施例一中PMOS晶体管金属栅极的制造过程中结构示意图。以下结合图2~图6,详细说明本实施例中PMOS晶体管金属栅极的制造方法。
如图2所示,在步骤S01中,所述半导体衬底100可以为单晶硅、多晶硅或者锗硅化合物等半导体材质;在所述半导体衬底100中可以形成有有源电路(图中未标出);此外,所述半导体衬底100中还可以形成有其他各种元件隔离,例如浅沟槽隔离结构(STI)等用以形成半导体器件的必要结构;上述结构根据实际半导体器件制造工艺过程确定,为本领域技术人员所熟知技术内容,故在此不再赘述。
所述虚设栅极108作为后续形成的金属栅极的前期替代结构,这是由于在后续步骤中将经历高温退火工艺,通过形成虚设栅极可避免因先形成金属栅极在高温退火工艺中受热而改变金属栅极的功函数,进而保持金属栅极的电学特性,从而保持后续形成的金属栅极的功函数不发生改变,提高金属栅极的整体性能。
所述虚设栅极108的材质例如为多晶硅,此外,在所述半导体衬底100与所述虚设栅极108之间还形成有高介电常数介质层106及位于所述高介电常数介质层106上的阻隔层104。
在本实施例中,上述结构的具体形成步骤为:首先,在所述半导体衬底100上形成高介电常数材料层106,所述高介电常数材料层106的材料可以为氧化铪(HfO2)或碳化铪(HfC)或其他金属氮化物、金属氧化物或金属硅化物,采用原子层沉积法(Atomic Layer Deposition,ALD)、有机金属化学气相沉积(MetalOrganic Chemical Vapor Deposition,MOCVD)或分子束外延法(Molecular BeamEpitaxy,MBE)等形成,本实施例中采用原子层沉积法形成高介电常数材料层106;接着,在所述高介电常数材料层106上形成阻挡层104,所述阻挡层104的材质为可以为氮化钛或氮化钽,所述阻挡层104用于阻隔高介电常数材料层106与后续形成的金属栅极,所述阻挡层104的厚度范围为10~30埃,其中较佳的厚度为20埃,所述阻挡层104可以采用化学气相沉积法形成;然后,在所述阻挡层104上形成虚设栅极108,所述虚设栅极108的厚度范围为100~2000埃;最后,在所述虚设栅极108上涂抹光刻胶,对光刻胶进行曝光和显影,图形化光刻胶,以所述图形化光刻胶为掩模,依次刻蚀去除部分的虚设栅极108、阻挡层104、高介电常数材料层106。
然后,沉积介质层102,所述介质层102的材质为氧化硅,可以采用化学气相沉积法,例如等离子体化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、快速热化化学气相沉积(RTCVD)或高密度等离子体沉积(HDP)等方法形成。
在步骤S02中,去除所述虚设栅极108,形成如图3所示的沟槽200;可利用光刻和刻蚀工艺去除所述虚设栅极108,具体地,在本实施例中,可以利用光刻工艺,在所述介质层表面涂覆光刻胶(图中未标示),对光刻胶进行曝光和显影以形成图形化光刻胶,并以图形化光刻胶为掩膜,利用干法刻蚀去除所述虚设栅极108;接着,去除光刻胶,最终形成如图3所示结构。
本实施例关键之处在于步骤S03和步骤S04,如图4所示,在步骤S03中,在所述沟槽200的底面和内壁上形成低氧浓度功函数金属层110,本实施例中可采用原子层沉积法形成低氧浓度功函数金属层110。较佳的,所述低氧浓度功函数金属层110中氧的摩尔含量为2%~10%。所述低氧浓度功函数金属层110的厚度为5~30埃,功函数值大于等于5eV。
如图5所示,在步骤S04中,在所述低氧浓度功函数金属层110上形成高氧浓度功函数金属层111,本实施例中可采用原子层沉积法形成低氧浓度功函数金属层111。较佳的,所述高氧浓度功函数金属层111中氧的摩尔含量为2%~10%。所述高氧浓度功函数金属层111的厚度为5~30埃,功函数值大于5eV。
所述低氧浓度功函数金属层110和高氧浓度功函数金属层111共同构成PMOS晶体管的功函数金属层112,所述功函数金属层112的厚度范围为10~60埃,其中较佳的厚度为30埃,功函数金属层112能够调节器件的功函数,提高器件的整体性能,其中低氧浓度功函数金属层110能够降低栅极消耗效应(GateDepletion Effects),所述高氧浓度功函数金属层111能够提高功函数金属层112的功函数值,进一步提高后续形成的金属栅极的功函数值,使PMOS晶体管采用金属栅极的功函数值能够达到现有技术中掺杂浓度大于10E19的多晶硅栅极的功函数值,从而提高PMOS晶体管的性能。所述功函数金属层112的材料包括氮化钛(TiN)、铝钛化合物(TiAl)或铝(Al)的其中一种或几种组合。其中较佳的,所述功函数金属层110的材料包括铝钛合金,有利于在后续形成金属栅极步骤中获得良好的界面结构。
如图6所示,在步骤S05中,在图3所示的所述沟槽200填充形成金属栅极114,具体形成过程为,先沉积金属栅极层填充满沟槽200,再进行化学机械研磨去除沟槽200以外的金属栅极层,从而在所述沟槽200中形成金属栅极114,所述金属栅极可以采用物理气相沉积(PVD)或所述金属栅极的材质为铝或铝钛化合物。
【实施例二】
图7为本发明实施例二中PMOS晶体管金属栅极的制造方法的流程示意图,如图7所示,在本实施例中PMOS晶体管金属栅极的制造方法,包括以下步骤:
步骤S11:提供半导体衬底,其上形成介质层及介质层中的虚设栅极;
步骤S12:去除所述虚设栅极,形成沟槽;
步骤S13:在所述沟槽的底面和内壁上形成功函数金属层;
步骤S14:在所述沟槽填充形成金属栅极;
步骤S15:进行氧离子注入,在所述功函数金属层中形成低氧浓度功函数金属层和高氧浓度功函数金属层,进行氧离子注入,在所述功函数金属层中形成低氧浓度功函数金属层和高氧浓度功函数金属层,所述高氧浓度功函数金属层位于所述金属栅极和所述低氧浓度功函数金属层之间。
其中,所述步骤S11~步骤S12的工艺方法与实施例一中步骤S01~步骤S02的工艺方法相同,并且所述步骤S14的形成工艺与实施例一中步骤S05的形成工艺相同,本实施例与实施例一不同之处在于步骤S13和步骤S15。
具体请图8~图9,其为本发明实施例二中PMOS晶体管金属栅极的制造过程中结构示意图。如图8所示,在步骤S13中,在所述沟槽200的底面和内壁上形成功函数金属层112;所述功函数金属层112的厚度范围为10~60埃,其中较佳的厚度为30埃,功函数金属层112可以采用原子层沉积法形成,所述功函数金属层112的材料包括氮化钛(TiN)、铝钛化合物(TiAl)或铝(Al)的其中一种或几种组合。其中较佳的,所述功函数金属层110的材料包括铝钛合金,有利于在后续形成金属栅极步骤中获得良好的界面结构。所述功函数金属层112能够调节器件的功函数,提高器件的整体性能,提高PMOS晶体管的性能。
如图9所示,在步骤S15中,进行氧离子注入300,在所述功函数金属层112中形成低氧浓度功函数金属层110和高氧浓度功函数金属层111,其中所述氧离子注入300的注入离子为氧气、一氧化氮、二氧化氮或一氧化二氮中的一种或其组合,从而形成所述低氧浓度功函数金属层110中氧的摩尔含量为2%~10%。所述低氧浓度功函数金属层110的厚度为5~30埃,所述低氧浓度功函数金属层110的功函数值大于等于5eV。所述高氧浓度功函数金属层111中氧的摩尔含量为10%~20%。所述高氧浓度功函数金属层111的厚度为5~30埃,所述高氧浓度功函数金属层111的功函数值大于5eV。
本实施例中,先在所述沟槽200中形成金属栅极114,之后通过进行氧离子注入的步骤,同样使功函数金属层112中形成低氧浓度功函数金属层110和高氧浓度功函数金属层111,高氧浓度功函数金属层111位于所述金属栅极114和所述低氧浓度功函数金属层110之间,低氧浓度功函数金属层110能够降低栅极消耗效应(Gate Depletion Effects),所述高氧浓度功函数金属层111能够提高功函数金属层的功函数值,进一步提高金属栅极114的功函数值,使采用金属栅极的功函数值能够达到现有技术中掺杂浓度大于10E19cm-3的多晶硅栅极的功函数值,同样提高PMOS晶体管的性能。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。
Claims (21)
1.一种PMOS晶体管金属栅极的制造方法,包括,
提供半导体衬底,所述半导体衬底上形成有介质层及位于所述介质层中的虚设栅极;
去除所述虚设栅极,形成沟槽;
在所述沟槽的底面和内壁上形成低氧浓度功函数金属层;
在所述低氧浓度功函数金属层上形成高氧浓度功函数金属层,所述低氧浓度功函数金属层与所述高氧浓度功函数金属层共同构成所述PMOS晶体管的功函数金属层;
在所述沟槽中填充形成金属栅极。
2.如权利要求1所述的PMOS晶体管金属栅极的制造方法,其特征在于,采用原子沉积法形成所述低氧浓度功函数金属层。
3.如权利要求1所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述低氧浓度功函数金属层中氧的摩尔含量为2%~10%。
4.如权利要求1所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述低氧浓度功函数金属层的厚度为5~30埃,功函数值大于等于5eV。
5.如权利要求1所述的PMOS晶体管金属栅极的制造方法,其特征在于,采用原子沉积法形成所述高氧浓度功函数金属层。
6.如权利要求1所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述高氧浓度功函数金属层中氧的摩尔含量为10%~20%。
7.如权利要求1所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述高氧浓度功函数金属层的厚度为5~30埃,功函数值大于5eV。
8.如权利要求1至7中任意一项所述的PMOS晶体管金属栅极的制造方法,其特征在于,在所述沟槽中位于半导体衬底与所述虚设栅极之间,还形成有高介电常数介质层及位于所述高介电常数介质层上的阻隔层。
9.如权利要求1至7中任意一项所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述阻隔层为氮化钛或氮化钽。
10.如权利要求1至7中任意一项所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述低氧浓度功函数金属层和高氧浓度功函数金属层的材料均包括氮化钛、铝钛化合物或铝的其中一种或几种组合。
11.如权利要求1至7中任意一项所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述金属栅极的材质为铝或铝钛化合物。
12.一种PMOS晶体管金属栅极的制造方法,包括,
提供半导体衬底,所述半导体衬底上形成有介质层及位于所述介质层中的虚设栅极;
去除所述虚设栅极,形成沟槽;
在所述沟槽的底面和内壁上形成功函数金属层;
在所述沟槽填充形成金属栅极;
进行氧离子注入,在所述功函数金属层中形成低氧浓度功函数金属层和高氧浓度功函数金属层,所述高氧浓度功函数金属层位于所述金属栅极和所述低氧浓度功函数金属层之间。
13.如权利要求12所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述氧离子注入的注入离子为氧气、一氧化氮、二氧化氮或一氧化二氮中的一种或其任意组合。
14.如权利要求12所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述低氧浓度功函数金属层中氧的摩尔含量为2%~10%。
15.如权利要求12所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述低氧浓度功函数金属层的厚度为5~30埃,功函数值大于等于5eV。
16.如权利要求12所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述高氧浓度功函数金属层中氧的摩尔含量为10%~20%。
17.如权利要求12所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述低氧浓度功函数金属层的厚度为5~30埃,功函数值大于5eV。
18.如权利要求12至17中任意一项所述的PMOS晶体管金属栅极的制造方法,其特征在于,在所述沟槽中位于半导体衬底与所述虚设栅极之间还形成有高介电常数介质层及位于所述高介电常数介质层上的阻隔层。
19.如权利要求12至17中任意一项所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述阻隔层为氮化钛或氮化钽。
20.如权利要求12至17中任意一项所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述低氧浓度功函数金属层和高氧浓度功函数金属层的材料均包括氮化钛、铝钛化合物或铝的其中一种或几种组合。
21.如权利要求12至17中任意一项所述的PMOS晶体管金属栅极的制造方法,其特征在于,所述金属栅极的材质为铝或铝钛化合物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110397349.XA CN103137456B (zh) | 2011-12-02 | 2011-12-02 | Pmos晶体管金属栅极的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110397349.XA CN103137456B (zh) | 2011-12-02 | 2011-12-02 | Pmos晶体管金属栅极的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103137456A true CN103137456A (zh) | 2013-06-05 |
CN103137456B CN103137456B (zh) | 2015-11-25 |
Family
ID=48497110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110397349.XA Active CN103137456B (zh) | 2011-12-02 | 2011-12-02 | Pmos晶体管金属栅极的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103137456B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105990137A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法、半导体结构及其形成方法 |
CN107180750A (zh) * | 2016-03-09 | 2017-09-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN108400160A (zh) * | 2017-02-04 | 2018-08-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050037596A1 (en) * | 2003-08-14 | 2005-02-17 | Yuri Erokhin | Internal gettering in SIMOX SOI silicon substrates |
CN1763918A (zh) * | 2005-09-02 | 2006-04-26 | 中国科学院上海微系统与信息技术研究所 | 基于绝缘体上的硅材料的场效应晶体管抗辐照的加固方法 |
JP2008084970A (ja) * | 2006-09-26 | 2008-04-10 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
US20100052071A1 (en) * | 2008-08-29 | 2010-03-04 | Texas Instruments Incorporated | Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance pmos devices |
-
2011
- 2011-12-02 CN CN201110397349.XA patent/CN103137456B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050037596A1 (en) * | 2003-08-14 | 2005-02-17 | Yuri Erokhin | Internal gettering in SIMOX SOI silicon substrates |
CN1763918A (zh) * | 2005-09-02 | 2006-04-26 | 中国科学院上海微系统与信息技术研究所 | 基于绝缘体上的硅材料的场效应晶体管抗辐照的加固方法 |
JP2008084970A (ja) * | 2006-09-26 | 2008-04-10 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
US20100052071A1 (en) * | 2008-08-29 | 2010-03-04 | Texas Instruments Incorporated | Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance pmos devices |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105990137A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法、半导体结构及其形成方法 |
CN105990137B (zh) * | 2015-01-30 | 2019-08-27 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法、半导体结构及其形成方法 |
CN107180750A (zh) * | 2016-03-09 | 2017-09-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN108400160A (zh) * | 2017-02-04 | 2018-08-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103137456B (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9685441B2 (en) | Semiconductor device with tunable work function | |
US8222099B2 (en) | Semiconductor device and method of manufacturing the same | |
US7183596B2 (en) | Composite gate structure in an integrated circuit | |
CN101661883B (zh) | 半导体元件的制造方法 | |
US7378713B2 (en) | Semiconductor devices with dual-metal gate structures and fabrication methods thereof | |
US9064948B2 (en) | Methods of forming a semiconductor device with low-k spacers and the resulting device | |
CN102117745B (zh) | 半导体结构及其制造方法 | |
US20120319208A1 (en) | Methods of Fabricating Semiconductor Devices and Structures Thereof | |
CN104821296A (zh) | 半导体器件及其形成方法 | |
US20100308418A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
US20120135590A1 (en) | Silicon removal from surfaces and method of forming high k metal gate structures using same | |
US8383473B1 (en) | Methods of forming replacement gate structures for semiconductor devices | |
US7911028B2 (en) | Semiconductor device and method of manufacturing the same | |
US8420489B2 (en) | High-performance semiconductor device and method of manufacturing the same | |
US7790542B2 (en) | CMOS devices having reduced threshold voltage variations and methods of manufacture thereof | |
US20090057755A1 (en) | Spacer undercut filler, method of manufacture thereof and articles comprising the same | |
US20130178055A1 (en) | Methods of Forming a Replacement Gate Electrode With a Reentrant Profile | |
CN103137456B (zh) | Pmos晶体管金属栅极的制造方法 | |
CN103531540B (zh) | 半导体器件制造方法 | |
CN102931066B (zh) | 金属栅堆叠结构的制作方法 | |
CN103915387B (zh) | Cmos晶体管的形成方法 | |
CN106328529B (zh) | Mos晶体管及其形成方法 | |
TWI490949B (zh) | 具有金屬閘極之電晶體及其製作方法 | |
US10651285B2 (en) | Method for avoiding IL regrown in a HKMG process | |
US9337296B2 (en) | Integrated circuits having a metal gate structure and methods for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |