CN105990137B - 晶体管及其形成方法、半导体结构及其形成方法 - Google Patents
晶体管及其形成方法、半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN105990137B CN105990137B CN201510051493.6A CN201510051493A CN105990137B CN 105990137 B CN105990137 B CN 105990137B CN 201510051493 A CN201510051493 A CN 201510051493A CN 105990137 B CN105990137 B CN 105990137B
- Authority
- CN
- China
- Prior art keywords
- work function
- layer
- ions
- pmos
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 122
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000000463 material Substances 0.000 claims description 262
- 238000005468 ion implantation Methods 0.000 claims description 115
- -1 fluorine ions Chemical class 0.000 claims description 97
- 150000002500 ions Chemical class 0.000 claims description 81
- 238000002513 implantation Methods 0.000 claims description 80
- 229910052782 aluminium Inorganic materials 0.000 claims description 67
- 230000008859 change Effects 0.000 claims description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 229910010038 TiAl Inorganic materials 0.000 claims description 12
- 229910052731 fluorine Inorganic materials 0.000 claims description 12
- 239000011737 fluorine Substances 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- 229910021645 metal ion Inorganic materials 0.000 claims description 11
- 229910008482 TiSiN Inorganic materials 0.000 claims description 9
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims 2
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000011105 stabilization Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 579
- 230000006870 function Effects 0.000 description 299
- 229910052751 metal Inorganic materials 0.000 description 38
- 239000002184 metal Substances 0.000 description 38
- 230000005669 field effect Effects 0.000 description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 33
- 229920005591 polysilicon Polymers 0.000 description 33
- 229910021332 silicide Inorganic materials 0.000 description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 23
- 230000004888 barrier function Effects 0.000 description 20
- 230000008569 process Effects 0.000 description 14
- 230000000087 stabilizing effect Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 239000011574 phosphorus Substances 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000011065 in-situ storage Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 3
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000368 destabilizing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种晶体管及其形成方法，半导体结构及其形成方法，其中，一种晶体管的形成方法包括：提供半导体衬底，在所述半导体衬底上形成介质层，所述介质层内具有栅极结构凹槽；在所述栅极结构凹槽底部和侧壁形成功函数层；对所述功函数层进行离子注入；在所述离子注入后的功函数层上形成栅极层。采用本发明的方法形成的晶体管调至目标阈值电压值后不会产生浮动，从而降低了将该晶体管的阈值电压稳定至目标阈值电压值的难度，提高了后续形成的晶体管的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及晶体管及其形成方法、半导体结构及其形成方法。
背景技术
静态随机存储器(Static Random Access Memory，SRAM)作为存储器中的一员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于PC、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。
一个静态随机存储器包括多个静态随机存储器单元(以下简称SRAM单元)，该多个SRAM单元按照阵列排列，一个SRAM单元包括六个晶体管(6-T)电性连接，具体包括两个上拉晶体管、两个下拉晶体管和两个传输晶体管。其中，上拉晶体管为PMOS晶体管，下拉晶体管和传输晶体管为NMOS晶体管。
现有技术中，参考图1～图21，一个SRAM单元中的半导体结构的形成方法如下，该半导体结构为栅极结构相连的P型鳍式场效应晶体管和N型鳍式场效应晶体管。
结合参考图1至图3，提供半导体衬底，所述半导体衬底包括PMOS区域A和NMOS区域B，PMOS区域A和NMOS区域B紧邻。PMOS区域A用于形成P型鳍式场效应晶体管，NMOS区域B用于形成N型鳍式场效应晶体管。PMOS区域A具有第一鳍部11a，所述NMOS区域B具有第二鳍部11b。
其中，形成第一鳍部11a和第二鳍部11b的方法如下：
PMOS区域A的半导体衬底具有至少两个分立的凸起结构的硅衬底101a和位于凸起结构之间的绝缘层102a，绝缘层102a低于所述凸起结构。高于绝缘层102a的凸起结构为第一鳍部11a。
NMOS区域B的半导体衬底包括具有至少两个分立的凸起结构的硅衬底101b和位于凸起结构之间的绝缘层102b，绝缘层102b低于所述凸起结构。高于绝缘层102b的凸起结构为第二鳍部11b。
接着，形成横跨第一鳍部11a的第一多晶硅栅极结构12a。第一多晶硅栅极结构12a包括第一栅氧层121a和位于第一栅氧层121a上的多晶硅栅极层122a。其中，第一栅氧层121a的材料为氧化硅。
形成横跨第二鳍部11b的第二多晶硅栅极结构12b。第二多晶硅栅极结构12b包括第二栅氧层121b和位于第二栅氧层121b上的多晶硅栅极层122b。其中，第二栅氧层121b的材料为氧化硅。
接着，参考图4和图5，在第一多晶硅栅极结构12a的周围形成第一侧墙13a。在第二多晶硅栅极结构12b的周围形成第二侧墙13b。
接着，继续参考图4，在第一侧墙13a两侧的第一鳍部11a内形成第一源极和第一漏极14a，在第一源极和第一漏极14a上分别形成第一金属硅化物层15a。在第二侧墙13b两侧的第二鳍部11b内形成第二源极和第二漏极14b，在第二源极和第二漏极14b上分别形成第二金属硅化物15b。
接着，参考图6和图7，在PMOS区域A的半导体衬底、第一金属硅化物15a、第一多晶硅栅极结构12a和第一侧墙13a的顶部形成第一介质层16a，第一介质层16a与第一多晶硅栅极结构12a相平。在NMOS区域B的半导体衬底、第二金属硅化物15b、第二多晶硅栅极结构12b和第二侧墙13b的顶部形成第二介质层16b，第二介质层16b与第二多晶硅栅极结构12b相平。
接着，参考图8和图9，去除第一多晶硅栅极结构12a，在第一介质层16a内形成第一栅极结构凹槽，第一栅极结构凹槽底部露出第一鳍部11a。去除第二多晶硅栅极结构12b，在第二介质层16b内形成第二栅极结构凹槽，第二栅极结构凹槽底部露出第二鳍部11b。
接着，参考图10和图11，在第一介质层16a、第一栅极结构凹槽的底部和侧壁形成第一叠层结构17a。所述第一叠层结构17a包括第一界面层(interface layer)(图未示)、位于第一界面层上的第一高k栅介质层(图未示)。第一界面层的材料为氧化硅。
在第二介质层16b、第二栅极结构凹槽的底部和侧壁形成第二叠层结构17b。所述第二叠层结构17b包括第二界面层(interface layer)(图未示)、位于第二界面层上的第二高k栅介质层(图未示)。第二界面层的材料为氧化硅。
接着，参考图12和图13，在第一叠层结构17a和第二叠层结构17b上形成第一功函数材料层51。
接着，参考图14和图15，在PMOS区域A的第一功函数材料层51上形成图案化的掩膜层61，所述图案化的掩膜层61露出NMOS区域B的第一功函数材料层51。以所述图案化的掩膜层为掩膜，去除NMOS区域B的第一功函数材料层51。
接着，参考图16和图17，在第二叠层结构17b、PMOS区域B的第一功函数材料层51上形成第二功函数材料层52。其中第一功函数材料层51的材料为TiN，第二功函数材料层52的材料为TiAl。
接着，参考图18和图19，在PMOS区域A上的第二功函数材料层52上形成第一铝层19a1，去除高于第一介质层16a的第一叠层结构17a、第一功函数材料层51、第二功函数材料层52和第一铝层19a1。剩余的第一铝层19a1为第一铝栅极层19a，与剩余的第一功函数材料层51、第二功函数材料层52、剩余的第一叠层结构17a形成第一铝栅极结构。其中，剩余的第一功函数材料层51与剩余的第二功函数材料层52叠层为PMOS功函数层。
在NMOS区域B上的第二功函数材料层52上形成第二铝层19b1，去除高于第二介质层16b的第二叠层结构17b、第二功函数材料层52和第二铝层19b1。剩余的第二铝层19b1为第二铝栅极层19b，与剩余的第二功函数材料层52、剩余的第二叠层结构17b形成第二铝栅极结构。其中，剩余的第二功函数材料层52为NMOS功函数层。
然而，采用现有技术的方法形成的半导体结构的性能不佳。
发明内容
本发明解决的问题是：采用现有技术的方法形成的半导体结构的性能不佳。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成介质层，所述介质层内具有栅极结构凹槽；
在所述栅极结构凹槽底部和侧壁形成功函数层；
对所述功函数层进行离子注入；
在所述离子注入后的功函数层上形成栅极层。
可选的，所述晶体管为PMOS，所述功函数层为PMOS功函数层，所述PMOS功函数层为第一功函数材料层在下、第二功函数材料层在上的叠层。
可选的，所述离子注入包括：
对所述第一功函数材料层进行第一离子注入，所述第一离子注入的第一注入离子包括氟离子或铝离子中的至少一种。
可选的，所述离子注入包括：
对所述第一功函数材料层进行第一离子注入，所述第一离子注入的第一离子包括氟离子或铝离子中的至少一种；
对所述第二功函数材料层进行第二离子注入，所述第二离子注入的第二离子包括氮离子或铝离子中的至少一种。
可选的，所述第一离子注入的第一注入剂量为大于等于1E16atom/cm3且小于等于2E16atom/cm3，第一注入能量为大于等于0.5KeV小于等于1KeV，或者，第一注入剂量为大于等于2E16atom/cm3且小于等于4E16atom/cm3，第一注入能量为大于等于1KeV小于等于2KeV。
可选的，所述晶体管为NMOS，所述功函数层为NMOS功函数层，所述NMOS功函数层为第二功函数材料层，
所述离子注入包括：对所述第二功函数材料层进行第二离子注入，所述第二离子注入的第二离子包括氮离子或铝离子中的至少一种。
可选的，所述第二离子注入的第二注入剂量为大于等于1E16atom/cm3且小于等于2E16atom/cm3，第二注入能量为大于等于0.4KeV小于等于1.5KeV，或者，第二注入剂量为大于等于2E16atom/cm3且小于等于4E16atom/cm3，第二注入能量为大于等于1.5KeV小于等于2.5KeV。
可选的，所述第一功函数材料层的材料为TiN或TiSiN，所述第二功函数材料层的材料为TiAl或TiCAl。
可选的，所述半导体衬底具有鳍部；
所述栅极结构凹槽露出所述鳍部；
所述功函数层横跨所述鳍部，并覆盖所述鳍部的顶部和侧壁
本发明提供一种晶体管，包括：
半导体衬底；
位于所述半导体衬底上的介质层，所述介质层内具有栅极结构凹槽；
位于所述栅极结构凹槽底部和侧壁的功函数层；
位于所述功函数层上的栅极层；
所述功函数层内掺杂有离子。
可选的，所述晶体管为PMOS，所述功函数层为PMOS功函数层，所述PMOS功函数层为第一功函数材料层在下、第二功函数材料层在上的叠层。
可选的，所述第一功函数材料层内掺杂有第一离子，所述第一离子包括氟离子或铝离子中的至少一种。
可选的，所述第一功函数材料层内掺杂有第一离子，所述第一离子包括氟离子或铝离子中的至少一种；
所述第二功函数材料层内掺杂有第二离子，所述第二离子包括氮离子或铝离子中的至少一种。
可选的，所述半导体结构为NMOS，所述功函数层为NMOS功函数层，所述NMOS功函数层为第二功函数材料层，所述第二功函数材料层掺杂有第二离子，所述第二离子包括氮离子或铝离子中的至少一种。
可选的，所述第一功函数材料层的材料为TiN或TiSiN，所述第二功函数材料层的材料为TiAl或TiCAl。
与现有技术相比，本发明的技术方案具有以下优点：
功函数层上具有栅极层，栅极层中的金属离子会不停的扩散至功函数层中，从而使得功函数层中的金属离子的含量不断的变化，使后续形成的晶体管的阈值电压值非常不稳定。对所述功函数层进行离子注入，所述离子注入中的注入离子可以使功函数层的功函数值处于饱和区间，不会随功函数层中金属离子的含量变化而变化。这样，后续形成的晶体管的阈值电压值调至目标阈值电压值后不会产生浮动，降低了将该晶体管的阈值电压值稳定至目标阈值电压值的难度，提高了后续形成的晶体管的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域；
在所述PMOS区域的半导体衬底上形成第一介质层，所述第一介质层内具有第一栅极结构凹槽；
在所述NMOS区域的半导体衬底上形成第二介质层，所述第二介质层内具有第二栅极结构凹槽；
在所述第一栅极结构凹槽的底部和侧壁形成PMOS功函数层；
在所述第二栅极结构凹槽的底部和侧壁形成NMOS功函数层；
对所述PMOS功函数层进行第一离子注入或者对所述NMOS功函数层进行第二离子注入；
在所述第一离子注入后的PMOS功函数层上形成第一栅极层，在所述NMOS功函数层上形成第二栅极层，或者，
在所述PMOS功函数层上形成第一栅极层，在所述第二离子注入后的NMOS功函数层上形成第二栅极层。
可选的，所述第一离子注入的第一离子包括氟离子或铝离子中的至少一种，所述第二离子注入的第二离子包括氮离子或铝离子中的至少一种。
可选的，所述PMOS功函数层包括第一功函数材料层在下、第二功函数材料层在上的叠层，所述NMOS功函数层包括第二功函数材料层，所述第一功函数材料层的材料为TiN或TiSiN，所述第二功函数材料层的材料为TiAl或TiCAl；
对所述PMOS功函数层进行第一离子注入为对所述第一功函数材料层进行第一离子注入。
可选的，所述第一离子注入的步骤之后，对所述PMOS功函数材料层中的第二功函数材料层和NMOS功函数材料层中的第二功函数材料层中的至少一种进行第二离子注入。
本发明提供一种半导体结构，包括：
半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域；
位于所述PMOS区域的半导体衬底上的第一介质层，所述第一介质层内具有第一栅极结构凹槽；
位于所述NMOS区域的半导体衬底上的第二介质层，所述第二介质层内具有第二栅极结构凹槽；
位于第一栅极结构凹槽底部和侧壁的PMOS功函数层；
位于第二栅极结构凹槽底部和侧壁的PMOS功函数层；
所述PMOS功函数层内具有第一离子或者所述第二功函数层内具有第二离子。
与现有技术相比，本发明的技术方案具有以下优点：
对所述PMOS功函数层进行第一离子注入，该第一离子注入可以使PMOS功函数层的PMOS功函数值处于饱和区间，不会随PMOS功函数层中金属离子的含量变化而变化。这样，后续形成的PMOS晶体管的PMOS阈值电压值调至PMOS目标阈值电压值后不会产生浮动，从而降低了后续形成的半导体结构的总阈值电压值稳定至总目标阈值电压值的难度，提高了后续形成的半导体结构的性能。或者，
对NMOS功函数层进行第二离子注入，该第二离子注入可以使NMOS功函数层的NMOS功函数值处于饱和区间，不会随NMOS功函数层中金属离子的含量变化而变化。这样，后续形成的NMOS晶体管的NMOS阈值电压值调至NMOS目标阈值电压值后不会产生浮动，从而降低了后续形成的半导体结构的总阈值电压值稳定至总目标阈值电压值的难度，提高了后续形成的半导体结构的性能。
附图说明
图1是现有技术中的PMOS区域和NMOS区域的半导体衬底及在其上的第一多晶硅栅极结构和第二多晶硅栅极结构的立体结构示意图；
图2是沿图1的A1A1方向和B1B1方向的剖面结构示意图；
图3是沿图1的C1C1方向的剖面结构示意图；
图4、图6、图8、图10、图12、图14、图16、图18和图20是继图2的步骤之后形成的现有技术的半导体结构的沿图1的A1A1方向和B1B1方向的剖面流程结构示意图；
图5、图7、图9、图11、图13、图15、图17、图19和图21是继图3的步骤之后形成的现有技术的半导体结构的沿图1的C1C1方向的剖面流程结构示意图，且分别与图4、图6、图8、图10、图12、图14、图16、图18和图20相对应；
图22是本发明第一实施例中的PMOS区域和NMOS区域的半导体衬底及在其上的第一多晶硅栅极结构和第二多晶硅栅极结构的立体结构示意图；
图23是沿图22的A2A2方向和B2B2方向的剖面结构示意图；
图24是沿图22的C2C2方向的剖面结构示意图；
图25、图27、图29、图31、图33、图35、图37、图39、图41、图43和图45是继图23的步骤之后形成的本发明第一实施例中的半导体结构的沿图22的A2A2方向和B2B2方向的剖面流程结构示意图；
图26、图28、图30、图32、图34、图36、图38、图40、图42、图44和图46是继图24的步骤之后形成的本发明第一实施例中的半导体结构的沿图22的C2C2方向的剖面流程结构示意图，且分别与图25、图27、图29、图31、图33、图35、图37、图39、图41、图43和图45相对应；
图47是本发明第五实施例中的半导体衬底及其上的多晶硅栅极结构的立体结构示意图；
图48是沿图47的A3A3方向形成的P型鳍式场效应晶体管的剖面结构示意图；
图49是沿图47的C3C3方向形成的P型鳍式场效应晶体管的剖面结构示意图；
图50是本发明第九实施例中的半导体衬底及其上的多晶硅栅极结构的立体结构示意图；
图51是沿图50的A4A4方向形成的N型鳍式场效应晶体管的剖面结构示意图；
图52是沿图50的C4C4方向形成的N型鳍式场效应晶体管的剖面结构示意图。
具体实施方式
结合参考图1、图20和图21，PMOS功函数层为第一功函数材料层51与第二功函数材料层52的叠层。NMOS功函数层为第二功函数材料层52。其中第一功函数材料层51的材料为TiN，第二功函数材料层52的材料为TiAl。经过发现和分析，采用现有技术的方法形成的半导体结构的性能不佳的原因如下：
(1)PMOS功函数层中的第二功函数材料层52与第一功函数材料层51紧邻，PMOS功函数层中的第二功函数材料层52中的铝离子会不停的扩散至PMOS功函数层中的第一功函数材料层51中。另外，参考图21，NMOS功函数层与PMOS功函数层紧邻，NMOS功函数层中的铝离子也会不停的扩散至PMOS功函数层中的第一功函数材料层51中。这样，PMOS功函数层中的第一功函数材料层51中铝离子的含量会不断变化。第一功函数材料层51原有的性质被改变且不稳定。从而使后续形成的P型鳍式场效应晶体管的PMOS阈值电压值浮动，很难稳定至PMOS目标阈值电压值，进而使后续形成的半导体结构的总阈值电压值很难稳定至总目标阈值电压值。
(2)PMOS区域A上的第一铝栅极层19a中的铝离子也会不停的扩散至PMOS功函数层中的第一功函数材料层51，从而进一步使第一功函数材料层51中的铝离子的含量不稳定。进一步使后续形成的半导体结构的总阈值电压值稳定至总目标阈值电压值的难度增加。
(3)PMOS区域A上的第一铝栅极层19a中的铝离子也会不停的扩散至PMOS功函数层中的第二功函数材料层52，从而使PMOS功函数层中的第二功函数材料层52中的铝离子的含量不稳定。更进一步使后续形成的半导体结构的总阈值电压值稳定至总目标阈值电压值的难度增加。
(4)NMOS区域B上的第二铝栅极层19b中的铝离子也会不停的扩散至NMOS功函数层中的第二功函数材料层52，从而使第二功函数材料层52中的铝的含量不断变化。这样，就改变了第二功函数材料层52的性质，而且第二功函数材料层52的性质不稳定。后续形成的N型鳍式场效应晶体管的NMOS阈值电压值也会出现浮动。从而很难使后续形成的N型鳍式场效应晶体管的NMOS阈值电压值稳定至NMOS目标阈值电压值，进而很难使后续形成的半导体结构的总阈值电压值稳定至总目标阈值电压值。
具体会出现下列现象：当后续形成的半导体结构的阈值电压值被调至目标阈值电压值后，再一次扩散至PMOS功函数层中的铝离子使半导体结构中的P型鳍式场效应晶体管的PMOS阈值电压值出现较大浮动。再一次扩散至NMOS功函数层中的第二功函数材料层52中的铝离子使半导体结构中的N型鳍式场效应晶体管的NMOS阈值电压值也出现较大浮动。从而使原先调至总目标阈值电压值的半导体结构的总阈值电压值偏离总目标阈值电压值。因此，采用现有技术的方法形成的半导体结构的总阈值电压值很难稳定至总目标阈值电压值，性能不佳。
为了解决上述技术问题，本发明提供一种半导体结构的形成方法，采用本发明的方法能够减小后续形成的半导体结构的总阈值电压值的浮动次数，降低该半导体结构的总阈值电压值稳定至总目标阈值电压值的难度，以提高后续形成的半导体结构的性能。
为使本发明的上述目的和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
实施例一
本实施例提供一种半导体结构的形成方法，所述半导体结构为一个SRAM单元中的半导体结构。该半导体结构为栅极结构相连的P型鳍式场效应晶体管和N型鳍式场效应晶体管。
本实施例中，所述半导体结构的形成方法包括：
首先，结合参考图22至图24，提供半导体衬底，所述半导体衬底包括PMOS区域C和NMOS区域D，PMOS区域C和NMOS区域D紧邻。所述PMOS区域C具有第一鳍部21a，所述NMOS区域D具有第二鳍部21b。具体形成方法如下：
PMOS区域C的半导体衬底具有至少两个分立的凸起结构的硅衬底201a和位于凸起结构之间的绝缘层202a，绝缘层202a低于所述凸起结构。高于绝缘层202a的凸起结构为第一鳍部21a。
NMOS区域D的半导体衬底具有至少两个分立的凸起结构的硅衬底201b和位于凸起结构之间的绝缘层202b，绝缘层202b低于所述凸起结构。高于绝缘层202b的凸起结构为第二鳍部21b。
接着，继续参考图22至图24，形成横跨第一鳍部21a的第一多晶硅栅极结构22a，横跨第二鳍部21b的第二多晶硅栅极结构22b。第一多晶硅栅极结构22a包括第一栅氧层221a和位于第一栅氧层221a上的第一多晶硅栅极层222a。第二多晶硅栅极结构22b包括第二栅氧层221b和位于第二栅氧层221b之上的第二多晶硅栅极层222b。本实施例中，第一栅氧层和第二栅氧层的材料都为氧化硅。
接着，继续参考图25和图26，在PMOS区域C的第一多晶硅栅极结构22a的周围形成第一侧墙23a，在NMOS区域D的第二多晶硅栅极结构22b的周围形成第二侧墙23b。第一侧墙23a和第二侧墙23b都包括底部的氧化硅层和位于氧化硅层的氮化硅层。
接着，继续参考图25和图26，在第一侧墙23a两侧的第一鳍部21a内形成第一源极和第一漏极24a。具体形成方法如下：
以第一侧墙23a为掩膜，自上而下去除第一侧墙23a两侧的第一鳍部21a的部分高度，之后，在剩余的第一鳍部21a上原位掺杂生长第一应力层。本实施例中，第一应力层的材料为锗硅，掺杂在第一应力层的离子为第一源漏离子，具体为硼离子。这样，第一源极和第一漏极24a就形成了。
形成第一应力层后，在第一应力层上原位掺杂生长第一覆盖层25a。第一覆盖层25a用于形成后续工艺的第一金属硅化物层，以降低后续形成的第一源极接触插塞、第一漏极接触插塞与对应的第一源极和第一漏极之间的接触电阻。
本实施例中，第一覆盖层25a的材料为硅，掺杂在第一覆盖层25a的离子为第一肖特基势垒降低离子和硼离子。其中，第一肖特基势垒降低离子包括铝离子、镓离子、锗离子和铟离子中的至少一种。
形成第一覆盖层25a之后，在第一覆盖层25a上形成第一金属层(图未示)，之后，对第一覆盖层25a进行第一快速热退火处理，使第一金属层熔入第一覆盖层25a后，形成第一金属硅化物层。其中，第一金属硅化物层的厚度小于第一覆盖层25a的厚度。
之所以掺杂第一肖特基势垒降低离子的原因如下：
后续工艺步骤中，在形成第一金属硅化层25a的退火处理的过程中，掺入第一覆盖层25a的第一肖特基势垒降低离子会发生在第一金属硅化层的固溶度值小，在第一覆盖层25a的固溶度值大的现象。因此，形成第一金属硅化物层的过程中，大量的第一肖特基势垒降低离子会在第一金属硅化物层的底部边界析出。也就是说，会在第一金属硅化物层与第一覆盖层25a的界面析出，并且在第一金属硅化物层与第一覆盖层25a的界面形成电偶极子(dipole)层，该电偶极子层会产生一个和电子运动方向相同的电场，从而降低了第一覆盖层25a的载流子向金属跃迁的势垒宽度和高度至载流子可以直接向金属跃进，也就是说，降低了肖特基势垒宽度和肖特基势垒高度(Schottky Barrier Height，)，进而降低了后续形成的P型鳍式场效应晶体管的第一源极和第一漏极上的寄生电阻，提高了后续形成的P型鳍式场效应晶体管的性能。
之所以在第一覆盖层25a掺杂硼离子的原因如下：
硼离子的掺入可以使硼离子处于第一覆盖层25a晶格中的非替代位上，形成第一金属硅化物层的退火处理过程中，硼离子被激活，占据第一覆盖层25a的晶格。因为，第一覆盖层25a的接触电阻与掺入硼离子的浓度(ND，n-type doping concentration)成反比，所以在第一覆盖层25a中掺杂有硼离子，并且增大硼离子的掺杂浓度可以降低第一覆盖层25a的接触电阻。
其他实施例中，不在第一覆盖层中掺杂第一肖特基势垒降低离子也属于本发明的保护范围。
其他实施例中，不在第一覆盖层中掺杂硼离子也属于本发明的保护范围。
其他实施例中，以第一侧墙为掩膜，刻蚀第一侧墙两侧的第一鳍部，在第一侧墙两侧的第一鳍部内形成第一凹槽，之后，在第一凹槽内原位掺杂生长形成第一应力层，也属于本发明的保护范围。
在第二侧墙23b两侧的第二鳍部21b内形成第二源极和第二漏极24b。具体形成方法如下：
以第二侧墙23b为掩膜，自上而下去除第二侧墙23b两侧的第二鳍部21b的部分高度，之后，在剩余的第二鳍部21b上原位掺杂生长第二应力层。本实施例中，第二应力层的材料为碳化硅，掺杂在第二应力层的离子为第二源漏离子，具体为磷离子。这样，第二源极和第二漏极24b就形成了。
形成第二应力层后，在第二应力层上原位掺杂生长第二覆盖层25b。第二覆盖层25b用于形成后续工艺的第二金属硅化物层，以降低后续形成第二源极接触插塞、第二漏极接触插塞与对应的第二源极和第二漏极之间的接触电阻。
本实施例中，第二覆盖层25b的材料为硅，掺杂在第二覆盖层25b的离子为第二肖特基势垒降低离子和磷离子。其中，第二肖特基势垒降低离子包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种。
形成第二覆盖层25b之后，在第二覆盖层25b上形成第二金属层(图未示)，之后，对第二覆盖层25b进行第二快速热退火处理，使第二金属层熔入第二覆盖层25b后，形成第二金属硅化物层。其中，第二金属硅化物层的厚度小于第二覆盖层25b的厚度。
之所以掺杂第二肖特基势垒降低离子的原因如下：
后续工艺步骤中，在形成第二金属硅化层的退火处理的过程中，掺入第二覆盖层25b的第二肖特基势垒降低离子会发生在第二金属硅化层的固溶度值小，在第二覆盖层25b的固溶度值大的现象。因此，形成第二金属硅化物层的过程中，大量的第二肖特基势垒降低离子会在第二金属硅化物层的底部边界析出。也就是说，会在第二金属硅化物层与第二覆盖层25b的界面析出，并且在第二金属硅化物层与第二覆盖层25b的界面形成电偶极子(dipole)层，该电偶极子层会产生一个和电子运动方向相同的电场，从而降低了第二覆盖层25b的载流子向金属跃迁的势垒宽度和高度至载流子可以直接向金属跃进，也就是说，降低了肖特基势垒宽度和肖特基势垒高度(Schottky Barrier Height，)，进而降低了后续形成的N型鳍式场效应晶体管的第一源极和漏极上的寄生电阻，提高了后续形成的N型鳍式场效应晶体管的性能。
之所以在第二覆盖层25b掺杂磷离子的原因如下：
磷离子的掺入可以使磷离子处于第二覆盖层25b晶格中的非替代位上，形成第二金属硅化物层的退火处理过程中，磷离子被激活，占据第二覆盖层25b的晶格。因为，第二覆盖层25b的接触电阻与掺入磷离子的浓度(ND，n-type doping concentration)成反比，所以在第二覆盖层25b中掺杂有硼离子，并且增大磷离子的掺杂浓度可以降低第二覆盖层25b的接触电阻。
其他实施例中，不在第二覆盖层中掺杂第二肖特基势垒降低离子也属于本发明的保护范围。
其他实施例中，不在第二覆盖层中掺杂磷离子也属于本发明的保护范围。
其他实施例中，以第二侧墙为掩膜，刻蚀第二侧墙两侧的第二鳍部，在第二侧墙两侧的第二鳍部内形成第二凹槽，之后，在第二凹槽内原位掺杂生长形成第二应力层，也属于本发明的保护范围。
接着，参考图27和图28，在PMOS区域C的半导体衬底、第一金属硅化物层、第一多晶硅栅极结构22a和第一侧墙23a的顶部形成第一介质层26a，第一介质层26a与第一多晶硅栅极结构22a相平。第一介质层26a的材料为氧化硅、低k介质层或超低k介质层。所述低k材料的介电常数小于等于3，所述超低k材料的介电常数小于等于2.7。
在NMOS区域D的半导体衬底、第二金属硅化物层、第二多晶硅栅极结构22b和第二侧墙23b的顶部形成第二介质层26b，第二介质层26b与第二多晶硅栅极结构22b相平。第二介质层26b的材料为氧化硅、低k介质层或超低k介质层。所述低k材料的介电常数小于等于3，所述超低k材料的介电常数小于等于2.7。
本实施例中，第一介质层26a和第二介质层26b为相同材料，在同一个步骤中形成。其他实施例中，第一介质层26a和第二介质层26b也可以在不同的步骤中形成。
接着，参考图29和图30，去除第一多晶硅栅极结构22a，在第一介质层26a内形成第一栅极结构凹槽，第一栅极结构凹槽底部露出第一鳍部21a。去除第二多晶硅栅极结构22b，在第二介质层26b内形成第二栅极结构凹槽，第二栅极结构凹槽底部露出第二鳍部21b。
接着，参考图31和图32，在第一介质层26a、第一栅极结构凹槽的底部和侧壁形成第一叠层结构27a。所述第一叠层结构27a包括第一界面层(interface layer)(图未示)、位于第一界面层上的第一高k栅介质层(图未示)、位于第一高k栅介质层之上的第一保护层(图未示)。其中，第一界面层的作用为增加第一鳍部21a与第一高k栅介质层之间的结合力。第一界面层的材料为氧化硅。第一高k栅介质层的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO。第一保护层的作用为：防止反应腔室中的氧成分扩散至第一高k栅介质层，以影响第一高k栅介质层。另外，还可以防止声子散射(phono scattering)效应影响第一高k栅介质层的性能。第一保护层的材料为氮化钛。
在第二介质层26b、第二栅极结构凹槽的底部和侧壁形成第二叠层结构27b。所述第二叠层结构27b包括第二界面层(图未示)、位于第二界面层上的第二高k栅介质层(图未示)、位于第二高k栅介质层之上的第二保护层(图未示)、位于第二保护层之上的第二刻蚀停止层(图未示)。其中，第二刻蚀停止层为后续步骤中去除NMOS区域D中的第一功函数材料层的停止层，防止在去除NMOS区域D中的第一功函数材料层的过程中，损伤第二保护层及以下各层。第二刻蚀停止层的材料为氮化钽。第二界面层的作用为增加第二鳍部21b与第二高k栅介质层之间的结合力。第二界面层的材料为氧化硅。第二高k栅介质层的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO。第二保护层的作用为：防止反应腔室中的氧成分扩散至第二高k栅介质层，以影响第二高k栅介质层。另外，还可以防止声子散射(phonoscattering)效应影响第二高k栅介质层的性能。第二保护层的材料为氮化钛。
接着，参考图33和图34，在第一叠层结构27a上和第二叠层结构27b形成第一功函数材料层71。第一功函数材料层71的材料为TiN或TiSiN。其他实施例中，第一功函数材料层也可以为本领域技术人员所熟知的其他材料。形成第一功函数材料层71的方法为物理气相沉积(PVD)或化学气相沉积(CVD)。其中，化学气相沉积中的原子层沉积(ALD)可以得到更加均匀的第一功函数材料层71。
接着，参考图35和图36，在所述NMOS区域D的第一功函数材料层71上形成图案化的第一掩膜层81，所述图案化的第一掩膜层81露出所述PMOS区域C的第一功函数材料层71。
以所述图案化的第一掩膜层81为掩膜，对PMOS区域C的第一功函数材料层71进行第一离子注入。
之所以对PMOS区域C的第一功函数材料层71进行第一离子注入的原因如下：
后续工艺中，由于NMOS功函数层、PMOS功函数层中的第二功函数材料层中的铝、第一铝栅极层中的铝离子会不停的扩散至第一功函数材料层71中，使第一功函数材料层71中的铝离子的含量不断变化。对PMOS区域C的第一功函数材料层71进行第一离子注入，第一离子注入中的注入离子可以使第一功函数材料层的功函数值处于饱和区间，不会随第一功函数材料层中铝离子的含量变化而变化。这样，后续形成的P型鳍式场效应晶体管的PMOS阈值电压值调至PMOS目标阈值电压值后不会产生浮动，进而降低了该半导体结构的总阈值电压值稳定至总目标阈值电压值的难度，提高了后续形成的半导体结构的性能。
具体如下：本实施例中，第一离子注入的第一离子包括氟离子或铝离子中的至少一种。
本实施例中，第一离子注入的第一注入剂量为大于等于1E16atom/cm3且小于等于4E16atom/cm3，第一注入能量为大于等于0.5K且小于等于2K。如果第一离子注入的第一注入剂量太大、第一注入能量太大，引入过多的缺陷，严重影响第一功函数材料层的性能。如果第一离子注入的第一注入剂量太小、第一注入能量太小，后续形成的P型鳍式场效应晶体管的PMOS阈值电压值调至PMOS目标阈值电压值后，仍然会产生浮动。降低该半导体结构的总阈值电压值稳定至总目标阈值电压值的难度的效果不明显。
进一步的，本实施例中，当第一离子注入的第一注入剂量为大于等于1E16atom/cm3且小于等于2E16atom/cm3，第一注入能量为大于等于0.5K且小于等于1K时，后续形成的P型鳍式场效应晶体管的PMOS阈值电压值在大于等于0V且小于等于0.05V区间内调至相应的PMOS目标阈值电压值后不会产生浮动，也就是说，能够稳定至相应的PMOS目标阈值电压值。
本实施例中，当第一注入剂量为大于2E16atom/cm3且小于等于4E16atom/cm3，第一注入能量为大于等于1K且小于等于2K时，后续形成的P型鳍式场效应晶体管的PMOS阈值电压值在大于0.05V且小于等于0.1V区间内调至相应的PMOS目标阈值电压值后不会产生浮动，也就是说，也能够稳定至相应的PMOS目标阈值电压值。
因此，可以对第一离子注入进行更灵活的优化与调配，进而降低第一离子注入成本，减少第一离子注入对后续形成的半导体结构的损伤。
第一离子注入后，灰化去除第一图案化的掩膜层81。
接着，参考图37和图38，去除NMOS区域D中的第一功函数材料层71。具体过程如下：
在PMOS区域C上形成图案化的第二掩膜层82，图案化的第二掩膜层82露出NMOS区域D。之后，以图案化的第二掩膜层82为掩膜，去除NMOS区域D中的第一功函数材料层71。去除NMOS区域D中的第一功函数材料层71至第二刻蚀停止层(在第二叠层结构27b的最上层)上停止。
去除NMOS区域D中的第一功函数材料层71之后，将图案化的第二掩膜层82灰化去除。
接着，参考图39和图40，在NMOS区域D的第二叠层结构27b、PMOS区域C第一功函数材料层71上形成第二功函数材料层72。
第二功函数材料层72的材料为TiAl或TiCAl。其他实施例中，第二功函数材料层也可以为本领域技术人员所熟知的其他材料。形成第二功函数材料层72的方法为物理气相沉积(PVD)或化学气相沉积(CVD)。其中，化学气相沉积中的原子层沉积(ALD)可以得到更加均匀的第二功函数材料层72。
接着，参考图41和图42，对PMOS区域C和NMOS区域D的第二功函数材料层72进行第二离子注入。
之所以对PMOS区域C和NMOS区域D的第二功函数材料层72进行第二离子注入的原因如下：
后续工艺中，第二功函数材料层72的上面为第一金属栅极层和第二金属栅极层。其中，第一金属栅极层与第二金属栅极层的材料为铝。由于第一金属栅极层和第二金属栅极层中的铝会不停的扩散至第二功函数材料层72中，使第二功函数材料层72中的铝的含量不断变化。对PMOS区域C和NMOS区域D的第二功函数材料层72进行第二离子注入，第二离子注入中的注入离子可以使第二功函数材料层的功函数值处于饱和区间，不会随PMOS区域C和NMOS区域D的第二功函数材料层中铝的含量变化而变化。这样，进一步减少了后续形成的P型鳍式场效应晶体管的PMOS阈值电压值的浮动。同时，后续形成的N型鳍式场效应晶体管的NMOS阈值电压值调至NMOS目标阈值电压值后不会产生浮动。
另外，对于本实施例中，由于对PMOS区域C的第一功函数材料层已经经过第一离子注入，再对PMOS区域C的第二功函数材料层进行第二离子注入，这样，后续形成的PMOS功函数层不会随着PMOS功函数层中的铝的含量变化而变化。后续形成的P型鳍式场效应晶体管的PMOS阈值电压值调至PMOS目标阈值电压值后也不会产生浮动。
本实施例中，由于后续形成的N型鳍式场效应晶体管的NMOS阈值电压值调至NMOS目标阈值电压值后不会产生浮动。后续形成的P型鳍式场效应晶体管的PMOS阈值电压值调至PMOS目标阈值电压值后也不会产生浮动。此时，N型鳍式场效应晶体管的NMOS阈值电压值和P型鳍式场效应晶体管的PMOS阈值电压值最稳定。因此，对后续形成的半导体结构的总阈值电压值调至总目标阈值电压值的过程是最容易的。而且，后续形成的总目标阈值电压值也是最稳定的。
本实施例中，对PMOS区域C和NMOS区域D的第二功函数材料层72进行第二离子注入的过程具体如下：
第二离子注入的第二离子包括氮离子或铝离子中的至少一种。
本实施例中，第二离子注入的第二注入剂量为大于等于1E16atom/cm3且小于等于4E16atom/cm3，第二注入能量为大于等于0.4K且小于等于2.5K。如果第二离子注入的第二注入剂量太大、第二注入能量太大，引入过多的缺陷，严重影响第二功函数材料层的性能。如果第二离子注入的第二注入剂量太小、第二注入能量太小，后续形成的N型鳍式场效应晶体管的NMOS阈值电压值调至NMOS目标阈值电压值后，仍然会产生浮动。降低该半导体结构的总阈值电压值稳定至总目标阈值电压值的难度的效果不明显。
进一步的，本实施例中，当第二离子注入的第二注入剂量为大于等于1E16atom/cm3且小于等于2E16atom/cm3，第二注入能量为大于等于0.4K且小于等于1.5K时，后续形成的N型鳍式场效应晶体管的NMOS阈值电压值在大于等于0V且小于等于0.2V区间内调至相应的NMOS目标阈值电压值后不会产生浮动，稳定至相应的NMOS目标阈值电压值。
本实施例中，当第二注入剂量为大于2E16atom/cm3且小于等于4E16atom/cm3，第二注入能量为大于等于1.5K且小于等于2.5K时，后续形成的N型鳍式场效应晶体管的NMOS阈值电压值在大于0.2V且小于等于0.35V区间内调至相应的目标NMOS阈值电压值后不会产生浮动，也稳定至相应的NMOS目标阈值电压值。
其他实施例中，相对于PMOS区域中的第二功函数材料层，PMOS区域中的第一功函数材料层距离沟道较远，这样，不对PMOS区域中的第一功函数层进行第二注入，对后续形成的P型鳍式场效应晶体管的PMOS阈值电压值的影响略小，也属于本发明的保护范围，但是多了制作第三图案化的掩膜层的步骤。具体如下：
在所述PMOS区域的第一功函数材料层上形成第三图案化的掩膜层，所述第三图案化的掩膜层露出所述NMOS区域的第二功函数材料层。接着，以所述第三图案化的掩膜层为掩膜，只对NMOS区域D的第二功函数材料层进行第二离子注入。
接着，参考图43和图44，在PMOS区域C上的第二功函数材料层72上形成第一栅极材料层29a1。本实施例中，第一栅极材料层29a1的材料为铝。
在NMOS区域D上的第二功函数材料层72上形成第二栅极材料层29b1。本实施例中，第二栅极材料层29b1的材料为铝。
接着，参考图45和图46，去除高于第一介质层26a的第一叠层结构27a、第一功函数材料层71、第二功函数材料层72和第一栅极材料层29a1。剩余的第一栅极材料层29a1为第一栅极层29a，与剩余的第一功函数材料层71、第二功函数材料层72、剩余的第一叠层结构27a形成第一栅极结构。其中，剩余的第一功函数材料层71和剩余的第二功函数材料层72的叠层为PMOS功函数层。
接着，去除高于第二介质层26b的第二叠层结构27b、第二功函数材料层72和第二栅极材料层29b1。剩余的第二栅极材料层29b1为第二栅极层29b，与剩余的第二功函数材料层72、剩余的第二叠层结构27b形成第二栅极结构。其中，剩余的第二功函数材料层72为NMOS功函数层。
其他实施例中，对PMOS区域的第一功函数材料层进行第一离子注入、对PMOS区域的第二功函数材料层进行第二离子注入，不对NMOS区域的第二功函数材料层进行第二离子注入也属于本发明的保护范围。
其他实施例中，仅对PMOS区域的第一功函数材料层进行第一离子注入，不对PMOS区域的第二功函数层、不对NMOS区域的第二功函数材料层进行第二离子注入也属于本发明的保护范围。
其他实施例中，对PMOS区域的第二功函数材料层、对NMOS区域的第二功函数材料层进行第二离子注入也属于本发明的保护范围。
其他实施例中，仅对NMOS区域的第二功函数材料层进行第二离子注入，不对PMOS区域的第一功函数材料层进行第一离子注入、不对PMOS区域的第二功函数材料层进行第二离子注入也属于本发明的保护范围。
实施例二
本发明提供了一种半导体结构，参考图45和图46，包括：
半导体衬底，所述半导体衬底包括PMOS区域C和NMOS区域D，所述PMOS区域C和NMOS区域D紧邻。所述PMOS区域C具有第一鳍部，所述NMOS区域D具有第二鳍部；
位于所述PMOS区域C的半导体衬底上的第一介质层26a，所述第一介质层26a内具有第一栅极结构凹槽，所述第一栅极结构凹槽底部露出所述第一鳍部21a；
位于所述NMOS区域D的半导体衬底上的第二介质层26b，所述第二介质层26b内具有第二栅极结构凹槽，所述第二栅极结构凹槽底部露出所述第二鳍部21b；
位于所述第一栅极结构凹槽底部和侧壁的PMOS功函数层，所述PMOS功函数层横跨所述第一鳍部21a，并覆盖所述第一鳍部21a的顶部和侧壁；
位于所述第二栅极结构凹槽底部和侧壁的NMOS功函数层，所述NMOS功函数层横跨所述第二鳍部21b，并覆盖所述第二鳍部21b的顶部和侧壁；
位于所述PMOS功函数层上的第一栅极层29a；
位于所述NMOS功函数层上的第二栅极层29b；
所述PMOS功函数层包括第一功函数材料层71在下、第二功函数材料层72在上的叠层，所述NMOS功函数层包括第二功函数材料层72，所述第一功函数材料层71的材料为TiN或TiSiN，所述第二功函数材料层72的材料为TiAl或TiCAl。
本实施例中，所述PMOS功函数层中的第一功函数材料层71内掺杂有第一离子，所述PMOS功函数层中的第二功函数材料层72和所述NMOS功函数层中的第二功函数材料层72内掺杂有第二离子。
所述第一离子注入的第一离子包括氟离子或铝离子中的至少一种，所述第二离子注入的第二离子包括氮离子或铝离子中的至少一种。
所述第一离子注入的第一注入剂量为大于等于1E16atom/cm3小于等于2E16atom/cm3，第一注入能量为大于等于0.5KeV小于等于1KeV，或者，第一注入剂量为大于等于2E16atom/cm3小于等于4E16atom/cm3，第一注入能量为大于等于1KeV小于等于2KeV。
所述第二离子注入的第二注入剂量为大于等于1E16atom/cm3小于等于2E16atom/cm3，第二注入能量为大于等于0.4KeV小于等于1.5KeV，或者，第二注入剂量为大于等于2E16atom/cm3小于等于4E16atom/cm3，第二注入能量为大于等于1.5KeV小于等于2.5KeV。
进一步的，本实施例中，当第一离子注入的第一注入剂量为大于等于1E16atom/cm3且小于等于2E16atom/cm3，第一注入能量为大于等于0.5K且小于等于1K时，后续形成的P型鳍式场效应晶体管的PMOS阈值电压值在大于等于0V且小于等于0.05V区间内调至相应的PMOS目标阈值电压值后不会产生浮动，也就是说，能够稳定至相应的PMOS目标阈值电压值。
本实施例中，当第一注入剂量为大于2E16atom/cm3且小于等于4E16atom/cm3，第一注入能量为大于等于1K且小于等于2K时，后续形成的P型鳍式场效应晶体管的PMOS阈值电压值在大于0.05V且小于等于0.1V区间内调至相应的PMOS目标阈值电压值后不会产生浮动，也就是说，也能够稳定至相应的PMOS目标阈值电压值。
当第二离子注入的第二注入剂量为大于等于1E16atom/cm3且小于等于2E16atom/cm3，第二注入能量为大于等于0.4K且小于等于1.5K时，后续形成的N型鳍式场效应晶体管的NMOS阈值电压值在大于等于0V且小于等于0.2V区间内调至相应的NMOS目标阈值电压值后不会产生浮动，稳定至相应的NMOS目标阈值电压值。
本实施例中，当第二注入剂量为大于2E16atom/cm3且小于等于4E16atom/cm3，第二注入能量为大于等于1.5K且小于等于2.5K时，后续形成的N型鳍式场效应晶体管的NMOS阈值电压值在大于0.2V且小于等于0.35V区间内调至相应的目标NMOS阈值电压值后不会产生浮动，也稳定至相应的NMOS目标阈值电压值。
其他实施例中，所述PMOS功函数层中的第一功函数材料层内掺杂有第一离子，所述NMOS功函数层中的第二功函数材料层内掺杂有第二离子，也属于本发明的保护范围。
其他实施例中，所述PMOS功函数层中的第一功函数材料层内掺杂有第一离子，所述PMOS功函数层中的第二功函数材料层掺杂有第二离子，也属于本发明的保护范围。
其他实施例中，所述PMOS功函数层中的第一功函数材料层内掺杂有第一离子，也属于本发明的保护范围。
其他实施例中，所述PMOS功函数层中的第二功函数材料层、所述NMOS功函数层中的第二功函数材料层内掺杂有第二离子，也属于本发明的保护范围。
其他实施例中，所述NMOS功函数层中的第二功函数材料层内掺杂有第二离子，也属于本发明的保护范围。
具体请参考实施例一。
实施例三
本实施例提供一种半导体结构的形成方法，与实施例一的区别在于，本实施例中的半导体结构为栅极结构相连的P型平面晶体管和N型平面晶体管。
本实施例中的半导体衬底也包括PMOS区域和NMOS区域，所述PMOS区域没有第一鳍部，所述NMOS区域没有第二鳍部。
本实施例中的第一栅极结构凹槽的底部露出的不是第一鳍部，而是PMOS区域的半导体衬底。本实施例中的第二栅极结构凹槽的底部露出的不是第二鳍部，而是NMOS区域的半导体衬底。
这样，PMOS功函数层并不会横跨第一鳍部，NMOS功函数层也不会横跨第二鳍部。
具体请参考实施例一。
实施例四
本实施例提供一种半导体结构，与实施例二区别在于，本实施例中的半导体结构为栅极结构相邻的P型平面晶体管和N型平面晶体管。
本实施例中的半导体衬底也包括PMOS区域和NMOS区域，所述PMOS区域没有第一鳍部，所述NMOS区域没有第二鳍部。
本实施例中的第一栅极结构凹槽的底部露出的不是第一鳍部，而是PMOS区域的半导体衬底。本实施例中的第二栅极结构凹槽的底部露出的不是第二鳍部，而是NMOS区域的半导体衬底。
这样，PMOS功函数层并不会横跨第一鳍部，NMOS功函数层也不会横跨第二鳍部。
具体请参考实施例一至实施例三。
实施例五
参考图47至图49，本实施例提供一种P型鳍式场效应晶体管的形成方法，具体包括：
首先，提供半导体衬底，所述半导体衬底具有鳍部31；
接着，在所述半导体衬底上形成介质层36，所述介质层36内具有栅极结构凹槽，所述栅极结构凹槽的底部露出所述鳍部31。
接着，在介质层上、栅极凹槽的底部和侧壁形成叠层结构37，所述叠层结构37包括界面层(interface layer)(图未示)、位于界面层上的高k栅介质层(图未示)。
接着，在所述叠层结构37上形成第一功函数材料层33。第一功函数材料层33的材料为TiN或TiSiN。
形成第一功函数材料层33后，对第一功函数材料层33进行第一离子注入。所述第一离子注入的第一离子包括氟离子或铝离子中的至少一种。
接着，在第一离子注入后第一功函数材料层33上形成第二功函数材料层34。所述第二功函数材料层34的材料为TiAl或TiCAl。
本实施例中，第一离子注入的第一注入剂量为大于等于1E16atom/cm3且小于等于4E16atom/cm3，第一注入能量为大于等于0.5K且小于等于2K。如果第一离子注入的第一注入剂量太大、第一注入能量太大，引入过多的缺陷，严重影响第一功函数材料层的性质。如果第一离子注入的第一注入剂量太小、第一注入能量太小，后续形成的P型鳍式场效应晶体管的PMOS阈值电压值调至PMOS目标阈值电压值后，仍然会产生浮动。降低该半导体结构的总阈值电压值稳定至总目标阈值电压值的难度的效果不明显。
进一步的，本实施例中，当第一离子注入的第一注入剂量为大于等于1E16atom/cm3且小于等于2E16atom/cm3，第一注入能量为大于等于0.5K且小于等于1K时，后续形成的P型鳍式场效应晶体管的PMOS阈值电压值在大于等于0V且小于等于0.05V区间内调至相应的PMOS目标阈值电压值后不会产生浮动，能够稳定至相应的PMOS目标阈值电压值。
本实施例中，当第一注入剂量为大于2E16atom/cm3且小于等于4E16atom/cm3，第一注入能量为大于等于1K且小于等于2K时，后续形成的P型鳍式场效应晶体管的PMOS阈值电压值在大于0.05V且小于等于0.1V区间内调至相应的PMOS目标阈值电压值后不会产生浮动，也能够稳定至相应的PMOS目标阈值电压值。
形成第二功函数材料层后，对第二功函数材料层进行第二离子注入。所述第二离子注入的第二离子包括氮离子或铝离子中的至少一种。
本实施例中，第二离子注入的第二注入剂量为大于等于1E16atom/cm3且小于等于4E16atom/cm3，第二注入能量为大于等于0.4K且小于等于2.5K。如果第二离子注入的第二注入剂量太大、第二注入能量太大，引入过多的缺陷，严重影响第二功函数材料层的性质。如果第二离子注入的第二注入剂量太小、第二注入能量太小，后续形成的N型鳍式场效应晶体管的NMOS阈值电压值调至NMOS目标阈值电压值后，仍然会产生浮动。降低该半导体结构的总阈值电压值稳定至总目标阈值电压值的难度的效果不明显。
进一步的，本实施例中，当第二离子注入的第二注入剂量为大于等于1E16atom/cm3且小于等于2E16atom/cm3，第二注入能量为大于等于0.4K且小于等于1.5K时，后续形成的N型鳍式场效应晶体管的NMOS阈值电压值在大于等于0V且小于等于0.2V区间内调至相应的NMOS目标阈值电压值后不会产生浮动，能够稳定至相应的NMOS目标阈值电压值。
本实施例中，当第二注入剂量为大于2E16atom/cm3且小于等于4E16atom/cm3，第二注入能量为大于等于1.5K且小于等于2.5K时，后续形成的N型鳍式场效应晶体管的NMOS阈值电压值在大于0.2V且小于等于0.35V区间内调至相应的目标NMOS阈值电压值后不会产生浮动，也能够稳定至相应的NMOS目标阈值电压值。
接着，在第二离子注入后的第二功函数材料层34上形成栅极材料层。
去除高于介质层的叠层结构37、第一功函数材料层33、第二功函数材料层34和栅极材料层。剩余的栅极材料层为栅极层39，与剩余的第一功函数材料层33、第二功函数材料层34、剩余的叠层结构37形成栅极结构。其中，剩余的第一功函数材料层33和剩余的第二功函数材料层34的叠层为PMOS功函数层。
其他实施例中，只对第一功函数材料层进行第一离子注入，也属于本发明的保护范围。
具体请参考实施例一。
实施例六
参考图48和图49，本实施例提供一种P型鳍式场效应晶体管，包括：
半导体衬底，所述半导体具有鳍部31；
位于所述半导体衬底上的介质层36，所述介质层内36具有栅极结构凹槽，所述栅极结构凹槽的底部露出所述鳍部31；
位于所述栅极结构凹槽底部和侧壁的PMOS功函数层，所述PMOS功函数层横跨所述鳍部，并覆盖所述鳍部的顶部和侧壁；
位于所述PMOS功函数层上的栅极层39，
所述PMOS功函数层内掺杂有离子。
本实施例中，所述PMOS功函数层包括第一功函数材料层33在下、第二功函数材料层34在上的叠层。所述PMOS功函数层内掺杂有离子包括：第一功函数材料层33内掺杂有第一离子，所述第一离子包括氟离子或铝离子中的至少一种，所述第二功函数材料层34内掺杂有第二离子，所述第二离子包括氮离子或铝离子中的至少一种。
所述第一离子注入的第一注入剂量为大于等于1E16atom/cm3且小于等于2E16atom/cm3，第一注入能量为大于等于0.5KeV且小于等于1KeV，或者，第一注入剂量为大于等于2E16atom/cm3且小于等于4E16atom/cm3，第一注入能量为大于等于1KeV且小于等于2KeV。
所述第二离子注入的第二注入剂量为大于等于1E16atom/cm3且小于等于2E16atom/cm3，第二注入能量为大于等于0.4KeV小于等于1.5KeV，或者，第二注入剂量为大于等于2E16atom/cm3且小于等于4E16atom/cm3，第二注入能量为大于等于1.5KeV且小于等于2.5KeV。
其他实施例中，只对第一功函数材料层33中进行第一离子注入，不对第二功函数材料层33进行第二离子注入，也属于本发明的保护范围。
具体请参考实施例一、实施例二和实施例五。
实施例七
本实施例提供一种平面PMOS晶体管的形成方法，与实施例五的区别在于：
本实施例中的半导体衬底没有鳍部。
本实施例中的栅极结构凹槽的底部露出的不是鳍部，而是半导体衬底。这样，PMOS功函数层并不会横跨鳍部。
具体请参考实施例一、实施例三和实施例五。
实施例八
本实施例提供一种面PMOS晶体管，与实施例五的区别在于：
本实施例中的半导体衬底没有鳍部。
本实施例中的栅极结构凹槽的底部露出的不是鳍部，而是半导体衬底。这样，PMOS功函数层并不会横跨鳍部。
具体请参考实施例一、实施例二、实施例五、实施例六和实施例七。
实施例九
参考图50至图52，本实施例提供一种N型鳍式场效应晶体管的形成方法，具体包括：
首先，提供半导体衬底，所述半导体衬底具有鳍部41；
接着，在所述半导体衬底上形成介质层，所述介质层内具有栅极结构凹槽，所述栅极结构凹槽的底部露出所述鳍部41。
接着，在介质层上、栅极凹槽的底部和侧壁形成叠层结构47，所述叠层结构47包括界面层(interface layer)、位于界面层上的高k栅介质层。
接着，在所述叠层结构47上形成第二功函数材料层44。所述第二功函数材料层44的材料为TiAl或TiCAl。
形成第二功函数材料层44后，对第二功函数材料层44进行第二离子注入。所述第二离子注入的第二离子包括氮离子或铝离子中的至少一种。
本实施例中，第二离子注入的第二注入剂量为大于等于1E16atom/cm3且小于等于4E16atom/cm3，第二注入能量为大于等于0.4K且小于等于2.5K。如果第二离子注入的第二注入剂量太大、第二注入能量太大，引入过多的缺陷，会严重影响第二功函数材料层的性质。如果第二离子注入的第二注入剂量太小、第二注入能量太小，后续形成的N型鳍式场效应晶体管的NMOS阈值电压值调至NMOS目标阈值电压值后，仍然会产生浮动。降低该半导体结构的总阈值电压值稳定至总目标阈值电压值的难度的效果不明显。
进一步的，本实施例中，当第二离子注入的第二注入剂量为大于等于1E16atom/cm3且小于等于2E16atom/cm3，第二注入能量为大于等于0.4K且小于等于1.5K时，后续形成的N型鳍式场效应晶体管的NMOS阈值电压值在大于等于0V且小于等于0.2V区间内调至相应的NMOS目标阈值电压值后不会产生浮动，能够稳定至相应的NMOS目标阈值电压值。
本实施例中，当第二注入剂量为大于2E16atom/cm3且小于等于4E16atom/cm3，第二注入能量为大于等于1.5K且小于等于2.5K时，后续形成的N型鳍式场效应晶体管的NMOS阈值电压值在大于0.2V且小于等于0.35V区间内调至相应的目标NMOS阈值电压值后不会产生浮动，也能够稳定至相应的NMOS目标阈值电压值。
接着，在第二离子注入后的第二功函数材料层44上形成栅极材料层。
去除高于介质层的叠层结构47、第二功函数材料层44和栅极材料层。剩余的栅极材料层为栅极层49，与剩余的第二功函数材料层44、剩余的叠层结构形成栅极结构。其中，剩余的第二功函数材料层44为NMOS功函数层。
具体请参考实施例一。
实施例十
参考图51至图52，本实施例提供一种N型鳍式场效应晶体管，包括：
半导体衬底，所述半导体具有鳍部41；
位于所述半导体衬底上的介质层46，所述介质层46内具有栅极结构凹槽，所述栅极结构凹槽的底部露出所述鳍部41；
位于所述栅极结构凹槽底部和侧壁的NMOS功函数层，所述NMOS功函数层横跨所述鳍部，并覆盖所述鳍部41的顶部和侧壁；
位于所述NMOS功函数层上的栅极层49，
所述NMOS功函数层内掺杂有离子。
本实施例中，所述NMOS功函数层为第二功函数材料层44。所述第二功函数材料层44内掺杂有第二离子，所述第二离子包括氮离子或铝离子中的至少一种。
所述第二离子注入的第二注入剂量为大于等于1E16atom/cm3且小于等于2E16atom/cm3，第二注入能量为大于等于0.4KeV小于等于1.5KeV，或者，第二注入剂量为大于等于2E16atom/cm3且小于等于4E16atom/cm3，第二注入能量为大于等于1.5KeV且小于等于2.5KeV。
具体请参考实施例一和实施例九。
实施例十一
本实施例提供一种平面NMOS晶体管的形成方法，与实施例九的区别在于：
本实施例中的半导体衬底没有鳍部。
本实施例中的栅极结构凹槽的底部露出的不是鳍部，而是半导体衬底。这样，NMOS功函数层并不会横跨鳍部。
具体请参考实施例一和实施例九。
实施例十二
本实施例提供一种面NMOS晶体管，与实施例十的区别在于：
本实施例中的半导体衬底没有鳍部。
本实施例中的栅极结构凹槽的底部露出不是鳍部，而是半导体衬底。这样，NMOS功函数层并不会横跨鳍部。
具体请参考实施例一、实施例九、实施例十和实施例十一。
上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由应当以权利要求所限定的范围为准。
Claims (20)
1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成介质层，所述介质层内具有栅极结构凹槽；
在所述栅极结构凹槽底部和侧壁形成功函数层；
对所述功函数层进行离子注入，直至功函数层的功函数值处于饱和区间，此后功函数值不会随功函数层中金属离子的含量变化而变化；
在所述离子注入后的功函数层上形成栅极层。
2.如权利要求1所述的晶体管的形成方法，其特征在于，所述晶体管为PMOS，所述功函数层为PMOS功函数层，所述PMOS功函数层为第一功函数材料层在下、第二功函数材料层在上的叠层。
3.如权利要求2所述的晶体管的形成方法，其特征在于，所述离子注入包括：对所述第一功函数材料层进行第一离子注入，所述第一离子注入的第一注入离子包括氟离子或铝离子中的至少一种。
4.如权利要求3所述的晶体管的形成方法，其特征在于，所述离子注入包括：对所述第一功函数材料层进行第一离子注入，所述第一离子注入的第一离子包括氟离子或铝离子中的至少一种；
对所述第二功函数材料层进行第二离子注入，所述第二离子注入的第二离子包括氮离子或铝离子中的至少一种。
5.如权利要求4所述的晶体管的形成方法，其特征在于，所述第一离子注入的第一注入剂量为大于等于1E16atom/cm2且小于等于2E16atom/cm2，第一注入能量为大于等于0.5KeV小于等于1KeV，或者，第一注入剂量为大于等于2E16atom/cm2且小于等于4E16atom/cm2，第一注入能量为大于等于1KeV小于等于2KeV。
6.如权利要求1所述的晶体管的形成方法，其特征在于，所述晶体管为NMOS，所述功函数层为NMOS功函数层，所述NMOS功函数层为第二功函数材料层，
所述离子注入包括：对所述第二功函数材料层进行第二离子注入，所述第二离子注入的第二离子包括氮离子或铝离子中的至少一种。
7.如权利要求4或6所述的晶体管的形成方法，其特征在于，所述第二离子注入的第二注入剂量为大于等于1E16atom/cm2且小于等于2E16atom/cm2，第二注入能量为大于等于0.4KeV小于等于1.5KeV，或者，第二注入剂量为大于等于2E16atom/cm2且小于等于4E16atom/cm2，第二注入能量为大于等于1.5KeV小于等于2.5KeV。
8.如权利要求2所述的晶体管的形成方法，其特征在于，所述第一功函数材料层的材料为TiN或TiSiN，所述第二功函数材料层的材料为TiAl或TiCAl。
9.如权利要求1所述的晶体管的形成方法，其特征在于，所述半导体衬底具有鳍部；
所述栅极结构凹槽露出所述鳍部；
所述功函数层横跨所述鳍部，并覆盖所述鳍部的顶部和侧壁。
10.一种晶体管，包括：
半导体衬底；
位于所述半导体衬底上的介质层，所述介质层内具有栅极结构凹槽；
位于所述栅极结构凹槽底部和侧壁的功函数层；
位于所述功函数层上的栅极层；
其特征在于，所述功函数层内掺杂有离子，功函数层的功函数值处于饱和区间，功函数值不会随功函数层中金属离子的含量变化而变化。
11.如权利要求10所述的晶体管，其特征在于，所述晶体管为PMOS，所述功函数层为PMOS功函数层，所述PMOS功函数层为第一功函数材料层在下、第二功函数材料层在上的叠层。
12.如权利要求11所述的晶体管，其特征在于，所述第一功函数材料层内掺杂有第一离子，所述第一离子包括氟离子或铝离子中的至少一种。
13.如权利要求11所述的晶体管，其特征在于，所述第一功函数材料层内掺杂有第一离子，所述第一离子包括氟离子或铝离子中的至少一种；
所述第二功函数材料层内掺杂有第二离子，所述第二离子包括氮离子或铝离子中的至少一种。
14.如权利要求10所述的晶体管，其特征在于，所述半导体结构为NMOS，所述功函数层为NMOS功函数层，所述NMOS功函数层为第二功函数材料层，所述第二功函数材料层掺杂有第二离子，所述第二离子包括氮离子或铝离子中的至少一种。
15.如权利要求11所述的晶体管，其特征在于，所述第一功函数材料层的材料为TiN或TiSiN，所述第二功函数材料层的材料为TiAl或TiCAl。
16.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域；
在所述PMOS区域的半导体衬底上形成第一介质层，所述第一介质层内具有第一栅极结构凹槽；
在所述NMOS区域的半导体衬底上形成第二介质层，所述第二介质层内具有第二栅极结构凹槽；
在所述第一栅极结构凹槽的底部和侧壁形成PMOS功函数层；
在所述第二栅极结构凹槽的底部和侧壁形成NMOS功函数层；
对所述PMOS功函数层进行第一离子注入，直至PMOS功函数层的功函数值处于饱和区间，此后功函数值不会随PMOS功函数层中金属离子的含量变化而变化，或者对所述NMOS功函数层进行第二离子注入，直至NMOS功函数层的功函数值处于饱和区间，此后功函数值不会随NMOS功函数层中金属离子的含量变化而变化；
在所述第一离子注入后的PMOS功函数层上形成第一栅极层，在所述NMOS功函数层上形成第二栅极层，或者，
在所述PMOS功函数层上形成第一栅极层，在所述第二离子注入后的NMOS功函数层上形成第二栅极层。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述第一离子注入的第一离子包括氟离子或铝离子中的至少一种，所述第二离子注入的第二离子包括氮离子或铝离子中的至少一种。
18.如权利要求16所述的半导体结构的形成方法，其特征在于，所述PMOS功函数层包括第一功函数材料层在下、第二功函数材料层在上的叠层，所述NMOS功函数层包括第二功函数材料层，所述第一功函数材料层的材料为TiN或TiSiN，所述第二功函数材料层的材料为TiAl或TiCAl；
对所述PMOS功函数层进行第一离子注入为对所述第一功函数材料层进行第一离子注入。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述第一离子注入的步骤之后，对所述PMOS功函数材料层中的第二功函数材料层和NMOS功函数材料层中的第二功函数材料层中的至少一种进行第二离子注入。
20.一种半导体结构，包括：
半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域；
位于所述PMOS区域的半导体衬底上的第一介质层，所述第一介质层内具有第一栅极结构凹槽；
位于所述NMOS区域的半导体衬底上的第二介质层，所述第二介质层内具有第二栅极结构凹槽；
位于第一栅极结构凹槽底部和侧壁的PMOS功函数层，PMOS功函数层的功函数值处于饱和区间，功函数值不会随PMOS功函数层中金属离子的含量变化而变化；
位于第二栅极结构凹槽底部和侧壁的第二功函数层，第二功函数层的功函数值处于饱和区间，功函数值不会随第二功函数层中金属离子的含量变化而变化；
所述PMOS功函数层内具有第一离子或者所述第二功函数层内具有第二离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510051493.6A CN105990137B (zh) | 2015-01-30 | 2015-01-30 | 晶体管及其形成方法、半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510051493.6A CN105990137B (zh) | 2015-01-30 | 2015-01-30 | 晶体管及其形成方法、半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105990137A CN105990137A (zh) | 2016-10-05 |
| CN105990137B true CN105990137B (zh) | 2019-08-27 |
Family
ID=57037204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510051493.6A Active CN105990137B (zh) | 2015-01-30 | 2015-01-30 | 晶体管及其形成方法、半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105990137B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328529B (zh) * | 2015-06-30 | 2019-07-30 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
| CN109285769B (zh) * | 2017-07-20 | 2021-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109671673B (zh) * | 2017-10-13 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109980004B (zh) * | 2017-12-27 | 2022-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114823310A (zh) * | 2021-01-19 | 2022-07-29 | 长鑫存储技术有限公司 | 存储器件、半导体结构及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137456A (zh) * | 2011-12-02 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管金属栅极的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8227890B2 (en) * | 2009-12-18 | 2012-07-24 | United Microelectronics Corporation | Method of forming an electrical fuse and a metal gate transistor and the related electrical fuse |
| US8536038B2 (en) * | 2011-06-21 | 2013-09-17 | United Microelectronics Corp. | Manufacturing method for metal gate using ion implantation |
-
2015
- 2015-01-30 CN CN201510051493.6A patent/CN105990137B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137456A (zh) * | 2011-12-02 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管金属栅极的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105990137A (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9337057B2 (en) | Semiconductor device and method for fabricating the same | |
| US9793408B2 (en) | Fin field effect transistor (FinFET) | |
| US20180108745A1 (en) | Semiconductor structures and fabrication methods thereof | |
| US7446379B2 (en) | Transistor with dopant-bearing metal in source and drain | |
| US10056301B2 (en) | Transistor and fabrication method thereof | |
| CN105990137B (zh) | 晶体管及其形成方法、半导体结构及其形成方法 | |
| US9299702B2 (en) | Transistor structure and method with an epitaxial layer over multiple halo implants | |
| US6465831B1 (en) | MOSFET device and fabrication method thereof | |
| US20100102399A1 (en) | Methods of Forming Field Effect Transistors and Devices Formed Thereby | |
| US9991356B2 (en) | Integrated circuits devices with counter-doped conductive gates | |
| CN107919324B (zh) | 半导体器件的形成方法 | |
| US11818874B2 (en) | Method and device for finFET SRAM | |
| CN106328650B (zh) | 半导体结构及其形成方法 | |
| CN106486352B (zh) | 高k金属栅极结构、鳍式场效应晶体管及其制作方法 | |
| US8188531B2 (en) | Dual gate of semiconductor device capable of forming a layer doped in high concentration over a recessed portion of substrate for forming dual gate with recess channel structure and method for manufacturing the same | |
| US9922971B2 (en) | Integration of analog transistor | |
| JP3744438B2 (ja) | 半導体装置 | |
| CN109979942B (zh) | 静态随机存取存储器及其形成方法 | |
| US20200066862A1 (en) | Semiconductor device | |
| JP2008004593A (ja) | 半導体装置の製造方法 | |
| US6743685B1 (en) | Semiconductor device and method for lowering miller capacitance for high-speed microprocessors | |
| KR100853982B1 (ko) | 3차원 전계효과 트랜지스터 및 그 제조방법 | |
| US20130344690A1 (en) | Method of manufacturing semiconductor device | |
| KR100333356B1 (ko) | 반도체장치의 제조방법 | |
| US20070200151A1 (en) | Semiconductor device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |