CN109285769B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN109285769B
CN109285769B CN201710595667.4A CN201710595667A CN109285769B CN 109285769 B CN109285769 B CN 109285769B CN 201710595667 A CN201710595667 A CN 201710595667A CN 109285769 B CN109285769 B CN 109285769B
Authority
CN
China
Prior art keywords
layer
ions
region
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710595667.4A
Other languages
English (en)
Other versions
CN109285769A (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710595667.4A priority Critical patent/CN109285769B/zh
Publication of CN109285769A publication Critical patent/CN109285769A/zh
Application granted granted Critical
Publication of CN109285769B publication Critical patent/CN109285769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件及其形成方法，其中方法包括：提供基底，基底包括第一区；在基底第一区中形成第一掺杂区；在第一掺杂区表面形成第一覆盖层，第一覆盖层中掺杂有第一离子组，第一离子组包括第一导电离子和第一阻挡离子；采用第一金属硅化工艺使第一覆盖层形成具有第一离子组的第一金属硅化物层，第一阻挡离子在第一金属硅化物层中的固溶度小于在第一覆盖层中的固溶度。所述方法使半导体器件的性能提高。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构；位于栅极结构一侧半导体衬底内的源区；位于栅极结构另一侧半导体衬底内的漏区。
MOS晶体管的工作原理是：通过在栅极结构施加电压，调节栅极结构底部沟道的电流来产生开关信号。
然而，现有技术形成的MOS晶体管构成的半导体器件的性能较差。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，基底包括第一区；在基底第一区中形成第一掺杂区；在第一掺杂区表面形成第一覆盖层，第一覆盖层中掺杂有第一离子组，第一离子组包括第一导电离子和第一阻挡离子；采用第一金属硅化工艺使第一覆盖层形成具有第一离子组的第一金属硅化物层，第一阻挡离子在第一金属硅化物层中的固溶度小于在第一覆盖层中的固溶度。
可选的，所述第一金属硅化工艺包括：在所述第一覆盖层表面形成金属层；进行退火工艺，使金属层和第一覆盖层的材料反应而形成所述第一金属硅化物层。
可选的，进行退火工艺，使金属层和第一覆盖层表面材料反应而形成所述第一金属硅化物层，且使第一金属硅化物层底部未和金属层反应的部分第一覆盖层形成位于第一掺杂区表面的第一中间层；第一金属硅化物层位于第一中间层表面；进行退火工艺的过程中，第一覆盖层中的部分第一阻挡离子析出并扩散至第一掺杂区中；第一掺杂区中的第一阻挡离子阻挡第一金属硅化物层和第一中间层中的第一导电离子扩散至第一掺杂区中。
可选的，进行退火工艺，使金属层和金属层底部的第一覆盖层材料完全反应而形成所述第一金属硅化物层，第一金属硅化物层位于第一掺杂区表面；进行退火工艺的过程中，第一覆盖层中的部分第一阻挡离子析出并扩散至第一掺杂区中；第一掺杂区中的第一阻挡离子阻挡第一金属硅化物层中第一导电离子扩散至第一掺杂区中。
可选的，在进行所述第一金属硅化工艺之前，所述第一覆盖层中的第一导电离子的浓度为1E18atom/cm3～5E21atom/cm3，所述第一覆盖层中第一阻挡离子的浓度为1E17atom/cm3～1E21atom/cm3。
可选的，所述第一覆盖层的材料为掺杂有第一离子组的硅或锗硅。
可选的，所述第一阻挡离子为N离子、C离子或二者的结合。
可选的，当所述第一区用于形成P型晶体管时，所述第一阻挡离子为N离子；当所述第一区用于形成N型晶体管时，所述第一阻挡离子为C离子。
可选的，当所述第一区用于形成P型晶体管时，所述第一导电离子的导电类型为P型；当所述第一区用于形成N型晶体管时，所述第一导电离子的导电类型为N型。
可选的，形成所述第一覆盖层的方法包括：在第一掺杂区表面外延生长第一覆盖层；在外延生长第一覆盖层的过程中在第一覆盖层中原位掺杂第一离子组。
可选的，所述第一离子组还包括第一晶格异化离子，第一晶格异化离子在第一金属硅化物层中的固溶度小于在第一覆盖层中的固溶度。
可选的，所述第一晶格异化离子为Sb离子、Ga离子或二者的结合。
可选的，当所述第一区用于形成P型晶体管时，第一晶格异化离子为Sb离子；当所述第一区用于形成N型晶体管时，第一晶格异化离子为Ga离子。
可选的，在进行所述第一金属硅化工艺之前，第一覆盖层中的第一晶格异化离子的浓度为1E18atom/cm3～1E21atom/cm3。
可选的，还包括：在形成第一掺杂区之前，在所述基底第一区上形成第一栅极结构；形成第一掺杂区后，第一掺杂区位于第一栅极结构两侧的基底中。
可选的，所述基底还包括第二区；所述半导体器件的形成方法还包括：在形成第一覆盖层之后，且在进行第一金属硅化工艺之前，在基底第二区中形成第二掺杂区；在第二掺杂区表面形成第二覆盖层，第二覆盖层中掺杂有第二离子组，第二离子组包括第二导电离子和第二阻挡离子；采用第二金属硅化工艺使第二覆盖层形成具有第二离子组的第二金属硅化物层，第二阻挡离子在第二金属硅化物层中的固溶度小于在第二覆盖层中的固溶度。
可选的，所述第二离子组还包括第二晶格异化离子；第二晶格异化离子在第二金属硅化物层中的固溶度小于在第二覆盖层中的固溶度。
可选的，还包括：在形成第一覆盖层和第二覆盖层后，且在进行第一金属硅化工艺和第二金属硅化工艺之前，形成介质层，所述介质层覆盖第一覆盖层、第二覆盖层和基底；在所述介质层中形成贯穿介质层的第一通孔，第一通孔暴露出第一覆盖层表面；形成第一通孔后，进行第一金属硅化工艺；在所述介质层中形成贯穿介质层的第二通孔，第二通孔暴露出第二覆盖层表面；形成第二通孔后，进行第二金属硅化工艺。
可选的，所述基底包括半导体衬底和位于半导体衬底上的鳍部，所述鳍部包括位于半导体衬底第一区上的第一鳍部；当第一区用于形成P型晶体管时，所述第一鳍部的材料包括单晶Ge；当第一区用于形成N型晶体管时，所述第一鳍部的材料包括InGaAs。
本发明还提供一种采用上述任意一项方法所形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，第一覆盖层中掺杂有第一离子组，第一离子组包括第一导电离子，而第一金属硅化物层由第一覆盖层在第一金属硅化工艺下发生硅化反应而形成，因此第一金属硅化物层中具有第一导电离子，第一金属硅化物层的电阻较小。第一离子组还包括第一阻挡离子，且第一阻挡离子在第一金属硅化物层中的固溶度小于在第一覆盖层中的固溶度，因此，在第一金属硅化工艺的过程中，第一覆盖层中的部分第一阻挡离子会析出并扩散至第一掺杂区中。第一阻挡离子占据第一掺杂区表面材料的晶格间隙，第一掺杂区中的第一阻挡离子能够阻挡第一金属硅化物层中第一导电离子扩散至第一掺杂区中，降低第一金属硅化物层中第一导电离子的损失，从而提高了半导体器件的性能。
附图说明
图1至图10是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
一种半导体器件的形成的方法包括：提供基底，所述基底上具有栅极结构；在栅极结构两侧的基底中分别形成掺杂区；在掺杂区表面形成覆盖层，覆盖层中掺杂有导电离子；采用金属硅化工艺使覆盖层形成具有导电离子的金属硅化物层。
然而，上述方法形成的半导体器件的性能较差，经研究发现，原因在于：
覆盖层中掺杂有导电离子的作用包括：降低覆盖层的电阻。这样经过金属硅化工艺形成的金属硅化物层的电阻较小。
在半导体器件的整个工艺制程中，需要历经热处理。在热处理过程中，金属硅化物层中的导电离子在热处理的驱动下容易扩散至掺杂区中和金属硅化物层周围其它结构中，导致金属硅化物层中的导电离子有较大的损耗，难以有效的降低金属硅化物层的电阻。
在此基础上，本发明提供一种半导体器件的形成方法，在第一掺杂区表面形成第一覆盖层，第一覆盖层中掺杂有第一离子组，第一离子组包括第一导电离子和第一阻挡离子；采用第一金属硅化工艺使第一覆盖层形成具有第一离子组的第一金属硅化物层，第一阻挡离子在第一金属硅化物层中的固溶度小于在第一覆盖层中的固溶度。所述方法使半导体器件的性能提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图10是本发明一实施例中半导体器件形成过程的结构示意图。
参考图1，提供基底，基底包括第一区A。
本实施例中，以半导体器件为鳍式场效应晶体管作为示例。在其它实施例中，半导体器件为三极管或二极管。
本实施例中，基底包括半导体衬底200和位于半导体衬底200上的鳍部。在其它实施例中，基底为平面式的半导体衬底。
所述半导体衬底200可以是单晶硅、多晶硅或非晶硅。半导体衬底200也可以是硅、锗、锗化硅等半导体材料。本实施例中，半导体衬底200的材料为单晶硅。
所述鳍部通过图形化半导体衬底200而形成，或者，在半导体衬底上形成鳍部材料层，图形化鳍部材料层而形成鳍部。
所述鳍部的材料和半导体衬底200的材料相同。或者，鳍部的材料和半导体衬底200的材料不相同。
所述半导体衬底200包括第一区A，相应的，鳍部包括位于半导体衬底200第一区A上的第一鳍部211。所述半导体衬底200还包括第二区B，相应的，鳍部还包括位于半导体衬底200第二区B上的第二鳍部212。在其它实施例中，半导体衬底不包括第二区。
所述第一区A用于形成P型晶体管，第二区B用于形成N型晶体管；或者，第一区A用于形成N型晶体管，第二区B用于形成P型晶体管。
本实施例中，所述第一区A用于形成P型晶体管，相应的，所述第一鳍部211的材料为单晶锗，第一鳍部211的导电性能较好；第二区B用于形成N型晶体管，相应的，所述第二鳍部212的材料为InGaAs，第二鳍部212的导电性能较好。
本实施例中，所述半导体衬底200第一区A和第二区B上还具有隔离层203，隔离层203覆盖第一鳍部211的部分侧壁和第二鳍部212的部分侧壁。所述隔离层203的顶部表面低于第一鳍部211的顶部表面以及第二鳍部212的顶部表面。所述隔离层203的材料包括氧化硅。
本实施例中，所述基底第一区A上具有第一栅极结构221，所述基底第二区B上具有第二栅极结构222。第一栅极结构221包括位于基底第一区A上的第一栅介质层223和位于第一栅介质层223上的第一栅电极层224。第二栅极结构222包括位于基底第二区B上的第二栅介质层225和位于第二栅介质层225上的第二栅电极层226。
具体的，第一栅极结构221横跨第一鳍部211、覆盖第一鳍部211的部分顶部表面和部分侧壁表面。第二栅极结构222横跨第二鳍部212、覆盖第二鳍部212的部分顶部表面和部分侧壁表面。第一栅介质层223位于第一区A隔离层203部分表面、覆盖第一鳍部211的部分顶部表面和部分侧壁表面。第二栅介质层225位于第二区B隔离层203部分表面、覆盖第二鳍部212的部分顶部表面和部分侧壁表面。本实施例中，第一栅介质层223和第二栅介质层225的材料为氧化硅。在其它实施例中，第一栅介质层和第二栅介质层的材料为高K介质材料(K大于3.9)。第一栅电极层224和第二栅电极层226的材料为多晶硅。
本实施例中，第一栅极结构221的顶部表面还具有第一栅保护层231，所述第二栅极结构222的顶部表面具有第二栅保护层232。所述第一栅保护层231和第二栅保护层232的材料为SiN、SiCN、SiBN或SiON。
参考图2，在基底第一区A中形成第一掺杂区241。
本实施例中，第一掺杂区241分别位于第一栅极结构221两侧的基底中，具体的，第一掺杂区241分别位于第一栅极结构221两侧的第一鳍部211中。
本实施例中，当所述第一区A用于形成P型晶体管时，第一掺杂区241的材料为掺杂有第一导电离子的锗硅，第一导电离子的导电类型为P型，如硼离子；当所述第一区A用于形成N型晶体管时，第一掺杂区241的材料为掺杂有第一导电离子的硅，第一导电离子的导电类型为N型，如磷离子。
第一掺杂区241中的第一导电离子通过离子注入的方式掺杂至第一掺杂区241中；或者，第一掺杂区241中的第一导电离子通过原位掺杂的方式掺杂至第一掺杂区241中。
需要说明的是，本实施例中，在形成第一掺杂区241之前，还包括：在基底第一区A和第二区B上形成第一侧墙材料层251，具体的，第一侧墙材料层251位于第一区A隔离层203表面、第一鳍部211表面、第一栅极结构221和第一栅保护层231的侧壁、以及第一栅保护层231的顶部表面，第一侧墙材料层251还位于第二区B隔离层203表面、第二鳍部212表面、第二栅极结构222和第二栅保护层232的侧壁、以及第二栅保护层232的顶部表面；回刻蚀第一区A的第一侧墙材料层251直至暴露出第一栅保护层231和第一鳍部211的顶部表面、以及第一区A隔离层203的表面；之后，刻蚀位于第一栅极结构221以及第一栅极结构221侧壁第一侧墙材料层251的两侧的第一鳍部211，在第一栅极结构221以及第一栅极结构221侧壁第一侧墙材料层251的两侧的第一鳍部211中形成第一凹陷；以第二区B的第一侧墙材料层251、第一栅极结构221和第一栅保护层231侧壁的第一侧墙材料层251、第一鳍部211侧壁的第一侧墙材料层251、以及第一栅保护层231为掩膜，在第一凹陷中外延生长第一掺杂区241。
本实施例中，在刻蚀第一栅极结构221两侧的第一鳍部211的过程中，还刻蚀了第一鳍部211侧壁的第一侧墙材料层251。
在其它实施例中，当基底不包括第二区时，第一侧墙材料层不位于第二区隔离层表面、第二鳍部表面、第二栅极结构和第二栅保护层的侧壁、以及第二栅保护层的顶部表面。
参考图3，在第一掺杂区241表面形成第一覆盖层261，第一覆盖层261中掺杂有第一离子组，第一离子组包括第一导电离子和第一阻挡离子。
所述第一覆盖层261的材料为掺杂有第一离子组的硅或锗硅。
所述第一覆盖层261中第一导电离子的浓度大于第一掺杂区241中第一导电离子的浓度。
当第一掺杂区241的材料为掺杂有第一导电离子的锗硅，第一覆盖层261的材料为掺杂有第一离子组的锗硅时，第一覆盖层261的材料锗硅中锗离子摩尔数占据硅离子摩尔数的比例为第一比例，第一掺杂区241的材料锗硅中锗离子摩尔数占据硅离子摩尔数的比例为第二比例，第一比例小于第二比例，好处包括：在利于后续第一覆盖层261硅化反应的同时，使后续形成的第一金属硅化物层与第一掺杂区241之间的势垒较低。
形成所述第一覆盖层261的方法包括：在第一掺杂区241表面外延生长第一覆盖层261；在外延生长第一覆盖层261的过程中在第一覆盖层261中原位掺杂第一离子组。
所述第一阻挡离子为N离子、C离子或二者的结合。
后续在第一金属硅化工艺中，第一阻挡离子会从第一覆盖层261中析出并扩散至第一掺杂区241中，第一掺杂区241中的第一阻挡离子用于阻挡第一覆盖层261中第一导电离子扩散，第一阻挡离子的离子根据第一掺杂区241的晶格间隙而选择。由于锗硅的晶格间隙大于硅的晶格间隙，因此，当所述第一区A用于形成P型晶体管，第一掺杂区241的材料为掺杂有第一导电离子的锗硅时，选择第一阻挡离子的离子半径较大，当所述第一区A用于形成N型晶体管，第一掺杂区241的材料为掺杂有第一导电离子的硅时，选择第一阻挡离子的离子半径较小。在一个具体的实施例中，当所述第一区A用于形成P型晶体管时，所述第一阻挡离子为N离子；当所述第一区A用于形成N型晶体管时，所述第一阻挡离子为C离子。
当所述第一区用于形成P型晶体管时，所述第一导电离子的导电类型为P型；当所述第一区用于形成N型晶体管时，所述第一导电离子的导电类型为N型。
所述第一覆盖层261中第一导电离子的作用包括：降低第一覆盖层261的电阻。
所述第一覆盖层261的电阻降低，后续第一金属硅化物层的电阻降低，相应的，第一金属硅化物层和第一掺杂区241之间的势垒降低。
所述第一覆盖层261中的第一导电离子的浓度为1E18atom/cm3～5E21atom/cm3。
后续形成的第一金属硅化物层中的第一阻挡离子的固溶度小于第一覆盖层261中第一阻挡离子的固溶度，在后续进行相应的退火工艺的过程中，用于转化为第一金属硅化物层的第一覆盖层261中的第一阻挡离子从第一覆盖层261中析出。
所述第一覆盖层261中第一阻挡离子的浓度为1E17atom/cm3～1E21atom/cm3。选择此范围的意义包括：在第一覆盖层261中第一阻挡离子掺杂处于饱和状态，且降低工艺浪费。
本实施例中，所述第一离子组还包括第一晶格异化离子。在其它实施例中，第一离子组不包括第一晶格异化离子。
第一晶格异化离子的作用包括：后续从第一覆盖层261中析出的第一晶格异化离子扩散进入第一掺杂区241中，使第一掺杂区241表面材料的晶格发生畸变，部分第一晶格异化离子占据第一掺杂区241晶格中硅或锗的位置，而部分硅或锗进入第一掺杂区241晶格中的间隙位。这样能够进一步提高第一掺杂区241表面材料阻挡第一覆盖层261中第一导电离子扩散的能力。
第一晶格异化离子在后续第一金属硅化物层中的固溶度小于在第一覆盖层261中的固溶度。
所述第一晶格异化离子为Sb离子、Ga离子或二者的结合。
在一个实施例中，当所述第一区用于形成P型晶体管时，第一晶格异化离子为Sb离子；当所述第一区用于形成N型晶体管时，第一晶格异化离子为Ga离子。
所述第一覆盖层261中的第一晶格异化离子的浓度为1E18atom/cm3～1E21atom/cm3。
接着，采用第一金属硅化工艺使第一覆盖层261形成具有第一离子组的第一金属硅化物层，第一阻挡离子在第一金属硅化物层中的固溶度小于在第一覆盖层261中的固溶度。
本实施例中，还包括：在形成第一覆盖层261之后，且在进行第一金属硅化工艺之前，在基底第二区B中形成第二掺杂区；在第二掺杂区表面形成第二覆盖层，第二覆盖层中掺杂有第二离子组，第二离子组包括第二导电离子和第二阻挡离子。
参考图4，形成第一覆盖层261之后，在基底第二区B中形成第二掺杂区242；在第二掺杂区242表面形成第二覆盖层262，第二覆盖层262中掺杂有第二离子组，第二离子组包括第二导电离子和第二阻挡离子。
本实施例中，第二掺杂区242分别位于第二栅极结构222两侧的基底中，具体的，第二掺杂区242分别位于第二栅极结构222两侧的第二鳍部212中。
本实施例中，当所述第二区B用于形成P型晶体管时，第二掺杂区242的材料为掺杂有第二导电离子的锗硅，第二导电离子的导电类型为P型，如硼离子；当所述第二区B用于形成N型晶体管时，第二掺杂区242的材料为掺杂有第二导电离子的硅，第二导电离子的导电类型为N型，如磷离子。
第二掺杂区242中的第二导电离子通过离子注入的方式掺杂至第二掺杂区242中；或者，第二掺杂区242中的第二导电离子通过原位掺杂的方式掺杂至第二掺杂区242中。
需要说明的是，本实施例中，在形成第二掺杂区242之前，还包括：在基底第一区A和第二区B上形成第二侧墙材料层252，具体的，第二侧墙材料层252位于第一区A隔离层203表面、第一覆盖层261表面、第一区A的第一侧墙材料层251表面、第一栅保护层231的顶部表面，第二侧墙材料层252还位于第二区B第一栅保护层231的表面；回刻蚀第二区B的第一侧墙材料层251和第二侧墙材料层252直至暴露出第二栅保护层232和第二鳍部212的顶部表面、以及第二区B隔离层203表面；之后，刻蚀位于第二栅极结构222、以及第二栅极结构222侧壁的第一侧墙材料层251和第二侧墙材料层252的两侧的第二鳍部212，在第二栅极结构222、以及第二栅极结构222侧壁的第一侧墙材料层251和第二侧墙材料层252的两侧的第二鳍部212中形成第二凹陷；以第一区A的第二侧墙材料层252、第二栅极结构222侧壁的第一侧墙材料层251和第二侧墙材料层252、第二鳍部212侧壁的第一侧墙材料层251和第二侧墙材料层252、以及第二栅保护层232为掩膜，在第二凹陷中外延生长第二掺杂区242。
本实施例中，在刻蚀第二栅极结构222两侧的第二鳍部212的过程中，还刻蚀了第二鳍部212侧壁的第一侧墙材料层251和第二侧墙材料层252。
所述第二覆盖层262中第二导电离子的浓度大于第二掺杂区242中第二导电离子的浓度。
所述第二覆盖层262的材料为掺杂有第二离子组的硅或锗硅。
当第二掺杂区242的材料为掺杂有第二导电离子的锗硅，第二覆盖层262的材料为掺杂有第二离子组的锗硅时，第二覆盖层262的材料锗硅中锗离子的摩尔比例小于第二掺杂区242的材料锗硅中锗离子摩尔比例。好处包括：在利于后续第二覆盖层硅化反应的同时，使后续形成的第二金属硅化物层与第二掺杂区242之间的势垒较低。
形成所述第二覆盖层262的方法包括：在第二掺杂区242表面外延生长第二覆盖层262；在外延生长第二覆盖层262的过程中在第二覆盖层262中原位掺杂第二离子组。
所述第二阻挡离子为N离子、C离子或二者的结合。
在一个具体的实施例中，当所述第二区B用于形成P型晶体管时，所述第二阻挡离子为N离子；当所述第二区B用于形成N型晶体管时，所述第二阻挡离子为C离子。
当所述第二区用于形成P型晶体管时，所述第二导电离子的导电类型为P型；当所述第二区用于形成N型晶体管时，所述第二导电离子的导电类型为N型。
所述第二覆盖层262中第二导电离子的作用包括：降低第二覆盖层262的电阻。
所述第二覆盖层262的电阻降低，后续第二金属硅化物层的电阻降低，相应的，第二金属硅化物层和第二掺杂区242之间的势垒降低。
所述第二覆盖层262中的第二导电离子的浓度为1E18atom/cm3～5E21atom/cm3。
后续形成的第二金属硅化物层中的第二阻挡离子的固溶度小于第二覆盖层262中第二阻挡离子的固溶度，在进行后续相应的退火工艺的过程中，用于转化为第二金属硅化物层的第二覆盖层262中的第二阻挡离子从第二覆盖层262中析出。
所述第二覆盖层262中第二阻挡离子的浓度为1E17atom/cm3～1E21atom/cm3。选择此范围的意义包括：在第二覆盖层262中第二阻挡离子掺杂处于饱和状态，且降低工艺浪费。
本实施例中，所述第二离子组还包括第二晶格异化离子。在其它实施例中，第二离子组不包括第二晶格异化离子。
第二晶格异化离子的作用包括：后续从第二覆盖层262中析出的第二晶格异化离子扩散进入第二掺杂区242中，使第二掺杂区242表面材料的晶格发生畸变，部分第二晶格异化离子占据第二掺杂区242晶格中硅或锗的位置，而部分硅或锗进入第二掺杂区242晶格中的间隙位。这样能够进一步提高第二掺杂区242表面材料阻挡第二覆盖层262中第二导电离子扩散的能力。
第二晶格异化离子在后续第二金属硅化物层中的固溶度小于在第二覆盖层262中的固溶度。
所述第二晶格异化离子为Sb离子、Ga离子或二者的结合。
在一个实施例中，当所述第二区B用于形成P型晶体管时，第二晶格异化离子为Sb离子；当所述第二区B用于形成N型晶体管时，第二晶格异化离子为Ga离子。
所述第二覆盖层262中的第二晶格异化离子的浓度为1E18atom/cm3～1E21atom/cm3。
本实施例中，还包括：采用第二金属硅化工艺使第二覆盖层262形成具有第二离子组的第二金属硅化物层，第二阻挡离子在第二金属硅化物层中的固溶度小于在第二覆盖层262中的固溶度。
本实施例中，在形成第一覆盖层261和第二覆盖层262后，且在进行第一金属硅化工艺和第二金属硅化工艺之前，形成介质层，所述介质层覆盖第一覆盖层261、第二覆盖层262和基底；在所述介质层中形成贯穿介质层的第一通孔，第一通孔暴露出第一覆盖层261表面；形成第一通孔后，进行第一金属硅化工艺；在所述介质层中形成贯穿介质层的第二通孔，第二通孔暴露出第二覆盖层262表面；形成第二通孔后，进行第二金属硅化工艺。
本实施例中，第一掺杂区241、第一覆盖层261、第二掺杂区242和第二覆盖层262在同一工艺制程中形成，使得形成第一掺杂区241、第一覆盖层261的工艺和第二掺杂区242和第二覆盖层262的工艺相互兼容，集成了第一区A晶体管和第二区B的晶体管。
参考图5，形成第一覆盖层261和第二覆盖层262后，形成介质层270，所述介质层270覆盖第一覆盖层261、第二覆盖层262和基底。
所述介质层270包括第一层间介质层271和位于第一层间介质层271上的第二层间介质层272。所述介质层270的材料为氧化硅或低K(K小于3.9)介质材料。
具体的，形成第一层间介质层271，第一层间介质层271位于第一区A和第二区B上，在形成第一层间介质层271的过程中去除第一栅保护层231和第二栅保护层232，暴露出第一栅极结构221的顶部表面和第二栅极结构222的顶部表面；形成第一层间介质层271后，去除第一栅极结构221，在第一区A第一层间介质层271中形成第一栅开口，去除第二栅极结构222，在第二区B第一层间介质层271中形成第二栅开口；在第一栅开口中形成第一金属栅极结构281，在第二栅开口中形成第二金属栅极结构282；在第一金属栅极结构281、第二金属栅极结构282和第一层间介质层271上形成第二层间介质层272。
所述第一掺杂区241分别位于第一金属栅极结构281两侧的基底中，具体的，第一掺杂区241分别位于第一金属栅极结构281两侧的第一鳍部211中。所述第二掺杂区242分别位于第二金属栅极结构282两侧的基底中，具体的，第二掺杂区242分别位于第二金属栅极结构282两侧的第二鳍部212中。
参考图6，在所述介质层270中形成贯穿介质层270的第一通孔271，第一通孔271暴露出第一覆盖层261表面；在所述介质层270中形成贯穿介质层270的第二通孔272，第二通孔272暴露出第二覆盖层262表面。
需要说明的是，在形成第一通孔271的过程中，去除了第一覆盖层261表面的第二侧墙材料层252，暴露出第一覆盖层261。
本实施例中，还包括：在所述介质层270中形成贯穿介质层270的第三通孔273，第三通孔273暴露出第一金属栅极结构281的顶部表面；在所述介质层270中形成贯穿介质层270的第四通孔274，第四通孔274暴露出第二金属栅极结构282的顶部表面。
本实施例中，在形成第一通孔271的过程中，形成第二通孔272、第三通孔273和第四通孔274，简化了工艺。
形成第一通孔271后，进行第一金属硅化工艺；形成第二通孔272后，进行第二金属硅化工艺。
所述第一金属硅化工艺包括：在所述第一覆盖层261表面形成金属层；进行退火工艺，使金属层和第一覆盖层261的材料反应而形成第一金属硅化物层。
本实施例中，在进行第一金属硅化工艺的过程中，进行第二金属硅化工艺，简化了工艺。
参考图7，在所述第一覆盖层261表面形成金属层290。
所述金属层290位于第一通孔271的侧壁、第一覆盖层261表面以及介质层270上。本实施例中，金属层290还位于第二通孔272侧壁、第二覆盖层262表面。
本实施例中，金属层290还位于第三通孔273的侧壁和底部、以及第四通孔274的侧壁和底部。
所述金属层290的材料为金属，如Ti、Co或Ni。
形成金属层290的工艺为沉积工艺，如溅射工艺或化学气相沉积工艺。
本实施例中，在后续进行退火工艺之前，还包括：在金属层290的表面形成阻挡层291，所述阻挡层291的材料为氮化钛或氮化钽。
参考图8，进行退火工艺，使金属层290和第一覆盖层261的材料反应而形成具有第一离子组的第一金属硅化物层301。
本实施例中，进行退火工艺，使金属层290和金属层290底部的第一覆盖层261材料完全反应而形成具有第一离子组的第一金属硅化物层301，第一金属硅化物层301位于第一掺杂区241表面。进行退火工艺的过程中，第一覆盖层261中的部分第一阻挡离子析出并扩散至第一掺杂区241中。第一掺杂区241中的第一阻挡离子阻挡第一金属硅化物层301中第一导电离子扩散至第一掺杂区241中。
在其它实施例中，进行退火工艺，使金属层和第一覆盖层表面材料反应而形成具有第一离子组的第一金属硅化物层，且使第一金属硅化物层底部未和金属层反应的部分第一覆盖层形成位于第一掺杂区表面的第一中间层；第一金属硅化物层位于第一中间层表面；进行退火工艺的过程中，第一覆盖层中的部分第一阻挡离子析出并扩散至第一掺杂区中。第一掺杂区中的第一阻挡离子阻挡第一金属硅化物层和第一中间层中的第一导电离子扩散至第一掺杂区中。
由于第一阻挡离子在第一金属硅化物层301中的固溶度小于在第一覆盖层261中的固溶度，因此，在第一金属硅化工艺的过程中，第一覆盖层261中的部分第一阻挡离子会析出并扩散至第一掺杂区241中。第一阻挡离子占据第一掺杂区241表面材料的晶格间隙，第一掺杂区241中的第一阻挡离子能够阻挡第一金属硅化物层301中第一导电离子扩散至第一掺杂区241中，降低第一金属硅化物层301中第一导电离子的损失，从而提高了半导体器件的性能。
需要说明的是，本实施例中，进行退火工艺的过程中，第一覆盖层261中的部分第一阻挡离子析出并扩散至第一掺杂区241中的表面材料中，第一阻挡离子不会分布在整个第一掺杂区241中，第一阻挡离子对第一掺杂区241的导电性能的影响较小。
本实施例中，进行退火工艺，还使金属层290和第二覆盖层262的材料反应而形成具有第二离子组的第二金属硅化物层302。
本实施例中，进行退火工艺，使金属层290和金属层290底部的第二覆盖层262材料完全反应而形成具有第二离子组的第二金属硅化物层302，第二金属硅化物层302位于第二掺杂区242表面。进行退火工艺的过程中，第二覆盖层262中的部分第二阻挡离子析出并扩散至第二掺杂区242中。第二掺杂区242中的第二阻挡离子阻挡第二金属硅化物层302中第二导电离子扩散至第二掺杂区242中。
在其它实施例中，进行退火工艺，使金属层和第二覆盖层表面材料反应而形成具有第二离子组的第二金属硅化物层，且使第二金属硅化物层底部未和金属层反应的部分第二覆盖层形成位于第二掺杂区表面的第二中间层，第一金属硅化物层位于第二中间层表面；进行退火工艺的过程中，第二覆盖层中的部分第二阻挡离子析出并扩散至第二掺杂区中。第二掺杂区中的第二阻挡离子阻挡第二金属硅化物层和第二中间层中的第二导电离子扩散至第二掺杂区中。
需要说明的是，本实施例中，进行退火工艺的过程中，第二覆盖层中的部分第二阻挡离子析出并扩散至第二掺杂区中的表面材料中，第一阻挡离子不会分布在整个第二掺杂区中，第二阻挡离子对第二掺杂区的导电性能的影响较小。
需要说明的是，在其它实施例中，形成第一通孔后，进行第一金属硅化工艺；进行第一金属硅化工艺后，形成第二通孔；形成第二通孔后，进行第二金属硅化工艺。
本实施例中，在进行退火工艺之前形成阻挡层291，在进行退火工艺的过程中，阻挡层291保护金属层290，避免金属层290氧化。在其它实施例中，阻挡层291在进行退火工艺之后形成。在其它实施例中，不形成阻挡层。
参考图9，进行第一金属硅化工艺和第二金属硅化工艺后，在第一通孔271(参考图8)和第二通孔272(参考图8)中、以及介质层270上形成插塞材料层310。
所述插塞材料层310的材料为金属，如钨。
本实施例中，插塞材料层310位于阻挡层291表面。
形成插塞材料层310的工艺为沉积工艺，如化学气相沉积工艺。
本实施例中，还在第三通孔273(参考图8)的侧壁和底部、以及第四通孔274(参考图8)的侧壁和底部形成插塞材料层310。
参考图10，平坦化插塞材料层310、阻挡层291和金属层290直至暴露出介质层270的顶部表面，在第一通孔271中形成第一插塞311，在第二通孔272中形成第二插塞312，在第三通孔273中形成第三插塞313，在第四通孔274中形成第四插塞314。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，基底包括第一区；
在基底第一区中形成第一掺杂区；
在第一掺杂区表面形成第一覆盖层，第一覆盖层中掺杂有第一离子组，第一离子组包括第一导电离子和第一阻挡离子；
采用第一金属硅化工艺使第一覆盖层形成具有第一离子组的第一金属硅化物层，第一阻挡离子在第一金属硅化物层中的固溶度小于在第一覆盖层中的固溶度，在第一金属硅化工艺的过程中，第一覆盖层中的部分第一阻挡离子会析出并扩散至第一掺杂区中，第一阻挡离子占据第一掺杂区表面材料的晶格间隙，第一掺杂区中的第一阻挡离子能够阻挡第一金属硅化物层中第一导电离子扩散至第一掺杂区中；
所述第一阻挡离子为N离子或C离子；
当所述第一区用于形成P型晶体管时，所述第一阻挡离子为N离子；当所述第一区用于形成N型晶体管时，所述第一阻挡离子为C离子。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一金属硅化工艺包括：在所述第一覆盖层表面形成金属层；进行退火工艺，使金属层和第一覆盖层的材料反应而形成所述第一金属硅化物层。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，进行退火工艺，使金属层和第一覆盖层表面材料反应而形成所述第一金属硅化物层，且使第一金属硅化物层底部未和金属层反应的部分第一覆盖层形成位于第一掺杂区表面的第一中间层；第一金属硅化物层位于第一中间层表面；进行退火工艺的过程中，第一覆盖层中的部分第一阻挡离子析出并扩散至第一掺杂区中；第一掺杂区中的第一阻挡离子阻挡第一金属硅化物层和第一中间层中的第一导电离子扩散至第一掺杂区中。
4.根据权利要求2所述的半导体器件的形成方法，其特征在于，进行退火工艺，使金属层和金属层底部的第一覆盖层材料完全反应而形成所述第一金属硅化物层，第一金属硅化物层位于第一掺杂区表面；进行退火工艺的过程中，第一覆盖层中的部分第一阻挡离子析出并扩散至第一掺杂区中；第一掺杂区中的第一阻挡离子阻挡第一金属硅化物层中第一导电离子扩散至第一掺杂区中。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，在进行所述第一金属硅化工艺之前，所述第一覆盖层中的第一导电离子的浓度为1E18atom/cm3～5E21atom/cm3，所述第一覆盖层中第一阻挡离子的浓度为1E17atom/cm3～1E21atom/cm3。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一覆盖层的材料为掺杂有第一离子组的硅或锗硅。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，当所述第一区用于形成P型晶体管时，所述第一导电离子的导电类型为P型；当所述第一区用于形成N型晶体管时，所述第一导电离子的导电类型为N型。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一覆盖层的方法包括：在第一掺杂区表面外延生长第一覆盖层；在外延生长第一覆盖层的过程中在第一覆盖层中原位掺杂第一离子组。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一离子组还包括第一晶格异化离子，第一晶格异化离子在第一金属硅化物层中的固溶度小于在第一覆盖层中的固溶度。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述第一晶格异化离子为Sb离子、Ga离子或二者的结合。
11.根据权利要求10所述的半导体器件的形成方法，其特征在于，当所述第一区用于形成P型晶体管时，第一晶格异化离子为Sb离子；当所述第一区用于形成N型晶体管时，第一晶格异化离子为Ga离子。
12.根据权利要求9所述的半导体器件的形成方法，其特征在于，在进行所述第一金属硅化工艺之前，第一覆盖层中的第一晶格异化离子的浓度为1E18atom/cm3～1E21atom/cm3。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成第一掺杂区之前，在所述基底第一区上形成第一栅极结构；形成第一掺杂区后，第一掺杂区位于第一栅极结构两侧的基底中。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底还包括第二区；所述半导体器件的形成方法还包括：在形成第一覆盖层之后，且在进行第一金属硅化工艺之前，在基底第二区中形成第二掺杂区；在第二掺杂区表面形成第二覆盖层，第二覆盖层中掺杂有第二离子组，第二离子组包括第二导电离子和第二阻挡离子；采用第二金属硅化工艺使第二覆盖层形成具有第二离子组的第二金属硅化物层，第二阻挡离子在第二金属硅化物层中的固溶度小于在第二覆盖层中的固溶度。
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，所述第二离子组还包括第二晶格异化离子；第二晶格异化离子在第二金属硅化物层中的固溶度小于在第二覆盖层中的固溶度。
16.根据权利要求14所述的半导体器件的形成方法，其特征在于，还包括：在形成第一覆盖层和第二覆盖层后，且在进行第一金属硅化工艺和第二金属硅化工艺之前，形成介质层，所述介质层覆盖第一覆盖层、第二覆盖层和基底；在所述介质层中形成贯穿介质层的第一通孔，第一通孔暴露出第一覆盖层表面；形成第一通孔后，进行第一金属硅化工艺；在所述介质层中形成贯穿介质层的第二通孔，第二通孔暴露出第二覆盖层表面；形成第二通孔后，进行第二金属硅化工艺。
17.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底包括半导体衬底和位于半导体衬底上的鳍部，所述鳍部包括位于半导体衬底第一区上的第一鳍部；当第一区用于形成P型晶体管时，所述第一鳍部的材料包括单晶Ge；当第一区用于形成N型晶体管时，所述第一鳍部的材料包括InGaAs。
18.一种根据权利要求1至17任意一项方法形成的半导体器件。
CN201710595667.4A 2017-07-20 2017-07-20 半导体器件及其形成方法 Active CN109285769B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710595667.4A CN109285769B (zh) 2017-07-20 2017-07-20 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710595667.4A CN109285769B (zh) 2017-07-20 2017-07-20 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN109285769A CN109285769A (zh) 2019-01-29
CN109285769B true CN109285769B (zh) 2021-07-09

Family

ID=65184856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710595667.4A Active CN109285769B (zh) 2017-07-20 2017-07-20 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN109285769B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447400A (zh) * 2002-03-26 2003-10-08 联华电子股份有限公司 形成含钛黏着层的方法
CN105336660A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105990137A (zh) * 2015-01-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法、半导体结构及其形成方法
CN106409770A (zh) * 2015-07-31 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654340B1 (ko) * 2004-12-08 2006-12-08 삼성전자주식회사 카본이 포함된 금속 실리사이드 층을 갖는 반도체 소자 및그 제조 방법
JP5283824B2 (ja) * 2006-01-18 2013-09-04 東京応化工業株式会社 膜形成組成物
US8835263B2 (en) * 2007-02-21 2014-09-16 Texas Instruments Incorporated Formation of a selective carbon-doped epitaxial cap layer on selective epitaxial SiGe
CN103715090B (zh) * 2012-09-29 2018-05-01 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447400A (zh) * 2002-03-26 2003-10-08 联华电子股份有限公司 形成含钛黏着层的方法
CN105336660A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105990137A (zh) * 2015-01-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法、半导体结构及其形成方法
CN106409770A (zh) * 2015-07-31 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN109285769A (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
US10043878B2 (en) Vertical field-effect-transistors having multiple threshold voltages
US9117842B2 (en) Methods of forming contacts to source/drain regions of FinFET devices
CN103578954B (zh) 具有金属栅极的半导体集成电路
US6933577B2 (en) High performance FET with laterally thin extension
US7122435B2 (en) Methods, systems and structures for forming improved transistors
US7737468B2 (en) Semiconductor devices having recesses filled with semiconductor materials
US9196694B2 (en) Integrated circuits with dual silicide contacts and methods for fabricating same
US20090174002A1 (en) Mosfet having a high stress in the channel region
US20140273365A1 (en) Methods of forming contacts to source/drain regions of finfet devices by forming a region that includes a schottky barrier lowering material
US9711417B2 (en) Fin field effect transistor including a strained epitaxial semiconductor shell
US6902994B2 (en) Method for fabricating transistor having fully silicided gate
CN108695257B (zh) 半导体结构及其形成方法
US8900954B2 (en) Blanket short channel roll-up implant with non-angled long channel compensating implant through patterned opening
CN109087864B (zh) 半导体器件及其形成方法
US11688789B2 (en) Semiconductor device with reduced flicker noise
US6022771A (en) Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions
US9299616B1 (en) Integrated circuits with separate workfunction material layers and methods for fabricating the same
US5998273A (en) Fabrication of semiconductor device having shallow junctions
US20130168741A1 (en) Complementary junction field effect transistor device and its gate-last fabrication method
JP3998665B2 (ja) 半導体装置およびその製造方法
CN109216278B (zh) 半导体结构及其形成方法
US5998248A (en) Fabrication of semiconductor device having shallow junctions with tapered spacer in isolation region
US20060199343A1 (en) Method of forming MOS transistor having fully silicided metal gate electrode
CN109087862B (zh) 半导体器件及其形成方法
US20220278199A1 (en) Contact structure for semiconductor device and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant