TWI490949B - 具有金屬閘極之電晶體及其製作方法 - Google Patents

Description

具有金屬閘極之電晶體及其製作方法

本發明是關於一種製作電晶體的方法，尤指一種製作具有金屬閘極之電晶體的方法。

在半導體產業中，由於多晶矽材料具有抗熱性質，因此在製作典型金屬氧化物半導體(MOS)電晶體時通常會使用多晶矽材料來製作電晶體的閘極電極，使其源極與汲極區域得以在高溫下一起進行退火。其次，由於多晶矽能夠阻擋以離子佈植所摻雜之原子進入通道區域，因此在閘極圖案化之後能容易地再進行高溫形成自行對準的源極與汲極區域。

然而，多晶矽閘極仍有許多缺點。首先，與大多數金屬材料相比，多晶矽閘極是以高電阻值的半導體材料所形成。這造成多晶矽閘極是以比金屬導線為低的速率在操作。為了彌補高電阻與其相應之較低操作速率，多晶矽材料通常需要大量與昂貴的矽化金屬處理，使其操作速率可提升至可接受的範圍。

其次，多晶矽閘極容易產生空乏效應(depletion effect)。嚴格來說，目前多晶矽的摻雜濃度只能達到約2x20²⁰ /cm³ 到約3x10²⁰ /cm³ 的範圍。在閘極材料中的摻雜濃度需要至少達到5x10²¹ /cm³ 的條件下，由於摻雜濃度上的限制，當多晶矽閘極受到偏壓時，缺乏載子，使靠近多晶矽閘極與閘極介電層的介面上就容易產生空乏區。此空乏效應除了會使等效的閘極介電層厚度增加，又同時造成閘極電容值下降，進而導致元件驅動能力衰退等困境。

故目前便有新的閘極材料被研製生產，例如利用功函數(work function)金屬來取代傳統的多晶矽閘極。目前製作金屬閘極的方法通常是先在一基底上形成一主要由多晶矽材料所構成的虛置閘極，然後以乾蝕刻或濕蝕刻製程淘空虛置閘極中的多晶矽材料，接著再填入金屬材料以形成金屬閘極。

然而，習知於掏空虛置閘極中的多晶矽材料時通常會毀損到多晶矽材料下的閘極絕緣層，使後續製程中必需再進行一次熱氧化製程以形成另一個閘極絕緣層。此過程不但繁瑣耗時，且熱氧化製程中所使用的高溫又會同時影響基底中輕摻雜汲極或源極/汲極區域的摻質分佈。因此，如何改良目前製程上的瓶頸以解決上述問題即為現今一重要課題。

因此本發明之主要目的是提供一製作具有金屬閘極之電晶體的方法，以解決上述習知製程所遇到的問題。

本發明較佳實施例是揭露一種製作具有金屬閘極之電晶體的方法。首先提供一基底，該基底上定義有一電晶體區，然後形成一閘極絕緣層於基底上，並形成一堆疊薄膜並覆蓋閘極絕緣層，且堆疊薄膜至少包含一蝕刻停止層、一多晶矽層以及一硬遮罩。接著圖案化閘極絕緣層及堆疊薄膜，以於基底上形成一虛置閘極。隨後形成一介電層並覆蓋虛置閘極，並進行一平坦化製程，以去除部分介電層直至虛置閘極頂部。然後去除虛置閘極中之多晶矽層、去除虛置閘極中之蝕刻停止層以形成一開口以及填入一導電層於開口內以形成一閘極。

請參照第1圖至第5圖，第1圖至第5圖為本發明較佳實施例製作一具有金屬閘極之電晶體示意圖。如第1圖所示，首先提供一基底12，例如一矽基底或一絕緣層上覆矽(silicon-on-insulator；SOI)基底等，且在基底12上定義至少一電晶體區14。

然後形成一由氧化物、氮化物等之介電材料所構成的閘極絕緣層(圖未示)在基底12表面。依據本發明之一實施例，閘極絕緣層也可以由襯氧化層或具有高介電常數之介電材料層所構成，其中高介電常數之介電材料例如是矽酸鉿氧化合物(HfSiO)、矽酸鉿氮氧化合物(HfSiON)、氧化鉿(HfO)、氧化鑭(LaO)、鋁酸鑭(LaAlO)、氧化鋯(ZrO)、矽酸鋯氧化合物(ZrSiO)、鋯酸鉿(HfZrO)或其組合。

接著在閘極絕緣層上依序形成一由蝕刻停止層、多晶矽層以及硬遮罩所構成的堆疊薄膜(圖未示)。依據本發明之較佳實施例，蝕刻停止層較佳由一氮化矽層所構成，其厚度較佳低於100埃，多晶矽層較佳作為一虛置閘極層，且其厚度約1000埃(angstrom)。多晶矽層可由不具有任何摻質(undoped)的多晶矽材料或由具有N+摻質的多晶矽材料所構成，而硬遮罩可由二氧化矽(SiO₂ )、氮化矽或氮氧化矽(SiON)等材料所構成，此皆屬本發明所涵蓋的範圍。

接著形成一圖案化光阻層(圖未示)在硬遮罩上，並利用圖案化光阻層當作遮罩進行一圖案轉移製程，以單次蝕刻或逐次蝕刻步驟，去除部分的硬遮罩、多晶矽層、蝕刻停止層及閘極絕緣層，並剝除此圖案化光阻層，以於電晶體區14形成一由圖案化閘極絕緣層16、圖案化蝕刻停止層18、圖案化多晶矽層20及圖案化硬遮罩22所構成的虛置閘極24。

然後如第2圖所示，先進行第一階段的側壁子製程，例如沈積一由氧化矽或氧化矽/氮化矽所構成的介電層於虛置閘極24上，接著對沈積的介電層進行一回蝕刻製程，以於虛置閘極24側壁形成一第一側壁子26。

然後進行一淺摻雜製程，以形成所需的輕摻雜汲極。例如，可先覆蓋一圖案化光阻層(圖未示)在電晶體區14以外的區域，並利用該圖案化光阻層當作遮罩進行一離子佈植，將N型或P型摻質植入虛置閘極24兩側的基底12中，以形成一輕摻雜汲極28。

隨後進行第二階段的側壁子製程，例如先依序沈積一氧化矽層30與一氮化矽層32於基底12及虛置閘極24上，然後對沈積的氧化矽層30及氮化矽層32進行一回蝕刻製程，以於第一側壁子26周圍形成一第二側壁子34。

接著進行一重摻雜離子佈植製程，以形成所需的源極/汲極區域。如同上述形成輕摻雜汲極28的作法，可先覆蓋一圖案化光阻層(圖未示)在電晶體區14以外的區域，然後利用該圖案化光阻層當作遮罩進行一離子佈植製程，將N型或P型摻質植入第二側壁子34兩側的基底12中，並搭配熱製成擴散摻質以於第二側壁子34兩側的基底12中形成一源極/汲極區域36，接著去除上述的圖案化光阻層。

在上述形成源極/汲極區域之前或之後，本實施例可選擇性進行一矽基底回蝕製程並搭配一選擇性磊晶成長(selective epitaxial growth,SEG)製程，以於源極/汲極部分形成矽與其他材料的磊晶層。之後可進行一自行對準矽化金屬(self-aligned silicide,Salicide)製程，以於源極/汲極區域36上形成矽化金屬層(圖未示)。由於自行對準矽化金屬製程及選擇性磊晶成長製程均屬本領域中常見技術，在此不另加贅述。另外需注意的是，雖然本實施例較佳依序形成第一側壁子、輕摻雜汲極、第二側壁子及源極/汲極區域，但不侷限於此，本發明又可依據製程上的需求任意調整上述形成側壁子及掺雜區的順序，此均屬本發明所涵蓋的範圍。

接著形成一主要由氧化物所構成的層間介電層(interlayer dielectric)38並覆蓋整個虛置閘極24。此層間介電層38可包含氮化物、氧化物、碳化物、低介電係數材料中之一或多者。

如第3圖所示，進行一化學機械研磨(chemical mechanical polishing,CMP)製程或一乾蝕刻製程，去除部分的層間介電層38、部分第一側壁子26、部分第二側壁子34以及硬遮罩22，並使多晶矽層20頂部約略切齊於層間介電層38表面而受到裸露。

如第4圖所示，進行一選擇性之乾蝕刻或濕蝕刻製程，例如利用氨水(ammonium hydroxide,NH₄ OH)或氫氧化四甲銨(Tetramethylammonium Hydroxide,TMAH)等蝕刻溶液來掏空虛置閘極24中的多晶矽層20並停止於蝕刻停止層18上。然後再進行一濕蝕刻製程，利用磷酸來去除由氮化矽所構成的蝕刻停止層18，以於虛置閘極24中形成一開口40並曝露出底下的閘極絕緣層16。

值得注意的是，由於本發明較佳在閘極絕緣層16及多晶矽層20之間形成一由氮化矽所構成的蝕刻停止層18，因此後續在掏空多晶矽層20的時候可將此蝕刻停止層18作為一保護閘極絕緣層16的阻擋層，使去除多晶矽層20的電漿或蝕刻溶劑不至侵蝕到底下的閘極絕緣層16。

另外需注意的是，由於部份第二側壁子34是由氮化矽所構成，本實施例以濕蝕刻去除蝕刻停止層18的時候較佳同時去除部份第二側壁子34中的氮化矽層32，如第4圖中所示。

其次，由於蝕刻停止層18較佳由氮化矽所構成，本發明較佳在製作第一側壁子26的時候選用與蝕刻停止層18具有不同蝕刻選擇比的材料，例如上述實施例所揭露的氧化矽作為第一側壁子26。如此以濕蝕刻製程去除氮化矽蝕刻停止層18的時候便不致同時侵蝕到緊貼於蝕刻停止層18側壁的第一側壁子26。

然後如第5圖所示，形成一高介電常數介電層42於開口40內並覆蓋閘極絕緣層16、第一側壁子26、第二側壁子34及層間介電層38。在本較佳實施例中，高介電常數介電層42是選自矽酸鉿氧化合物(HfSiO)、矽酸鉿氮氧化合物(HfSiON)、氧化鉿(HfO)、氧化鑭(LaO)、鋁酸鑭(LaAlO)、氧化鋯(ZrO)、矽酸鋯氧化合物(ZrSiO)、鋯酸鉿(HfZrO)，或其組合。

接著可依據電晶體的特性選擇性沈積一金屬層(圖未示)於高介電常數介電層42表面。例如，若所製作的電晶體為NMOS電晶體，可沈積一N型金屬層於高介電常數介電層42表面，其中N型金屬層較佳選自氮化鈦(TiN)、碳化鉭(TaC)、氮化鉭(TaN)、氮化矽鉭(TaSiN)及鋁等所構成的群組。若所製作的電晶體為PMOS電晶體，可沈積一P型金屬層於高介電常數介電層42表面，其中P型金屬層較佳選自由氮化鈦(TiN)、鎢(W)、氮化鎢(WN)、鉑(Pt)、鎳(Ni)、釕(Ru)、碳氮化鉭(TaCN)或碳氮氧化鉭(TaCNO)所構成的群組。

隨後填入一由低電阻材料所構成的導電層44在高介電常數介電層42上並填滿開口40。在本實施例中，導電層44可選自鋁、鎢、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等低電阻材料或其組合。最後進行另一化學機械研磨製程，去除第一側壁子26、第二側壁子34及層間介電層38上部分的導電層44及高介電常數介電層42，以於電晶體區14形成一具有金屬閘極的電晶體。

綜上所述，相較於習知金屬閘極電晶體製程，本發明較佳在閘極絕緣層及虛置多晶矽層之間形成一由氮化矽所構成的蝕刻停止層，如此後續在掏空多晶矽層的時候便可將此蝕刻停止層作為一保護閘極絕緣層的阻擋層，使去除多晶矽層的電漿或蝕刻溶劑不至侵蝕到底下的閘極絕緣層。由於閘極絕緣層在掏空多晶矽層的過程中受到保護且不至消耗殆盡，本發明便不需再進行一次熱氧化製程以形成另一個閘極絕緣層，不但降低製程時間又節省成本。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

12．．．基底

14．．．電晶體區

16．．．閘極絕緣層

18．．．蝕刻停止層

20．．．多晶矽層

22．．．硬遮罩

24．．．虛置閘極

26．．．第一側壁子

28．．．輕摻雜汲極

30．．．氧化矽層

32．．．氮化矽層

34．．．第二側壁子

36．．．源極/汲極區域

38．．．層間介電層

40．．．開口

42．．．高介電常數介電層

44．．．導電層

第1圖至第5圖為本發明較佳實施例製作一具有金屬閘極電晶體之示意圖。

12．．．基底

14．．．電晶體區

16．．．閘極絕緣層

26．．．第一側壁子

28．．．輕摻雜汲極

30．．．氧化矽層

32．．．氮化矽層

34．．．第二側壁子

36．．．源極/汲極區域

38．．．層間介電層

42．．．高介電常數介電層

44．．．導電層

Claims (15)

1. 一種製作具有金屬閘極之電晶體的方法，包含有下列步驟：提供一基底，該基底上定義有一電晶體區；形成一閘極絕緣層於該基底上；形成一堆疊薄膜並覆蓋該閘極絕緣層，該堆疊薄膜至少包含一蝕刻停止層、一多晶矽層以及一硬遮罩；圖案化該閘極絕緣層及該堆疊薄膜，以於該基底上形成一虛置閘極；形成一介電層並覆蓋該虛置閘極；進行一平坦化製程，以去除部分該介電層直至該虛置閘極頂部；去除該虛置閘極中之該多晶矽層；去除該虛置閘極中之該蝕刻停止層以形成一開口；填入一導電層於該開口內以形成一閘極。
2. 如申請專利範圍第1項所述之方法，其中該蝕刻停止層包含一氮化矽層。
3. 如申請專利範圍第1項所述之方法，其中該蝕刻停止層之厚度是低於100埃。
4. 如申請專利範圍第1項所述之方法，其中該閘極絕緣層包含氧化矽。
5. 如申請專利範圍第1項所述之方法，其中形成該介電層之前另包含形成一第一側壁子於該虛置閘極之側壁，且該第一側壁子與該蝕刻停止層具有不同蝕刻選擇比。
6. 如申請專利範圍第5項所述之方法，其中該第一側壁子包含氧化矽。
7. 如申請專利範圍第5項所述之方法，另包含形成一輕摻雜汲極於該第一側壁子兩側之該基底中。
8. 如申請專利範圍第7項所述之方法，其中形成該輕摻雜汲極後另包含形成一第二側壁子於該第一側壁子之側壁。
9. 如申請專利範圍第8項所述之方法，另包含形成一源極/汲極區域於該第二側壁子兩側之該基底中。
10. 如申請專利範圍第8項所述之方法，其中該第二側壁子包含氧化矽及氮化矽。
11. 如申請專利範圍第1項所述之方法，另包含進行一濕蝕刻製程以去除該蝕刻停止層。
12. 如申請專利範圍第11項所述之方法，另包含利用磷酸來進行該濕蝕刻製程。
13. 如申請專利範圍第1項所述之方法，其中該導電層係選自鋁、鎢、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)或其組合。
14. 如申請專利範圍第1項所述之方法，其中形成該導電層之前另包含形成一高介電常數介電層於該開口內。
15. 如申請專利範圍第14項所述之方法，其中該高介電常數介電層包含矽酸鉿氧化合物(HfSiO)、矽酸鉿氮氧化合物(HfSiON)、氧化鉿(HfO)、氧化鑭(LaO)、鋁酸鑭(LaAlO)、氧化鋯(ZrO)、矽酸鋯氧化合物(ZrSiO)、鋯酸鉿(HfZrO)，或其組合。