TWI464786B - 形成金屬閘極結構之方法與形成金屬閘極電晶體之方法 - Google Patents

Description

形成金屬閘極結構之方法與形成金屬閘極電晶體之方法

本發明是有關於一種形成金屬閘極結構之方法與形成金屬閘極電晶體之方法，且特別是有關於一種形成金氧半導體電晶體之金屬閘極結構之方法。

在半導體產業中，由於多晶矽材料具有抗熱性質，因此在製作傳統金屬氧化物半導體(MOS)電晶體時通常會使用多晶矽材料來作為電晶體的閘極電極，使其源極與汲極區域得以在高溫下一起進行退火。其次，由於多晶矽能夠阻擋以離子佈植所摻雜之原子進入通道區域，因此在閘極圖案化之後能容易地形成自行對準的源極與汲極區域。

然而，隨著半導體元件的尺寸持續微縮，傳統MOS電晶體的結構開始面臨到新的考驗。首先，與大多數金屬材料相比，多晶矽閘極是以較高電阻值的半導體材料所形成，因此多晶矽閘極所提供的操作速率會比金屬閘極為低。此外，多晶矽閘極容易產生空乏效應(depletion effect)。由於摻雜濃度上的限制，當多晶矽閘極受到偏壓時，缺乏載子，使靠近多晶矽閘極與閘極介電層的介面上就容易產生空乏區。此空乏效應除了會使等效的閘極介電層厚度增加，又同時造成閘極電容值下降，進而導致元件驅動能力衰退等困境。故目前便有新的閘極材料被研製生產，例如利用功函數(work function)金屬來取代傳統的多晶矽閘極。

其次，隨著半導體元件的尺寸持續微縮，傳統MOS電晶體的閘極介電層厚度也隨之漸薄。然而，微薄的二氧化矽層或氮氧化矽層容易導致電子的穿遂效應(tunneling effect)，因而產生漏電流過大的物理限制。為了有效延展邏輯元件的世代演進，MOS電晶體的閘極介電層開始採用高介電常數(以下簡稱為High-K)材料，以降低物理極限厚度，並且在相同的等效氧化厚度(equivalent oxide thickness，以下簡稱為EOT)下，有效降低漏電流，並達成等效電容以控制通道開關等優點。

功函數金屬閘極一方面需要與N型金屬氧化物半導體(N-type metal oxide semiconductor,NMOS)電晶體搭配，另一方面則需與P型金屬氧化物半導體(P-type metal oxide semiconductor,PMOS)電晶體搭配，因此使得相關元件的整合技術以及製程控制更形複雜，且各材料的厚度與成分控制要求亦更形嚴苛。在這個嚴苛的製程環境下，如何製作良好之功函數金屬閘極，以提升MOS電晶體之運作效果，仍為現今一重要課題。

有鑑於此，本發明提供一種形成金屬閘極結構之方法與形成金屬閘極電晶體之方法，使得去除圖案化光阻的製程不會損傷到閘極堆疊結構與閘極介電層，進而避免於閘極介電層處形成鳥嘴狀結構。

根據本發明之較佳實施例，本發明提供一種形成金屬閘極結構之方法。首先，提供基底。之後，於基底上形成堆疊之閘極介電層、功函數金屬層與多晶矽層。接著，於多晶矽層上形成硬遮罩與圖案化光阻，再去除圖案化光阻。於去除圖案化光阻之後，利用硬遮罩作為蝕刻遮罩而去除部分之多晶矽層與部分之功函數金屬層，以形成閘極堆疊結構。

根據本發明之較佳實施例，本發明另提供一種形成金屬閘極電晶體之方法。首先，提供基底。之後，於基底上形成堆疊之閘極介電層、功函數金屬層與多晶矽層。接著，於多晶矽層上形成硬遮罩與圖案化光阻，再去除圖案化光阻。於去除圖案化光阻之後，利用硬遮罩作為蝕刻遮罩而去除部分之多晶矽層與部分之功函數金屬層，以形成閘極堆疊結構。然後，利用硬遮罩作為蝕刻遮罩而去除部分之閘極介電層。其後於閘極堆疊結構之相對兩側之基底中各形成源極/汲極區域。

由於本發明於形成閘極堆疊結構之前已先行去除圖案化光阻，因此去除圖案化光阻的製程不會損傷到後續之閘極堆疊結構，尤其不會影響到閘極堆疊結構的側壁，避免於閘極介電層處形成鳥嘴狀結構，進而使得所形成之電晶體具有良好之電性。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

下文依本發明形成金屬閘極結構之方法與形成金屬閘極電晶體之方法，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍，而方法流程步驟描述非用以限制其執行之順序，任何由方法步驟重新組合之執行流程，所產生具有均等功效的方法，皆為本發明所涵蓋的範圍。其中圖式僅以說明為目的，並未依照原尺寸作圖。圖式中相同的元件或部位沿用相同的符號來表示。

請參照圖1至圖8，圖1至圖8為本發明第一較佳實施例形成金屬閘極電晶體之方法示意圖，且其中圖1至圖5亦可顯示出本發明形成金屬閘極結構之方法示意圖。如圖1所示，首先提供一基底112，例如一矽基底、一含矽基底、或一絕緣層上覆矽(silicon-on-insulator,SOI)基底等。在基底112上可定義至少一第一電晶體區域114與至少一第二電晶體區域116。第一電晶體區域114與第二電晶體區域116可用來形成NMOS電晶體、PMOS電晶體與/或互補式金屬氧化物半導體(complementary metal oxide semiconductor,CMOS)電晶體等之電路元件，例如本實施例之第一電晶體區域114與第二電晶體區域116中可分別用以製作一NMOS電晶體與一PMOS電晶體。接著利用區域氧化法(local oxidation,LOCOS)或淺溝隔離(shallow trench isolation,STI)等製程，於第一電晶體區域114與第二電晶體區域116之基底112中製作出複數個隔離結構118，例如場氧化層(field oxide layer)或淺溝隔離結構，來環繞並隔離第一電晶體區域114與第二電晶體區域116之電路元件。

接著於第一電晶體區域114與第二電晶體區域116之基底112表面形成一閘極介電層122，例如在本實施例中，閘極介電層122之製作可包含先利用一高溫熱氧化(thermal oxidation)或化學氣相沉積(chemical vapor deposition,CVD)等製程，於第一電晶體區域114與第二電晶體區域116之基底112上形成一層氧化層122a，例如可包含二氧化矽材料，之後再於第一電晶體區域114與第二電晶體區域116之氧化層122a上形成一層高介電係數材料層(high-k material layer)122b，例如可包含矽酸鉿氧化合物(HfSiO)、矽酸鉿氮氧化合物(HfSiON)、氧化鉿(HfO)、氧化鑭(LaO)、鋁酸鑭(LaAlO)、氧化鋯(ZrO)、矽酸鋯氧化合物(ZrSiO)、鋯酸鉿(HfZrO)等高介電常數介電層或其組合。於其他實施例中，閘極介電層122亦可僅包含單層結構或三層以上之結構，且可能包含任何種類之介電材料。此外，本發明亦可視製程需要於第一電晶體區域114與第二電晶體區域116之閘極介電層122上分別形成一選擇性之遮蓋層(capping layer)124與125，可用以避免高介電係數材料層122b與後續之功函數金屬層產生反應及/或調整閘極整體的功函數值，但不限於此。於其他實施例中，第一電晶體區域114與/或第二電晶體區域116之閘極介電層122上亦可不需形成遮蓋層。於另一其他實施例中，第一電晶體區域114與第二電晶體區域116之閘極介電層122上的遮蓋層為相同材料。

其後可進行一製程，例如進行CVD製程、物理氣相沉積(physical vapor deposition,PVD)製程、原子層沉積(atomic layer deposition,ALD)製程、濺鍍(sputtering)製程或電漿增強式化學氣相沉積(plasma enhanced chemical vapor deposition,PECVD)製程等，以於閘極介電層122上形成一個功函數金屬層126，接下來，可於功函數金屬層126上形成一多晶矽層128以及一複合遮罩層108。其中功函數金屬層126可包括N型功函數金屬與P型功函數金屬中的其中一者，且功函數金屬層126可為單層結構亦可為多層結構。

針對功函數金屬層126之材料選擇，功函數金屬層126可以包含電阻值低於100微歐姆公分(μohm-cm)的材料，例如純金屬、金屬合金、金屬氧化物、金屬氮化物、金屬氮氧化物、金屬矽化物、金屬碳化物或其它金屬化合物。於製作CMOS電晶體元件等具有NMOS電晶體與PMOS電晶體之狀況下，金屬閘極之費米能位(fermi level)較佳是接近矽的中間能階(mid-gap)，以便於調整NMOS電晶體與PMOS電晶體的臨界電壓(Vth)，使NMOS電晶體與PMOS電晶體的臨界電壓能相匹配。此外，本發明之金屬閘極材料較佳是具備良好熱穩定性、阻擋性與附著性，使閘極材料本身不易滲入基板或介電層中造成污染，不易讓雜質穿透擴散，且不易剝落。例如，功函數金屬層126較佳可包括氮化鈦(TiN)、氮化鉭(TaN)、碳化鉭(TaC)或氮化鎢(WN)。於其他實施例中，NMOS電晶體與PMOS電晶體中亦可包含不同的功函數金屬層。此外，為了更符合不同類型電晶體之所需功函數數值或其他所需特性，本發明亦可對功函數金屬層進行佈植、表面處理、改變製程條件，或是增減功函數金屬層之材料層數目。

複合遮罩層108可包含二氧化矽(SiO2)、氮化矽(SiN)、碳化矽(SiC)、氮氧化矽(SiON)或其組合。於本實施例中，形成複合遮罩層108之步驟較佳可包括：於多晶矽層128上形成第一遮罩層104；以及於第一遮罩層104上形成第二遮罩層106。尤其當後續製程中包含選擇性磊晶成長(selective epitaxial growth,SEG)製程時，第一遮罩層104與第二遮罩層106較佳可分別包括氮化層與氧化層，但不限於此。此外，為使後續蝕刻閘極之步驟可以形成良好的閘極結構，複合遮罩層108之厚度本質上較佳可介於100埃至1000埃之間，但實際厚度可視情況進行調整。

接著如圖2所示，於複合遮罩層108上形成圖案化光阻102。此處之圖案化光阻102可以為單層或多層結構，尤其當半導體之精密度日漸提升，多層結構之光阻製程可以提供更小的關鍵尺寸。例如，本發明之圖案化光阻102實際上可包括一般光阻層如I-line photoresist、含矽材料層如APF、底抗反射層(BARC)、頂抗反射層與短波長光阻層如DUV photoresist之任何組合的複合層結構，其中短波長光阻層例如可包括波長193nm所用的光阻。

之後如圖3所示，利用圖案化光阻102作為蝕刻遮罩，利用單次蝕刻或逐次蝕刻步驟對複合遮罩層108進行圖案化，而去除部分之第二遮罩層106與部分之第一遮罩層104，形成複合硬遮罩108a。複合硬遮罩108a可包含第一硬遮罩104a與第二硬遮罩106a。接著，可以選擇性地對第一硬遮罩104a進行一修整(trim)製程，使關鍵尺寸(critical dimension)的控制可以更為精確，但不限於此。於其他實施例中，本發明亦可對第二硬遮罩106a進行修整製程、對第一硬遮罩104a與第二硬遮罩106a進行修整製程，或不進行修整製程。

隨後如圖4所示，形成複合硬遮罩108a之後即可去除圖案化光阻102，例如進行灰化製程利用氧化方式剝除圖案化光阻102。由於此時尚未形成閘極結構，因此去除圖案化光阻102的製程不會損傷到後續之閘極堆疊結構，尤其不會影響到閘極堆疊結構的側壁，可避免於閘極介電層122處形成鳥嘴狀結構。

再者如圖5所示，利用複合硬遮罩108a作為蝕刻遮罩，對多晶矽層128、功函數金屬層126以及閘極介電層122進行單次蝕刻或逐次蝕刻步驟，以於第一電晶體區域114與第二電晶體區域116中分別形成NMOS電晶體與PMOS電晶體所需之閘極堆疊結構，並暴露出基底112。以本實施例為例，可先利用複合硬遮罩108a作為蝕刻遮罩，對多晶矽層128與功函數金屬層126進行一等向性或非等向性之乾蝕刻製程，以於第一電晶體區域114與第二電晶體區域116分別形成本發明之金屬閘極堆疊結構，之後可繼續利用複合硬遮罩108a作為蝕刻遮罩而進行一濕蝕刻製程，以去除部分之閘極介電層122。於形成閘極堆疊結構之步驟中，前述乾蝕刻製程可能會同時薄化複合硬遮罩108a，例如前述乾蝕刻製程可能會一併去除第二遮硬罩106a，而留下第一硬遮罩104a，但不限於此。於其他實施例中，形成閘極堆疊結構之步驟可以包括去除第一硬遮罩104a與第二硬遮罩106a，也可以同時留下第一硬遮罩104a與第二硬遮罩106a。

接著如圖6所示，本實施例可於各閘極堆疊結構之側壁形成襯墊層(offset spacer)132與側壁子134，選擇性地在第一電晶體區域114與第二電晶體區域116分別形成輕摻雜區域136a與136b，並可於第二電晶體區域116中定義磊晶位置。定義磊晶位置之步驟包括於基底112與閘極堆疊結構上全面形成一覆蓋層138，覆蓋於閘極堆疊結構之側壁與上表面，用以定義閘極堆疊結構與後續形成之磊晶區域的距離，然後選擇性地於第一電晶體區域114中形成另一遮罩層140，例如為圖案化光阻，用以保護第一電晶體區域114。覆蓋層138較佳是與第一硬遮罩104a具有相同或相似材料，或是具有適合與第一硬遮罩104a一併被移除的材料，例如覆蓋層138與第一硬遮罩104a可均具有氮化物，但不限於此。覆蓋層138之厚度可根據實際產品與製程需求而調整，例如當側壁子134約為60微米，而閘極堆疊結構與磊晶區域的所需距離約為120至140微米時，覆蓋層138約可具有120微米左右之厚度。

其後如圖7所示，對第二電晶體區域116進行一非等向蝕刻製程，非等向蝕刻製程可以先去除位於基底112與閘極堆疊結構上表面之覆蓋層138，暴露出位於閘極堆疊結構之兩側的基底112，並進一步向下蝕刻，以於閘極堆疊結構之相對兩側之基底112中各形成一溝槽。在本發明之另一實施例中，於非等向蝕刻形成溝槽後可再進行一等向性蝕刻以往通道方向側向蝕刻(圖未示)。隨後，可去除位於第一電晶體區域114之遮罩層140。

接下來如圖8所示，進行一磊晶製程，於第二電晶體區域116之各溝槽中形成一磊晶區域，例如為矽鍺材料，作為第二電晶體之源極/汲極區域142，但不限於此。矽鍺磊晶區域的高度可高於基底112的表面(圖未示)或與其同高，而矽鍺磊晶區域的形狀可為類多角形如類六角形(圖未示)。其後，選擇性地利用一熱磷酸溶液進行蝕刻製程，以一併去除殘餘之覆蓋層138與第一硬遮罩104a。據此，本發明之製程方法易於與磊晶製程相整合，不需額外的製程步驟來去除複合硬遮罩108a。此外，本實施例更可包括於第一電晶體區域114中形成NMOS電晶體的源極/汲極區域144，並且進行自對準金屬矽化物(salicide)製程，以於源極/汲極區域142、源極/汲極區域144上並選擇性地於多晶矽層128上形成金屬矽化物146，以於第一電晶體區域114與第二電晶體區域116分別形成本發明之金屬閘極電晶體150與160。在本發明的另一實施例中，並不以熱磷酸移除殘餘之覆蓋層138與第一硬遮罩104a，且金屬矽化物146並未形成於多晶矽層128上。

需注意的是，前述流程步驟之描述順序非用以限制其執行之順序，亦即各流程步驟之執行順序可以視實際需要而調整。例如，本發明亦可先佈植源極/汲極區域144，再磊晶形成源極/汲極區域142。於其他實施例中，亦可於磊晶形成源極/汲極區域142之後，進一步形成另一側壁子(圖未示)，再佈植源極/汲極區域144。前述之各側壁子之數目與位置均可視情況進行調整，不須侷限於此。

據此，由於本發明於形成閘極堆疊結構之前已先行去除圖案化光阻，因此去除圖案化光阻的製程不會損傷到後續之閘極堆疊結構。此外，蝕刻出閘極堆疊結構之後，殘餘的氮化物第一硬遮罩104a可以於後續之SEG製程中被一併去除，因此具有製程簡易之優點。採用複合硬遮罩108a之原因之一在於，為了形成良好的閘極形狀，閘極蝕刻製程需具有相當的蝕刻時間，所以閘極蝕刻製程會消耗許多的硬遮罩；但若硬遮罩厚度過厚，較不易精確修整硬遮罩的圖案，反而可能導致修整硬遮罩的步驟耗時許久，或是導致關鍵尺寸因此不佳。因此，採用複合硬遮罩108a有助於縮減製程時間與有效控制關鍵尺寸。

於本發明之其他實施例中，前述之第一遮罩層104與第二遮罩層106亦可具有相同材質，亦即前述複合硬遮罩108a可由單層結構所取代。請參照圖9，圖9為本發明第二較佳實施例形成金屬閘極電晶體之方法示意圖。如圖9所示，第二較佳實施例與第一較佳實施例之主要不同之處在於，第二較佳實施例之利用單層之硬遮罩208取代第一較佳實施例之複合硬遮罩108a，其中硬遮罩208可以包含氮化物。如此一來，於形成閘極堆疊結構之步驟中，前述乾蝕刻製程例如可同時消耗部分之硬遮罩208，而留下薄化之硬遮罩208，而殘留之硬遮罩208則可於SEG製程中與覆蓋層138一併利用熱磷酸溶液去除，但不限於此。

前述實施例均以具有SEG製程之金屬閘極電晶體為例進行說明，具有磊晶區域之金屬閘極電晶體適合應用於高功率元件，但本發明不限於此。於其他實施例中，本發明亦可整合於不具SEG製程之金屬閘極電晶體中，可適合應用於較低功率之電路元件。請參照圖10至圖12，圖10至圖12為本發明第三較佳實施例形成金屬閘極電晶體之方法示意圖。如圖10所示，第三較佳實施例與第一較佳實施例之主要不同之處在於，第三較佳實施例之第一硬遮罩306a與第二硬遮罩304a較佳是分別包括氧化層與氮化層，形成複合硬遮罩308a。

如圖11所示，於形成閘極堆疊結構之步驟中，前述乾蝕刻製程例如可一併形成金屬閘極堆疊結構且去除氮化物第二硬遮罩304a，而留下氧化物第一硬遮罩306a，但不限於此。

如圖12所示，其後可利用稀釋氫氟酸溶液去除殘留之氧化物第一硬遮罩306a，於各閘極堆疊結構之側壁形成襯墊層132與側壁子134，選擇性地在第一電晶體區域114與第二電晶體區域116分別形成輕摻雜區域136a與136b，形成第二側壁子，選擇性地在第一電晶體區域114與第二電晶體區域116分別形成源極/汲極區域144與148，並且進行自對準金屬矽化物製程，以於源極/汲極區域144、源極/汲極區域148上及選擇性地於多晶矽層128上形成金屬矽化物146，以於第一電晶體區域114與第二電晶體區域116分別形成本發明之金屬閘極電晶體350與360，其中各流程步驟之執行順序可以視實際需要而調整。

於其他實施例中，前述之第一硬遮罩306a與第二硬遮罩304a亦可均包括氧化層，形成圖9所示之單層硬遮罩208。如此一來亦可利用利用稀釋氫氟酸溶液去除殘留之硬遮罩208，適用於不具SEG製程之金屬閘極電晶體中，但不限於此。

雖然前述實施例之金屬閘極電晶體的製程係屬先閘極(gate-first)製程，但熟習此技藝者應該知道，本發明亦適用於後閘極(gate-last)的製程與結構。在本發明之另一實施例中，如圖13所示，在進行自對準金屬矽化物(salicide)製程之前，可先去除圖7所示之覆蓋層138，並留下第一硬遮罩104a，之後再進行自對準金屬矽化物(salicide)製程，以於源極/汲極區域142與源極/汲極區域144上形成金屬矽化物146。

接著如圖14及圖15所示，在基底112上形成介電層410，再對介電層410進行平坦化製程，並同時將第一硬遮罩104a移除，以暴露出閘極堆疊結構中的多晶矽層128。其後如圖16所示，移除多晶矽層128，因而形成暴露出功函數金屬層126的開口412。然後再於開口412內填入功函數金屬層126b，以覆蓋開口412的側壁及功函數金屬層126。詳細來說，本實施例例如是先在介電層410上形成一層共形的含金屬材料(圖未示)，之後再移除未填入開口412內的部分含金屬材料，即可形成功函數金屬層126b。之後，在功函數金屬層126b上填入導電層420，即完成後閘極型式的金屬閘極電晶體450及460。其中，形成於NMOS電晶體中的功函數金屬層126b與形成在PMOS電晶體中的功函數金屬層126b的材質並不相同，且其例如是分別以不同製程形成。

綜上所述，由於本發明於形成閘極堆疊結構之前已先行去除圖案化光阻，因此去除圖案化光阻的製程不會損傷到後續之閘極堆疊結構，避免於閘極介電層處形成鳥嘴狀結構，進而使得所形成之電晶體具有良好之電性。再者，不論多晶矽層上之硬遮罩為氮化物硬遮罩或氧化物硬遮罩，後續製程均可輕易去除殘餘的硬遮罩，因此具有製程簡易之優點。此外，本發明採用複合硬遮罩更可有助於縮減製程時間與有效控制關鍵尺寸。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

104．．．第一遮罩層

104a．．．第一硬遮罩

106．．．第二遮罩層

106a．．．第二硬遮罩

108．．．複合遮罩層

108a、308a．．．複合硬遮罩

112．．．基底

114．．．第一電晶體區域

116．．．第二電晶體區域

118．．．隔離結構

122．．．閘極介電層

122a．．．氧化層

122b．．．高介電係數材料層

124、125、138．．．遮蓋層

126、126b．．．功函數金屬層

128．．．多晶矽層

132．．．襯墊層

134．．．側壁子

136a、136b．．．輕摻雜區域

140．．．遮罩層

142、144、148．．．源極/汲極區域

146．．．金屬矽化物

150、160、350、360、450、460．．．金屬閘極電晶體

208．．．硬遮罩

304a．．．第二硬遮罩

306a．．．第一硬遮罩

410．．．介電層

412．．．開口

420．．．導電層

圖1至圖8為本發明第一較佳實施例形成金屬閘極電晶體之方法示意圖。

圖9為本發明第二較佳實施例形成金屬閘極電晶體之方法示意圖。

圖10至圖12為本發明第三較佳實施例形成金屬閘極電晶體之方法示意圖。

圖13至圖16為本發明第四較佳實施例形成金屬閘極電晶體之方法示意圖。

104a．．．第一硬遮罩

106a．．．第二硬遮罩

108a．．．複合硬遮罩

112．．．基底

114．．．第一電晶體區域

116．．．第二電晶體區域

118．．．隔離結構

122．．．閘極介電層

122a．．．氧化層

122b．．．高介電係數材料層

124、125．．．遮蓋層

126．．．功函數金屬層

128．．．多晶矽層

Claims (19)

1. 一種形成金屬閘極結構之方法，包括：提供一基底；於該基底上形成堆疊之一閘極介電層、一功函數金屬層與一多晶矽層；於該多晶矽層上形成一第一遮罩層；於該第一遮罩層上形成一第二遮罩層；於該第二遮罩層上形成一圖案化光阻；利用該圖案化光阻作為一蝕刻遮罩而去除部分之該第二遮罩層與部分之該第一遮罩層，俾形成一硬遮罩；去除該圖案化光阻；以及於去除該圖案化光阻之後，利用該硬遮罩作為一蝕刻遮罩而去除部分之該多晶矽層與部分之該功函數金屬層，以形成一閘極堆疊(gate stack)結構。
2. 如申請專利範圍第1項所述之方法，其中該硬遮罩之厚度本質上介於100埃至1000埃之間。
3. 如申請專利範圍第1項所述之方法，其中該硬遮罩係為一氧化物遮罩與一氮化物遮罩中的其中一者。
4. 如申請專利範圍第1項所述之方法，其中形成該閘極堆疊結構之該步驟包括去除該第二遮罩層。
5. 如申請專利範圍第1項所述之方法，其中該第一遮罩層包括一氮化層，而該第二遮罩層包括一氧化層。
6. 如申請專利範圍第1項所述之方法，其中該第一遮罩層包括一氧化層，而該第二遮罩層包括一氮化層。
7. 如申請專利範圍第1項所述之方法，更包括：於形成該閘極堆疊結構之後，利用該硬遮罩作為一蝕刻遮罩 而去除部分之該閘極介電層。
8. 如申請專利範圍第7項所述之方法，其中形成該閘極堆疊結構之該步驟包括進行一乾蝕刻製程，而去除部分之該閘極介電層之該步驟包括進行一濕蝕刻製程。
9. 如申請專利範圍第1項所述之方法，其中該功函數金屬層包括N型功函數金屬與P型功函數金屬中的其中一者。
10. 如申請專利範圍第1項所述之方法，其中形成該閘極介電層之該步驟包括：於該基底上形成一氧化層；以及於該氧化層上形成一高介電係數材料層(high-K material layer)。
11. 一種形成金屬閘極電晶體之方法，包括：提供一基底；於該基底上形成堆疊之一閘極介電層、一功函數金屬層與一多晶矽層；於該多晶矽層上形成一第一遮罩層；於該第一遮罩層上形成一第二遮罩層；於該第二遮罩層上形成一圖案化光阻；利用該圖案化光阻作為一蝕刻遮罩而去除部分之該第二遮罩層與部分之該第一遮罩層，俾形成一硬遮罩；去除該圖案化光阻；於去除該圖案化光阻之後，利用該硬遮罩作為一蝕刻遮罩而去除部分之該多晶矽層與部分之該功函數金屬層，以形成一閘極堆疊結構；利用該硬遮罩作為一蝕刻遮罩而去除部分之該閘極介電層；以及 於該閘極堆疊結構之相對兩側之該基底中各形成一源極/汲極區域。
12. 如申請專利範圍第11項所述之方法，其中該硬遮罩包括一氮化物遮罩設置於該多晶矽層表面。
13. 如申請專利範圍第12項所述之方法，於形成該等源極/汲極區域之前，更包括於該閘極堆疊結構上形成一氮化物覆蓋層。
14. 如申請專利範圍第13項所述之方法，其中形成該等源極/汲極區域之該步驟包括：進行一非等向蝕刻製程，以去除部分之該氮化物覆蓋層，並於該閘極堆疊結構之相對兩側之該基底中各形成一溝槽；以及於各該溝槽中形成一磊晶區域。
15. 如申請專利範圍第14項所述之方法，於形成該等磊晶區域之後，更包括進行一蝕刻製程去除殘餘之該氮化物覆蓋層與該氮化物遮罩。
16. 如申請專利範圍第15項所述之方法，其中該蝕刻製程包括一熱磷酸溶液。
17. 如申請專利範圍第11項所述之方法，其中該硬遮罩包括一氧化物遮罩設置於該多晶矽層表面。
18. 如申請專利範圍第17項所述之方法，更包括利用一稀釋氫氟酸溶液去除該氧化物遮罩。
19. 如申請專利範圍第11項所述之方法，其中該硬遮罩之厚度本質上介於100埃至1000埃之間。