TWI536567B - 金氧半導體電晶體與其形成方法 - Google Patents

Description

金氧半導體電晶體與其形成方法

本發明係關於一種金氧半導體(metal oxide semiconductor,MOS)電晶體以及其形成方法，特別是一種具有彎曲底面的金屬矽化物之金氧半導體電晶體以及其形成方法。

隨著半導體元件尺寸持續微縮，傳統方法中利用降低閘極介電層，例如降低二氧化矽層厚度，以達到最佳化目的之方法，係面臨到因電子的穿隧效應(tunneling effect)而導致漏電流過大的物理限制。為了有效延展邏輯元件的世代演進，高介電常數(high-K)材料因具有可有效降低物理極限厚度，並且在相同的等效氧化厚度(equivalent oxide thickness，以下簡稱為EOT)下，有效降低漏電流並達成等效電容以控制通道開關等優點，而被用以取代傳統二氧化矽層或氮氧化矽層作為閘極介電層。

而傳統的閘極材料多晶矽則面臨硼穿透(boron penetration)效應，導致元件效能降低等問題；且多晶矽閘極更遭遇難以避免的空乏效應(depletion effect)，使得等效的閘極介電層厚度增加、閘極電容值下降，進而導致元件驅動能力的衰退等困境。針對此問題，半導體業界更提出以新的閘極材料，例如利用具有功函數(work function)金屬層的金屬閘極來取代傳統的多晶矽閘極，用以作為匹配High-K閘極介電層的控制電極。

而傳統金屬閘極的製程依照高介電常數層的形成時序，又可概分為「前高介電常數層(high-k first)」或「後高介電常數層(high-k last)」。在習知「後高介電常數層」製程中，高介電常數層形成之後還會進行一高溫退火製程(annealing)，以提升高介電常數層的品質。然而，此高溫退火製程對於已經形成的元件容易造成損害，特別是金屬矽化物(silicide)等元件，而影響了電晶體的品質。

本發明於是提出一種MOS電晶體以及其製造方法，以解決上述問題。

根據本發明之一實施例，本發明提供了一種金氧半導體電晶體，包含有一基底、一閘極介電層、一閘極、一源極/汲極區、一金屬矽化物層以及一接觸金屬層。閘極介電層設置於基底上，且閘極設置於閘極介電層上。源極/汲極區設置於閘極之兩側之基底中。金屬矽化物層設置於該源極/汲極區上，其中金屬矽化物層具有一彎曲的底面。

根據本發明之一實施例，本發明還提供了一種形成金氧半導體電晶體的方法。首先提供一基底，基底中具有一電晶體，電晶體包含一閘極介電層、一閘極設置於閘極介電層上，以及一源極/汲極區設置於閘極兩側之基底中。接著於基底上形成一犧牲層覆蓋電晶體，並移除部份的犧牲層以暴露源極/汲極區。最後於暴露之源極/汲極區中形成一金屬矽化物層。

本發明所提供金氧半導體電晶體的製作方法中，金屬矽化物層較佳是在狹小的空間中形成，例如在接觸洞中形成，故可具有前述的底面彎曲之結構。此外，本發明的金屬矽化物層是在形成高介電常數層之後才形成，故金屬矽化物層並不會被高介電常數層的熱退火步驟所影響，可確保金屬矽化物層的品質。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之數個較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖至第8圖，所繪示為本發明第一實施例中金氧半導體電晶體形成步驟示意圖。在本實施例中，金氧半導體電晶體可以是PMOS電晶體或者是NMOS電晶體，且本較佳實施例採用「後閘極(gate-last)製程」並搭配「後高介電常數介電層(high-k last)製程」。如第1圖所示，首先提供一基底300，例如是矽基底(silicon substrate)、磊晶矽(epitaxial silicon substrate)、矽鍺半導體基底(Silicon germanium substrate)、碳化矽基底(silicon carbide substrate)或矽覆絕緣(silicon-on-insulator,SOI)基底等，但不以此為限。基底300中具有複數個淺溝渠隔離(shallow trench isolation,STI)302，以電性隔絕基底300之各個MOS電晶體340。

如第1圖所示，在基底300中形成一MOS電晶體340。於本發明之一實施例中，MOS電晶體340包含一介質層(interfacial layer)304、一虛置閘極(dummy gate)306、一蓋層(capping layer)308、一襯墊層(liner layer)310、一側壁子(spacer)312以及一輕摻雜源極/汲極(LDD)314。於本發明之一實施例中，介質層304可包含二氧化矽(SiO₂)或氮化矽(SiN)。虛置閘極306包含多晶矽(poly silicon)，其可以是不具有任何摻質(undoped)多晶矽材料、具有摻質的多晶矽材料、或者非晶矽材料等，但也可以是由上述材料所組合的複合閘極，或者，於其他實施例中，虛置閘極306可具有傾斜側壁，而具有「上大下小」的形狀。蓋層308包含二氧化矽、氮化矽、碳化矽(SiC)或氮氧化矽(SiON)。襯墊層310包含氧化矽。側壁子312可為一單層或複合膜層之結構，例如其可包含高溫氧化矽層(high temperature oxide,HTO)、氮化矽、氧化矽、氮氧化矽或使用六氯二矽烷(hexachlorodisilane,Si₂Cl₆)形成的氮化矽(HCD-SiN)。本實施例中MOS電晶體340的形成步驟，例如先在基底300上全面形成介質層、虛置閘極層、蓋層後，再圖案化這些堆疊層，進而形成了MOS電晶體340的閘極結構。接著，在此閘極結構的側壁形成襯墊層310，並在閘極結構兩側之基底300中形成輕摻雜源極/汲極區314，最後在襯墊層310的側壁上形成側壁子312。然而，本領域通常知識者亦應了解，本實施例的MOS電晶體340亦可能以其他方式形成，並不限於前述的製作步驟。

如第2圖所示，於基底300上全面形成一遮罩層316。遮罩層316會覆蓋在前述MOS電晶體340上。在本實施例中，遮罩層316例如是氮化矽層或是由應用材料公司提供之進階圖案化薄膜(advanced pattern film,APF)，其厚度大體上介於20埃(Angstrom)至150埃之間，較佳為50埃。

如第3圖所示，進行一蝕刻製程以在MOS電晶體340之虛置閘極306兩側之基底300中形成至少一第二凹槽320。舉例來說，可先進行一乾蝕刻步驟以在MOS電晶體340兩側之基底300中形成第一凹槽(圖未示)，接著進行一溼蝕刻製程，以等向性地加大第一凹槽(圖未示)，使之形成第二凹槽320。第二凹槽320的深度大體上介於300埃至800埃之間，較佳為400埃。於本發明之一實施例中，溼蝕刻例如使用六氟化硫(sulfur hexafluoride,SF₆)或三氟化氮(nitrogen trifluoride,NF₃)等的蝕刻液體。值得注意的是，形成第二凹槽320的方式不限於前述乾蝕刻搭配溼蝕刻的方式，而可以透過單次或多次的乾蝕刻及/或溼蝕刻的方式來形成。此外，位於MOS電晶體340以及淺溝渠隔離302上的遮罩層316可以視情況部份保留或者全部移除。

如第4圖所示，進行一選擇性磊晶成長(selective epitaxial growth,SEG)製程，以於第二凹槽320中形成一磊晶層322。於本發明較佳實施例中，磊晶層322向上會高於基底300表面而向下延伸至基底300中。磊晶層322較佳者會具有一六面形(hexagon,又叫sigma Σ)或八面形(octagon)之截面形狀。於本發明較佳實施例中，磊晶層322根據不同之MOS電晶體類型而可以具有不同的材質，舉例來說，若MOS電晶體340為P型電晶體(PMOS)時，磊晶層322可以包含矽化鍺(SiGe)，且可以用同步(in-situ)選擇性磊晶成長製程進行P⁺摻雜，形成P⁺的SiGe磊晶層，可省略後續PMOS的源極/汲極的離子佈植步驟。而於本發明另一實施例中，若MOS電晶體340為N型電晶體(NMOS)時，則磊晶層322可以包含矽化碳(SiC)，且亦可以用同步選擇性磊晶成長製程進行N⁺摻雜，形成N⁺的SiC磊晶層。或者，在形成磊晶層322後，亦可額外再進行一離子佈植製程以在磊晶層322中形成適當的摻質，以形成MOS電晶體340中的源極/汲極區318。此外，選擇性磊晶製程可以用單層或多層的方式來形成，摻質可以以漸層的方式形成，異質原子(例如鍺原子或碳原子)亦可以漸層的方式改變，但較佳者磊晶層322之表面較淡或者無鍺原子，以利後續金屬矽化物層的形成。

如第5圖所示，於基底300上全面形成一犧牲層324，以全面覆蓋淺溝渠隔離302以及MOS電晶體340。犧牲層324可以是旋塗式玻璃層(spin-on glass,SOG)、抗反射底層(bottom anti-reflective coating layer,BARC layer)、光阻層、由應用材料公司提供之進階圖案化薄膜(advanced pattern film,APF)或其他含碳物質(carbon containing material)或含矽物質(silicon containing material)等。較佳者，犧牲層324宜選用與遮罩層316具有蝕刻選擇比的材質，例如當遮罩層316為氮化矽時，犧牲層324可以為旋塗式玻璃層。接著，進行一平坦化製程，例如是一化學機械平坦化(chemical mechanical polish,CMP)製程或者一回蝕刻製程或兩者的組合，以依序移除部份的犧牲層324、部份的遮罩層316、部份的襯墊層310、部份的側壁子312，並完全移除蓋層308，直到暴露出虛置閘極306之頂面。最後，以乾蝕刻或溼蝕刻或兩者的組合來移除虛置閘極306以及介質層304，以在MOS電晶體340中形成一凹槽325。

接著如第6圖所示，依序在基底300上全面形成一高介電常數層326、一功函數層金屬層328以及一低電阻層330，使其至少填入在凹槽325中。接著進行一平坦化製程，以移除凹槽325以外之高介電常數層326、功函數層金屬層328以及低電阻層330。於本發明之一實施例中，高介電常數介電層例如可選自氧化鉿(hafnium oxide，HfO₂)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO₄)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂O₃)、氧化鑭(lanthanum oxide，La₂O₃)、氧化鉭(tantalum oxide，Ta₂O₅)、氧化釔(yttrium oxide，Y₂O₃)、氧化鋯(zirconium oxide，ZrO₂)、鈦酸鍶(strontium titanate oxide，SrTiO₃)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄)、鋯酸鉿(hafnium zirconium oxide，HfZrO₄)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_xTi_1-xO₃,PZT)與鈦酸鋇鍶(barium strontium titanate,Ba_xSr_1-xTiO₃,BST)所組成之群組。功函數金屬層328則視MOS電晶體340的類型而可以做調整，例如當MOS電晶體340為PMOS時，功函數金屬層328為一滿足P型電晶體所需功函數要求的金屬，例如鎳(Ni)、鈀(Pd)、鉑(Pt)、鈹(Be)、銥(Ir)、碲(Te)、錸(Re)、釕(Ru)、銠(Rh)、鎢(W)、鉬(Mo)；鎢、釕、鉬、鉭(Ta)、鈦(Ti)的氮化物；鎢、鉭、鈦的碳化物；或者TiAlN、TaAlN等；若MOS電晶體340為NMOS時，功函數金屬層328為一滿足N型電晶體所需功函數要求的金屬，例如是鋁化鈦(TiAl)、鋁化鋯(ZrAl)、鋁化鎢(WAl)、鋁化鉭(TaAl)或鋁化鉿(HfAl)，但不以上述為限。低電阻層330例如是金屬，包含鋁(Al)、鈦(Ti)、鉭(Ta)、鎢(W)、鈮(Nb)、鉬(Mo)、銅(Cu)、氮化鈦(TiN)、碳化鈦(TiC)、氮化鉭(TaN)、鈦鎢(Ti/W)或鈦與氮化鈦(Ti/TiN)等複合金屬層料，但不以此為限。應當注意的是，為了增加MOS電晶體340之電性，除了前述高介電常數層326、功函數層金屬層328以及低電阻層330外，亦可選擇性地增加一輔助層(圖未示)於適當的位置，例如增加一氮化鈦層於功函數金屬層328以及低電阻層330之間、高介電常數層326以及功函數金屬層328之間，或者可針對高介電常數層326或功函數金屬層328進行適當的處理，例如對高介電常數層326在攝氏600度至800度之間進行高溫回火處理。由於此時金屬矽化物層尚未形成，故進行此高溫回火處理時，並不會對金屬矽化物層有任何影響。而於本發明較佳實施例中，在形成了低電阻層330後，還可進行一氧處理，以在低電阻層330上形成一保護層335，例如當低電阻層330為鋁(Al)時，保護層335可以是氧化鋁(Al₂O₃)。

如第7圖所示，在犧牲層324上形成一介電層329，其可包含和犧牲層324一樣是旋塗式玻璃層或其他適合的材質。接著在犧牲層324以及介電層329中形成至少一接觸洞332以分別暴露部份的磊晶層322。於本發明較佳實施例中，接觸洞332會具有傾斜(tapered)之側壁。此外，根據犧牲層324的材料，蝕刻氣體亦具有不同的配方(recipe)。舉例來說，當犧牲層324包含旋塗式玻璃時，蝕刻步驟包含使用含氟的蝕刻氣體；當犧牲層324包含抗反射底層時，蝕刻步驟包含使用含氧的蝕刻氣體；當犧牲層324包含進階圖案化薄膜時，蝕刻步驟包含使用含氫以及含氧的蝕刻氣體。

接著，在接觸洞332所暴露之磊晶層322上形成金屬矽化物層334，例如是矽化鎳(NiSi)、矽化鈷(CoSi)或矽化鈦(TiSi)。形成金屬矽化物層334的方法例如，先對接觸洞332進行一清洗步驟，然後進行一物理氣相沈積製程(physical vapor deposition,PVD)，以至少在接觸洞332所暴露之磊晶層322上形成一金屬層(圖未示)。接著進行一熱回火製程，使得金屬層和磊晶層322反應以形成金屬矽化物層334，最後再移除未反應的金屬層。在此需注意的是，由於在28奈米或20奈米的製程下，接觸洞332的尺寸已日益縮小，因此前述對接觸洞332進行清洗步驟時，其傾斜之側壁容易還殘留有雜質，因此在磊晶層322上形成金屬層時，靠近接觸洞332側壁處較不易形成金屬層，而在接觸洞332中央處則有較厚的金屬層形成，故本實施例後續所形成的金屬矽化物層334，會具有「中間厚周圍薄」 的結構特徵，也就是金屬矽化物層334在周圍的厚度小於在中間的厚度。此外，金屬矽化物層334還會具有彎曲的頂面334a以及底面334b，且頂面334a以及底面334b皆朝向基底300處彎曲，而形成一「微笑(smile)結構」。金屬矽化物層334之頂面334a係自兩側向下凹陷，金屬矽化物層334的兩端為指向上方且位於源極/汲極區318上的尖端，且金屬矽化物層334在中間的厚度大於在周圍的厚度而形成一新月結構。

如第8圖所示，於該接觸洞332中形成一接觸插栓(contact plug)339，接觸插栓339例如包含一阻障層(barrier layer)336以及一接觸金屬層(contact metal layer)338。阻障層336例如是氮化鈦，而接觸金屬層338例如是鎢或其他低電阻之金屬。阻障層336會直接接觸於金屬矽化物層334。且由於金屬矽化物層334具有彎曲之頂面334a，且金屬矽化物層334之一頂面334a的面積會大於接觸插栓339之底面339b的面積，故接觸插栓339之底面339b會完全被金屬矽化物層334之頂面334a所包覆。在這樣的情況下，阻障層336以及接觸金屬層338的接觸面積得以增加，可有效降低兩者接面的電阻，進而增加MOS電晶體340的電性表現。在形成了接觸插栓339後，後續可繼續進行其他金屬內連線製程，為本發明技藝人士所熟知，在此不加以贅述。

請參考第9圖與第10圖，所繪示為本發明第二實施例中形成金氧半導體電晶體的步驟示意圖。第二實施例前面步驟與第一實施例 第1圖至第6圖相同，請參考前文描述。在進行完第6圖的步驟後，接著如第9圖所示，移除基底300上部份的犧牲層324，以暴露出磊晶層322。於一實施例中，犧牲層324可以部份被移除，例如以回蝕刻方式使得犧牲層324的頂面與磊晶層322大致上齊高，以暴露出磊晶層322之頂面，而於另一實施例中，犧牲層324會全部被移除。此外，由於MOS電晶體340上有保護層335以及遮罩層316所覆蓋，且保護層335和遮罩層316相較於犧牲層324具有蝕刻選擇比，因此形成金屬矽化物層334時，並不會對MOS電晶體340產生影響。接著，在磊晶層322上形成金屬矽化物層334，形成的方式和前述第一實施例的步驟類似，在此不加以贅述。值得注意的是，本實施例的金屬矽化物層334同樣也會形成彎曲之底面334b。接著如第10圖所示，於基底300上全面形成一介電層329，並在介電層329中形成接觸洞332。接著在介電層329中形成一接觸插栓339，例如包含一阻障層336以及一接觸金屬層338。詳細實施方式如第一實施例所述，在此不加以贅述。而於本發明之一實施例中，後續還可繼續進行例如金屬內連線製程，為本發明技藝人士所熟知，在此不加以贅述。

值得注意的是，前述實施例之金屬矽化物層334係形成在磊晶層322中，但本發明具有微笑曲線的金屬矽化物層334亦可能形成在一般源極/汲極區中。此外，前述實施例係以「後閘極(gate last)」之「後高介電常數層(high-k last)」為示例，但本發明特殊的金氧半導體電晶體結構亦可能在「前閘極」或「前高介電常數層」的製程 下形成。或者，前述實施例係以平面電晶體(planar transistor)之製作方法為例，但本發明亦可應用於其他非平面電晶體(non-planar transistor)，例如鰭狀場效電晶體(Fin FET)等，這些實施例均應屬本發明所涵蓋的範圍。

綜上所述，本發明提供了一種金氧半導體電晶體的結構以及製程，所形成的金氧半導體電晶體具有特殊的金屬矽化物結構，此金屬矽化物具有彎曲之頂面以及彎曲之底面，可有效降低接觸插栓與金屬矽化物之間的電阻。此外，本發明所提供金氧半導體電晶體的製作方法中，金屬矽化物層較佳是在狹小的空間中形成，例如在接觸洞中形成，故可具有前述的微笑結構。此外，本發明的金屬矽化物層是在形成高介電常數層之後才形成，故金屬矽化物層並不會被高介電常數層的熱退火步驟所影響，可確保金屬矽化物層的品質。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

300‧‧‧基底

302‧‧‧淺溝渠隔離

304‧‧‧介質層

306‧‧‧虛置閘極

308‧‧‧蓋層

310‧‧‧襯墊層

312‧‧‧側壁子

314‧‧‧輕摻雜源極/汲極區

316‧‧‧遮罩層

318‧‧‧源極/汲極區

320‧‧‧第二凹槽

322‧‧‧磊晶層

324‧‧‧犧牲層

325‧‧‧凹槽

326‧‧‧高介電常數層

328‧‧‧功函數金屬層

329‧‧‧介電層

330‧‧‧低電阻層

332‧‧‧接觸洞

334‧‧‧金屬矽化物層

334a‧‧‧頂面

334b‧‧‧底面

335‧‧‧保護層

336‧‧‧阻障層

338‧‧‧接觸金屬層

339‧‧‧接觸插栓

339b‧‧‧底面

340‧‧‧MOS電晶體

第1圖與第8圖繪示了本發明第一實施例中形成金氧半導體電晶體的步驟示意圖。

第9圖與第10圖繪示了本發明第二實施例中形成金氧半導體電晶體的步驟示意圖。

300．．．基底

302．．．淺溝渠隔離

310．．．襯墊層

312．．．側壁子

314．．．輕摻雜源極/汲極區

316．．．遮罩層

318．．．源極/汲極區

322．．．磊晶層

324．．．犧牲層

326．．．高介電常數層

328．．．功函數金屬層

329．．．介電層

330．．．低電阻層

332．．．接觸洞

334．．．金屬矽化物層

334a．．．頂面

334b．．．底面

335．．．保護層

336．．．阻障層

338．．．接觸金屬層

339．．．接觸插栓

339b．．．底面

Claims (7)

1. 一種金氧半導體電晶體，包含：一基底；一閘極介電層，設置於該基底上；一閘極設置於該閘極介電層上；一源極/汲極區設置於該閘極之兩側之該基底中；以及一金屬矽化物層設置於該源極/汲極區上，其中該金屬矽化物層具有一彎曲的底面以及一彎曲的頂面，該金屬矽化物層之該頂面以及該底面皆向該基底的方向彎曲，該金屬矽化物層之該頂面係自兩側向下凹陷，該金屬矽化物層的兩端為指向上方且位於該源極/汲極區上的尖端，且該金屬矽化物層在中間的厚度大於在周圍的厚度而形成一新月結構。
2. 如申請專利範圍第1項所述之金氧半導體電晶體，還包含一接觸插栓直接接觸該金屬矽化物層，且該金屬矽化物層之該頂面的面積實質上大於該接觸插栓之一底面的面積。
3. 如申請專利範圍第1項所述之金氧半導體電晶體，其中該金屬矽化物層之一頂面的高度實質上低於該閘極之該頂面的高度。
4. 如申請專利範圍第1項所述之金氧半導體電晶體，其中該金屬矽化物層包含矽化鎳(NiSi)、矽化鈷(CoSi)或矽化鈦(TiSi)。
5. 如申請專利範圍第1項所述之金氧半導體電晶體，還包含一犧牲層設置於該基底上，其中該犧牲層與該閘極齊高。
6. 如申請專利範圍第1項所述之金氧半導體電晶體，還包含一犧牲層設置於該基底上，其中該犧牲層與該源極/汲極區齊高。
7. 如申請專利範圍第1項所述之金氧半導體電晶體，其中該源極/汲極區包含一磊晶層。