TWI517379B - 金屬閘極結構及其製作方法 - Google Patents

Description

金屬閘極結構及其製作方法

本發明係有關於一種金屬閘極結構及其製作方法，尤指一種n型金屬閘極結構及其製作方法。

隨著半導體元件尺寸持續微縮，傳統方法中利用降低閘極介電層，例如降低二氧化矽層厚度，以達到最佳化目的之方法，係面臨到因電子的穿燧效應(tunneling effect)而導致漏電流過大的物理限制。為了有效延展邏輯元件的世代演進，高介電常數(以下簡稱為High-K)材料因具有可有效降低物理極限厚度，並且在相同的等效氧化厚度(equivalent oxide thickness，以下簡稱為EOT)下，有效降低漏電流並達成等效電容以控制通道開關等優點，而被用以取代傳統二氧化矽層或氮氧化矽層作為閘極介電層。

而傳統的閘極材料多晶矽則面臨硼穿透(boron penetration)效應，導致元件效能降低等問題；且多晶矽閘極更遭遇難以避免的空乏效應(depletion effect)，使得等效的閘極介電層厚度增加、閘極電容值下降，進而導致元件驅動能力的衰退等困境。針對此問題，半導體業界更提出以新的閘極材料，例如利用具有功函數(work function)金屬層的金屬閘極來取代傳統的多晶矽閘極，用以作為匹配High-K閘極介電層的控制電極。

然而，即使利用High-K閘極介電層取代傳統二氧化矽或氮氧化矽介電層，並以具有匹配功函數之金屬閘極取代傳統多晶矽閘極，如何持續地增加半導體元件效能及可靠度一直為半導體業者所欲解決的問題。

因此，本發明之一目的係在於提供一種具有較佳元件表現與可靠度的金屬閘極結構及其製作方法。

根據本發明所提供之申請專利範圍，係提供一種金屬閘極結構，該金屬閘極結構包含有一high-K閘極介電層、一設置於該high-K閘極介電層上之底部阻障(bottom barrier)層、一設置於該底部阻障層上之三鋁化鈦(titanium tri-aluminide，TiAl₃)功函數金屬層、一設置於該TiAl₃功函數金屬層上之頂部阻障(top barrier)層、以及一設置於該頂部阻障層上之低阻抗(low resistance)金屬層。

根據本發明所提供之申請專利範圍，更提供一種金屬閘極結構之製作方法，該製作方法首先提供一基底，且該基底上依序形成有一high-K閘極介電層與一底部阻障層。接下來於該基底上形成一功函數金屬(work function metal)層，最後對該功函數金屬層同位(in-situ)進行一熱(anneal)處理。

根據本發明所提供之金屬閘極結構及其製作方法，係利用同位進行的熱處理使功函數金屬進行相變化(phase transformation)，而形成一TiAl₃功函數金屬層；同時提升鋁的擴散率而達到調整(tuning)金屬閘極之功函數至預期之3.9～4.3電子伏特(eV)的目的。據此，本發明所提供的金屬閘極結構之製作方法係可提供一具有較高可靠度的金屬閘極結構。

請參閱第1圖至第7圖，第1圖至第7圖係為本發明所提供之具有金屬閘極結構之半導體元件之製作方法之一第一較佳實施例之示意圖，且本較佳實施例係採用後閘極(gate-last)製程。如第1圖所示，首先提供一基底100，如一矽基底、含矽基底、或矽覆絕緣(silicon-on-insulator，SOI)基底等，且基底100內係形成有複數個用以提供電性隔離的淺溝絕緣(shallow trench isolation，STI) 102。接下來於基底100上形成至少一半導體元件110。半導體元件110係包含一閘極結構120，閘極結構120則包含一閘極介電層、一氮化鈦(titanium nitride，TiN)層124、一虛置閘極層128如一多晶矽層、與一圖案化硬遮罩(圖未示)，該等膜層係由下而上依序堆疊於基底100上。其中TiN層124係作為蝕刻停止層與底部阻障層。另外，閘極結構120更可包含一介質層(interfacial layer)(圖未示)，形成於閘極介電層之前。值得注意的是，本較佳實施例係與先閘極介電層(high-K first)製程整合，因此閘極介電層包含一high-K閘極介電層122，其可選自包含氧化鉿(hafnium oxide，HfO₂)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO₄)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂O₃)、氧化鑭(lanthanum oxide，La₂O₃)、氧化鉭(tantalum oxide，Ta₂O₅)、氧化釔(yttrium oxide，Y₂O₃)、氧化鋯(zirconium oxide，ZrO₂)、鈦酸鍶(strontium titanate oxide，SrTiO₃)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄)、與鋯酸鉿(hafnium zirconium oxide，HfZrO₄)所組成的群組。

請繼續參閱第1圖。半導體元件110尚包含一輕摻雜汲極(light doped drain，LDD) 112。由於本較佳實施例所提供之半導體元件110為一n型半導體元件，因此LDD 112為一n型LDD。且半導體元件110之閘極結構120周圍的側壁尚包含一側壁子114；側壁子114較佳為一複合膜層之結構。半導體元件110更包含一n型源極/汲極116，與用以降低接觸界面的電阻的金屬矽化物118。在本較佳實施例中，亦可利用選擇性磊晶成長(selective epitaxial growth，SEG)方法來製作源極/汲極116。如前所述，由於本較佳實施例中的半導體元件110為一n型半導體元件，因此可利用包含有碳化矽(SiC)之磊晶層製作n型源極/汲極116。而在半導體元件110與基底100上依序形成有一接觸洞蝕刻停止層(contact etch stop layer，CESL) 130與一內層介電(inter-layer dielectric，ILD)層132。上述形成閘極結構120、LDD 112、側壁子114、源極/汲極116、金屬矽化物118、CESL 130與ILD層132等元件之步驟係為該領域中具通常知識者所熟知，故於此不再贅述。

請參閱第1圖與第2圖。接下來，係進行一平坦化製程移除部分的ILD層132、CESL 130與圖案化硬遮罩，而暴露出虛置閘極層128的頂部。隨後，係進行一蝕刻製程移除虛置閘極層128而形成一閘極溝渠108。此外，由於TiN層124作為一蝕刻停止層，因此在移除虛置閘極層128時，TiN層124係用以避免high-K閘極介電層122在蝕刻製程中受到損害。如第2圖所示，在形成閘極溝渠108之後，TiN層124係暴露於閘極溝渠108之底部。

請參閱第3圖。在形成閘極溝渠108之後，係於基底100上與閘極溝渠108內依序形成一氮化鉭(tantalum nitride，TaN)層126與一鋁化鈦(titanium aluminide，TiAl)層140。其中TaN層126係與TiN層124一同作為底部阻障層；而TiAl層140則用以作為一功函數金屬層。在本較佳實施例中，TiAl層140係為一單層(single-layered)結構，但亦可為一雙層(bi-layered)結構。請參閱第4圖，第4圖為本第一較佳實施例之一變化型之示意圖。根據本變化型，功函數金屬層140係為一雙層結構，且該雙層結構包含一如第4圖所示之鈦/鋁(Ti/Al)雙層結構。

請繼續參閱第3圖與第4圖。值得注意的是，形成功函數金屬層，即形成TiAl層或鈦/鋁雙層結構140時，係於一真空(vacuum)狀態中進行。而在形成TiAl層140之後，係於不移除真空狀態的前提之下，同位(in-situ)地進行一熱處理(anneal) 150。換句話說，形成功函數金屬層140之步驟與熱處理150係同位進行於一真空環境中。在本較佳實施例中，熱處理150之實施溫度係介於400℃至460℃，而其實施時間係介於2分鐘至10分鐘。熱處理150係包含快速熱處理(rapid thermal process，RTP)、雷射尖峰退火(Laser-spike annealing)處理、熱爐管(furnace)處理，但不限於此。此外，熱處理150中更可包含惰性(inert)氣體如氬氣(argon，Ar)的通入，且此熱處理150不導入任何氧氣體。

請參閱第5圖。值得注意的是，熱處理150係用以使功函數金屬層140進行一相變化(phase transformation)，即使TiAl層140進行一相變化而形成一三鋁化鈦(titanium tri-aluminide，TiAl₃)功函數金屬層140a，而非同位(in-situ)地進行熱處理150或非於此時進行熱處理150則無法完成形成三鋁化鈦之相變化。更重要的是，在TiAl層140進行相變化形成TiAl₃功函數金屬層140a時，該層內的鋁會往TiN層124與high-K閘極介電層122界面的方向擴散移動，並抵達high-K閘極介電層122的表面，藉以調整(tunning)閘極結構的功函數。而藉由同位進行的熱處理，可增進鋁的擴散，調整閘極結構的功函數至理想的N型閘極功函數預設值：3.9 eV～4.3 eV。另外，由於熱處理150係在不移除真空狀態的前提下進行，因此可避免TiAl層140接觸空氣而產生任何不利於電性表現的氧化物或氮化物。

請參閱第5圖與第6圖。在進行熱處理150以形成TiAl₃功函數金屬層140a後，係同位地再於TiAl₃功函數金屬層140a上直接形成一頂部阻障(top barrier)層142，例如一氮化鈦層，隨後移除該真空環境。此外可在移除真空環境之後，獲得一包含氮氧化鈦(titanium oxynitride，TiON)的頂部阻障層142。而在形成頂部阻障層142之後，係如第6圖所示，在於基底100與頂部阻障層142上形成一填滿閘極溝渠108的低阻抗金屬層144，例如一鋁(aluminum，Al)層等，但不限於此。

請參閱第7圖。最後，進行一平坦化製程，例如一化學機械研磨(chemical mechanical polish，CMP)製程，用以移除多餘的低阻抗金屬層144、頂部阻障層142、TiAl₃功函數金屬層140a與TaN層126，而完成金屬閘極結構120a之製作。且如第7圖所示，本較佳實施例中金屬閘極結構120a之TaN層126、TiAl₃功函數金屬層140a與頂部阻障層142的剖面結構係具有一U型形狀。此外，本實施例亦可再選擇性去除ILD層132與CESL 130等，然後重新形成具有伸張應力的CESL與介電層，以有效提升半導體元件110的電性表現，而金屬矽化物118亦可移至去除ILD層132與CESL130後才形成，以避免形成金屬閘極的高溫損壞金屬矽化物。

根據本第一較佳實施例所提供之金屬閘極結構120a之製作方法，係與前閘極介電層製程整合，並利用同位進行的熱處理150使TiAl功函數金屬層140進行相變化而形成一TiAl₃功函數金屬層140a；同時提升鋁的擴散率而達到調整(tuning)金屬閘極之功函數至預期之3.9～4.3 eV的目的。換句話說，根據本較佳實施例所提供之製作方法，係可提供一具有理想的功函數預設值之N型金屬閘極結構120a。

接下來請參閱與第8圖至第10圖，第8圖至第10圖為本發明所提供之具有金屬閘極結構之半導體元件之製作方法之一第二較佳實施例之示意圖，且本較佳實施例亦採用後閘極製程。值得注意的是，第二較佳實施例中與第一較佳實施例相同之元件，係可參考前述第一較佳實施例所揭露之材料選擇，故於此皆不再贅述。

如第8圖所示，首先提供一基底200，且基底200內係形成有複數個用以提供電性隔離的STI 202。接下來於基底200上形成至少一半導體元件210。半導體元件210係包含一閘極結構(圖未示)，閘極結構可包含一閘極介電層(圖未示)、一虛置閘極層(圖未示)與一圖案化硬遮罩(圖未示)，該等膜層係由下而上依序堆疊於基底200上。另外，閘極結構更可包含一介質層(interfacial layer)(圖未示)。值得注意的是，本較佳實施例係與後閘極介電層(high-K last)製程整合，因此閘極介電層較佳為一傳統的二氧化矽層。

半導體元件210尚包含一LDD 212。由於本較佳實施例所提供之半導體元件210為一n型半導體元件，因此LDD 212為一n型LDD。且半導體元件210之閘極結構周圍的側壁尚包含一側壁子214；側壁子214較佳為一複合膜層之結構。半導體元件210更包含一n型源極/汲極216，與用以降低接觸界面的電阻的金屬矽化物218。如前所述，本較佳實施例亦可採用SEG方法，利用含有SiC之磊晶層製作n型源極/汲極216。而在半導體元件210與基底200上依序形成有一CESL 230與一ILD層232。上述形成閘極結構、LDD 212、側壁子214、源極/汲極216、金屬矽化物218、CESL 230與ILD層232等元件之步驟係為該領域中具通常知識者所熟知，故於此不再贅述。

請繼續參閱第8圖。接下來，係進行一平坦化製程移除部分的ILD層232、CESL 230與圖案化硬遮罩，而暴露出虛置閘極層的頂部。隨後，係進行一蝕刻製程移除虛置閘極層與閘極介電層，而形成一閘極溝渠208。如前所述，由於本較佳實施例係採用後閘極介電層製程整合，因此閘極介電層係與虛置閘極層一同移除，故基底200或介質層(圖未示)係暴露於閘極溝渠208之底部。

請仍然參閱第8圖。隨後，依序於基底200上與閘極溝渠208內形成一high-K閘極介電層222與一作為底部阻障層的TiN層224，此外亦可視產品或製程所需於TiN層224上形成一TaN層(圖未示)。而在形成TiN層224之後係於基底200上與閘極溝渠208內形成一TiAl層240，用以作為一功函數金屬層。在本較佳實施例中，TiAl層240係為一單層結構，但本較佳實施例亦不限形成一具有鈦/鋁雙層結構的功函數金屬層。

如前所述，形成功函數金屬層240，即形成鋁化鈦層或鈦/鋁雙層結構時，係於一真空狀態中進行。而在形成TiAl層240之後，係於不移除真空狀態的前提之下，同位地進行一熱處理250。換句話說，形成功函數金屬層240之步驟與熱處理250係同位進行於一真空環境中。在本較佳實施例中，熱處理250之實施溫度與實施時間，以及可採用的型式係與第一較佳實施例相同，故於此亦不再贅述。

如前所述，熱處理250係用以使功函數金屬層240進行一相變化，也就是使TiAl層240進行一相變化而形成一TiAl₃功函數金屬層240a。更重要的是，在TiAl層240進行相變化形成TiAl₃功函數金屬層240a時，該層內的鋁會往TiN層224與high-K閘極介電層222界面的方向擴散移動，並抵達high-K閘極介電層222的表面，藉以調整閘極結構的功函數。而藉由同位進行的熱處理，可增進鋁的擴散，而調整閘極結構的功函數至理想的n型閘極功函數預設值：3.9 eV～4.3 eV。另外，由於熱處理250係在不移除真空狀態的前提下進行，因此可避免TiAl層240接觸空氣而產生任何不利於電性表現的氧化物或氮化物。

請參閱第9圖。在進行熱處理250以形成TiAl₃功函數金屬層240a後，係於TiAl₃功函數金屬層上形成一頂部阻障層242，例如一TiN層，隨後移除該真空環境。此外可在移除真空環境之後，獲得一包含TiON的頂部阻障層242。而在形成頂部阻障層242之後，係如第9圖所示，在於基底200上形成一填滿閘極溝渠208的低阻抗金屬層244，例如一鋁層，但不限於此。

請參閱第10圖。最後，進行一平坦化製程，例如一CMP製程，用以移除多餘的低阻抗金屬層244、頂部阻障層242、TiAl₃功函數金屬層240a、底部阻障層224與high-K閘極介電層222，而完成金屬閘極結構220a之製作。且如第10圖所示，本較佳實施例中金屬閘極結構220a之high-K閘極介電層222、底部阻障層224、TiAl₃功函數金屬層240a與頂部阻障層242的剖面結構係具有一U型形狀。同樣地，本實施例亦可再選擇性去除ILD層232與CESL 230等，然後重新形成CESL與介電層，以有效提升MOS電晶體的電性表現。

根據本第二較佳實施例所提供之金屬閘極結構220a之製作方法，係與後閘極介電層製程整合，並利用同位進行的熱處理使TiAl功函數金屬層240進行相變化而形成一TiAl₃功函數金屬層240a；同時提升鋁的擴散率而達到調整金屬閘極之功函數至預期之3.9～4.3 eV的目的。換句話說，根據本較佳實施例所提供之製作方法，係可提供一具有理想的功函數預設值之金屬閘極結構220a。

綜上所述，本發明係提供一採用後閘極製程，且可與前閘極介電層製程或後閘極介電層製程整合之金屬閘極製作方法，該製作方法係利用同位進行的熱處理使功函數金屬進行相變化，而形成一TiAl₃功函數金屬層；同時提升鋁的擴散率，而達到調整金屬閘極之功函數至預期之3.9～4.3 eV的目的。據此，本發明所提供的金屬閘極之製作方法係可提供一具有較高可靠度的N型金屬閘極結構。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、200．．．基底

102、202．．．淺溝絕緣

108、208．．．閘極溝渠

110、210．．．半導體元件

112、212．．．輕摻雜汲極

114、214．．．側壁子

116、216．．．源極/汲極

118、218．．．金屬矽化物

120．．．閘極結構

120a、220a．．．金屬閘極結構

122、222．．．高介電常數閘極介電層

124、224．．．氮化鈦層

126．．．氮化鉭層

128．．．虛置閘極層

130、230．．．接觸洞蝕刻停止層

132、232．．．內層介電層

140、240．．．鋁化鈦層

140a、240a．．．三鋁化鈦功函數金屬層

142、242．．．頂部阻障層

144、244．．．低阻抗金屬層

150、250．．．熱處理

第1圖至第7圖係為本發明所提供之具有金屬閘極結構之半導體元件之製作方法之一第一較佳實施例之示意圖；其中第4圖為第一較佳實施例之一變化型之示意圖。

第8圖至第10圖為本發明所提供之具有金屬閘極結構之半導體元件之製作方法之一第二較佳實施例之示意圖。

100．．．基底

102．．．淺溝絕緣

108．．．閘極溝渠

110．．．半導體元件

112．．．輕摻雜汲極

114．．．側壁子

116．．．源極/汲極

118．．．金屬矽化物

122．．．高介電常數閘極介電層

124．．．氮化鈦層

126．．．氮化鉭層

130．．．接觸洞蝕刻停止層

132．．．內層介電層

140．．．鋁化鈦功函數金屬層

150．．．熱處理

Claims (20)

1. 一種金屬閘極結構，包含有：一高介電常數閘極介電層；一底部阻障層，設置於該高介電常數閘極介電層上；一三鋁化鈦(TiAl₃)功函數金屬層，設置於該底部阻障層上；一頂部阻障層，設置於該三鋁化鈦功函數金屬層上，且該頂部阻障層直接接觸該三鋁化鈦功函數金屬層；以及一低阻抗金屬層，設置於該頂部阻障層上。
2. 如申請專利範圍第1項所述之金屬閘極結構，其中該底部阻障層包含氮化鈦(TiN)。
3. 如申請專利範圍第1項所述之金屬閘極結構，其中該底部阻障層包含氮化鈦與氮化鉭(TaN)。
4. 如申請專利範圍第1項所述之金屬閘極結構，其中該頂部阻障層包含氮化鈦或氮氧化鈦(TiON)。
5. 如申請專利範圍第1項所述之金屬閘極結構，其中該高介電常數閘極介電層係選自氧化鉿(HfO₂)、矽酸鉿氧化合物(HfSiO₄)、矽酸鉿氮氧化合物(HfSiON)、氧化鋁(Al₂O₃)、氧化鑭(La₂O₃)、氧化鉭(Ta₂O₅)、氧化釔(Y₂O₃)、氧化鋯(ZrO₂)、 鈦酸鍶(SrTiO₃)、矽酸鋯氧化合物(ZrSiO₄)、與鋯酸鉿(HfZrO₄)所組成之群組。
6. 如申請專利範圍第1項所述之金屬閘極結構，其中該低阻抗金屬層包含鋁(Al)。
7. 如申請專利範圍第1項所述之金屬閘極結構，其中該高介電常數閘極介電層、該底部阻障層、該三鋁化鈦功函數金屬層與該頂部阻障層的剖面結構係具有一U型形狀。
8. 如申請專利範圍第1項所述之金屬閘極結構，其中該三鋁化鈦功函數金屬層與該頂部阻障層的剖面結構係具有一U型形狀。
9. 一種金屬閘極結構之製作方法，包含有：提供一基底，且該基底上依序形成有一高介電常數閘極介電層與一底部阻障層；於該基底上形成一功函數金屬層；對該功函數金屬層同位(in-situ)進行一熱處理；以及於該功函數金屬層上再同位形成一頂部阻障層，且該頂部阻障層直接接觸該功函數金屬層。
10. 如申請專利範圍第9項所述之製作方法，其中該功函數 金屬層包含一單層結構或一雙層結構。
11. 如申請專利範圍第10項所述之製作方法，其中該單層結構包含一鋁化鈦(TiAl)層。
12. 如申請專利範圍第10項所述之製作方法，其中該雙層結構包含一鈦/鋁雙層結構。
13. 如申請專利範圍第9項所述之製作方法，其中該熱處理之實施溫度係介於400℃至460℃。
14. 如申請專利範圍第9項所述之製作方法，其中該熱處理之實施時間係介於2分鐘至10分鐘。
15. 如申請專利範圍第9項所述之製作方法，其中該熱處理係包含快速熱處理、雷射尖峰退火處理、或熱爐管處理。
16. 如申請專利範圍第9項所述之方法，其中該熱處理係用以使該功函數金屬層進行一相變化，而形成一三鋁化鈦(TiAl₃)功函數金屬層。
17. 如申請專利範圍第9項所述之方法，其中形成該功函數金屬層之步驟、進行該熱處理、與形成該頂部阻障層之步驟 係同位進行於一真空環境中。
18. 如申請專利範圍第17項所述之製作方法，更包含：於形成該頂部阻障層之後移除該真空環境。
19. 如申請專利範圍第18項所述之製作方法，更包含一於該頂部阻障層上形成一低阻抗金屬層之步驟。
20. 如申請專利範圍第19項所述之製作方法，更包含一進行一平坦化製程之步驟，進行於形成該低阻抗金屬層之後。