TWI544551B - 具有金屬閘極之半導體元件與其製造方法 - Google Patents

Description

具有金屬閘極之半導體元件與其製造方法

本發明係關於一種具有金屬閘極之半導體元件以及其製作方法，特別是關於一種具有頂阻障層之半導體元件與其製作方法，且頂阻障層具有邊界保護物質。

在習知半導體產業中，多晶矽係廣泛地應用於半導體元件如金氧半導體(metal-oxide-semiconductor，MOS)電晶體中，作為標準的閘極材料選擇。然而，隨著MOS電晶體尺寸持續地微縮，傳統多晶矽閘極因硼穿透(boron penetration)效應導致元件效能降低，及其難以避免的空乏效應(depletion effect)等問題，使得等效的閘極介電層厚度增加、閘極電容值下降，進而導致元件驅動能力的衰退等困境。因此，半導體業界更嘗以新的閘極材料，例如利用具有功函數(work function)金屬層的金屬閘極來取代傳統的多晶矽閘極，用以作為匹配高介電常數(High-K)閘極介電層的控制電極。

而在互補式金氧半導體(complementary metal-oxide semiconductor，CMOS)元件中，雙功函數金屬閘極一方面需與N型金氧半導體(NMOS)元件搭配，另一方面則需與P型金氧半導體(PMOS)元件搭配，因此使得相關元件的整合技術以及製程控制更形複雜，且各材料的厚度與成分控制要求亦更形嚴苛。一般而言，雙功函數金屬閘極之製作方法係可概分為前閘極(gate first)製程及後閘極(gate last)製程兩大類。其中前閘極製程會在形成金屬閘極後始進行源極/汲極超淺接面活化回火以及形成金屬矽化物等高熱預算製程，因此使得材料的選擇與調整面對較多的挑戰。而在後閘極製程中，係先形成一犧牲閘極(sacrifice gate)或取代閘極(replacement gate)，並在完成一般MOS電晶體的製作後，將犧牲/取代閘極移除而形成一閘極凹槽(gate trench)，再依電性需求於閘極凹槽內填入不同的金屬。

然而為了無論是前閘極或後閘極製程，都需要形成多層的金屬層以分別形成NMOS與PMOS的金屬閘極。而這些金屬層的材料往往會影響N型電晶體或P型電晶體的功函數，而成為影響產品效能的因素。目前，各廠商皆致力於研發不同的製程以製造具有較佳功函數的金屬閘極。

本發明於是提供一種具有金屬閘極之半導體元件以及其製作方法，其中頂阻障層具有邊界保護物質，可以提升頂阻障層的阻障能力。

根據本發明之一實施例，本發明提供一種具有金屬閘極之半導體元件的製造方法。首先提供一基底，接著於基底上形成一閘極介電層以及一功函數金屬層，功函數金屬層設置該閘極介電層上。然後於功函數金屬層上形成一頂阻障層，形成頂阻障層的步驟包含增加頂阻障層中之一邊界保護物質的濃度。最後於頂阻障層上形成一金屬層。本發明還提供了一種具有金屬閘極之半導體元件。

根據本發明另一實施例，本發明提供一種具有金屬閘極之半導體元件，包含一基底、一閘極介電層、一功函數金屬層、一頂阻障層以及一金屬層。閘極介電層設置於基底上，功函數金屬層設置於閘極介電層上。頂阻障層設置於功函數金屬層上，其中頂阻障層具有一邊界保護物質，且頂阻障層中靠近基底處的邊界保護物質的濃度小於遠離基底處的邊界保護物質的濃度。金屬層設置於頂阻障層上。

由於頂阻障層中具有邊界保護物質例如氧原子或氮原子濃度，可以增加頂阻障層的阻障能力，並有效防止或降低金屬層擴散或侵入頂阻障層甚至是功函數金屬層的現象。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之數個較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖至第10圖，所繪示為本發明製作具有金屬閘極之半導體元件的方法的步驟示意圖。首先，提供一基底300，例如是一矽基底、含矽基底或矽覆絕緣(silicon-on-insulator，SOI)基底等。基底300上具有複數個淺溝渠隔離(shallow trench isolation，STI)302，淺溝渠隔離302可具有適當的應力。藉由淺溝渠隔離302所包圍的區域，可定義出彼此電性絕緣的一第一主動區域400以及一第二主動區域500。接著分別於第一主動區域400與第二主動區域500之基底300上形成一第一導電型電晶體402與一第二導電型電晶體502。在本實施例中，第一導電型電晶體402係為一P型電晶體，而第二導電型電晶體502則為一N型電晶體。

於本發明之一實施例中，如第1圖所示，第一導電型電晶體402包含一第一介質層404、一第一高介電常數層405、一第一蝕刻停止層407、一第一犧牲閘極406、一第一蓋層408、一第一側壁子410、一第一輕摻雜汲極(light doped drain，LDD) 412以及一第一源極/汲極414。於本發明較佳實施例中，第一介質層404為一二氧化矽層，第一高介電常數層405的介電常數大約大於4，其可以是稀土金屬氧化物層或鑭系金屬氧化物層，例如氧化鉿(hafnium oxide,HfO₂)、矽酸鉿氧化合物(hafnium silicon oxide,HfSiO₄)、矽酸鉿氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化鋁(aluminum oxide,Al₂O₃)、氧化鑭(lanthanum oxide,La₂O₃)、鋁酸鑭(lanthanum aluminum oxide,LaAlO)、氧化鉭(tantalum oxide,Ta₂O₅)、氧化鋯(zirconium oxide,ZrO₂)、矽酸鋯氧化合物(zirconium silicon oxide,ZrSiO₄)、鋯酸鉿(hafnium zirconium oxide,HfZrO)、氧化鐿(yttrium oxide,Yb₂O₃)、氧化矽鐿(yttrium silicon oxide,YbSiO)、鋁酸鋯(zirconium aluminate,ZrAlO)、鋁酸鉿(hafnium aluminate,HfAlO)、氮化鋁(aluminum nitride,AlN)、氧化鈦(titanium oxide,TiO₂)，氮氧化鋯(zirconium oxynitride,ZrON)、氮氧化鉿(hafnium oxynitride,HfON)、氮氧矽鋯(zirconium silicon oxynitride,ZrSiON)、氮氧矽鉿(hafnium silicon oxynitride,HfSiON)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_xTi_1-xO₃,PZT)或鈦酸鋇鍶(barium strontium titanate,Ba_xSr_1-xTiO₃,BST)，但不以上述為限。第一蝕刻停止層407包含金屬層或金屬氮化物層，例如是氮化鈦(TiN)。第一犧牲閘極406則例如是多晶矽閘極，但也可以是由多晶矽層、非晶矽(amorphous Si)或者鍺層所組合的複合閘極。第一蓋層408則例如是一氮化矽層。第一側壁子410可為一複合膜層之結構，其可包含高溫氧化矽層(high temperature oxide,HTO)、氮化矽、氧化矽或使用六氯二矽烷(hexachlorodisilane,Si₂Cl₆)形成的氮化矽(HCD-SiN)。於一實施例中，第一側壁子410亦可部份或完全被移除，使得接觸洞蝕刻停止層(contact etch stop layer,CESL) 306對於第一導電型電晶體402以及第二導電型電晶體502能具有較佳應力。第一輕摻雜汲極412以及第一源極/汲極414則以適當濃度的摻質加以形成。而於另一實施例中，第一介質層404以及第一蝕刻停止層407則可以省略。

第二導電型電晶體502包含一第二介質層504、一第二高介電常數層505、一第二蝕刻停止層507、一第二犧牲閘極506、一第二蓋層508、一第二側壁子510、一第二輕摻雜汲極512以及一第二源極/汲極514。第二導電型電晶體502中各元件的實施方式大致與第一導電型電晶體402相同，在此不加以贅述。此外，雖然第1圖中未明白繪出，但第一導電型電晶體402與第二導電型電晶體502仍可包含其他半導體結構，例如金屬矽化物層(salicide)、以選擇性磊晶成長(selective epitaxial growth,SEG)而形成具有六面體(hexagon，又叫sigma Σ)或八面體(octangon)截面形狀的源極/汲極或是其他保護層。

在形成了第一導電型電晶體402與第二導電型電晶體502後，於基底300上依序形成一接觸洞蝕刻停止層(contact etch stop layer,CESL) 306與一內層介電層(inter-layer dielectric,ILD)308，覆蓋在第一導電型電晶體402與第二導電型電晶體502上。於一實施例中，接觸洞蝕刻停止層306可包含兩種不同的應力層分設於第一主動區域400與第二主動區域500中，並分別覆蓋第一導電型電晶體402與一第二導電型電晶體502而提供不同的應力(stress)，以作為一選擇性應力系統(selective strain scheme,SSS)；接觸洞蝕刻停止層306可為單一層或複合層，在第一導電型電晶體402上施加壓縮應力而在第二導電型電晶體502上施加伸張應力。。

如第2圖所示，接著進行一平坦化製程，例如一化學機械平坦化(chemical mechanical polish,CMP)製程或者一回蝕刻製程或兩者的組合，以依序移除部份的內層介電層308、部份的接觸洞蝕刻停止層306、部份的第一側壁子410、部份的第二側壁子510，並完全移除第一蓋層408、第二蓋層508，直到暴露出第一犧牲閘極406與第二犧牲閘極506之頂面。

如第3圖所示，進行一溼蝕刻製程及/或乾蝕刻製程以移除第一犧牲閘極406以及第二犧牲閘極506，其中此蝕刻步驟會停止在第一蝕刻停止層407以及第二蝕刻停止層507，並在第一導電型電晶體402中形成一第一溝渠(trench)416，在第二導電型電晶體502中形成一第二溝渠516。於本發明之一實施例中，在形成了第一溝渠416以及第二溝渠516後，可選擇性地移除第一蝕刻停止層407以及第二蝕刻停止層507。

如第4圖所示，於基底300上全面形成一P型功函數金屬層318。P型功函數金屬層318為一滿足P型電晶體所需功函數要求的金屬，例如是鎳(Ni)、鈀(Pd)、鉑(Pt)、鈹(Be)、銥(Ir)、碲(Te)、錸(Re)、釕(Ru)、銠(Rh)、鎢(W)、鉬(Mo)；鎢、釕、鉬、鉭(Ta)、鈦(Ti)的氮化物；鎢、鉭、鈦的碳化物；或者氮鋁化鈦(TiAlN)、氮鋁化鉭(TaAlN)等。而於本發明其他實施例中，在形成P型功函數金屬層318之前，亦可選擇性地形成一底阻障層(圖未示)，例如是一氮化鉭(TaN)層。

接著如第5圖所示，圖案化P型功函數金屬層318以移除位於第二主動區域500中的P型功函數金屬層318，保留的P型功函數金屬層318會至少覆蓋在第一溝渠416中。接著如第6圖所示，於基底300上全面形成一N型功函數金屬層322。N型功函數金屬層322會在第一主動區域400中沿著P型功函數金屬層318之表面，以及第二主動區域500中內層介電層308以及第二溝渠516之表面形成，但並不完全填滿第一溝渠416以及第二溝渠516。於本發明較佳實施例中，N型功函數金屬層322為一滿足N型電晶體所需功函數要求的金屬，例如是鋁化鈦(titanium aluminides,TiAl)、鋁化鋯(aluminum zirconium,ZrAl)、鋁化鎢(aluminum tungsten,WAl)、鋁化鉭(aluminum tantalum,TaAl)或鋁化鉿(aluminum hafnium,HfAl)，但不以上述為限。

如第7圖所示，接著在基底300全面形成一頂阻障層323。頂阻障層319會沿著第一主動區400以及第二主動區域500中N型功函數金屬層322的表面形成，但並不會完全填滿第一溝渠416以及第二溝渠516。於本發明較佳實施例中，頂阻障層323例如是鈦/氮化鈦(Ti/TiN)或鉭/氮化鉭(Ta/TaN)，而形成頂阻障層323的方法例如是用物理氣相沈積(physical vapor deposition,PVD)，但並不以此為限。本發明之一特點在於，在形成頂阻障層323的同時，可調整其物質成份的比例，以增加頂阻障層323中邊界保護物質(boundary protection material)的濃度。於本發明較佳實施例中，邊界保護物質例如是氧原子或氮原子。舉例來說，在形成頂阻障層323時，可以用原位摻雜(in situ doping)的方式通入氧(O)原子，使頂阻障層323中具有氧原子，較佳者，通入氧原子的濃度隨著時間進行而逐漸增加，使得氧原子的濃度在頂阻障層323中呈現一漸層梯度(gradient)，越遠離基底300的濃度越高。或者，可以提高頂阻障層323中氮原子的濃度，使頂阻障層323中的氮(N)原子濃度大於鈦(Ti)原子或鉭(Ta)原子的濃度，也就是說，氮原子在頂阻障層323中的莫耳百分比大體上大於50%。較佳者，通入氮原子的濃度隨著時間進行而逐漸增加，使得氮原子的濃度在頂阻障層323中呈現一漸層梯度，其濃度越遠離基底300越高。

於本發明另一實施例中，如第8圖所示，在形成了頂阻障層323後，還可以進行一保護加強步驟325，以增加頂阻障層323中邊界保護物質的濃度，例如是增加氧原子及/或氮原子的濃度。於本發明之一實施例中，保護加強步驟325包含對頂阻障層323進行一氧處理及/或一氮處理。於一實施例中，氧處理包含一含氧回火步驟、一含氧電漿處理步驟或一含氧化學溶液處理步驟。含氧回火步驟例如是通入含O₂的氣體在約攝氏300度至500度的環境下進行10-30秒，較佳為100%的O₂氣體在攝氏400度的環境下進行20秒。含氧電漿處理步驟例如是使用含O₂的電漿氣體。而含氧化學溶液處理步驟例如是使用一含氨水(NH₄OH)、過氧化氫(H₂O₂)以及水(H₂O)之溶液，例如是SC1溶液。於另一實施例中，氮處理包含一含氮回火步驟或是一含氮電漿處理步驟。於本發明較佳實施例中，含氮回火步驟例如是通入含N₂的氣體在約攝氏300度至500度的環境下進行10-30秒，較佳為100%的N₂氣體在攝氏400度的環境下進行20秒。含氮電漿處理步驟例如是使用含N₂的電漿氣體。值得注意的是，對頂阻障層323進行的氧處理或氮處理，兩者可以擇一進行或是先後進行或是合併進行。舉例來說，可以先進行含氧回火步驟，再進行含氮回火步驟，或者，可以同時進行含氧回火步驟以及含氮回火步驟，例如是在攝氏400度的環境下同時通入N₂氣體以及O₂氣體。如此一來，即可在頂阻障層323中形成邊界保護物質，較佳者，邊界保護物質的濃度越靠近基底300者越小。

邊界保護物質可增加頂阻障層323的阻障能力，以防止或降低後續低電阻之金屬層(圖未示)填入時擴散(diffusion)或侵入(spike)的現象。如前所述，提升邊界保護物質在頂阻障層323的方式，可以在形成阻障層323時進行，或者在形成阻障層323後進行，或者兩者合併進行。

如第9圖所示，接著，於基底300上全面形成一低電阻的金屬層326。金屬層326會形成於頂阻障層323上，並填滿第一溝渠416以及第二溝渠516。於本發明較佳實施例中，金屬層326包含鋁(Al)、鈦(Ti)、鉭(Ta)、鎢(W)、鈮(Nb)、鉬(Mo)、銅(Cu)、氮化鈦(TiN)、碳化鈦(TiC)、氮化鉭(TaN)、鈦鎢(Ti/W)或鈦與氮化鈦(Ti/TiN)等複合金屬層料，但不以此為限。

最後，如第10圖所示，進行一平坦化製程以同時移除第一溝渠416以及第二溝渠516以外之P型功函數金屬層318、N型功函數金屬層322、頂阻障層323以及金屬層326。如此一來，位於第一溝渠416內的第一蝕刻停止層407(選擇性地)、P型功函數金屬318、N型功函數金屬322、頂阻障層323以及金屬層326會形成第一導電型電晶體402(P型電晶體)中的第一金屬閘極418，且其功函數大致上介於4.8eV與5.2eV之間；而位於第二溝渠518內的第二蝕刻停止層507(選擇性地)、N型功函數金屬層322、頂阻障層323以及金屬層326會形成第二導電型電晶體502(N型電晶體)中的第二金屬閘極518，且其功函數大致上介於3.9eV與4.3eV之間。於本發明另一實施例中，可調整頂阻障層323、P型功函數金屬層318以及N型功函數金屬層322之厚度，使其發揮較佳的功函數功能。

在完成了第一金屬閘極418以及第二金屬閘極518之後，後續還可進行接觸插拴(contact plug)之製作，例如形成具有應力的接觸插拴。或者，於接觸插拴形成前，還可以先完全移除內層介電層306以及接觸洞蝕刻停止層308，接著於基底300上再次形成至少另一接觸洞蝕刻停止層(圖未示)，並且藉由施加紫外線或者熱能之步驟，以使新的接觸洞蝕刻停止層產生一應力，以分別提升第一導電型電晶體402與第二導電型電晶體502之效能。接著再次形成另一內層介電層(圖未示)，並於其中形成接觸插拴，此接觸插拴亦可具有適當的應力。

值得注意的是，前述實施方式是以後閘極(gate last)製程為例，而本領域技藝人士應當了解，本發明亦可應用在前閘極(gate first)製程。此外，前述實施方式係先形成高介電常數之閘極介電層為例(即high-K first製程)，而本發明亦可在形成金屬閘極之前再次形成高介電常數之閘極介電層(即high-K last製程)，例如在第一溝渠416內形成P型功函數金屬層318之前，可先去除原先生成的高介電常數層405，然後再在第一溝渠416之表面上形成高介電常數之閘極介電層，然後再依序形成P型功函數金屬層318以及金屬層326等結構。此位於第一溝渠416內之高介電常數之閘極介電層會和P型功函數金屬層318一樣具有U型剖面；同樣的，在第二溝渠516內形成第二金屬層324之前，也可先去除原先生成的高介電常數層505，然後再在第二溝渠516之表面上形成高介電常數之閘極介電層，再依序形成N型功函數金屬層322以及金屬層326等結構，位於第二溝渠516之高介電常數之閘極介電層會和N型功函數金屬層322一樣具有U型剖面。此外，若是採用high-K last製程，於犧牲閘極之前所形成的介電層不限於高介電常數材質，而可以是例如SiO₂等材料。此外，前述實施例係以平面電晶體(planar transistor)之製作方法為例，但本發明亦可應用於其他非平面電晶體(non-planar transistor)，例如鰭狀場效電晶體(Fin FET)等，這些實施例均應屬本發明所涵蓋的範圍。

綜上而言，本發明提供了一種具有金屬閘極的半導體結構，以及其製作方法。在本發明的半導體結構中，由於頂阻障層中的邊界保護物質例如氧原子或氮原子的濃度增加，可提升頂阻障層的阻障能力，並有效防止或降低金屬層擴散或侵入頂阻障層甚至是功函數金屬層的現象。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

300．．．基底

302．．．淺溝渠隔離

306．．．接觸洞蝕刻停止層

308．．．層內介電層

318．．．P型功函數金屬層

322．．．N型功函數金屬層

323．．．頂阻障層

325．．．保護加強步驟

326．．．金屬層

400．．．第一主動區域

402．．．第一導電型電晶體

404．．．第一介質層

405．．．第一高介電常數層

407．．．第一蝕刻停止層

408．．．第一蓋層

406．．．第一犧牲閘極

410．．．第一側壁子

412．．．第一輕摻雜汲極

414．．．第一源極/汲極

416．．．第一溝渠

418．．．第一金屬閘極

500．．．第二主動區域

502．．．第二導電型電晶體

504．．．第二介質層

505．．．第二高介電常數層

507．．．第二蝕刻停止層

506．．．第二犧牲閘極

508．．．第二蓋層

510．．．第二側壁子

512．．．第二輕摻雜汲極

514．．．第二源極/汲極

516．．．第二溝渠

518．．．第二金屬閘極

第1圖至第10圖繪示了本發明製作具有金屬閘極之半導體元件的方法的步驟示意圖。

300．．．基底

302．．．淺溝渠隔離

306．．．接觸洞蝕刻停止層

308．．．層內介電層

318．．．P型功函數金屬層

322．．．N型功函數金屬層

323．．．頂阻障層

325．．．保護加強步驟

400．．．第一主動區域

404．．．第一介質層

405．．．第一高介電常數層

407．．．第一蝕刻停止層

410．．．第一側壁子

412．．．第一輕摻雜汲極

414．．．第一源極/汲極

416．．．第一溝渠

500．．．第二主動區域

504．．．第二介質層

505．．．第二高介電常數層

507．．．第二蝕刻停止層

510．．．第二側壁子

512．．．第二輕摻雜汲極

514．．．第二源極/汲極

516．．．第二溝渠

Claims (20)

1. 一種形成具有金屬閘極的半導體元件的方法，包含：提供一基底；於該基底上形成一閘極介電層以及一功函數金屬層，該功函數金屬層設置於該閘極介電層上；於該功函數金屬層上形成一頂阻障層，形成該頂阻障層的步驟包含增加該頂阻障層中之一邊界保護物質的濃度；以及於該頂阻障層一表面上形成一金屬層，其中該頂阻障層靠近該基底處的該邊界保護物質的濃度小於靠近該金屬層處的該邊界保護物質的濃度。
2. 如申請專利範圍第1項所述之形成具有金屬閘極的半導體元件的方法，其中該邊界保護物質包含氧原子。
3. 如申請專利範圍第1項所述之形成具有金屬閘極的半導體元件的方法，其中該邊界保護物質包含氮原子。
4. 如申請專利範圍第1項所述之形成具有金屬閘極的半導體元件的方法，其中先形成該頂阻障層後，再進行一保護加強步驟以增加該邊界保護物質的濃度。
5. 如申請專利範圍第4項所述之形成具有金屬閘極的半導體元件的方法，其中該保護加強步驟包含進行一氧處理步驟。
6. 如申請專利範圍第5項所述之形成具有金屬閘極的半導體元件的方法，其中該氧處理步驟包含進行一含氧回火步驟、一含氧電漿處理步驟或一含氧化學溶液處理步驟。
7. 如申請專利範圍第4項所述之形成具有金屬閘極的半導體元件的方法，其中該保護加強步驟包含進行一氮處理步驟。
8. 如申請專利範圍第7項所述之形成具有金屬閘極的半導體元件的方法，其中該氮處理步驟包含進行一含氮回火步驟或一含氮電漿處理步驟。
9. 如申請專利範圍第1項所述之形成具有金屬閘極的半導體元件的方法，其中形成該頂阻障層的同時，增加該邊界保護物質的濃度。
10. 如申請專利範圍第9項所述之形成具有金屬閘極的半導體元件的方法，其中增加該邊界保護物質的濃度的步驟，包含通入氧原子的步驟。
11. 如申請專利範圍第9項所述之形成具有金屬閘極的半導體元件的方法，其中增加該邊界保護物質的濃度的步驟，包含通入氮原子的步驟，使得該氮原子在該頂阻障層中的莫耳百分比實質上大於50%。
12. 如申請專利範圍第1項所述之形成具有金屬閘極的半導體元件的方法，其中形成該頂阻障層的同時，增加該邊界保護物質的濃度，接著再進行一保護加強步驟，以增加該頂阻障層中之該邊界保護物質的濃度。
13. 如申請專利範圍第1項所述之形成具有金屬閘極的半導體元件的方法，其中該半導體元件包含N型電晶體或P型電晶體。
14. 一種具有金屬閘極之半導體元件，包含：一基底；一閘極介電層設置於該基底上；一功函數金屬層設置於該閘極介電層上；一頂阻障層設置於該功函數金屬層上，其中該頂阻障層具有一邊界保護物質；以及一金屬層設置於該頂阻障層之一表面上，其中該頂阻障層靠近該基底處的該邊界保護物質的濃度小於靠近該金屬層處的該邊界保護物質的濃度。
15. 如申請專利範圍第14項所述之具有金屬閘極之半導體元件，其中該邊界保護物質包含氧原子。
16. 如申請專利範圍第14項所述之具有金屬閘極之半導體元件，其 中該邊界保護物質包含氮原子。
17. 如申請專利範圍第16項所述之具有金屬閘極之半導體元件，其中氮原子在該頂阻障層中的莫耳百分比實質上大於50%。
18. 如申請專利範圍第14項所述之具有金屬閘極之半導體元件，其中該頂阻障層直接接觸該金屬層。
19. 如申請專利範圍第14項所述之具有金屬閘極之半導體元件，其中該頂阻障層包含鈦/氮化鈦(Ti/TiN)或鉭/氮化鉭(Ta/TaN)。
20. 如申請專利範圍第14項所述之具有金屬閘極之半導體元件，其中該半導體元件包含N型電晶體或P型電晶體。