TWI493603B - 具有金屬閘極之半導體元件之製作方法 - Google Patents

Description

具有金屬閘極之半導體元件之製作方法

本發明係有關於一種具有金屬閘極(metal gate)之半導體元件之製作方法。

在習知半導體產業中，多晶矽係廣泛地應用於半導體元件如金氧半導體(metal-oxide-semiconductor，MOS)電晶體中，作為標準的閘極材料選擇。然而，隨著MOS電晶體尺寸持續地微縮，傳統多晶矽閘極因硼穿透(boron penetration)效應導致元件效能降低，及其難以避免的空乏效應(depletion effect)等問題，使得等效的閘極介電層厚度增加、閘極電容值下降，進而導致元件驅動能力的衰退等困境。因此，半導體業界更嘗以新的閘極材料，例如利用功函數(work function)金屬來取代傳統的多晶矽閘極，用以作為匹配高介電常數(High-K)閘極介電層的控制電極。

而在互補式金氧半導體(complementary metal-oxide semiconductor，CMOS)元件中，雙功函數金屬閘極一需與NMOS元件搭配，一則需與PMOS元件搭配，因此使得相關元件的整合技術以及製程控制更形複雜，且各材料的厚度與成分控制要求亦更形嚴苛。雙功函數金屬閘極之製作方法係可概分為前閘極(gate first)製程及後閘極(gate last)製程兩大類。其中前閘極製程會在形成金屬閘極後始進行源極/汲極超淺接面活化回火以及形成金屬矽化物等高熱預算製程，因此使得材料的選擇與調整面對較多的挑戰。為避免上述高熱預算環境並獲得較寬的材料選擇，業界係提出以後閘極製程取代前閘極製程之方法。

而習知後閘極製程中，係先形成一犧牲閘極(sacrifice gate)或取代閘極(replacement gate)，並在完成一般MOS電晶體的製作後，將犧牲/取代閘極移除而形成一閘極凹槽(gate trench)，再依電性需求於閘極凹槽內填入不同的金屬。但由於後閘極製程相當複雜，需要多道製程才能完成，因此目前廠商皆致力精簡化形成金屬閘極之製程。

本發明於是提供一種製作具有金屬閘極之半導體元件的方法，可得到較佳的製程可靠度。

根據一較佳實施例，本發明提供一種製作具有金屬閘極之半導體元件的方法。此方法首先提供一基底。基底包含一第一導電型電晶體、一第二導電型電晶體。第一導電型電晶體包含一第一犧牲閘極，第二導電型電晶體包含一第二犧牲閘極。接著移除第一犧牲閘極，以形成一第一溝渠，並於第一溝渠內形成一第一金屬層以及一第一物質層。然後平坦化第一金屬層以及第一物質層。接著移除第二犧牲閘極，以形成一第二溝渠，並於第二溝渠內形成一第二金屬層以及一第二物質層。最後，平坦化第二金屬層以及第二物質層。

本發明由於使用了旋塗式聚合物層等材料作第一物質層或第二物質層，因此可以得到較佳的填洞能力以及較好的CMP處理效果。此外，本發明於形成第一溝渠以及第二溝渠時，亦分別提供了新穎的製程設計，可大大增加製程的可靠度。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之數個較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖至第12圖，所繪示為本發明第一實施例中製作具有金屬閘極之半導體元件的方法之示意圖。首先，提供一基底300，例如是一矽基底、含矽基底或矽覆絕緣(silicon-on-insulator，SOI)基底等。基底300上具有複數個淺溝渠隔離(shallow trench isolation，STI)302。藉由淺溝渠隔離302所包圍的區域，可定義出彼此電性絕緣的一第一主動區域400以及一第二主動區域500。接著分別於第一主動區域400與第二主動區域500之基底300上形成一第一導電型電晶體402與一第二導電型電晶體502。在本發明較佳實施例中，第一導電型電晶體402係為一P型電晶體，而第二導電型電晶體502則為一N型電晶體。但本領域技藝人士應可了解兩者亦可相反，例如第一導電型電晶體402為N型電晶體時，第二導電型電晶體502則為P型電晶體。

如第1圖所示，第一導電型電晶體402包含一第一閘極介電層404、一第一犧牲閘極406、一第一蓋層408、一第一側壁子410、一第一輕摻雜汲極(light doped drain，LDD) 412以及一第一源極/汲極414。於本發明較佳實施例中，第一閘極介電層404可為一二氧化矽層，亦可為一高介電常數(high-K)閘極介電層。高介電常數閘極介電層的材料例如為氮化矽(SiN)、氮氧化矽(SiON)或者金屬氧化物所組成之一群組，其中金屬氧化物可以是稀土金屬氧化物層，例如是氧化鉿(hafnium oxide,HfO₂ )、矽酸鉿氧化合物(hafnium silicon oxide,HfSiO₄ )、矽酸鉿氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化鋁(aluminum oxide,Al₂ O₃ )、氧化鑭(lanthanum oxide,La₂ O₃ )、鋁酸鑭(lanthanum aluminum oxide,LaAlO)、氧化鉭(tantalum oxide,Ta₂ O₅ )、氧化鋯(zirconium oxide,ZrO₂ )、矽酸鋯氧化合物(zirconium silicon oxide,ZrSiO₄ )、鋯酸鉿(hafnium zirconium oxide,HfZrO)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂ Ta₂ O₉ ,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_x Ti_1-x O₃ ,PZT)或鈦酸鋇鍶(barium strontium titanate,BaxSr_1-x TiO₃ ,BST)等。第一閘極介電層404亦可為一複合層，包含上述之任意組合，較佳地由下而上包含二氧化矽層及高介電常數閘極介電層。第一犧牲閘極406則例如是多晶矽閘極，但也可以是由多晶矽層、非晶矽(amorphous Si)或者鍺層所組合的複合閘極，或者，於其他實施例中，第一犧牲閘極406會具有傾斜側壁，而具有「上大下小」的形狀。在第一犧牲閘極406與第一閘極介電層404之間可選擇性地增加一匹配層或後續製程用的蝕刻停止層，例如包含氮化矽層或金屬氮化物層如氮化鈦或氮化鉭。第一蓋層408則是一選擇性膜層，例如是一氮化矽層或氧化層或此兩者的複合層。第一側壁子410可為一複合膜層之結構，其可包含高溫氧化矽層(high temperature oxide，HTO)、氮化矽、氧化矽或使用六氯二矽烷(hexachlorodisilane，Si₂ Cl₆ )形成的氮化矽(HCD-SiN)。於一實施例中，第一側壁子410亦可部份或完全被移除，使得接觸洞蝕刻停止層(contact etch stop layer，CESL) 306對於第一導電型電晶體402以及第二導電型電晶體502能具有較佳應力。第一輕摻雜汲極412以及第一源極/汲極414則以適當濃度的摻質加以形成。

第二導電型電晶體502包含一第二閘極介電層504、一第二犧牲閘極506、一第二蓋層508、一第二側壁子510、一第二輕摻雜汲極512以及一第二源極/汲極514。第二導電型電晶體502中各元件的實施方式大致與第一導電型電晶體402相同，在此不加以贅述。此外，雖然第1圖中未明白繪出，但第一導電型電晶體402與第二導電型電晶體502仍可包含其他半導體結構，例如金屬矽化物層(salicide)、以選擇性磊晶成長(selective epitaxial growth,SEG)而形成具有六面體(hexagon，又叫sigmaΣ)或八面體(octangon)截面形狀的源極/汲極或是其他一層或多層之保護膜。在形成了第一導電型電晶體402與第二導電型電晶體502後，接著於基底300上依序形成一接觸洞蝕刻停止層(contact etch stop layer，CESL) 306與一內層介電層(inter-layer dielectric，ILD)308，覆蓋在第一導電型電晶體402與第二導電型電晶體502上。於一實施例中，接觸洞蝕刻停止層306具有一應力(stress)，以作為一選擇性應力系統(selective strain scheme,SSS)；接觸洞蝕刻停止層306可為單一層或複合層，在第一導電型電晶體402上施加壓縮應力而在第二導電型電晶體502上施加伸張應力。

如第2圖所示，接著進行一平坦化製程，例如一化學機械平坦化(chemical mechanical polish,CMP)製程或者一回蝕刻製程或兩者的組合，以依序移除部份的內層介電層308、部份的接觸洞蝕刻停止層306，部份的第一側壁子410、部份的第二側壁子510，並完全移除第一蓋層408、第二蓋層508，直到暴露出第一犧牲閘極406與第二犧牲閘極508506之頂面。

如第3圖所示，接著於基底300上全面沈積一遮罩層312以及選擇性的一輔助層314。於本發明較佳實施例中，遮罩層312為一氮化鈦(TiN)層，而輔助層314則為一氧化矽(SiO₂ )層。輔助層314可提供後續第一圖案化之光阻層316較佳的附著力。遮罩層312之厚度為60~150埃(angstrom)，較佳為100埃(angstrom)，而輔助層314之厚度為15~50埃(angstrom)，較佳為20埃。接著，於基底300上形成一第一圖案化光阻層316，其覆蓋於至少第二主動區域500。

接著，利用第一圖案化光阻層316為遮罩，以移除未被第一圖案化光阻層316覆蓋之遮罩層312、輔助層314以及第一犧牲閘極406。上述步驟係先將第一圖案化光阻層316之圖形轉印至遮罩層312後，再以遮罩層312為遮罩來移除第一犧牲閘極406。然而，第一犧牲閘極406的材質例如是多晶矽，而使用遮罩層312為遮罩來移除下方之多晶矽材質時，濕蝕刻雖有較佳蝕刻選擇比，能完美地停止在第一閘極介電層404上，但會有嚴重的側向蝕刻(under cut)問題，這樣的問題在形成其他半導體結構，例如靜態隨機存取記憶體(SRAM)中具有連通PMOS與NMOS的閘極等介面的半導體裝置時，更容易會發生。相反地，乾蝕刻較無側向蝕刻，但無法停止在第一閘極介電層404上，而有過蝕刻問題，因此，一實施例是先以乾蝕刻移除大部分第一犧牲閘極406後，再以濕蝕刻移除最後的第一犧牲閘極406，而停止在第一閘極介電層404上。本發明之另一實施例是在移除多晶矽之第一犧牲閘極406時，提供了如下文的步驟。請參考第4a,4b圖至第7a,7b圖，其中第4b圖與第7b圖所代表的是具有PMOS以及NMOS閘極接面的半導體結構，可分別對應於第4a圖與第7a圖之橫剖面圖，而剖面係對應於第二犧牲閘極506之位置。第4b圖與第7b圖之虛線I即代表了由多晶矽所組成之接面位置，虛線I之右側代表P型半導體，左側代表N型半導體。

如第4a圖與第4b圖所示，首先進行一乾蝕刻製程以移除未被第一圖案化光阻層316覆蓋的遮罩層312以及輔助層314，以及部份的第一犧牲閘極406。接著如第5圖所示，對第一圖案化光阻316進行一修整步驟(trimmed)，例如使用氧氣(O₂ )、臭氧(O₃ )、四氟化碳(CF₄ )或溴化氫(HBr)等的電漿氣體以對第一圖案化光阻層316的側壁進行修整，而稍微減少第一圖案化光阻層316的寬度，使得第一圖案化光阻層316大體上均勻地向內縮小，而形成一第二圖案化光阻層317。可以理解的是，若以上視圖的角度來看，第二圖案化光阻層317的覆蓋面積會小於第一圖案化光阻層316的覆蓋面積。接著如第6圖所示，以第二圖案化光阻層317為遮罩，移除未被第二圖案化光阻層317覆蓋之遮罩層312以及輔助層314。最後，如第7a圖以及第7b圖所示，移除第二圖案化光阻層317後，進行一溼蝕刻步驟，以徹底移除第一犧牲閘極406。如第7a圖所示，移除第一犧牲閘極406後，會在第一導電型電晶體402中形成一第一溝渠(trench)416；而如第7b圖所示，經蝕刻後的多晶矽側壁可以較準確地位於虛線I處。

而在移除了第一犧牲閘極406而形成第一溝渠416後，接著如第8圖所示，於基底300上全面形成一第一金屬層318以及一第一物質層320。第一金屬層318會共形地沿著第一溝渠416之表面形成但不會完全填滿第一溝渠416，而第一物質層320會形成於第一金屬層318上並填滿第一溝渠416。於本實施例中，第一金屬層318為一滿足P型電晶體所需功函數要求的金屬，例如是氮化鈦(titanium nitride,TiN)或碳化鉭(tantalum carbide,TaC)等，但不以上述為限。而第一物質層320為一填洞能力良好的有機犧牲層，例如是一旋塗式聚合物層(spin-on polymer layer)、一抗反射底層(bottom anti-reflective coating layer,BARC layer)、一含碳介電層(carbon containing dielectric layer)、一光吸收犧牲層(sacrificial light absorbing material,SLAM)層或一光阻層等，但不以上述為限。

接著如第9圖所示，進行一平坦化製程，例如一CMP製程或者一回蝕刻製程或者兩者的結合，以移除位於層內介電層308上之第一物質層320、第一金屬層318以及遮罩層312，並暴露出第二導電型電晶體502之第二犧牲閘極506。接著，移除第二導電型電晶體502之第二犧牲閘極506，而於第二主動區域500中形成一第二溝渠516。值得注意的是，本實施例中移除第二犧牲閘極506之步驟時，由於第一溝渠416已填入第一物質層320，故可直接使用一全面性的蝕刻製程來移除第二犧牲閘極506，而無須形成額外的光阻層來保護第一導電型電晶體402。

接著如第10圖所示，於基底300上全面形成一第二金屬層324以及一第二物質層326。第二金屬層324會共形地沿著第二溝渠516之表面形成但不會完全填滿第二溝渠516，而第二物質層326會形成於第二金屬層324上並填滿第二溝渠516。於本發明較佳實施例中，第二金屬層324為一滿足N型電晶體所需功函數要求的金屬，例如是鋁化鈦(titanium aluminides,TiAl)、鋁化鋯(aluminum zirconium,ZrAl)、鋁化鎢(aluminum tungsten,WAl)、鋁化鉭(aluminum tantalum,TaAl)或鋁化鉿(aluminum hafnium,HfAl)，但不以上述為限。第二物質層326包含旋塗式聚合物層、抗反射底層、含碳介電數大致上介於3.9eV與4.3eV之間。

在完成了第一金屬閘極418以及第二金屬閘極518之後，即可形成後續另一內層介電層(圖未示)及接觸插拴(contact plug)之製作。或者，於接觸插拴形成前，還可以先完全移除內層介電層306以及接觸洞蝕刻停止層308後，於基底300上再次形成另一接觸洞蝕刻停止層(圖未示)，並且藉由施加紫外線或者熱能之步驟，以使新的接觸洞蝕刻停止層產生一應力而作為選擇性應力系統(selective strain scheme,SSS)，以提升第一導電型電晶體402與第二導電型電晶體502之效能。接著再次形成另一內層介電層(圖未示)，並於其中形成所需之接觸插拴，此接觸插拴亦可具有適當的應力。

請參考第13圖至第15圖，所繪示為本發明中第二實施例中製作具有金屬閘極之半導體元件的方法之示意圖。第二實施例之前半段步驟與第一實施例的第1圖至第9圖相同，可參考前文說明，在此不加以贅述。而在如第9圖中形成第二溝渠516後，接著請參考第13圖，於基底300上依序形成一第二金屬層324以及一第三導體層328。第二金屬層324會沿著第二溝渠516之表面形成，而第三導體層328會填滿第二溝渠516。第二金屬層324與第三導體層328的材料與第一實施例相同，在此不加以贅述。

接著如第14圖所示，進行一平坦化製程，以移除位於內層介電層308上的第二金屬層324以及第三導體層328，並暴露出位於第層、光吸收犧牲層或光阻層等，其材質與第一物質層320可以相同也可以不同。

如第11圖所示，進行一平坦化製程，例如一CMP製程或者一回蝕刻製程，以移除位於內層介電層308上的第二金屬層324以及第二物質層326，直到暴露出位於第一溝渠416中的第一物質層320以及位於第二溝渠516中的第二物質層326。然後，移除位於第一溝渠416中的第一物質層320以及位於第二溝渠516中的第二物質層326，此時第一溝渠416以及第二溝渠516表面分別形成有U型的第一金屬層318以及第二金屬層324。

最後，如第12圖所示，於基底300上全面形成具低電阻值的第三導體層328，使其填入於第一溝渠416以及第二溝渠516中。於本發明較佳實施例中，第三導體層328包含例如是鋁(Al)、鈦(Ti)、鉭(Ta)、鎢(W)、鈮(Nb)、鉬(Mo)、銅(Cu)、氮化鈦(TiN)、碳化鈦(TiC)、氮化鉭(TaN)、鈦鎢(Ti/W)或鈦與氮化鈦(Ti/TiN)等複合金屬層料，或者也可以包含奈米碳管(carbon nanotube)。接著進行一平坦化製程以移除位於內層介電層308上的第三導體層328，而獲得一約略平坦之表面。如此一來，位於第一溝渠416內的第一金屬層320318以及第三導體層328會形成第一導電型電晶體402(P型電晶體)中的第一金屬閘極418，且其功函數大致上介於4.8eV與5.2eV之間；而位於第二溝渠518內的第二金屬層324以及第三導體層328會形成第二導電型電晶體502(N型電晶體)中的第二金屬閘極518，且其功函一溝渠416中的第一物質層320。

在移除位於第一溝渠416中的第一物質層320之後，如第15圖所示，於基底300上形成第四導體層329，使其至少填入第一溝渠416中。第四導體層329的材質例如是鋁(Al)、鈦(Ti)、鉭(Ta)、鎢(W)、鈮(Nb)、鉬(Mo)、銅(Cu)、氮化鈦(TiN)、碳化鈦(TiC)、氮化鉭(TaN)、鈦鎢(Ti/W)或鈦與氮化鈦(Ti/TiN)等複合金屬層料，或者也可以包含奈米碳管(carbon nanotube)，較佳者第四導體層329和第三導體層328為相同材質。接著進行一平坦化製程以移除位於內層介電層308上的第四金屬層329，即可以得到類似於第12圖之結構，即具有第一金屬閘極418之第一導電型電晶體402，以及具有第二金屬閘極518之第二導電型電晶體502。

請參考第16圖至第19圖，所繪示為本發明中第三實施例中製作具有金屬閘極之半導體元件的方法之示意圖。第三實施例之前半段步驟與第一實施例的第1圖至第7a圖相同，可參考前述說明，在此不加以贅述。如第7a圖中形成了第一溝渠416後，接著如第16圖所示，於基底300上形成一第一金屬層318以及一第三導體層328。第一金屬層318會共形地沿著第一溝渠416之表面形成，而第三導體層328會填滿第一溝渠416。第一金屬層318與第三導體層328的材料和第一實施例相同，在此不加以贅述。

接著如第17圖所示，進行一平坦化製程，例如一CMP製程，以移除位於層內介電層308上之第三導體層328、第一金屬層318以及遮罩層312，並暴露出第二導電型電晶體502之第二犧牲閘極506。

如第18圖所示，移除第二導電型電晶體502之第二犧牲閘極506，而於第二主動區域500內形成一第二溝渠516。本實施例之一特點在於，移除第二犧牲閘極506的步驟係完全利用一溼蝕刻步驟。此溼蝕刻步驟包含使用一強鹼溶液，例如含有1~4%體積百分比的氫氧化四甲基銨(Tetramethylammonium hydroxide,TMAH)以及臭氧(O₃ )之溶液來徹底移除第二犧牲閘極506。相較於習知以乾蝕刻來移除第二犧牲閘極506，本實施例之溼蝕刻步驟對於第一導電型電晶體402或第二導電型電晶體502之第二介電層504較不易造成損害。

接著如第19圖所示，於基底300上依序形成一第二金屬層324以及一第四導體層329，第二金屬層324以及第四導體層329會填入於第二溝渠516中。第二金屬層324以及第四導體層329的材料和第一實施例相同，在此不加以贅述。然後進行一平坦化製程，例如一CMP製程，以移除位於內層介電層308上的第二金屬層324以及第四導體層329，而獲得一約略平坦之表面，而可以得到類似於第12圖之結構。亦可得到具有第一金屬閘極418之第一導電型電晶體402，以及具有第二金屬閘極518之第二導電型電晶體502。

值得注意的是，前述實施方式係先形成高介電常數之閘極介電層為例(high-K first)，而本領域技藝人士應當了解，本發明亦可在形成金屬閘極之前，先移除閘極介電層，並再次形成U形之高介電常數之閘極介電層(high-K last)，例如在第一溝渠內416形成第一金屬層318之前，可先移除第一閘極介電層404，之後再在第一溝渠416之表面上形成高介電常數之閘極介電層(high-K last)；同樣的，在第二溝渠516內形成第二金屬層324之前，也可先移除第二閘極介電層504，之後再在第二溝渠516之表面上形成高介電常數之閘極介電層。

綜上而言，本發明提供了一種形成具有金屬閘極半導體結構的方法。相較於習知需分別使用不同的光罩來分別移除第一犧牲閘極以及第二犧牲閘極，本發明在移除第二犧牲閘極時，第一溝槽已填入了物質層或者金屬層(請參考第9圖或第18圖)，故可直接移除第二溝渠內之第二犧牲閘極而毋需額外的圖案化光阻層來保護第一溝渠內之元件，故僅需要一次的微影步驟即可達成。此外，本發明在第一實施例以及第二實施例中使用了有機材料作為第一物質層或第二物質層。由於有機材料具有較好的填洞能力且容易利用CMP或蝕刻方式移除，故相當適合作為填入第一溝渠或第二溝渠的犧牲材質，而在後續移除有機材料時，再一併形成作為金屬閘極之第三導體層，可增加製程的可靠度。另外，本發明於形成第一溝渠以及第二溝渠時，分別提供了新穎的製程設計。例如形成第一溝渠時，使用了光阻修整製程，以及形成第二溝渠時，使用了溼蝕刻製程，皆可增加製程的可靠度而提高產品良率。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

300．．．基底

302．．．淺溝渠隔離

306．．．接觸洞蝕刻停止層

308．．．層內介電層

312．．．遮罩層

314．．．輔助層

316．．．第一圖案化光阻層

317．．．第二圖案化光阻層

318．．．第一金屬層

320．．．第一物質層

324．．．第二金屬層

326．．．第二物質層

328．．．第三導體層

329．．．第四導體層

400．．．第一主動區域

402．．．第一導電型電晶體

404．．．第一閘極介電層

406．．．第一犧牲閘極

408．．．第一蓋層

410．．．第一側壁子

412．．．第一輕摻雜汲極

414．．．第一源極/汲極

416．．．第一溝渠

418．．．第一金屬閘極

500．．．第二主動區域

502．．．第二導電型電晶體

504．．．第二閘極介電層

506．．．第二犧牲閘極

508．．．第二蓋層

510．．．第二側壁子

512．．．第二輕摻雜汲極

514．．．第二源極/汲極

516．．．第二溝渠

518．．．第二金屬閘極

第1圖至第12圖所繪示為本發明第一實施例中製作具有金屬閘極之半導體元件的方法之示意圖。

第13圖至第15圖所繪示為本發明第二實施例中製作具有金屬閘極之半導體元件的方法之示意圖。

第16圖至第19圖所繪示為本發明第三實施例中製作具有金屬閘極之半導體元件的方法之示意圖。

300．．．基底

302．．．淺溝渠隔離

306．．．接觸洞蝕刻停止層

308．．．層內介電層

312．．．遮罩層

314．．．輔助層

318．．．第一金屬層

320．．．第一物質層

400．．．第一主動區域

402．．．第一導電型電晶體

404．．．第一閘極介電層

406．．．第一犧牲閘極

408．．．第一蓋層

410．．．第一側壁子

412．．．第一輕摻雜汲極

414．．．第一源極/汲極

416．．．第一溝渠

500．．．第二主動區域

502．．．第二導電型電晶體

504．．．第二閘極介電層

506．．．第二犧牲閘極

508．．．第二蓋層

510．．．第二側壁子

512．．．第二輕摻雜汲極

514．．．第二源極/汲極

Claims (20)

1. 一種製作具有金屬閘極之半導體元件的方法，包含：提供一基底，其中該基底包含一第一導電型電晶體、一第二導電型電晶體，其中該第一導電型電晶體包含一第一犧牲閘極，該第二導電型電晶體包含一第二犧牲閘極；移除該第一導電型電晶體之該第一犧牲閘極，以形成一第一溝渠；於該第一溝渠內形成一第一金屬層以及一第一物質層；平坦化該第一金屬層以及該第一物質層；在平坦化該第一金屬層以及該第一物質層之後，在未形成一遮罩層的情形下，直接移除該第二導電型電晶體之該第二犧牲閘極，以形成一第二溝渠；於該第二溝渠內形成一第二金屬層以及一第二物質層；以及平坦化該第二金屬層以及該第二物質層。
2. 如申請專利範圍第1項所述之方法，其中該第一金屬層包含氮化鈦或碳化鉭。
3. 如申請專利範圍第1項所述之方法，其中該第二金屬層包含鋁化鈦、鋁化鋯、鋁化鎢、鋁化鉭或鋁化鉿。
4. 如申請專利範圍第1項所述之方法，其中該第一物質層包含旋塗式聚合物層、抗反射底層、含碳介電層、光吸收犧牲層或光阻層。
5. 如申請專利範圍第4項所述之方法，其中該第二物質層包含旋塗式聚合物層、抗反射底層、含碳介電層、光吸收犧牲層或光阻層。
6. 如申請專利範圍第5項所述之方法，於平坦化該第二金屬層以及該第二物質層後，還包含：移除該第一溝渠內之該第一物質層以及該第二溝渠內之該第二物質層；於該第一溝渠以及該第二溝渠內形成一第三導體層；以及平坦化該第三導體層。
7. 如申請專利範圍第6項所述之方法，其中該第三導體層包含鋁、鈦、鉭、鎢、鈮、鉬、銅、氮化鈦、碳化鈦、氮化鉭、鈦/鎢、鈦/氮化鈦(Ti/TiN)或奈米碳管。
8. 如申請專利範圍第1項所述之方法，其中該第一物質層包含旋塗式聚合物層、抗反射底層、含碳介電層、光吸收犧牲層或光阻層。
9. 如申請專利範圍第8項所述之方法，其中該第二物質層包含鋁、鈦、鉭、鎢、鈮、鉬、銅、氮化鈦、碳化鈦、氮化鉭、鈦/鎢、鈦/氮化鈦或奈米碳管。
10. 如申請專利範圍第9項所述之方法，於平坦化該第二金屬層以及該第二物質層後，還包含：移除該第一溝渠內之該第一物質層；於該第一溝渠內形成一第三導體層；以及平坦化該第三導體層。
11. 如申請專利範圍第10項所述之方法，其中該第三導體層包含鋁、鈦、鉭、鎢、鈮、鉬、銅、氮化鈦、碳化鈦、氮化鉭、鈦/鎢、鈦/氮化鈦或奈米碳管。
12. 如申請專利範圍第1項所述之方法，其中該第一物質層包含鋁、鈦、鉭、鎢、鈮、鉬、銅、氮化鈦、碳化鈦、氮化鉭、鈦/鎢、鈦/氮化鈦或奈米碳管。
13. 如申請專利範圍第12項所述之方法，以及該第二物質層包含鋁、鈦、鉭、鎢、鈮、鉬、銅、氮化鈦、碳化鈦、氮化鉭、鈦/鎢、鈦/氮化鈦或奈米碳管。
14. 如申請專利範圍第1項所述之方法，其中移除該第二導電型電晶體之該第二犧牲閘極之步驟包含一溼蝕刻步驟。
15. 如申請專利範圍第14項所述之方法，其中移除該第二導電型電晶體之該第二犧牲閘極之步驟僅包含該溼蝕刻步驟。
16. 如申請專利範圍第15項所述之方法，其中該溼蝕刻步驟包含使用含有臭氧以及1~4%體積百分比之氫氧化四甲基銨(Tetramethylammonium hydroxide,TMAH)之溶液。
17. 如申請專利範圍第1項所述之方法，其中移除該第一導電型電晶體之該第一犧牲閘極的步驟，包含：形成一遮罩層；於該遮罩層上形成一第一圖案化光阻層，覆蓋該第二導電型電晶體；以及移除未被該第一圖案化光阻層覆蓋之該遮罩層以及該第一犧牲閘極。
18. 如申請專利範圍第17項所述之方法，還包含於該遮罩層上形成一輔助層，其中該輔助層包含二氧化矽。
19. 如申請專利範圍第17項所述之方法，其中移除該第一導電型電晶體之該第一犧牲閘極的步驟，還包含：對該第一圖案化光阻層進行一光阻修整步驟以形成一第二圖案化光阻層，其中該第二圖案化光阻層之寬度小於該第一圖案化光阻層之寬度；移除未被該第二圖案化光阻層覆蓋之該遮罩層以及部份的該第一犧牲閘極；移除該第二圖案化光阻層；以及進行一溼蝕刻製程以完全移除該第一犧牲閘極。
20. 如申請專利範圍第19項所述之方法，其中該光阻修整步驟包含使用氧氣(O₂ )、臭氧(O₃ )、四氟化碳(CF₄ )或溴化氫(HBr)之電漿氣體。